TWI521689B - 利用電荷積分的多重線性影像感測器 - Google Patents
利用電荷積分的多重線性影像感測器 Download PDFInfo
- Publication number
- TWI521689B TWI521689B TW099142367A TW99142367A TWI521689B TW I521689 B TWI521689 B TW I521689B TW 099142367 A TW099142367 A TW 099142367A TW 99142367 A TW99142367 A TW 99142367A TW I521689 B TWI521689 B TW I521689B
- Authority
- TW
- Taiwan
- Prior art keywords
- photodiode
- potential
- charge
- gate
- region
- Prior art date
Links
- 230000010354 integration Effects 0.000 title claims description 41
- 238000002955 isolation Methods 0.000 claims description 40
- 238000005036 potential barrier Methods 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 6
- 238000012163 sequencing technique Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000009607 mammography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14856—Time-delay and integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
本發明係有關線性TDI(時間延遲和積分)影像感測器(或TDI感測器)，其中，所觀察場景中一列點影像藉由加入若干光敏列所攝取連續影像重建，此攝取藉由在場景於感測器前捲動時，連續觀察同列場景來進行。
這些感測器例如用於掃描器。它們包括幾個平行列光敏像素之線性陣列。各列之控制電路之定序(曝光時間之控制及此後光所產生電荷之讀出控制)與場景和感測器之相對滾動同步，從而使所有感測器列連續看到同一列觀測場景。各列所產生的信號接著就觀察列的各點逐點加入。
就曝光時間恆定而言，感測器的靈敏度與列數N成正比改進，或者，就靈敏度恆定而言，曝光時間可除以N。在工業控制用途或空對地觀測方面，該N數可例如為16或32，或者，在醫療用途(牙科，乳腺攝影等)方面，甚至從60到100。
信噪比與感測器之列數N的平方根成正比改進。
此外，同一陣列中像素之敏感性不均因平均各列加入信號所獲得之結果而減少。
在CCD(電荷耦合裝置)感測器中，藉由與場景和感測器間之相對運動同步，將前列像素中產生和累積的電荷轉送至一列像素，簡單實現信號的逐點增加。最後一列像素可在累計所觀察影像列產生的電荷N次之後可被讀出。
一般CCD影像感測器技術相對昂貴，它使用高電壓並消耗大量能源。這項技術以使用相鄰，相互疊加的多晶矽閘極為基礎。
影像感測器技術自昔以來一直朝以電晶體為基礎的有源像素感測器發展，為求簡化，其從現在開始稱為CMOS感測器，因為它們一般都是以CMOS(互補金屬氧化物半導體)技術製造。在這些CMOS感測器中，不再有朝讀出電路或暫存器的列對列電荷轉移，取而代之的是以電晶體為基礎的有源像素感測器，其聚集光所產生電荷，並將其直接轉換成電壓或電流。因此，各列感測器連續供應代表列所接收輝度之電源電壓或電流。這些結構不允許這些電流或電壓的無噪增加，因此，很難製造時間延遲和積分電荷感測器。不過，製造技術簡單，功率消耗低，並使用低電壓。
然而，已經嘗試製作TDI的CMOS感測器。
特別是，業已嘗試開關電容器，其中連續收到的電流被積分，從而在同一個電容器中累計從同一行的幾個像素收到的電荷(美國6 906 749，WO 01/26382)。
也有人提議從一列像素把信號轉換成數位值，並在j一等級累計暫存器中將對應該列之j一等級像素之數位值加總，該j等級累計暫存器累計對應N連續列之同一j等級像素之數值(法國專利2 906 080)。
在法國專利2 906 081中建議將前面列中像素的輸出電壓施加於一列中像素之光電二極體，以在隔離光電二極體並將光所產生的新電荷積分之前，複製前一像素的電荷於其上。因此，在積分時間結束時，光電二極體包括對應前一列之電荷和新的積分電荷的總和。但是這種操作會導致雜訊轉移，這減少傳輸信號對雜訊比例。
最後，例如在美國專利申請案2008/0217661中業已提出，於像素中使用電荷積分之解決方案。它們使用一種較在CMOS中製造影像感測器亟需者更複雜的技術，或它們在電荷轉移期間誘發損失。
因此，使用比常用的CCD技術更簡單的技術製造線性TDI感測器的嘗試一直未令人滿意。
本發明之目的在於提供一個更為有利的解決方案，以製造感測器，並根據電荷轉移結構之原理操作，惟使用可與CMOS技術電路相容之技術，特別是只使用單一多晶矽閘極級，而不是如習知CCD技術，使用雙重的，疊加的閘極級的技術。
根據本發明，提供一種以時間延遲和積分模式操作之電荷傳輸影像感測器，該感測器包括N相鄰列的P像素，以使用連續之若干列像素，藉由將各列之同一等級像素中影像點產生的電荷加總，觀察同一影像列，同一等級之相鄰像素各交替地包含至少一光電二極體和一毗鄰該光電二極體之轉移閘極，該光電二極體包括第一導電型(實際上p型)之一共同參考區，於其中形成相反導電型(n型)的個別區，其本身為第一導電型(p型)之個別表面區所覆蓋，特徵在於，位於轉移閘極各側之二光電二極體之表面區相互電氣隔離，且在於，該感測器包括使此等區達到彼此相異且循環可變之電位。
此處所稱電氣隔離並非藉無限電阻完全隔離：它可使用有足夠電阻的區域，俾相鄰光電二極體之表面區可達到不同的電位，以在共同參考區不施加其一般電位位準於此等表面區下，轉移電荷。
實際上，這電氣隔離主要是因以下而發生：
- 行方向之隔離：於閘極下方及鄰近第一導電型之表面區的輕摻雜半導體區耗盡其載子，此是因為施加至閘極的電位。因此，這些區域高電阻，且使表面區與共同參考區(即是在一般，共同電位)之非耗盡部分電氣隔離(即使有小的漏電流)。如此，它們也使相鄰光電二極體的表面區彼此隔離；以及
-行間之隔離：若在行間有第一導電型(p+或p++型)重摻雜區，第二導電型(n型)之區域即放置在與這些重摻雜區與共同(p型)參考層之間，使光電二極體的表面區不經由這些重摻雜區連接到該參考層。
於習知技術中，光電二極體之表面區藉重摻雜(p+型)區電氣連接至共同(p型)參考區，使其等之電位可異於參考區之電位。因此，不可能使此等表面區之電位彼此不同。
藉由控制分離各個光電二極體之轉移閘極下方所產生之電位障，並藉由同時控制光電二極體之表面區之電位，可藉序電路循環性：
-在第一光電二極體之下方產生電位障，以在其內累積電荷；
-同時升高鄰近該第一光電二極體之第二光電二極體之電位障的底部，使第二光電二極體所產生的電荷流入第一光電二極體；
-其次，清空從第一光電二極體進入第二光電二極體的所有電荷；及
- 然後，重新啟動一循環，於該循環中，業已接收電荷的第二光電二極體作為相對於屬於另一列像素之另一光電二極體的第一光電二極體。
像素列的組成以如以下較佳，其中，所有像素列均由相同信號控制：第一列和最後一列間中間等級之列中的像素沿垂直於像素列方向之方向連續包括：第一轉移閘極，允許建立可變高度的電位障；第一光電二極體，毗鄰該第一閘極；第二轉移閘極，容許建立可變高度的電位障；以及第二光電二極體，毗鄰該第二閘極，並毗鄰下一列中像素的第一閘極。設置定序機構，用以在電荷積分和轉移循環期間，施加不同的可變電位至第一和第二光電二極體積的表面區，並用以在循環期間施加不同的可變電位至此等轉移閘極。
較佳地，定序機構設計來將在以下連續四個階段循環性變化的電位施加到所有閘極列：
-第一積分階段，其中，藉第一光電二極體累積像素之第一光電二極體中光產生的電荷，而在第二光電二極體中光產生的電荷則藉由通過第二閘極下方及累積於第一光電二極體中，從第二光電二極體流入第一光電二極體；
-第一轉移階段，其中，第一光電二極體中累積的電荷被轉移至第二光電二極體；
- 第二積分階段，其中，藉第二光電二極體累積第二光電二極體中光產生的電荷，而在次一列之像素之第一光電二極體中光產生的電荷則藉由通過第一閘極下方及累積於第二光電二極體中，流入第二光電二極體；及
- 第二轉移階段，其中，在第二光電二極體中累積之電荷藉由通過次一列之像素之第一轉移閘極，被轉移到次一列中像素之第一光電二極體。
在一個特定的實施例中，分別選擇於第一轉移階段期間及第二積分階段期間施加於第二光電二極體之表面區，以在第二光電二極體下方產生一個第一轉移階段期間較第二積分階段期間更深的電位障。而且，第一光電二極體於第二轉移階段期間和第一積分階段期間亦然。在這種情況下，較佳選擇是使第二轉移閘極下方之電位障在第一轉移階段期間較在第一積分階段期間更低。同樣，進行選擇，使第一轉移閘極下方之電位障在第二轉移階段期間較在第二積分階段期間更低。
同一列之各像素藉較佳地由以下疊加形成之隔離區分離：
-第一導電型隔離區，毗鄰光電二極體表面區，此等區摻雜成具有第一導電型，但比這些表面區更重摻雜；以及
-第二導電型隔離區，其使第一導電型之隔離區與第一導電型之隔離區第一導電型之共同參考區完全隔離。
第一導電型之隔離區接觸光電二極體的表面區，並可用來對其輸送所欲控制電位。
閱讀以下參考附圖所作之詳細說明，即瞭然本發明之其他特點及優點。
第1圖之橫剖視圖顯示影像感測器陣列中同一行之若干連續的像素，該影像感測器陣列包括每一P像素之N相鄰列，該陣列意欲以TDI模式操作。在影像的列同步掃描期間，每一列等級j(j=1到N)相對於垂直於列方向之方向中的陣列，連續讀取同一影像列。各列之相同等級i(i=1到P)像素之電荷對應於同一影像點之觀察，累積這些電荷，以獲得比只有一列看到影像更大的信號(就每列像素之給定曝光時間而言)，改進信噪比。
本質上，等級j和j+1之像素Pj和Pj+1的一等級分別顯示一行。
像素形成於半導體基板10中，其頂部係輕摻雜半導體外延層12。在這個例子中，基板係重摻雜p++型，外延層係p型。如果外延層係n型，即須顛倒目前定義的所有導電型，以及施加於光電二極體和閘極之電位的正負。原則上，基板具有與外延層相同的導電型，但它也可能是相反的導電型。
交替地，行包括光電二極體和電荷轉移閘極。可視為包括光電二極體和相鄰閘極之群組可構成半像素，像素控制成全部一致，或全像素，相鄰像素接著被控制成不一致。接下來，光電二極體和相鄰閘極將被視為構成半像素，感測器的所有像素接收相同控制信號。
因此，每個像素包括兩個光電二極體PH1、PH2和鄰近此等光電二極體的兩個電荷轉移控制閘極G1、G2。在第1圖中，光電二極體標分別就Pj及Pj+1標以指標j和j+1。閘極是多晶矽閘極，藉薄隔離層從外延層分離12隔離(矽氧化物或氮化物)。光電二極體由一堆疊構成，其包括：p型外延層12(用於所有像素之所有光電二極體之共同參考層)；n型個別區14，擴散入二轉移閘極間之外延層；p+型個別表面區16，更重摻雜覆蓋個別區14之外延層。照明所產生的電子可累積於電位阱中，該電位阱形成於n型和p型間之p-n接合點。
更確切地說，等級j之像素包括第1圖中沿行方向並列，由左到右：
-第一轉移閘極G1j；
-第一光電二極體PH1j；
-第二轉移閘極G2j；和
-第二光電二極體PH2j。
像素Pj之第二光電二極體後面緊跟著下一個像素Pj+1的第一轉移閘極，同樣地，像素Pj之第一轉移閘極前面緊接著前一像素Pj-1。
所有第一和第二轉移閘極G1和G2的控制信號是施加於此等閘極之可變電位信號PhiG1和PhiG2。用於光電二極體PH1、PH2的控制信號是施加於對應光電二極體之P+型表面區16之可變電位信號PhiP1和PhiP2。這些信號藉定序電路(未顯示)產生。可更清楚看出可如何提供這些信號至光電二極體。
當以TDI模式操作時，電荷轉移方向依所施加電位而定。在這裡只考慮從左至右的轉移，但根據本發明之感測器結構容許有利地依願選擇方向。影像相對於陣列之列的移動必須同步，必須對應所選轉移方向。
可變電位對光電二極體之p+型表面之可變電位施加在本光電二極體之n型區與外延層間之接面附近產生深度可變的電位阱。第2圖解釋這種效果：此圖顯示形成光電二極體(無光所產生電荷)之p+/n/p/p++半導體結構中之內部電位分佈。被視為等於零之參考電位係在p++型基板。第2圖中向下之x軸顯示遠離p+型表面區朝p++型基板增加之深度。y軸顯示於所指深度之最大電位V。顯示三曲線A，B，C。曲線A顯示當表面區達到0伏特電壓時之電位分佈：該分佈在n型區與p型外延層間交界處附近具有正電位峰值(用於電子之電位阱)。當正電位施加於p+型表面區(曲線B)時，電位阱隨著所施加之電位增加而加深。當負電位施加於表面區(曲線C)時，電位阱之深度隨著所施加之電位降低而減少。
而且，在轉移閘極下方產生一電位障，其在高度上隨著施加於閘極之電位降低而增加。根據於光電二極體中產生之電位阱之位準，根據於光電二極體中累積電荷或將它們轉移至光電二極體之一側或另一側是否理想，選擇施加於閘極之電位。
最後，同一行中各光電二極體之表面區16相互電氣隔離，使它們可達到不同電位，從而轉移電荷。有鑑於可能有漏電流，無須為完美的隔離。隔離特別是包括電氣分離表面區16與P型共同參考層，使該層不會如習知技術之情形，平均p+型表面區之電位。這種電隔離或分離是因為：
-於同一行之二光電二極體間，隔離係位於閘極下方之半導體區之耗盡所造成，這些半導體區是輕摻雜，且是高電阻，如果它們耗盡載子-它們即防止表面區16直接與外延層12接觸；
-於光電二極體下方，區16之隔離經由n型區14達成；以及
- 最後，於同一列之光電二極體間，可以看出，無需隔離，因為同一列之所有表面區可能會達到相同電位；但必須注意，當擴散高摻雜區時，不要直接連接這些可能位於行間之區域至外延層15-後文將對此作更多說明。
位於閘極G1和G2下方之半導體區係外延層的一部分，且若欲針對閘極下方之導電調整臨限值電壓，即均如後者摻雜，或摻雜略多，然而，在任何情況下，摻雜均夠弱，使這些區域在耗盡時，電阻率非常高。最大允許摻雜取決於可接受的漏電流。施加於閘極之電位夠低，俾耗盡發生在深度至少等於該區16的深度處。
本發明使用這些參數來控制電荷於光電二極體中的累積，並隨後轉移這些電荷，並將同一行之各光電二極體之電荷加總。
就從一列之一像素至次一列之同等級像素之完整循環而言，整體操作如下：
-在第一積分時間期間，施加於第一光電二極體PH1的p+區域的電位高到足以產生電位阱，於其中藉光累積產生電荷於此等光電二極體中。這種高電位可能等於零(例如第2圖中的曲線A)。這些電荷將被添加到已經存在於這個光電二極體中的電荷，且其產生於上電荷轉移循環。同時，施加於第二光電二極體PH2之電位係防止電荷累積在第二光電二極體中的低電位。此外，使光電二極體PH2j與同一像素之第一光電二極體PH1j分離之閘極G2j的電位高到足以使電荷從此第二二極體流至第一光電二極體。下一個像素之閘極G1j+1之電位相反，低到足以產生防止電荷從第二光電二極體PH2j移動到次一像素Pj+1。結果，除了循環開始時業已出現的電荷，光電二極體累積像素之二光電二極體中的所有光所產生電荷；
- 在第一積分時間結束時，閘極和光電二極體之電位被修改，以確保所有電荷從像素之第一光電二極體轉移到像素之第二光電二極體；
- 在第二積分時間期間，第一及第二光電二極體的角色相反，第二光電二極體PH2之電位係高到足以產生電位阱之電位(在此，再度地，0伏特可能足夠)，於該電位阱以光累積產生電荷於此等光電二極體中。於此同時，施加於第一光電二極體PH1之電位係防止形成一個電位阱之低電位。此外，使光電二極體PH2j與次一像素之第一光電二極體PH1j分離之閘極G1j+1之電位高到足以使電荷該次一第一光電二極體流至第二光電二極體PH2j，且像素之閘極G2j之電位低到足以產生防止電荷從第二光電二極體PH2j移動到第一PH1j並防止其從第一光電二極體PH1j移動到第二之電位障。結果，像素Pj之第二光電二極體累積其本身之電荷以及次一像素Pj+1之第一光電二極體之電荷；以及
- 在第二積分時間結束時，閘極和光電二極體之電位被修改，以確保所有電荷從第二光電二極體PH2j轉移到次一像素之第一光電二極體PH1j+1。因此，該PH1j+1於此時接收三個分量之總和之電荷：在第一積分時間之前，光電二極體PH1j先前所累積之電荷、在第一積分時間期間，光電二極體PH1j及PH2j所累積之電荷與在第二積分時間期間，光電二極體PH2j及PH1j+1所累積之電荷。
然後重新開始兩個電荷積分和兩個電荷轉移的新循環。在等級N之最後像素之積分結束後，當影像列停止藉陣列觀察時，循環結束。藉由同一影像列之N次讀取各行中累計之電荷可在第N循環之第二積分時間結束時，於第二光電二極體中獲得，且可將其等讀出。
第3圖示意顯示，根據本發明的像素結構下方，依施加於閘極和光電二極體之表面區之電位而定之外延層12之電位的圖表。最負電位在頂部且最正電位在底部，以示位於其側面之電位阱和電位障。
在第一積分階段(上圖)期間，施加於光電二極體之電位Phip1為零電位，其產生深電位阱。施加於第二光電二極體之電位Phip2為負電位(在此為-1.2伏特)，其在半導體中產生顯然低於第一光電二極體下方之電位阱底部之電位。使二轉移閘極G1j和G2j成為低電位PhiG1和PhiG2，其產生關閉第一光電二極體下方之電位阱之電位障。此等電位障之高度不同。於閘極G1j下方，電位障略高於第二光電二極體下方Phip2所產生之電位(保持後者所產生之電荷)。於閘極G2j下方，電位障相反地低於此電位，因此，第二光電二極體中之光所產生電荷無法累積或轉移至次一像素，且因而僅能轉移至第一光電二極體。在這個例子中，為獲得這樣的結果，施加0伏特電位於第一轉移閘極G1，並施加0.5伏特的電位至第二閘極G2，惟須知，所施加電位取決於各種半導體或隔離層之深度和摻雜高度。
於該第一積分時間結束時，電位用以下方式修改，以在兩個步驟中轉移電荷。在第一轉移步驟中，使第二光電二極體之p+型表面區成為零電位(Phip2=0)，降低半導體中的電位(第3圖中俯視之第二圖表)，並於此位置產生(空)電位阱。在第二步驟(第3圖中之第三圖表)中，仍位於第一光電二極體下方之電位阱底部的電位升高至第一閘極G1下方之電位與第二閘極G2下方之電位間的中間電位。在這個例子中，施加於第二光電二極體之電位Phip2首先成為0伏特(第一步驟)，接著，施加於第一光電二極體下方之電位Phip1成為-1.2伏特(第二步驟)。先前儲存在第一光電二極體下方之阱內的電荷可僅轉移到第二光電二極體下方的電位阱。有累積在第一光電二極體之電荷到第二光電二極體之完整轉移。
第一積分時間與第一電荷轉移時間形成從一列至次列之轉移之一半循環。下半循環與上半循環完全相同，但第一和第二光電二極體以及第一和第二閘極之角色顛倒。首先出現的是第二積分時間(第3圖，第四圖表)和第二電荷轉移。在第二積分時間期間，像素PH2j之第二光電二極體中的光所產生電荷累積在此光電二極體中，而次一像素Pj+1之第一光電二極體PH1j+1中的光所產生電荷則轉移至像素Pj之第二光電二極體PH2j。
在第二積分時間結束時，第二電荷轉移(未顯示)與第一電荷轉移完全相同，但進行兩個光電二極體和兩個轉移閘極的角色倒置。第二電荷轉移將電流像素Pj儲存在第二光電二極體中的所有電荷轉移至次一像素Pj+1的第一光電二極體。
該第二轉移標示循環的結束。像素Pj+1的第一光電二極體現在包含在影像點的讀出期間所有像素P1至Pj的累積的電荷總和，藉像素Pj+1將從相同影像點讀出所產生的電荷加入後續循環。
須知，所施加電位的方向容許電荷由左到右的逐步轉移，亦可在積分階段和轉移階段二期間，藉由有系統地顛倒施加於閘極G1和G2，由右到左轉移電荷。
在第3圖所示例示性電位阱和電位障位準中，於二積分間之第一電荷轉移時刻，第二光電二極體下方的電位被認為與積分期間電位阱底部的高度相同。但是，作為一個變化例，也可藉由施加正電位以替代零電位於將接收轉移電荷之光電二極體之表面區，使電位阱在轉移(以加速這轉移)期間略深。
此外，在這種情況下，控制這種轉移的閘極下方的電位障也可在電荷轉移之第二步驟期間暫時降低(而在第3圖情況下，施加於閘極G2的電位維持相同，直到第二積分啟動為止)。
第4圖顯示兩個積分時間和兩個轉移之循環期間內用在施加於光電二極體的控制電位的可能時序圖。如圖所示是第一積分時間(Phipi=0，Phip2負，PhiG1=0，PhiG2正)；第一轉移之第一步驟(Phip2到零，甚至為正值)；第一轉移之第二步驟(Phip1變成負，且PhiG2可能保持相同，或可增加，但最好只有Phip2變成正)；然後第二積分時間(Phip1和Phip2相對於第一積分時間切換，PhiG1和PhiG2亦切換)；以及第二轉移時間之二步驟(Phip1和Phip2相對於第一轉移時間切換，PhiG1和PhiG2亦切換)。
第5圖顯示平行於陣列之諸列的方向中結構的橫剖視圖，其中，可看出三行等級i-1、i和i+1。同一列之光電二極體藉包括p++型擴散區20之隔離結構分離，該等p++型擴散20各覆蓋n型區22，而此n型區22可較光電二極體之n型區深，但保持與諸光電二極體的n型區鄰接。指派給區20之名詞p++型經瞭解，意指此等區20較表面區16更高摻雜。這些隔離結構扮演兩個角色：
-一方面，它們藉由形成防止一行像素之電荷與另一行相鄰像素之電荷混合之電位障，使不同行之相鄰光電二極體的電位阱相互分離；以及
-另一方面，它們與光電二極體之p+型表面區接觸，容許施加所欲電位於這些表面區。
該等區20藉區22完全與外延層隔離。事實上，如果它們與p型外延層接觸，即可施加不同電位至各種光電二極體之p+型表面區，而不會產生完全不能接受的漏電流。
因此，該等區20直接毗鄰光電二極體之p+型表面區，但是，它們甚而完全為光電二極體之n型區所橫向包圍，並為n型區22從下方封閉，它們不毗鄰p型外延層12的非耗盡部份(不過，它們毗鄰閘極下方之外延層12，惟在此，該層被耗盡，因此，高電阻)。
須知，無須電氣隔離沿列方向毗鄰之光電二極體之表面區16，因為共同電位phip1(用於第一光電二極體的ph1)或phip2(用於第二光電二極體)施加於同一列之所有毗鄰光電二極體。
電接觸24形成於p++型區20(由於同一列之p++型區經由本列之p+型區16電氣接觸，因此，未必在其全體上)上。接觸24未必在第5圖之橫剖面之平面中，但為了方便，它們已顯示於此圖。
電位phip1和phip2經由接觸24施加，俾不必要提供具體的接觸於p+型表面區16本身上，此等p+型表面區16原則上較淺，因此不適合接受金屬接觸。
雖然光電二極體之p+型表面區和p++型隔離區20成為相同電位，半導體內的電位輪廓與同一列之光電二極體間的隔離結構不同。須產生電位障，防止存儲之電荷移動於相鄰行之光電二極體之間。要如此，必須於半導體形成異於隔離結構20、22和光電二極體中的摻雜分佈。若區20中的雜質濃度相對於區22中的雜質濃度之比例大幅增加(相較於光電二極體之區16及14中的濃度比例)，區22與外延層間之接面附近產生之電位阱之深度即顯著減低。形成於光電二極體下方之相對深電位阱接著毗鄰形成於隔離區下方之極淺電位阱。這意味著，諸如在第5圖下部所示者之電位障使形成於二毗鄰光電二極體下方之電位阱分離，而施加於區域20和16之電位則相同，此乃因為其透過該區域20，施加電位於該區16。實際上，區22中之摻雜與區14中之摻雜相同，惟，區20中之摻雜高於該區16者(較佳是區20的深度大於區16的深度)。
第6圖更詳細地解釋使用不同的摻雜分佈獲得該電位障的原因。
如第2圖繪製之第6圖顯示針對二不同摻雜分佈，該等摻雜分佈亦即光電二極體下方之分佈(第6A圖)及隔離區20下方之分佈(第6B圖)，及針對施加於p+型區16之同一電位(在此為零電位)，在沒有光所產生電荷下，二半導體內部的電位分佈。顯示深度之x軸朝下，顯示電位之y軸朝右。在給定深度下，沒有電荷時光電二極體之電位恆高於相鄰隔離區中的電位，使得電位阱可充滿負電荷，而其餘兩旁的電位障則阻礙電荷。
第7圖顯示屬於二相鄰行之等級i和i+1之同一列Lj或等級j中二相鄰像素之俯視圖。用於第一像素之個別光電二極體以PH1ij和PH2ij標示，用於第二像素者以PH1i+1j和PH2i+1j標示。同一列中像素間p+型隔離區以元件符號20標示，且電接觸24形成於此等區域上，以施加電位phip1和phip2於光電二極體之p+型區。此等接觸可連接至鋁線(未顯示)，此等鋁線載送電位Phip1至第一光電二極體，並載送電位Phip2至第二光電二極體。使第一光電二極體與第二光電二極體分離之閘極G1及G2沿像素列之全長延伸。它們亦設有分佈於接觸可連接至鋁導體(未顯示)之各處之接觸，此等鋁導體載送所需電位PhiG1及PhiG2至此等閘極。
第8圖顯示一實施例，其中光電二極體表面的幾何形狀修改成使電荷自一光電二極體至另一光電二極體之轉移更容易，亦即，轉向相鄰光電二極體之光電二極體之角隅斜面，以限制二光電二極體間轉移閘極之寬度。結果，隔離區20成喇叭狀。
第9圖顯示設置抗模糊裝置20於隔離區20之改良。同一抗模糊結構可用於區20所隔開之二相鄰像素。該結構較佳地包括一中央n+型區，其形成汲極，覆以汲極接觸，該汲極接觸使該區成為正電源電位。該汲極完全為P+型區20所橫向包圍。絕緣控制閘極覆蓋從光電二極體至汲極之空間。施加至該閘極之電位的調整界定模糊臨限值，光電二極體中產生的電荷從此處轉移到汲極，並去除。抗模糊結構可逐列控制(或甚至按列群)，而非對所有列總控制，因此可施加不同電位於各列或各列群之抗模糊閘極。這尤其使電荷累積列數有效地用於被限制在少於N’之N數影像捕獲操作。為如此作，可增加未使用之第一列中抗模糊閘極之電位，俾此等列之光電二極體中所產生的電荷系統地轉移到抗模糊汲極，以取代光電二極體累積於光電二極體中-僅其他列累積電荷。
若半導體基板10為具有p型外延層之n++型，則抗模糊機構即不同：n++型基板被用來作為垂直抗模糊汲極，以替代橫向n+型區，並藉由施加可調偏壓於外延層，調整抗模糊臨限。
第10圖顯示用在置於一行像素末端之電荷讀取台之可行配置，橫剖面沿行方向，且圖示行之最後像素後面續接讀取台CL。讀出台較佳地包括n型浮接擴散區40(類似於光電二極體的擴散區，但不覆蓋P+型表面區)、讀取電晶體42以及復位電晶體，該復位電晶體包含汲極44(在正參考電位Vref)和絕緣閘極46，該絕緣閘極46使n型浮接擴散區40與汲極44分離。即使在像素PN後有第Nth+1像素，於N等級之列中最後電荷積分步驟之後，像素PN之第二光電二極體中所含電荷仍經由可藉電位PhiG1控制之最後閘極48，轉移到浮接擴散區40。
在前面說明中，像素之二光電二極體的像素被認為在幾何形狀，面積和表面區的掺雜區上相同，但這並非強制性。
根據本發明之感測器可為前照光或背照光。
10．．．半導體基板
12．．．外延層
14．．．n型區
16．．．p+型區
20．．．p++型擴散區
22．．．n型區
24．．．接觸
40．．．n型浮接擴散區
42．．．讀取電晶體
44．．．汲極
46．．．絕緣閘極
48．．．最後閘極
CL．．．電荷讀取台
G1j．．．第一轉移閘極
G2j．．．第二轉移閘極
PH1j．．．第一光電二極體
PH2j．．．第二光電二極體
第1圖顯示根據本發明，多重線性影像感測器結構之垂直於列方向之橫剖視圖；
第2圖顯示用於p+-、n-、p-和pp++-型導電疊加之半導體內部的電位分佈；
第3圖顯示在不同的積分和轉移階段，藉電位阱和電位障於半導體中產生之電位之圖表；
第4圖顯示用於感測器的控制信號的時序圖；
第5圖顯示平行於像素列之感測器之剖視圖及對應的內部電位；
第6圖顯示在不同摻雜p+/n/p/p++結構中的內部電位；
第7圖顯示在同一列中像素間之側向分離之俯視圖；
第8圖顯示另一俯視圖，其中光電二極體的的斜面形狀造成電荷轉移到鄰近的光電二極體；
第9圖顯示可與同一列之像素間的隔離區相關之抗模糊結構之視圖；及
第10圖顯示第N列像素以後的讀出電路第N列像素。
10．．．半導體基板
12．．．外延層
14．．．n型區
16．．．p+型區
CL,．．．電荷讀取台
G1j．．．第一轉移閘極
G2j．．．第二轉移閘極
Pj-1，Pj，Pj+1，Pj+2．．．像素
PH1j．．．第一光電二極體
PH2j．．．第二光電二極體
PhiG1,PhiG2．．．可變電位信號
PhiP1，PhiP2．．．可變電位信號
Claims (11)
- 一種以時間延遲及積分模式操作之電荷轉移影像感測器，該感測器包括N相鄰列之P像素，以使用若干列連續像素，藉由將不同列之同等級像素中的影像點所產生之電荷加總，觀察同一影像列，該等相鄰之同等級像素交錯地包括至少一光電二極體(PH1，PH2)及鄰近該光電二極體之一轉移閘極(G1，G2)，該光電二極體包括：第一導電型共用參考區(12)，於其中形成相反導電型個別區(14)，其本身為第一導電型個別表面區(16)所覆蓋，其特徵在於，位於轉移閘極各側之二光電二極體之表面區(16)相互電氣隔離，並與該共用參考區電氣隔離，且該感測器包括使此等區域達到彼此不同電位且循環可變之機構。
- 如申請專利範圍第1項之影像感測器，其包括定序電路，用以將電位循環施加於閘極和光電二極體，以：在第一光電二極體下方產生電位阱，以蓄積電荷於其內；同時，升高鄰近該第一光電二極體之第二光電二極體之電位阱之底部，使得該第二光電二極體所產生之電荷流入該第一光電二極體其次，清空自該第一光電二極體流入該第二光電二極體之所有電荷；以及接著，重啟循環，其中業已接收電荷之第二光電二極體用來作為有關屬於另一列像素之另一光電二極體之一第 一光電二極體。
- 如申請專利範圍第2項之影像感測器，其中第一列與最後一列間之一列中間等級之像素在垂直於像素列之方向連續包括：第一轉移閘極(G1)，容許建立一高度可變電位障；第一光電二極體(PH1)，鄰近該第一閘極；第二轉移閘極(G2)，容許建立一高度可變電位障；以及第二光電二極體(PH2)，鄰近該第二閘極，並鄰近次一列中像素之第一閘極。
- 如申請專利範圍第3項之影像感測器，其中該定序電路被設計來將於四個連續階段中周期性變化之電位施加於所有列之該等光電二極體及該等閘極：第一積分階段，其中像素之該第一光電二極體中光所產生之電荷藉該第一光電二極體蓄積，而該第二光電二極體中光所產生之電荷藉由通過該第二閘極下方，且蓄積於該第一光電二極體中，而自該第二光電二極體流入該第一光電二極體；第一轉移階段，其中蓄積於該第一光電二極體中之電荷被轉移至該第二光電二極體；第二積分階段，其中該第二光電二極體中光所產生之電荷藉該第二光電二極體蓄積，而該像素之第一光電二極體中光所產生之電荷藉由通過次一列中該像素之該第一閘極下方，且蓄積於該第二光電二極體中而流入該第二光電二極體，；以及第二轉移階段，其中蓄積於該第二光電二極體中之電 荷藉由通過次一列中該像素之該轉移閘極下方，被轉移至次一列中該像素之該第一光電二極體。
- 如申請專利範圍第4項之影像感測器，其中選擇分別於該第一轉移階段期間及該第二積分階段期間施加於該第二光電二極體之該表面區之電位，以於該第一轉移階段期間在該第二光電二極體下方產生較該第二積分階段期間更深之電位阱。
- 如申請專利範圍第5項之影像感測器，其中選擇施加於該第二轉移閘極之電位，使該第二轉移閘極之電位障於該第一轉移階段期間較該第一積分階段期間更低。
- 如前述申請專利範圍任一項之影像感測器，其中同一列中相鄰像素之該等光電二極體係藉諸隔離結構分離，該等隔離結構包括以下之疊加：該第一導電型之一隔離區(20)，鄰近該等光電二極體之諸表面區(16)，惟掺雜較該等表面區更重；以及該第二導電型之一隔離區(22)，其位於該第一導電型之該隔離區下方，且完全使後者與該第一導電型之該共用參考區隔離。
- 如申請專利範圍第7項之影像感測器，其中該第一導電型之該隔離區中的雜質濃度相對於該第二導電型之該隔離區中的雜質濃度之比例係高於該表面區中的雜質濃度相對於光電二極體之該第二導電型之該個別區中的雜質濃度之比例，使得在該隔離結構中產生之電位阱較於該光電二極體中產生者更淺。
- 如申請專利範圍第7項之影像感測器，其中電接觸設在第一導電型之隔離區(20)上，以提供電位至該等表面區(16)。
- 如申請專利範圍第7項之影像感測器，其包括抗模糊結構，該結構包括該第一導電型之該隔離區中的n型汲極，以及覆蓋自該光電二極體至該汲極之空隙之控制閘極。
- 如申請專利範圍第7項之影像感測器，其中轉向相鄰光電二極體之光電二極體之角隅斜切以限制二光電二極體間轉移閘極的寬度。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0958796A FR2953642B1 (fr) | 2009-12-09 | 2009-12-09 | Capteur d'image multilineaire a integration de charges. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201143077A TW201143077A (en) | 2011-12-01 |
| TWI521689B true TWI521689B (zh) | 2016-02-11 |
Family
ID=42288944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099142367A TWI521689B (zh) | 2009-12-09 | 2010-12-06 | 利用電荷積分的多重線性影像感測器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8748954B2 (zh) |
| EP (1) | EP2510545B1 (zh) |
| JP (1) | JP5768309B2 (zh) |
| KR (1) | KR101788890B1 (zh) |
| FR (1) | FR2953642B1 (zh) |
| TW (1) | TWI521689B (zh) |
| WO (1) | WO2011069880A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9184209B2 (en) * | 2011-10-14 | 2015-11-10 | Mitsubishi Electric Corporation | TDI-type linear image sensor |
| FR2990299B1 (fr) * | 2012-05-03 | 2014-05-09 | E2V Semiconductors | Capteur d'image matriciel a transfert de charges bidirectionnel a grilles dissymetriques |
| CN103402061B (zh) * | 2013-08-12 | 2016-05-18 | 长春长光辰芯光电技术有限公司 | Cmos tdi图像传感器及其电荷转移控制方法 |
| JP6254048B2 (ja) | 2014-06-05 | 2017-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| FR3036848B1 (fr) | 2015-05-28 | 2017-05-19 | E2V Semiconductors | Capteur d'image a transfert de charges a double implantation de grille |
| US10469782B2 (en) * | 2016-09-27 | 2019-11-05 | Kla-Tencor Corporation | Power-conserving clocking for scanning sensors |
| JP2021064703A (ja) * | 2019-10-15 | 2021-04-22 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び撮像方法 |
| KR20220019548A (ko) | 2020-08-10 | 2022-02-17 | 삼성전자주식회사 | 이미지 센서 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786607A (en) * | 1995-05-29 | 1998-07-28 | Matsushita Electronics Corporation | Solid-state image pick-up device and method for manufacturing the same |
| US6787749B1 (en) * | 1996-11-12 | 2004-09-07 | California Institute Of Technology | Integrated sensor with frame memory and programmable resolution for light adaptive imaging |
| US6465820B1 (en) * | 1998-09-16 | 2002-10-15 | Dalsa, Inc. | CMOS compatible single phase CCD charge transfer device |
| US6906749B1 (en) | 1998-09-16 | 2005-06-14 | Dalsa, Inc. | CMOS TDI image sensor |
| JP4493124B2 (ja) * | 1999-08-04 | 2010-06-30 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
| WO2001026382A1 (en) | 1999-10-05 | 2001-04-12 | California Institute Of Technology | Time-delayed-integration imaging with active pixel sensors |
| JP2005101486A (ja) * | 2003-08-28 | 2005-04-14 | Sanyo Electric Co Ltd | 固体撮像素子及びその制御方法 |
| JP4444754B2 (ja) * | 2004-08-12 | 2010-03-31 | 富士フイルム株式会社 | 固体撮像装置の駆動方法 |
| US8446508B2 (en) * | 2005-07-27 | 2013-05-21 | Sony Corporation | Solid state imaging device with optimized locations of internal electrical components |
| FR2906081B1 (fr) | 2006-09-19 | 2008-11-28 | E2V Semiconductors Soc Par Act | Capteur d'image lineaire cmos a fonctionnement de type transfert de charges |
| FR2906080B1 (fr) | 2006-09-19 | 2008-11-28 | E2V Semiconductors Soc Par Act | Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs |
| US7923763B2 (en) | 2007-03-08 | 2011-04-12 | Teledyne Licensing, Llc | Two-dimensional time delay integration visible CMOS image sensor |
| JP2009278241A (ja) * | 2008-05-13 | 2009-11-26 | Canon Inc | 固体撮像装置の駆動方法および固体撮像装置 |
| FR2960341B1 (fr) * | 2010-05-18 | 2012-05-11 | E2V Semiconductors | Capteur d'image matriciel a transfert de charges a grille dissymetrique. |
| FR2971084B1 (fr) * | 2011-01-28 | 2013-08-23 | E2V Semiconductors | Capteur d'image multilineaire a integration de charges |
| FR2973162B1 (fr) * | 2011-03-23 | 2013-11-22 | E2V Semiconductors | Capteur d'image a tres haute dynamique |
-
2009
- 2009-12-09 FR FR0958796A patent/FR2953642B1/fr not_active Expired - Fee Related
-
2010
- 2010-12-02 WO PCT/EP2010/068694 patent/WO2011069880A1/fr active Application Filing
- 2010-12-02 KR KR1020127014964A patent/KR101788890B1/ko active IP Right Grant
- 2010-12-02 JP JP2012542457A patent/JP5768309B2/ja not_active Expired - Fee Related
- 2010-12-02 EP EP10787739.1A patent/EP2510545B1/fr not_active Not-in-force
- 2010-12-02 US US13/514,982 patent/US8748954B2/en not_active Expired - Fee Related
- 2010-12-06 TW TW099142367A patent/TWI521689B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FR2953642A1 (fr) | 2011-06-10 |
| EP2510545B1 (fr) | 2013-08-07 |
| US8748954B2 (en) | 2014-06-10 |
| WO2011069880A1 (fr) | 2011-06-16 |
| EP2510545A1 (fr) | 2012-10-17 |
| JP5768309B2 (ja) | 2015-08-26 |
| JP2013528925A (ja) | 2013-07-11 |
| FR2953642B1 (fr) | 2012-07-13 |
| TW201143077A (en) | 2011-12-01 |
| KR101788890B1 (ko) | 2017-10-20 |
| KR20120089746A (ko) | 2012-08-13 |
| US20120248516A1 (en) | 2012-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI521689B (zh) | 利用電荷積分的多重線性影像感測器 | |
| JP6044044B2 (ja) | 非対称ゲート式マトリクス電荷転送イメージ・センサ | |
| US9236407B2 (en) | Image sensor | |
| JP2004266159A (ja) | 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ | |
| US8933495B2 (en) | Charge-integration multilinear image sensor | |
| JPS62265759A (ja) | 固体撮像素子 | |
| US9117729B2 (en) | Depleted charge-multiplying CCD image sensor | |
| JPH08181300A (ja) | 撮像デバイス | |
| JP4049248B2 (ja) | 固体撮像装置 | |
| US9093353B2 (en) | Matrix image sensor providing bidirectional charge transfer with asymmetric gates | |
| TWI711167B (zh) | 具有雙閘極植入之電荷轉移影像感測器 | |
| JP4457570B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2003060188A (ja) | 固体撮像素子及びその駆動方法 | |
| JP2001177769A (ja) | 固体撮像素子の駆動方法 | |
| JP2004247696A (ja) | 固体撮像素子、固体撮像素子の製造方法及び固体撮像素子の駆動方法 | |
| JP2007149758A (ja) | 固体撮像素子およびその製造方法 | |
| JPH08186244A (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |