TWI520283B - 加強扇出晶圓級封裝 - Google Patents
加強扇出晶圓級封裝 Download PDFInfo
- Publication number
- TWI520283B TWI520283B TW101114267A TW101114267A TWI520283B TW I520283 B TWI520283 B TW I520283B TW 101114267 A TW101114267 A TW 101114267A TW 101114267 A TW101114267 A TW 101114267A TW I520283 B TWI520283 B TW I520283B
- Authority
- TW
- Taiwan
- Prior art keywords
- microelectronic
- layer
- package
- conductive
- along
- Prior art date
Links
- 238000004377 microelectronic Methods 0.000 claims description 274
- 230000002787 reinforcement Effects 0.000 claims description 91
- 239000008393 encapsulating agent Substances 0.000 claims description 57
- 230000003014 reinforcing effect Effects 0.000 claims description 52
- 238000005538 encapsulation Methods 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000002775 capsule Substances 0.000 claims 1
- 239000004744 fabric Substances 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 222
- 235000012431 wafers Nutrition 0.000 description 32
- 239000011888 foil Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000429 assembly Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- UTMWFJSRHLYRPY-UHFFFAOYSA-N 3,3',5,5'-tetrachlorobiphenyl Chemical compound ClC1=CC(Cl)=CC(C=2C=C(Cl)C=C(Cl)C=2)=C1 UTMWFJSRHLYRPY-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005728 strengthening Methods 0.000 description 3
- 238000005382 thermal cycling Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本發明係關於堆疊之微電子總成及製造該等總成之方法,且係關於在該等總成中有用的組件。
半導體晶片一般提供為個別、預封裝單元。標準晶片具有平坦、矩形主體,其中較大的前面具有連接至晶片內部電路之接觸件。每一個別晶片通常安裝於封裝中,該封裝繼而安裝於電路面板(諸如印刷電路板)上且將晶片之接觸件連接至電路面板之導體。在許多習知設計中,晶片封裝佔據比晶片自身面積大得多的電路面板面積。如參考具有前面之平坦晶片的本發明中所使用,「晶片面積」應理解為指涉前面的面積。在「覆晶」設計中,晶片之前面面對封裝基板之面,即晶片上之晶片載體及接觸件藉由焊球或其他連接元件直接結合至晶片載體之接觸件。繼而,晶片載體可經由上覆於晶片前面之端子結合至電路面板。「覆晶」設計提供較緊密之配置;諸如,例如共同讓與之美國專利案第5,148,265號、第5,148,266號及第5,679,977號的某些實施例中所揭示,每一晶片佔據等於或略大於晶片前面之面積的電路面板之面積,該等案件之揭示內容以引用的方式併入本文中。
某些創新的安裝技術提供接近於或等於習知覆晶結合之緊密性的緊密性。可在等於或略大於晶片自身面積之電路面板的面積中容納單個晶片的封裝一般稱作「晶片大小之
封裝」。
除了最小化微電子總成佔據之電路面板的平面面積之外,亦期望產生呈現垂直於電路面板平面之較低總高度或尺寸的晶片封裝。此薄的微電子封裝容許放置具有緊挨鄰近結構安裝於電路面板中之封裝的該電路面板,因此減少併入電路面板之產品的總大小。但是,存在其中期望較大封裝之應用。此等包含其中將安裝較大微電子元件及其中需要較大扇出區域達成至印刷電路板或類似物上之較大陣列的連接的實例。由於封裝組件之中的不同熱膨脹係數之影響的固有增長,許多晶圓級封裝呈現此較大大小導致的可靠性。此等影響在較小應用中亦為可見,尤其在接觸件放置於某些位置中及封裝經歷頻繁熱循環時。
因此,期望對晶圓級封裝或類似結構之面積進行進一步改進。
本發明之一實施例係關於一種微電子封裝。該微電子封裝包含一微電子元件,該微電子元件包含其上具有接觸件的一第一表面,遠離該第一表面的一第二表面及在該第一表面與該第二表面之間延伸的邊緣表面。一加強層黏附至該至少一邊緣表面及在離開該邊緣表面之一方向上延伸,該加強層並不沿著該微電子元件之該第一表面延伸。一導電重佈層包含從該等接觸件沿著該第一表面及沿著超出該至少一邊緣表面的該加強層之一表面延伸的複數個導電元件。一囊封劑上覆於至少該加強層。該微電子元件具有一
第一熱膨脹係數,該囊封劑具有一第二熱膨脹係數,且該加強層具有介於該第一熱膨脹係數與該第二熱膨脹係數之間的一第三熱膨脹係數。
在此實施例中,該加強層可具有與該微電子元件之該第一表面大體上共面的一第一表面,且該加強層可包含沿著該微電子元件之該第一表面及該加強層之該第一表面的部分形成之一介電層。該囊封劑可從該微電子元件之該等邊緣表面的至少一者向外延伸,且該微電子元件之該第二表面的至少一部分可不被該囊封劑覆蓋。
該第二熱膨脹係數可大於該第一熱膨脹係數。該第三熱膨脹係數可介於每攝氏度百萬分之3(ppm/℃)與每攝氏度百萬分之10(ppm/℃)之間。進一步而言,該第三熱膨脹係數可介於5 ppm/℃與10 ppm/℃之間。在實施例之變動中,該微電子元件可具有一第一彈性模量,該囊封劑可具有小於該第一彈性模量的一第二彈性模量,且該加強層可具有介於該第一彈性模量與該第二彈性模量之間的一第三彈性模量。該第三彈性模量可介於5 Gpa與8 Gpa之間。
該微電子元件大體上可為沿著其主表面之矩形,以便包含四個邊緣表面,且該重佈層可包含在平行於該微電子元件之該第一表面的一平面中從該微電子封裝向外延伸的一扇出區域。在此封裝中,該加強層可沿著該微電子元件之該四側之每一者的一部分及該重佈層之該扇出區域的至少一部分延伸。進一步而言,該等導電元件之至少一些可係安置於呈圍繞該微電子元件之一陣列的該扇出部分中,且
其中該加強層向外延伸,使得該扇出層內之該等導電元件至少部分上覆於該加強層。
該加強層在垂直於該重佈層之該內部表面的一方向上可具有一大體上均勻之厚度,且該重佈層可沿著該加強層延伸。該加強層可進一步上覆於該微電子元件之該第二表面及該等邊緣表面之每一者。或者,該加強層可從相鄰於該微電子元件之該邊緣表面的該重佈層上的一第一厚度漸縮至遠離該微電子元件的該加強層之一邊緣處的一第二厚度,該第一厚度大於該第二厚度。該第二厚度可大體上為零。進一步而言,該加強層可為楔形而形成相對於該微電子元件之該第一表面成角的一上表面。或者,該加強層在形狀上通常為抛物線而形成一彎曲上表面。該加強結構可遠離該邊緣表面延伸一第一距離且該重佈層可遠離該邊緣表面以大於該第一距離之一第二距離延伸。該等導電元件之至少一些可在超出該加強層的該重佈層之該區域內延伸。
該微電子元件之該等接觸件可為第一接觸件,且該重佈層之該等導電元件可形成曝露於該重佈層上的第二接觸件。進一步而言,該封裝可進一步包含複數個焊球,該複數個焊球連接至上覆於該加強層之該重佈層的一區域內之該等第二接觸件之至少一些。可於該囊封劑中從該囊封劑之一外部表面至該重佈層之一導電特徵部形成複數個導電導通體,該導電導通體電連接至該導電特徵部。
根據本發明之一實施例的一種微電子總成可包含根據以
上實施例之一第一微電子封裝。總成可進一步包含一第二微電子封裝,該第二微電子封裝具有使複數個導電特徵部曝露於其上的一第一表面及電連接至該等導電特徵部之至少一些的一微電子元件。該第二微電子封裝可安裝至該第一微電子封裝,其中該第一表面面向該第一微電子封裝,該第二微電子封裝之該等導電特徵部係電連接至該第一微電子封裝之該等導電導通體。
本發明之另一實施例可關於一種微電子封裝有關。該封裝包含一微電子元件,該微電子元件包含第一主表面與第二主表面及在該等主表面之間延伸的複數個側表面,該第一主表面具有形成於其上之接觸件。該封裝亦包含一重佈層,該重佈層包含一介電層,該介電層具有其上一部分沿著該微電子元件之該第一主表面延伸的一內部表面、具有曝露於其上之接觸墊的一外部表面及將該等墊電連接至該微電子元件之複數個導電跡線。一加強層黏附至該微電子元件之該等側表面的至少一者之至少一部分且沿著該介電層之該內部表面的一部分從相鄰於該微電子元件延伸,在遠離該微電子元件沿著該側壁的一位置處終止,使得該微電子元件之至少該第一主表面未被該加強層覆蓋。一囊封層形成於至少該微電子元件及該加強層上。
本發明之進一步實施例係關於一種微電子封裝。該微電子封裝包含一微電子元件,該微電子元件具有第一矩形主表面與第二矩形主表面及在該等主表面之間延伸的四個側表面。該封裝進一步包含一重佈層,該重佈層包含其一部
分沿著該微電子元件之該第一主表面延伸及界定遠離該微電子元件延伸之一扇出區域的一內部表面。該重佈層進一步包含具有曝露於其上之接觸墊的一外部表面及將該等墊電連接至該微電子元件之複數個導電跡線。一加強層黏附至該微電子元件之該等側表面的每一者之一部分且沿著該重佈層之該內部表面的一部分在該扇出部分內從相鄰於該微電子元件延伸至遠離該微電子元件的一位置處。該加強層不與該微電子元件之該第一主表面接觸。一囊封層形成於至少該微電子元件及該加強層上。
根據先前描述之任何實施例的一種微電子封裝可包含於具有電連接至該微電子封裝之一個或多個其他電子組件的一系統。此系統可包含一外殼,該微電子封裝及該等其他電子組件安裝至該外殼。
本發明之進一步實施例係關於一種製造一微電子封裝之方法。該方法包含形成黏附至一微電子元件之至少一邊緣表面的一加強層。該微電子元件具有其上有接觸件的一第一表面,遠離該第一表面的一第二表面及在該第一表面與該第二表面之間延伸的邊緣表面。形成該加強層,以便並不沿著該微電子元件之該第一表面延伸。接著形成上覆於該微電子元件之該第二表面及接觸該加強層的一囊封劑。然後圖案化從該等接觸件沿著該第一表面及沿著超出該至少一邊緣表面之該加強層的一表面延伸之導電元件。
在此方法中,該微電子元件及該加強層可包含沿著其至少一部分形成的一介電層,使得該介電層界定該微電子元
件之該第一表面及該加強層之該表面。可形成該等導電元件之至少一些的部分以界定曝露於該介電層上之接觸墊,且該方法可進一步包含在該等接觸墊之各自者上形成複數個焊球。
可執行該方法,使得形成一加強層之步驟包含形成黏附至複數個微電子元件之各自者的第一邊緣表面之複數個加強層,該方法進一步包含將該封裝分成複數個封裝之步驟,每一個封裝相對應於該複數個微電子元件之一者且具有一加強結構及該重佈層之一部分。
微電子元件可具有一第一熱膨脹係數,該重佈層可具有一第二熱膨脹係數,且其中藉由沈積具有介於該第一熱膨脹係數與該第二熱膨脹係數之間之一第三熱膨脹係數的一材料可形成該加強層。該第三熱膨脹係數可係介於3 ppm/℃與15 ppm/℃之間。
該加強層可形成為以大體上均勻之厚度遠離該微電子元件延伸。或者,可形成該加強層,使得其從相鄰於該微電子元件之一第一厚度漸縮至遠離該微電子元件之一邊緣處的一第二厚度,該第一厚度大於該第二厚度。該重佈層可包含在平行於該微電子元件之該主表面的一平面中從該微電子元件向外延伸一第一距離的一扇出區域。可接著形成該加強層,使得在形成該重佈層之後,該加強結構將沿著該扇出區域以至少500 μm之一距離延伸。
可執行本實施例之方法,使得沿著至少一邊緣表面之所有及在該微電子元件之該第二主表面上進一步形成該加強
層。
進一步而言,以上方法可包含從該囊封劑之一外部表面至該重佈層之一導電特徵部將複數個導電導通體形成於該囊封劑中。該導電導通體係可電連接至該導電特徵部。可藉由包含將一第二微電子封裝安裝於一封裝上之方法由此封裝形成一微電子總成。該第一微電子封裝可具有包含於其中之一微電子元件及曝露於該微電子封裝之一第一表面上的複數個外部接觸墊。該第一微電子封裝之該第一表面可經安置以面向該第二封裝之該囊封劑層的該外部表面,且安裝該第一微電子封裝可包含將該等接觸墊電連接至該第二微電子封裝之該等導電導通體。
本發明之一進一步實施例係關於一種製造一微電子封裝之方法。該方法包含在一處理中單元上形成一加強結構,該處理中單元具有界定一第一表面及層壓於一載體層上之一箔片及安裝於該箔片上之至少一微電子元件。該微電子元件具有該箔片上之一第一主表面,以一第一高度遠離該第一主表面之一第二主表面及在該等主表面之間延伸之複數個邊緣表面。形成該加強結構以黏附至從相鄰於該箔片之一位置至以小於該第一高度之一第二高度遠離該箔片之一位置的該等邊緣表面之至少一者的一部分及沿著圍繞該微電子元件之該箔片的一部分延伸。該方法進一步包含在至少該加強結構及該微電子元件之一部分上形成一囊封層。接著從該處理中單元移除該等箔片及載體以使該微電子元件之該第一表面及該加強結構之一第一表面暫時曝
露。然後沿著該加強結構及該微電子元件之至少該第一表面形成一重佈層。該重佈層包含界定接觸該加強結構及該微電子元件之部分的一內部表面及具有曝露於其上之複數個接觸墊的一外部表面之一介電材料。該重佈層進一步包含將該等接觸墊電連接至該微電子元件之複數個導電跡線。
參考圖1,根據本發明之實施例的堆疊之微電子總成10包含微電子元件12。圖1之實施例為呈封裝微電子元件之形式的微電子總成,諸如在電腦或其他電子應用中使用之半導體晶片總成。
微電子元件12具有一前表面14、遠離前表面之一後表面16及在前表面與後表面之間延伸的第一邊緣24及第二邊緣26。電接觸件28曝露於微電子元件12之前表面14處。如本發明所使用,導電元件「曝露於」結構之表面處的敘述指示導電元件可用於與在垂直於表面之方向上從結構外部朝著表面移動的理論點接觸。因此,曝露於結構之表面處的端子或其他導電元件可從此表面突出;可與此表面齊平;或可相對於此表面凹進及穿過結構中之孔或凹入部而曝露。
一囊封劑層18上覆於微電子元件12之後表面16且可進一步上覆於邊緣表面24、26之一部分且從邊緣表面24、26遠離其等而向外延伸以形成與微電子元件12之前表面14大體上共面的第一表面20。囊封劑層18可由具有(諸如)美國專
利申請公開案第2010/0232129號(該案之全文以引用的方式併入本文中)中描述之絕緣性質的介電材料形成。
加強層50黏附至微電子元件12之邊緣表面24、26的至少一部分且從邊緣表面向外及在微電子元件12之一部分與囊封劑層18之間延伸。加強層50包含黏附至微電子元件12之邊緣表面24、26的一內部邊緣表面52及可與微電子元件12之前表面14與囊封劑層18之第一表面20二者大體上共面的一前表面54。加強層50進一步包含可與囊封劑層18接觸且界定與前表面54隔開之一厚度的後表面56。僅為了繪示之目的而做出包含指涉「前」表面及「後」表面之加強層的描述以及本文指涉元件之垂直或水平位置使用的此等元件的相對位置之任何其他描述以與圖內之元件的位置一致,且以上並不受限制。
如圖1中所示,加強層50之後表面56較佳的是相對於前表面54成角,使得兩個表面沿著遠離內部邊緣表面52的加強層之一邊緣58相交。因此,加強層54從內部邊緣表面52處之較大厚度漸縮至在邊緣58處可達零之較低厚度,其中在垂直於前表面54之一方向上界定厚度。在進一步實施例中,後表面56可經彎曲以對加強層50給定(例如)一凹入或抛物線形狀。如進一步替代例,在後表面56繼續遠離內部邊緣表面52移動,轉而朝著底部表面52移動之前,隨著該後表面56以線性或非線性方式遠離內部邊緣表面52延伸,其更加遠離前表面54延伸。此配置及類似配置仍將認作本發明之意義內的「漸縮」。
在一實施例中,微電子元件12包含除了圖1中所示之邊緣表面24、26之外的額外邊緣表面。例如,微電子元件12在與前表面14平行之平面中可大體上為矩形,使得該微電子元件12具有四個邊緣表面,該四個邊緣表面包含邊緣表面24、26及大體上垂直於該等邊緣表面24、26且於其中延伸之兩個額外邊緣表面。在此實施例中,加強層50可包含相對應數量之內部邊緣表面,其等每一者黏附至微電子元件12之邊緣表面的各自者。因此,隨著加強層50遠離微電子元件12之邊緣表面的每一者移動至界定圍繞微電子元件12之矩形的邊緣58,該加強層50可漸縮。在一些實施例中,加強層50可比其他者更加遠離微電子元件12之一些邊緣表面延伸,或其可沿著邊緣58形成不同形狀,諸如具有經圓化隅角之矩形、橢圓形、圓圈或另一多邊形。
沿著藉由微電子元件12之前表面14,加強層50之前表面54及囊封劑層18之第一表面20界定之共同表面31形成一重佈層30。重佈層30包含具有曝露於封裝10上以用於連接至印刷電路板(PCB)或其他微電子裝置之面33的複數個墊32。墊32藉由複數個跡線34電連接至微電子元件12之接觸件28。在圖1中所示之實施例中,沿著共同表面31安置跡線34及墊32。進一步而言,圖1展示沿著共同表面31且在跡線34上形成之介電層40,其中墊32之面33曝露於介電層40上。在其他實施例中,可沿著共同表面31形成介電層40,其中墊32及跡線34沿著介電層40延伸,使得其等與共同表面31隔開。在此實施例中,跡線34及墊可形成於介電
層40之表面上或可嵌入其中,且跡線34可藉由將金屬沈積至上覆於接觸件28之區域中的介電層40中所形成之孔中而連接至微電子元件12之接觸件28。介電層40可由任何適當之介電材料製造。例如,介電區域30可包括一層可撓性材料,諸如一般用於製造捲帶自動結合(TAB)捲帶之一層聚醯亞胺、BT樹脂或其他介電材料。
重佈層30可用於達成微電子元件12之接觸件28與具有呈不同於接觸件28之組態的組態的接觸件之另一微電子結構(諸如PCB或類似物)之間的連接。因而,重佈層30之墊32可以不同於接觸件28之陣列且可相對應於封裝所安裝至之結構陣列的陣列形成。如圖1中所示,墊32之陣列可包含上覆於微電子元件12的重佈層之第一區域36及第一區域36外部之一第二區域38內的一些墊32a。墊32之陣列可包含任一區域內的許多列及行。雖然單列展示於區域36及38之每一者內,但額外列可存在於任一區域,所示列內部或外部中。第二區域38亦可稱作重佈層之「扇出」部分。進一步而言,包含此扇出部分之重佈層可稱作「扇出」層。
加強層50可以使得最接近微電子元件12之扇出層內的列中之墊32之至少一部分上覆於加強層50之前表面54的至少一部分的一距離延伸至邊緣58。在一實施例中,強化層延伸,使得邊緣58以距微電子元件增加之距離安置於第一及第二列內的接觸墊32之間。或者,邊緣58可經安置,使得加強層50之一部分上覆於安置於此一結構之第二列內之接觸墊32的一部分。在另一實施例中,囊封劑18以至少500
μm之距離從微電子元件12向外延伸。
存在於微電子封裝10中之所有結構具有其等自身之熱膨脹係數(CTE),意味著其等回應於溫度變化而膨脹及收縮不同的量。在微電子封裝10所適合的封裝之微電子元件的許多應用中,封裝之溫度由於穿過封裝之電流變化而經歷頻繁(若不恆定)的熱循環。因此,封裝之微電子元件之結構的大小上之頻繁變化係常見的。在缺少如本發明之圖中所示之加強層的晶圓級封裝形式中,微電子元件及囊封劑層可沿著共面邊緣相交,該共面邊緣在相同位置處與重佈層進一步相交。此等三個結構之間的CTE差異可導致封裝因熱或熱循環之變化而出現多種形式之故障。此故障可包含囊封劑自微電子元件剝離,重佈層自微電子元件剝離或重佈層自囊封劑剝離。故障亦可包含重佈層內之跡線的損害或破裂,或破壞重佈層之接觸墊與用於將接觸墊連結至PCB或類似物之焊球之間的接點。當墊形成於囊封劑與微電子元件之間的界面附近或形成為上覆於該界面,焊接點之故障尤成問題。因為不同CTE之影響取決於元件大小,所以描述之故障類型已限制微電子元件及重佈層陣列之大小。因此,已藉由使大小保持為小而減少影響。
微電子元件12、囊封劑18與重佈層40之間加強層50之併入可藉由形成具有封裝10之至少兩個其他元件之間的CTE之材料的加強層而減少封裝10之元件之間的不同熱膨脹係數之影響。例如,加強層50之CTE可介於微電子元件12之CTE與囊封劑18之CTE之間。此外或或者,加強層50之
CTE可介於微電子元件12之CTE與重佈層30之CTE之間或介於囊封劑層18之CTE與重佈層30之CTE之間。在一實施例中,加強層50之CTE介於每攝氏度百萬分之3(ppm/℃)與每攝氏度百萬分之10(ppm/℃)之間。在另一實施例中,加強層50之CTE可介於約5 ppm/℃與10 ppm/℃之間。在又一實施例中,加強層50之CTE可介於約7 ppm/℃與15 ppm/℃之間。
加強層50之結構與位置以及材料性質(諸如CTE)可在封裝10內之材料性質變化中提供額外階度或梯度。此梯度可減輕已在其他形式之晶圓級封裝中造成問題的材料特性之急劇變化的至少一些影響。在圖1之實施例中,在X方向與Y方向二者上存在材料性質梯度。例如,可自重佈層30觀察囊封劑18與微電子元件12之組合或囊封劑18與加強層50之組合的有效CTE。當在X方向上自上覆於微電子元件12之前表面14的位置移動至上覆於加強層50之前表面54的另一位置時,有效CTE自上覆於微電子元件12時之第一標度變化至上覆於加強層時之第二、更高標度。當處於僅上覆於囊封劑層18之位置時,有效CTE可再次變化至第三、再更高之標度。在無加強層50之情況下,有效CTE之變化的第二標度將不存在而在遠離上覆於微電子元件之位置移動時使變化更急劇。
在另一實例中,當在Y方向上自相鄰於加強層30之一位置移動至上覆於加強層50之一位置且繼續移動至上覆於囊封劑層18之位置時,可從微電子元件12觀察有效CTE。在
此實例中,有效CTE可自相鄰於加強層30之第一標度變化至上覆於加強層50時之第二、更高標度。當上覆於囊封劑層18時,有效CTE可變化至第三、再更高之標度。
在圖1之實施例中,加強層50之漸縮形式進一步意味著當於X方向上移動時,囊封劑層18及加強層50之組合的有效CTE在上覆於加強層50之前表面54之區域內變化。此可導致在相鄰於微電子元件12之區域中具有較接近微電子元件12之CTE的有效CTE之結構(當相較於單獨囊封劑時),該CTE通過加強層50之邊緣58逐漸上升至(例如)單獨囊封劑之CTE。由於遍及結構之CTE皆不同,此可導致比在導致CTE急劇變化之結構中所存在之變形更平緩之變形。當於Y方向上移動時,將在微電子元件12內觀察到類似影響。藉由減少封裝10內之不同熱膨脹係數的影響,較大結構包含比缺少加強層之晶圓級封裝中大的微電子元件與較大扇出部分二者。
加強層50可經結構化以提供除了CTE之外或代替CTE之其他材料特性的梯度。例如,加強層50之彈性模量可介於囊封劑18之彈性模量與微電子元件12之彈性模量之間或介於囊封劑18之彈性模量與重佈層30之彈性模量之間。在此實施例中,加強層50可具有介於5 GPa至8 GPa之間的一彈性模量。
圖2展示微電子封裝110之一替代實施例。在此實施例中,囊封劑118僅形成於上覆於重佈層130之第二區域38的一區域中。囊封劑118可接觸微電子元件112之邊緣表面
124、126的一部分且可沿著加強層150之頂部表面152延伸。但在此實施例中,微電子元件112之背表面116仍未被囊封劑118覆蓋。
圖3展示微電子封裝210之進一步替代實施例。在此實施例中,加強層250在垂直於微電子元件212之前表面214的方向上具有大體上均勻之厚度。加強層可實質上延伸穿過圍繞微電子元件212之重佈層230的所有第二區域而黏附至微電子元件212之邊緣表面224、226的至少部分。在此實施例中,封裝12之有效CTE在除了加強層250與微電子元件212之間的邊界處之外的X方向上大體上恆定。超出該邊界,穿過結構之CTE僅在Y方向上包含梯度。在進一步變動中,圖1及圖3之實施例可經組合,使得在第一截面中,加強層50之形狀及位置類似於圖1之形狀及位置且在垂直於第一截面之第二截面中類似於圖3之形狀及位置。仍進一步而言,重佈層30可僅在一方向上延伸至第二區域38中,且加強層50及囊封劑層18可僅在該方向延伸至微電子元件12之外部。
圖4中所示之實施例類似於圖3之實施例,惟加強層350沿著加強層350a之主要部分上之微電子元件312之邊緣表面324、326的一部分向上延伸除外。加強層350進一步沿著微電子元件312之後表面316的至少一部分延伸且可覆蓋所有後表面316。
圖5展示呈與PCB 80上之另一微電子封裝60堆疊之配置的類似於圖1之微電子封裝10的微電子封裝10。在此實施
例中,封裝10具有延伸穿過囊封劑層18之金屬化導通體46。在一實施例中,可藉由鑽孔或以其他方式在囊封劑內形成孔及藉由在孔內沈積金屬而形成導通體46。導通體46亦可延伸穿過加強層50之至少一部分,且可進一步藉由鑽孔穿過除了囊封劑18之一部分之外的加強層50之一部分來形成。上接觸墊70可形成為曝露於囊封劑18之第二表面22上,使得其等電連接至相對應之導通體46。在一實施例中,金屬化導通體之第一者可經調適以用於運載一第一信號電位且金屬化導通體之第二者可經調適以用於同時運載不同於該第一信號電位之一第二電位。
可藉由將焊球結合至封裝12之上接觸墊70及電連接至第二微電子元件62之墊63而將第二封裝60安裝於封裝10上。第二封裝60可為經結構化以安裝至另一封裝(諸如封裝10)的任何類型之封裝。在所示實施例中,由於第二封裝60為晶圓級封裝,其中加強層66安置於微電子元件62、囊封劑64與重佈層68之間的界面之一部分內(儘管其他實施例為可行的),第二封裝60在結構上類似於封裝10。接著藉由結合至接觸墊82及墊32之焊球將堆疊之封裝10、60安裝於PCB 80上而使接觸墊82曝露於該PCB 80上之表面處。
一種製造微電子封裝10(諸如圖1之微電子封裝10)的方法展示於圖6至圖14中。在圖6中,箔片層84層壓於承載體86上以形成其上可結構化封裝之暫時結構。如圖7中所示,一微電子元件12放置於承載體86支撐之箔片層84上。接著沿著微電子元件12之邊緣表面24、26的至少一部分延
伸及沿著箔片84遠離微電子元件12延伸來形成加強層。在一實施例中,可使用製造封裝級覆晶配置中之底填充層所知的材料及技術形成加強層50。底填充層已用於填充存在於微電子元件之前表面與微電子元件所安裝之基板的面向表面之間的間隙。此類型之安裝通常藉由將焊球或其他垂直結構結合至基板及微電子元件上之墊來完成。在晶圓級封裝中,不存在微電子元件所安裝之基板,此意味著不存在其中可形成底填充之間隙。因而,加強層50不接觸微電子元件12之前表面14。可進一步執行圖8之步驟以形成類似於圖3及圖4中所示之實施例的加強層之加強層。
在圖9中,囊封劑層18展現為已形成於封裝12上,使得封裝12之一部分沿著箔片84的一部分,沿著加強層50之後表面56及沿著微電子元件12之邊緣表面24、26與後表面16的一部分延伸。沿著箔片18形成囊封劑層18之第一表面20,使得該第一表面20與亦沿著箔片84形成的加強層50之前表面54大體上齊平。因此,沿著箔片84形成共同表面31。
在圖10中,自箔片84及承載體86移除封裝10'而使其上形成重佈層之共同表面31曝露(如圖11中所示)。如關於圖1所討論,跡線34及墊32可直接形成於共同表面31上且介電層40可施覆於仍未被覆蓋的共同表面31之區域上及施覆於跡線上,其中墊曝露於介電層40處。或者,介電層或介電層之一部分可首先形成於共同表面31上且接著跡線34及墊32可形成於其上,其中金屬化導通體(未展示)將跡線34連
接至微電子元件12之接觸件28。可藉由沈積金屬以填充開口33、39而形成金屬化導通體及沿著介電區域30之主表面32延伸來形成跡線。介電區域30之主表面32背向第一及第二微電子元件12、14。可使用任何適當程序沈積金屬。適當沈積程序包含,但不限於旋塗、層壓、印刷、施配或模製。
可同時形成金屬化導通體(若包含)、跡線34及墊32。可藉由將金屬沈積至引導至微電子元件12之接觸件28之開口(若存在)中及將金屬沈積至共同表面31上而形成金屬化導通體(未展示)、跡線34及墊32。特定而言,可藉由將金屬選擇性沈積至共同表面31之跡線區域上而形成跡線34。將金屬沈積至跡線區域上的程序可包含將圖案化的晶種層放置於共同表面31上且接著將光阻劑遮罩放置於晶種層上。可使用任何適當之程序沈積金屬。適當沈積程序包含,但不限於旋塗、層壓、印刷、施配或模製。或者,可藉由在共同表面31上圖案化電鍍金屬而形成跡線34。可以相同方式與跡線34同時形成墊32。在圖12中,焊球42形成於墊32之曝露面33上。
如圖13及圖14中所示,根據本發明之多種實施例的複數個封裝10可同時形成於層壓至單個載體86之單個箔片84上。在根據此類型之實施例的方法中,複數個微電子元件12係以預定組態放置於箔片84上。接著,加強層50以所需形狀及大小沈積。可藉由形成個別加強層部分50以便黏附至微電子元件12之相對應的邊緣表面24、26及遠離其等沿
著箔片84延伸至相對應之邊緣58而以(如所示)類似於圖1中所示之組態的組態形成加強層50。或者,根據圖3及圖4之實施例的重佈層可形成於圍繞微電子元件12且若需要,則覆蓋微電子元件12的箔片84上之單個層中。如圖13中所示,從單片載體移除總成10"以使共同表面31曝露。
在圖14中,重佈層30"形成於總成10"之共同表面31上,使得跡線34及墊32以相對應於個別微電子元件12之所需陣列的陣列形成。接著總成10"分段成具有沿著線D之單個微電子元件12的結構。或者,總成10"可經分段,使得多個微電子元件12可包含於具有適當相對應之重佈層的單個封裝中。
根據本文描述之實施例的加強層可進一步併入替代形式之晶圓級封裝(包含具有堆疊之微電子元件的晶圓級封裝)中。此封裝的實例描述於同在申請中、共同讓與的美國專利申請案第12/953,994號中,該案之全部揭示內容以引用的方式併入本文中。
可以在圖15中所示之不同的電子系統的構造中使用上文描述的微電子總成。例如,根據本發明之進一步實施例的系統90包含上文連同其他電子組件92及94描述的微電子封裝10。在描繪的實例中,組件92為半導體晶片,而組件94為顯示螢幕,但是可使用任何其他組件。當然,雖然為了繪示清楚僅在圖15中描繪兩個額外組件,但是系統可包含任何數量之此等組件。微電子封裝10可為上文描述之任何總成。在進一步變體中,可使用任何數量之此等微電子總
成。微電子封裝10及組件92與94安裝於以虛線示意性描繪的共同外殼91中,且必要時彼此電互連以形成所需電路。在所示之例示性系統中,系統包含電路面板96(諸如可撓性印刷電路板),且電路面板包含使組件彼此互連的許多導體98,其中僅一個導體描繪於圖15中。但是,此僅僅為例示性;可使用用於製造電連接之任何適當結構。外殼91描繪為(例如)蜂巢式電話或個人數位助理中可用之類型的可攜帶型外殼,且螢幕94曝露於外殼之表面處。在結構90包含感光元件(諸如成像晶片)之情況下,亦可提供透鏡99或其他光學裝置以將光路由至結構。再次而言,圖15中所示之簡化系統90僅僅為例示性;可使用上文討論之結構製造包含一般視作固定結構之系統(諸如桌上型電腦、路由器及類似物)的其他系統。
雖然已參考特定實施例描述本發明,但應理解,此等實施例僅僅繪示本發明之原理及應用。因此,應理解,可在不脫離隨附申請專利範圍定義的本發明之精神及範疇下對繪示性實施例進行許多修改及設計其他配置。
10‧‧‧微電子總成
12‧‧‧微電子元件
14‧‧‧微電子元件之前表面
16‧‧‧微電子元件之後表面
18‧‧‧囊封劑層
20‧‧‧囊封劑層之第一表面
22‧‧‧囊封劑之第二表面
24‧‧‧微電子元件之第一邊緣
26‧‧‧微電子元件之第二邊緣
28‧‧‧電接觸件
30‧‧‧重佈層
31‧‧‧共同表面
32‧‧‧墊
33‧‧‧墊之面/開口
34‧‧‧跡線
36‧‧‧重佈層之第一區域
38‧‧‧重佈層之第二區域
39‧‧‧開口
40‧‧‧介電層
42‧‧‧焊球
46‧‧‧金屬化導通體
50‧‧‧加強層
52‧‧‧加強層之內部邊緣表面/底部表面
54‧‧‧加強層之前表面
56‧‧‧加強層之後表面
58‧‧‧加強層之邊緣
60‧‧‧另一微電子封裝
62‧‧‧微電子元件
63‧‧‧墊
64‧‧‧囊封劑
66‧‧‧加強層
68‧‧‧重佈層
70‧‧‧上接觸墊
80‧‧‧PCB
82‧‧‧接觸墊
84‧‧‧箔片層
86‧‧‧承載體
90‧‧‧系統
91‧‧‧共同外殼
94‧‧‧其他電子組件/螢幕
96‧‧‧電路面板
98‧‧‧導體
99‧‧‧透鏡
110‧‧‧微電子封裝
112‧‧‧微電子元件
116‧‧‧微電子元件之背表面
118‧‧‧囊封劑
124‧‧‧微電子元件之邊緣表面
126‧‧‧微電子元件之邊緣表面
130‧‧‧重佈層
150‧‧‧加強層
152‧‧‧加強層之頂部表面
210‧‧‧微電子封裝
212‧‧‧微電子元件
214‧‧‧微電子元件之前表面
224‧‧‧微電子元件之邊緣表面
226‧‧‧微電子元件之邊緣表面
230‧‧‧重佈層
250‧‧‧加強層
312‧‧‧微電子元件
316‧‧‧電子元件312之後表面
324‧‧‧微電子元件之邊緣表面
326‧‧‧微電子元件之邊緣表面
350‧‧‧加強層
D‧‧‧線
圖1係根據本發明之一實施例的一微電子封裝之一側視圖;圖2係一替代微電子封裝之一側視圖;圖3係一進一步替代微電子封裝之一側視圖;圖4係一進一步替代微電子封裝之一側視圖;圖5係包含如圖1中所示之一微電子封裝之一微電子總成
的一側視圖;圖6係根據本發明之一實施例形成一微電子封裝之一方法的步驟中使用之一載體的一側視圖;圖7至圖12展示在根據本發明之一實施例的微電子封裝之多種製造步驟期間的該微電子封裝;圖13及圖14展示在根據本發明之一實施例的微電子封裝之製造步驟期間的一組微電子封裝;及圖15展示根據本發明之一進一步實施例的一系統。
10‧‧‧微電子總成
12‧‧‧微電子元件
18‧‧‧囊封劑層
30‧‧‧重佈層
32‧‧‧墊
42‧‧‧焊球
46‧‧‧金屬化導通體
60‧‧‧另一微電子封裝
62‧‧‧微電子元件
64‧‧‧囊封劑
66‧‧‧加強層
68‧‧‧重佈層
70‧‧‧上接觸墊
80‧‧‧PCB
82‧‧‧接觸墊
Claims (15)
- 一種微電子封裝,其包括:一微電子元件,其包含其上具有接觸件的一第一表面、遠離該第一表面的一第二表面,及在該第一表面與該第二表面之間延伸的邊緣表面;一加強層,其黏附至該至少一邊緣表面及在遠離該邊緣表面之一方向上延伸,該加強層並不沿著該微電子元件之該第一表面延伸;一導電重佈層,其包含從該等接觸件沿著該第一表面及沿著超出該至少一邊緣表面的該加強層之一表面延伸的複數個導電元件;及一囊封劑,其上覆於至少該加強層;其中該微電子元件具有一第一熱膨脹係數,該囊封劑具有一第二熱膨脹係數,且該加強層具有介於該第一熱膨脹係數與該第二熱膨脹係數之間的一第三熱膨脹係數;其中,該加強層具一大體上均勻之厚度,其厚度之方向係垂直於該導電重佈層之內部表面,而有一部份導電重佈層係沿著該加強層延伸。
- 如請求項1之微電子封裝,其中該第二熱膨脹係數大於該第一熱膨脹係數。
- 如請求項1之微電子封裝,其中該加強層具有與該微電 子元件之該第一表面大體上共面的一第一表面,且其中該加強層包含沿著該微電子元件之該第一表面及該加強層之該第一表面的部分形成之一介電層。
- 如請求項1之微電子封裝,其中該導電重佈層界定小於10微米之一厚度。
- 如請求項1之微電子封裝,其中該囊封劑從該微電子元件之該等邊緣表面的至少一者向外延伸,且其中該微電子元件之該第二表面的至少一部分未被該囊封劑覆蓋。
- 如請求項1之微電子封裝,其中該第三熱膨脹係數係介於每攝氏度百萬分之3(ppm/℃)與每攝氏度百萬分之10(ppm/℃)之間。
- 如請求項1之微電子封裝,其中該微電子元件具有一第一彈性模量,該囊封劑具有小於該第一彈性模量的一第二彈性模量,且該加強層具有介於該第一彈性模量與該第二彈性模量之間的一第三彈性模量。
- 如請求項1之微電子封裝,其中該微電子元件之側壁具有一高度,且其中該加強層沿著該至少一側壁從相鄰於該加強層延伸穿過該側壁之該高度的至少約50%。
- 如請求項1之微電子封裝,其中該微電子元件沿著其主表面大體上為矩形,以便包含四個邊緣表面,其中該導電重佈層包含在平行於該微電子元件之該第一表面的一平面中從該微電子封裝向外延伸的一扇出區域,且其中該加強層沿著該微電子元件之四側之每一者的一部分及該導電重佈層之該扇出區域的至少一部分延伸。
- 如請求項9之微電子封裝,其中該等導電元件之至少一些係呈圍繞該微電子元件之一陣列安置於該扇出部分中,且其中該加強層向外延伸,使得該扇出層內之該等導電元件至少部分上覆於該加強層。
- 如請求項1之微電子封裝,其中該加強層進一步上覆於該微電子元件之該第二表面及該等邊緣表面之每一者。
- 如請求項1之微電子封裝,其進一步包含複數個導電導通體,該複數個導電導通體從該囊封劑之一外部表面至該導電重佈層之一導電特徵部形成於該囊封劑中,該導電導通體電連接至該導電特徵部。
- 一種微電子總成,其包含:如請求項12之一第一微電子封裝;一第二微電子封裝,其具有使複數個導電特徵部曝露於其上的一第一表面及電連接至該等導電特徵部之至少 一些的一微電子元件;其中該第二微電子封裝安裝至該第一微電子封裝,其中該第一表面面向該第一微電子封裝,該第二微電子封裝之該等導電特徵部係電連接至該第一微電子封裝之該等導電導通體。
- 一種微電子封裝,其包括:一微電子元件,其包含第一主表面與第二主表面及在該等主表面之間延伸的複數個側表面,該第一主表面具有形成於其上之接觸件;包含一介電層之一重佈層,該介電層具有:其一部分沿著該微電子元件之該第一主表面延伸的一內部表面;具有曝露於其上之接觸墊的一外部表面;及將該等墊電連接至該微電子元件之複數個導電跡線;一加強層,其黏附至該微電子元件之該等側表面的至少一者之至少一部分且沿著該介電層之該內部表面的一部分從相鄰於該微電子元件延伸且在遠離該微電子元件沿著側壁的一位置處終止,使得該微電子元件之至少該第一主表面未被該加強層覆蓋,其中該加強層具一大體上均勻之厚度,其厚度之方向係垂直於該導電重佈層之內部表面,而有一部份導電重佈層係沿著該加強層延伸;及一囊封層,其形成於至少該微電子元件及該加強層上。
- 一種微電子封裝,其包括:一微電子元件,其包含第一矩形主表面與第二矩形主表面及在該等主表面之間延伸的四個側表面;一重佈層,其包含其一部分沿著該微電子元件之該第一主表面延伸且界定遠離該微電子元件延伸之一扇出區域的一內部表面,該重佈層進一步包含具有曝露於其上之接觸墊的一外部表面及將該等接觸墊電連接至該微電子元件之複數個導電跡線;一加強層,其黏附至該微電子元件之該等側表面的每一者之一部分且沿著該重佈層之該內部表面的一部分在該扇出部分內從相鄰於該微電子元件延伸至遠離該微電子元件的一位置處,該加強層不與該微電子元件之該第一主表面接觸,其中該加強層具一大體上均勻之厚度,其厚度之方向係垂直於該導電重佈層之內部表面,而有一部份導電重佈層係沿著該加強層延伸;及一囊封層,其形成於至少該微電子元件及該加強層上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/091,744 US20120268899A1 (en) | 2011-04-21 | 2011-04-21 | Reinforced fan-out wafer-level package |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201250957A TW201250957A (en) | 2012-12-16 |
TWI520283B true TWI520283B (zh) | 2016-02-01 |
Family
ID=46001869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101114267A TWI520283B (zh) | 2011-04-21 | 2012-04-20 | 加強扇出晶圓級封裝 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120268899A1 (zh) |
TW (1) | TWI520283B (zh) |
WO (1) | WO2012145480A1 (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698323B2 (en) | 2012-06-18 | 2014-04-15 | Invensas Corporation | Microelectronic assembly tolerant to misplacement of microelectronic elements therein |
US9711462B2 (en) | 2013-05-08 | 2017-07-18 | Infineon Technologies Ag | Package arrangement including external block comprising semiconductor material and electrically conductive plastic material |
US10418298B2 (en) | 2013-09-24 | 2019-09-17 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming dual fan-out semiconductor package |
KR20150091932A (ko) | 2014-02-04 | 2015-08-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
CN103904057B (zh) * | 2014-04-02 | 2016-06-01 | 华进半导体封装先导技术研发中心有限公司 | PoP封装结构及制造工艺 |
US20150364422A1 (en) * | 2014-06-13 | 2015-12-17 | Apple Inc. | Fan out wafer level package using silicon bridge |
US20160035677A1 (en) * | 2014-08-04 | 2016-02-04 | Infineon Technologies Ag | Method for forming a package arrangement and package arrangement |
US9548273B2 (en) | 2014-12-04 | 2017-01-17 | Invensas Corporation | Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies |
WO2016159934A1 (en) | 2015-03-27 | 2016-10-06 | Hewlett-Packard Development Company, L.P. | Circuit package |
US10206288B2 (en) | 2015-08-13 | 2019-02-12 | Palo Alto Research Center Incorporated | Bare die integration with printed components on flexible substrate |
US10165677B2 (en) | 2015-12-10 | 2018-12-25 | Palo Alto Research Center Incorporated | Bare die integration with printed components on flexible substrate without laser cut |
US9831195B1 (en) | 2016-10-28 | 2017-11-28 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
WO2018165819A1 (zh) * | 2017-03-13 | 2018-09-20 | 深圳修远电子科技有限公司 | 电路连线方法 |
WO2018165818A1 (zh) * | 2017-03-13 | 2018-09-20 | 深圳修远电子科技有限公司 | 电路扇出方法 |
US10847384B2 (en) | 2017-05-31 | 2020-11-24 | Palo Alto Research Center Incorporated | Method and fixture for chip attachment to physical objects |
US10211072B2 (en) * | 2017-06-23 | 2019-02-19 | Applied Materials, Inc. | Method of reconstituted substrate formation for advanced packaging applications |
KR102015909B1 (ko) * | 2017-12-20 | 2019-09-06 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US20200211980A1 (en) * | 2018-12-27 | 2020-07-02 | Powertech Technology Inc. | Fan-out package with warpage reduction and manufacturing method thereof |
CN110648928A (zh) * | 2019-09-12 | 2020-01-03 | 广东佛智芯微电子技术研究有限公司 | 降低芯片塑性变形的扇出型封装结构及封装方法 |
CN112435970A (zh) * | 2020-09-30 | 2021-03-02 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US5148266A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
US5679977A (en) | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US6853064B2 (en) * | 2003-05-12 | 2005-02-08 | Micron Technology, Inc. | Semiconductor component having stacked, encapsulated dice |
DE102005023949B4 (de) * | 2005-05-20 | 2019-07-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens |
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
JP5428123B2 (ja) * | 2006-08-16 | 2014-02-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US7417310B2 (en) * | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
US7691682B2 (en) * | 2007-06-26 | 2010-04-06 | Micron Technology, Inc. | Build-up-package for integrated circuit devices, and methods of making same |
JP5543086B2 (ja) * | 2008-06-25 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
JP2010161102A (ja) * | 2009-01-06 | 2010-07-22 | Elpida Memory Inc | 半導体装置 |
JP2010251347A (ja) * | 2009-04-10 | 2010-11-04 | Elpida Memory Inc | 半導体装置の製造方法 |
-
2011
- 2011-04-21 US US13/091,744 patent/US20120268899A1/en not_active Abandoned
-
2012
- 2012-04-19 WO PCT/US2012/034203 patent/WO2012145480A1/en active Application Filing
- 2012-04-20 TW TW101114267A patent/TWI520283B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201250957A (en) | 2012-12-16 |
WO2012145480A1 (en) | 2012-10-26 |
US20120268899A1 (en) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI520283B (zh) | 加強扇出晶圓級封裝 | |
JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
JP3546131B2 (ja) | 半導体チップパッケージ | |
KR101412718B1 (ko) | 반도체 패키지 및 적층형 반도체 패키지 | |
TWI645527B (zh) | 電子封裝件及其製法 | |
US9379081B2 (en) | Semiconductor device package and method of the same | |
TWI426586B (zh) | 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝 | |
US9698072B2 (en) | Low-stress dual underfill packaging | |
JP2010219489A (ja) | 半導体装置およびその製造方法 | |
TWI587476B (zh) | 半導體裝置及其製造方法 | |
US9034696B2 (en) | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation | |
TW200839992A (en) | Varied solder mask opening diameters within a ball grid array substrate | |
US20100140801A1 (en) | Device | |
US20150014847A1 (en) | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation | |
US20110227204A1 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
US6936922B1 (en) | Semiconductor package structure reducing warpage and manufacturing method thereof | |
JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
JP2008159718A (ja) | マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法 | |
TWI636536B (zh) | 半導體封裝 | |
US20100044880A1 (en) | Semiconductor device and semiconductor module | |
TW202230711A (zh) | 半導體封裝 | |
US20020104684A1 (en) | Tape circuit board and semiconductor chip package including the same | |
WO2015009702A1 (en) | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation | |
US20120074594A1 (en) | Semiconductor device and manufacturing method thereof | |
CN105762087B (zh) | 用于迹线上凸块芯片封装的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |