TWI520268B - 高溫鎢金屬化製程 - Google Patents
高溫鎢金屬化製程 Download PDFInfo
- Publication number
- TWI520268B TWI520268B TW101139836A TW101139836A TWI520268B TW I520268 B TWI520268 B TW I520268B TW 101139836 A TW101139836 A TW 101139836A TW 101139836 A TW101139836 A TW 101139836A TW I520268 B TWI520268 B TW I520268B
- Authority
- TW
- Taiwan
- Prior art keywords
- tungsten
- layer
- range
- barrier layer
- angstroms
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
- H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明實施例係有關於基板處理,並且更明確地說,係有關於利用氣相沉積製程在基板上形成鎢材料的方法。
半導體及電子處理產業在增加沉積在表面積較大的基板上之層的均勻度的同時持續為更大的製造良率努力。這些同樣的因素結合新材料也提供較高的每單位基板面積之電路整合度。隨著電路整合度增加,對層厚度之較佳均勻度與製程控制的需要也提升。因此,已發展出多種以具成本效益方式在基板上沉積層的技術,同時保有對層特性的控制。
因此,需要一種利用氣相沉積技術沉積均勻度良好的含鎢材料的改良製程。
本發明實施例提供一種沉積含鎢材料的改良製程。該製程使用浸洗製程與氣相沉積製程來提供傳導性與表面均勻度顯著改善的含鎢材料,同時增加生產水準產量。
在一實施例中,一種在基板上形成含鎢材料的方法包
含在設置在基板上的介電層(例如,矽或氧化矽材料)上形成黏著層,在該黏著層上形成氮化鎢中間層,在熱退火製程(例如,快速熱製程(RTP))期間加熱該氮化鎢中間層至分解溫度。該氮化鎢中間層在範圍從約700℃至低於1000℃內的分解溫度下分解形成含金屬鎢或鎢-碳材料的鎢阻障層。該方法更包含選擇性地在該鎢阻障層上形成成核層以及在該成核層上形成鎢塊層。該黏著層通常含有金屬或金屬氮化物材料。在許多範例中,該黏著層含有鈦、氮化鈦、前述各者之合金或前述各者之組合物。該氮化鎢中間層通常含有鎢、氮與碳。在某些範例中,該氮化鎢中間層更含有氧。
在另一實施例中,在基板上形成含鎢材料的方法包含在設置在基板上的介電層上形成含氮化鈦的黏著層,在該黏著層上形成氮化鎢中間層,其中該氮化鎢中間層含有氮化鎢與碳,在熱退火製程期間從該氮化鎢中間層形成鎢阻障層,其中該鎢阻障層含有藉由該氮化鎢中間層的熱分解形成的金屬鎢或鎢-碳材料,選擇性地在該鎢阻障層上形成成核層,以及在該成核層上形成鎢塊層。
在另一實施例中,在基板上形成含鎢材料的方法包含在熱退火製程期間加熱該氮化鎢中間層至分解溫度,其中該氮化鎢中間層分解形成含有金屬鎢或鎢-碳材料的鎢阻障層,而該分解溫度係在從約700℃至低於1000℃範圍內。
在某些範例中,該方法包含選擇性地省略或不形成成
核層在該鎢阻障層上。反之,該方法包含選擇性地在浸洗製程期間將該鎢阻障層暴露在還原劑中並直接在該鎢阻障層上形成鎢塊層。在一範例中,該方法包含不在浸洗製程期間將該鎢阻障層暴露在還原劑中的情況下直接在該鎢阻障層上形成鎢塊層。
在另一實施例中,在基板上形成含鎢材料的方法包含在預浸洗製程期間將該鎢阻障層暴露在還原劑中,在該鎢阻障層上形成成核層,在後浸洗製程期間將該成核層暴露在該還原劑中,以及在該成核層上形成鎢塊層。在任何浸洗製程期間使用的還原劑,例如該預浸洗或後浸洗製程,通常含有選自矽烷、二矽烷、二硼烷、氫氣(H2)、前述各者之電漿、前述各者之衍生物或前述各者之組合物之至少一種化合物。
該黏著層通常含有金屬或金屬氮化物材料,例如鈦、氮化鈦、前述各者之合金或前述各者之組合物。該黏著層的厚度在從約2埃至約100埃範圍內,更嚴謹地在從約3埃至約80埃範圍內,更嚴謹地在從約4埃至約50埃範圍內,更嚴謹地在從約5埃至約25埃範圍內,更嚴謹地在從約5埃至約20埃範圍內,更嚴謹地在從約5埃至約15埃範圍內,並且更嚴謹地在從約5埃至約10埃範圍內。該黏著層通常係利用原子層沉積(ALD)、電漿輔助ALD(PE-ALD)或物理氣相沉積(PVD)製程沉積。
該氮化鎢中間層的厚度通常在從約5埃至約150埃範圍內,更嚴謹地在從約10埃至約80埃範圍內,並且更
嚴謹地在從約30埃至約50埃範圍內。該氮化鎢中間層通常係利用ALD、化學氣相沉積(CVD)或PVD製程沉積。用來沉積或以其他方式形成氮化鎢中間層的CVD製程可包含熱CVD、脈衝CVD、電漿輔助CVD(PE-CVD)或脈衝PE-CVD。
在其他範例中,該氮化鎢中間層的鎢濃度在從約30 at%(原子百分比)至約60 at%範圍內,氮濃度在從約30 at%至約60 at%範圍內,碳濃度在從約3 at%至約20 at%範圍內,而氧濃度在從約0 at%至約10 at%範圍內,更嚴謹地,鎢濃度在從約35 at%至約55 at%範圍內,氮濃度在從約35 at%至約55 at%範圍內,碳濃度在從約5 at%至約15 at%範圍內,而氧濃度在從約0 at%至約5 at%範圍內。但是,一旦該氮化鎢中間層熱分解形成該鎢阻障層(例如,RTP暴露),隨後的鎢阻障層之鎢濃度在從約70 at%至約99.99 at%範圍內,氮濃度在從約0 at%至約10 at%範圍內,碳濃度在從約0 at%至約15 at%範圍內,而氧濃度在從約0 at%至約20 at%範圍內,更嚴謹地,鎢濃度在從約80 at%至約99.9 at%範圍內,氮濃度在從約0 at%至約5 at%範圍內,碳濃度在從約0 at%至約10 at%範圍內,而氧濃度在從約0 at%至約15 at%範圍內,並且更嚴謹地,鎢濃度在從約85 at%至約99.9 at%範圍內,氮濃度在從約0 at%至約2 at%範圍內,碳濃度在從約0 at%至約5 at%範圍內,而氧濃度在從約5 at%至約10 at%範圍內。
在某些範例中,該氮化鎢中間層的鎢濃度在從約40 at%至約60 at%範圍內,氮濃度在從約20 at%至約40 at%範圍內,而碳濃度在從約5 at%至約15 at%範圍內,更嚴謹地,鎢濃度在從約45 at%至約55 at%範圍內,氮濃度在從約25 at%至約35 at%範圍內,而碳濃度在從約8 at%至約12 at%範圍內。但是,一旦該氮化鎢中間層熱分解形成該鎢阻障層,該鎢阻障層的鎢濃度與對應的氮化鎢中間層的鎢濃度相比增加。此外,氮及/或碳濃度與對應的氮化鎢中間層的氮及/或碳濃度相比降低。該等氮及/或碳原子係從該鎢阻障層內完全除去或實質上除去。該鎢阻障層的厚度係低於該氮化鎢中間層的厚度。該鎢阻障層的厚度係該氮化鎢中間層厚度的約50%至約80%範圍內,更嚴謹地,該氮化鎢中間層厚度的約55%至約70%範圍內。該鎢阻障層的鎢濃度在從約70 at%至約99 at%範圍內,氮濃度在從約1 ppb至約10 at%範圍內,而碳濃度在從約1 ppb至約10 at%範圍內,更嚴謹地,鎢濃度在從約70 at%至約90 at%範圍內,氮濃度在從約1 ppm至約5 at%範圍內,而碳濃度在從約1 ppm至約5 at%範圍內。該鎢阻障層的電阻率係低於200微歐姆-公分(Ωμ-cm),例如約100 Ωμ-cm或更低,經由對包括該鎢塊層之完整積材的測量所得者。
在其他範例中,該氮化鎢中間層的鎢濃度在從約40 at%至約60 at%範圍內,氮濃度在從約5 at%至約20 at%範圍內,而碳濃度在從約20 at%至約40 at%範圍內,更
嚴謹地,鎢濃度在從約45 at%至約55 at%範圍內,氮濃度在從約8 at%至約12 at%範圍內,而碳濃度在從約25 at%至約35 at%範圍內。但是,一旦該氮化鎢中間層熱分解形成該鎢阻障層,隨後的鎢阻障層之鎢濃度在從約70 at%至約99 at%範圍內,氮濃度在從約1 ppb至約10 at%範圍內,而碳濃度在從約1 at%至約15 at%範圍內,更嚴謹地,鎢濃度在從約70 at%至約90 at%範圍內,氮濃度在從約1 ppm至約5 at%範圍內,而碳濃度在從約1 at%至約10 at%範圍內。
在其他範例中,該氮化鎢中間層更包含氧,並且氧濃度係在從約1 at%至約10 at%範圍內。但是,一旦該氮化鎢中間層熱分解並形成該鎢阻障層,隨後的鎢阻障層可能無氧或含有濃度約1 at%或更低的氧,例如約1 ppm或更低,例如約1 ppb或更低。在某些範例中,該鎢阻障層的氧濃度係在從約1 ppb至約1 at%範圍內。
在某些範例中,氮化鎢中間層在範圍從約700℃至低於1000℃內的分解溫度下分解形成含有金屬鎢或鎢-碳材料的鎢阻障層。但是,在其他範例中,該氮化鎢中間層的分解溫度係更嚴謹地在從約800℃至約950℃範圍內,更嚴謹地在從約850℃至約925℃範圍內,並且更嚴謹地在從約875℃至約915℃範圍內。在某些範例中,該氮化鎢中間層在該熱退火製程期間係經加熱至範圍從約875℃至約915℃內的溫度,例如,約900℃,持續一段範圍從約30秒至約10分鐘內的時間,更嚴謹地,在
該熱退火製程期間持續一段範圍從約1分鐘至約5分鐘內的時間。
在某些範例中,該氮化鎢中間層在該熱退火製程期間係經加熱至範圍從約750℃至約850℃內的溫度持續一段範圍從約10分鐘至約60分鐘內的時間。在一範例中,該氮化鎢中間層在該熱退火製程期間係經加熱至約800℃的溫度持續一段範圍從約20分鐘至約40分鐘內的時間。
該成核層通常含有金屬,例如鎢、鈷、釕、銅、前述各者之合金、前述各者之衍生物或前述各者之組合物。在許多範例中,成核層含有金屬鎢、矽化鎢、硼化鎢、前述各者之合金、前述各者之衍生物或前述各者之組合物。該成核層通常係利用ALD、PE-ALD、PVD、CVD、PE-CVD或脈衝CVD形成。該鎢塊層通常係利用CVD、脈衝CVD、PE-CVD或脈衝PE-CVD形成。
本發明實施例提供一種沉積含鎢材料的改良製程。該製程使用含鎢氣體與氣相沉積製程來提供傳導性與表面均勻度顯著改善的含鎢材料,同時增加生產水準產量。
第1圖圖示在基板上形成含鎢材料的範例方法或製程100,根據在此所述實施例。在一實施例中,製程100包含選擇性地將設置在基板上的介電層暴露在預清洗製
程中(步驟110),在該介電層上形成黏著層(步驟120),在該黏著層上形成氮化鎢中間層(步驟130),在熱退火製程期間從該氮化鎢中間層形成鎢阻障層,例如RTP(步驟140),選擇性地將該鎢阻障層暴露在預浸洗製程中(步驟150),選擇性地在該鎢阻障層上形成成核層(步驟160),選擇性地將該成核層暴露在後浸洗製程中(步驟170),以及在該鎢阻障層或該成核層上形成鎢塊層(步驟180)。
第2A圖至第2G圖描述在時間推移製程步驟中在金屬化連續製程的不同步驟處理後工作件200的範例剖面圖,例如製程100的步驟110至步驟180,如在此某些實施例所述般。製程100係用來在基板表面上形成鎢金屬化材料。在一範例中,工作件200,在第2A圖至第2G圖中圖示,可以利用製程100製造或以其他方式形成。
第2A圖描述工作件200,工作件200含有設置在基板202上的介電層210以及形成或以其他方式容納在介電層210內的孔208。一般而言,基板202為矽基板或至少含有矽或矽基材料。在許多範例中,工作件200係擁有矽基板或晶圓做為基板202的半導體工作件,介電層210含有至少一種介電材料,例如矽、單晶矽、微晶矽、多晶矽(聚矽)、非晶矽、氫化非晶矽、氧化矽材料、前述各者之摻雜劑衍生物或前述各者之組合物。孔208可以是介層洞、溝槽、線、孔洞或是半導體、太陽能或其他電子裝置內使用的他種孔,例如高深寬接觸插塞。
工作件200的上表面204可能有至少一或多種污染物在上表面204上。工作件200上表面204上的污染物可包含原生氧化物、殘餘物、微粒及/或其他污染物。步驟110,選擇性步驟,可用來清潔工作件200的上表面204,在製程100的多個實施例中。或者,步驟110可在製程100的其他實施例中被排除在外,因此該製程以步驟120開始。例如,污染物在選擇性製程步驟期間從工作件200的上表面204除去,例如步驟110期間之預清洗製程或背側研磨製程。第2A圖圖示無污染物或實質上無污染物的工作件200的上表面204,包含無原生氧化物。
在某些實施例中於步驟110期間,工作件200的上表面204可暴露在預清洗製程中。上表面204通常含有矽、多晶矽或含矽表面(例如,矽化物)設置在上表面204上,並且可在預清洗製程期間暴露在預清洗溶液、蒸氣或電漿中。在一實施例中,上表面204係暴露在氣態的還原劑中,例如矽烷、二矽烷、二硼烷、氫氣、膦(phosphine)或前述各者之衍生物。載氣可與該還原劑共流。載氣包含氫氣、氮氣、氬氣或前述各者之組合物。在另一實施例中,上表面204係暴露在電漿預清洗製程中。該電漿可內部生成(例如,原位電漿)或外部生成(例如,遠端電漿系統)。上表面204可暴露在電漿中,該電漿係由氣體或含有氬氣、氦氣、氖氣、氫氣、氮氣、氨氣、矽烷、二矽烷、二硼烷或前述各者之混合物的氣態混合物形
成。在若干範例中,該電漿可由氫氣與氨氣混合物、氫氣與氮氣混合物或氮氣與氨氣混合物形成。
在製程100的步驟120中,該方法包含在設置在基板上的介電層上形成黏著層,如第2B圖所示般。在許多範例中,黏著層220含有金屬或金屬氮化物材料,例如鈦、氮化鈦、前述各者之合金或前述各者之組合物。黏著層220的厚度係在從約2埃至約100埃範圍內,更嚴謹地在從約3埃至約80埃範圍內,更嚴謹地在從約4埃至約50埃範圍內,更嚴謹地在從約5埃至約25埃範圍內,更嚴謹地在從約5埃至約20埃範圍內,更嚴謹地在從約5埃至約15埃範圍內,並且更嚴謹地在從約5埃至約10埃範圍內。黏著層220通常係利用原子層沉積(ALD)或物理氣相沉積(PVD)製程沉積。
在製程100的步驟130中,該方法包含在黏著層220上形成氮化鎢中間層230,如第2C圖所示般。氮化鎢中間層230通常含有鎢、氮與碳。例如,氮化鎢中間層230可含有氮化鎢與碳,並使碳原子設置在氮化鎢材料、鎢-碳材料或其他含鎢材料的晶格內。在某些範例中,氮化鎢中間層230可含有碳化鎢。在其他範例中,氮化鎢中間層230更含有氧,使得該氮化鎢中間材料含鎢、氮、碳與氧。
氮化鎢中間層230的厚度通常在從約5埃至約150埃範圍內,更嚴謹地在從約10埃至約80埃範圍內,並且更嚴謹地在從約30埃至約50埃範圍內。氮化鎢中間層
230通常係利用ALD、化學氣相沉積,或PVD沉積。用來沉積或以其他方式形成氮化鎢中間層的CVD製程可包含熱CVD、脈衝CVD、電漿輔助CVD(PE-CVD)或脈衝PE-CVD。
可用來沉積或以其他方式形成氮化鎢中間層230的氣相沉積製程在共同讓渡之美國專利第6,607,976號、第7,507,660號、第7,595,263號、第7,732,327號與第7,964,505號以及美國公開案第2008-0206987號中描述,並且在非專利文獻參考資料美國電化學學會會刊(NPL references ECS Transactions),3(15)147-152(2007)與應用物理通訊,82(14)2239-2241(2003)中進一步描述,該等美國專利及美國公開案以及非專利文獻參考資料在此為在沉積或以其他方式形成氮化鎢材料及其他含鎢材料時所使用的沉積技術之揭示藉由引用的方式併入本文中。
在製程100的步驟140中,該方法包含在熱退火製程期間從氮化鎢中間層230形成鎢阻障層240,如第2D圖所示般。鎢阻障層240含有藉由氮化鎢中間層230的熱分解形成的金屬鎢或鎢-碳材料。該鎢-碳材料含有具備碳原子在該鎢晶格內的金屬鎢,並且在某些範例中,可擁有一些碳化鎢。鎢阻障層240係形成在黏著層220上並與黏著層220接觸。
在另一實施例中,在基板上形成含鎢材料的方法包含在熱退火製程(例如RTP)期間加熱氮化鎢中間層230至
分解溫度。氮化鎢中間層230在範圍從約700℃至低於1000℃的分解溫度下分解形成含金屬鎢或鎢-碳材料的鎢阻障層240。
在某些範例中,氮化鎢中間層230在範圍從約700℃至低於1000℃內的分解溫度下分解形成含金屬鎢或鎢-碳材料的鎢阻障層240。但是,在其他範例中,氮化鎢中間層230的分解溫度係更嚴謹地在從約800℃至約950℃範圍內,更嚴謹地在從約850℃至約925℃範圍內,並且更嚴謹地,在從約875℃至約915℃範圍內。在某些範例中,氮化鎢中間層230係在該熱退火製程期間加熱至範圍從約875℃至約915℃內的溫度,例如,約900℃,持續一段範圍從約30秒至約10分鐘內的時間,更嚴謹地,在該熱退火製程期間持續一段範圍從約1分鐘至約5分鐘內的時間。
在進一步範例中,氮化鎢中間層230在該熱退火製程期間係經加熱至範圍從約750℃至約850℃內的溫度持續一段範圍從約10分鐘至約60分鐘內的時間。在一範例中,氮化鎢中間層230在該熱退火製程期間係經加熱至約800℃的溫度持續一段範圍從約20分鐘至約40分鐘內的時間。
在某些範例中,氮化鎢中間層230的鎢濃度在從約40 at%(原子百分比)至約60 at%範圍內,氮濃度在從約20 at%至約40 at%範圍內,而碳濃度在從約5 at%至約15 at%範圍內,更嚴謹地,鎢濃度在從約45 at%至約55 at%
範圍內,氮濃度在從約25 at%至約35 at%範圍內,而碳濃度在從約8 at%至約12 at%範圍內。
在其他範例中,氮化鎢中間層230的鎢濃度在從約30 at%至約60 at%範圍內,氮濃度在從約30 at%至約60 at%範圍內,碳濃度在從約3 at%至約20 at%範圍內,而氧濃度在從約0 at%至約10 at%範圍內,更嚴謹地,鎢濃度在從約35 at%至約55 at%範圍內,氮濃度在從約35 at%至約55 at%範圍內,碳濃度在從約5 at%至約15 at%範圍內,而氧濃度在從約0 at%至約5 at%範圍內。
但是,一旦氮化鎢中間層230在步驟240熱分解形成鎢阻障層240,鎢阻障層240的鎢濃度與對應的氮化鎢中間層的鎢濃度相比增加。此外,氮及/或碳濃度與對應的氮化鎢中間層的氮及/或碳濃度相比降低。該等氮及/或碳原子係從該鎢阻障層240內完全除去或實質上除去。
鎢阻障層240的鎢濃度在從約70 at%至約99 at%範圍內,氮濃度在從約1 ppb至約10 at%範圍內,而碳濃度在從約1 ppb至約10 at%範圍內,更嚴謹地,鎢濃度在從約70 at%至約90 at%範圍內,氮濃度在從約1 ppm至約5 at%範圍內,而碳濃度在從約1 ppm至約5 at%範圍內。
在其他範例中,氮化鎢中間層230的鎢濃度在從約40 at%至約60 at%範圍內,氮濃度在從約5 at%至約20 at%範圍內,而碳濃度在從約20 at%至約40 at%範圍內,更
嚴謹地,鎢濃度在從約45 at%至約55 at%範圍內,氮濃度在從約8 at%至約12 at%範圍內,而碳濃度在從約25 at%至約35 at%範圍內。但是,一旦該氮化鎢中間層230熱分解形成該鎢阻障層240,隨後的鎢阻障層之鎢濃度在從約70 at%至約99 at%範圍內,氮濃度在從約1 ppb至約10 at%範圍內,而碳濃度在從約1 at%至約15 at%範圍內,更嚴謹地,鎢濃度在從約70 at%至約90 at%範圍內,氮濃度在從約1 ppm至約5 at%範圍內,而碳濃度在從約1 at%至約10 at%範圍內。
在其他範例中,該氮化鎢中間層230更包含氧,並且氧濃度係在從約1 at%至約10 at%範圍內。但是,一旦氮化鎢中間層230熱分解並形成鎢阻障層240,隨後的鎢阻障層240可能無氧或含有濃度約1 at%或更低的氧,例如約1 ppm或更低,例如約1 ppb或更低。在某些範例中,鎢阻障層240的氧濃度係在從約1 ppb至約1 at%範圍內。
在其他範例中,鎢阻障層240的鎢濃度在從約70 at%至約99.99 at%範圍內,氮濃度在從約0 at%至約10 at%範圍內,碳濃度在從約0 at%至約15 at%範圍內,而氧濃度在從約0 at%至約20 at%範圍內,更嚴謹地,鎢濃度在從約80 at%至約99.9 at%範圍內,氮濃度在從約0 at%至約5 at%範圍內,碳濃度在從約0 at%至約10 at%範圍內,而氧濃度在從約0 at%至約15 at%範圍內,並且更嚴謹地,鎢濃度在從約85 at%至約99.9 at%範圍
內,氮濃度在從約0 at%至約2 at%範圍內,碳濃度在從約0 at%至約5 at%範圍內,而氧濃度在從約5 at%至約10 at%範圍內。
鎢阻障層240的厚度係低於氮化鎢中間層230的厚度。鎢阻障層240的厚度係氮化鎢中間層230厚度的約50%至約80%範圍內,更嚴謹地,氮化鎢中間層230厚度的約55%至約70%範圍內。鎢阻障層240的電阻率係低於200 Ωμ-cm,例如約100 Ωμ-cm或更低,經由對包括鎢塊層260之完整積材的測量所得者。
在製程100的步驟150中,該方法包含選擇性地在預浸洗製程期間將鎢阻障層240暴露在至少一種還原劑中。該還原劑通常含有選自矽烷、二矽烷、二硼烷、氫氣(H2)、前述各者之電漿、前述各者之衍生物或前述各者之組合物之至少一種化合物。
在某些實施例中於步驟150期間,工作件200可選擇性地在該預浸洗製程期間暴露在含有還原劑的還原氣體以及選擇性的載氣中。該預浸洗製程通常是熱製程,但也可以是電漿製程。該還原劑吸附至含有鎢阻障層240的工作件200及/或與含有鎢阻障層240的工作件200反應而形成經處理的表面。該經處理表面提供後續沉積材料較快速的沉積製程。該等還原劑可包含矽烷化合物、硼烷化合物、膦化合物、氨氣、胺化合物、氫氣、前述各者之衍生物或前述各者之組合物。矽烷化合物包含矽烷、二矽烷、三矽烷、四矽烷、氯矽烷、二氯矽烷、
四氯矽烷、六氯矽烷或前述各者之衍生物,而硼烷化合物包含硼烷、二硼烷、三硼烷、四硼烷、五硼烷、烷基硼烷類,例如三乙硼烷,或前述各者之衍生物。某些特定還原劑包含矽烷、二矽烷、二硼烷、氫氣、前述各者之衍生物或前述各者之組合物。載氣可與該還原劑共流。載氣包含氫氣、氮氣、氬氣、氦氣或前述各者之組合物。
該工作件200的表面,例如鎢阻障層240,可在步驟150的預浸洗製程期間暴露在該預浸洗氣體或還原氣體中持續一段範圍從約1秒至約90秒內的時間,更嚴謹地在從約5秒至約60秒範圍內,更嚴謹地在從約10秒至約30秒範圍內,並且更嚴謹地在從約15秒至約20秒範圍內。工作件200上的鎢阻障層240可在該預浸洗製程期間工作件200被加熱至範圍從約100℃至約600℃內的溫度的同時暴露在預浸洗氣體中,更嚴謹地在從約200℃至約600℃範圍內,更嚴謹地在從約300℃至約500℃範圍內,更嚴謹地在從約350℃至約420℃範圍內,並且更嚴謹地在從約375℃至約500℃範圍內。該處理腔室的內部壓力可在從約0.1托耳至約150托耳範圍內,更嚴謹地在從約1托耳至約100托耳範圍內,更嚴謹地在從約10托耳至約50托耳範圍內,並且更嚴謹地在從約20托耳至約40托耳範圍內。設置在工作件200上或上方的鎢阻障層240可被還原及/或吸附該還原劑而形成用於後續成核層的調理層(conditioned layer)。
在製程100的步驟160中,該方法包含選擇性地在鎢阻障層240上形成成核層250,如第2E圖所示般。在某些範例中,該方法包含選擇性地不形成成核層在鎢阻障層240上,在浸洗製程期間將鎢阻障層240暴露在還原劑中,以及直接在鎢阻障層240上形成鎢塊層。
成核層250通常含有金屬,例如鎢、鈷、釕、銅、前述各者之合金、前述各者之衍生物或前述各者之組合物。在許多範例中,成核層含有金屬鎢、矽化鎢、硼化鎢、前述各者之合金、前述各者之衍生物或前述各者之組合物。成核層250通常係利用ALD、PE-ALD、PVD、熱CVD、PE-CVD、脈衝CVD或脈衝PE-CVD形成。
或者,在此間所述另一實施例中,可跳過步驟160而使鎢塊層260直接沉積或以其他方式形成在鎢阻障層240上,有或沒有浸洗製程,如第2G圖所示。因此,製程100的方法包含選擇性地省略或不形成成核層250在鎢阻障層240上。反之,製程100的方法提供選擇性地在浸洗製程期間將鎢阻障層240暴露在還原劑中並直接在鎢阻障層240上沉積或以其他方式形成鎢塊層260。在一範例中,該方法或製程100包含不在浸洗製程期間將鎢阻障層240暴露在還原劑中的情況下直接在鎢阻障層240上形成鎢塊層260。
在某些實施例中於步驟160期間,成核層250係沉積在鎢阻障層240上或上方。例如,成核層250可利用例如ALD、CVD及/或脈衝CVD之氣相沉積製程沉積或
以其他方式形成。用來沉積成核層250的處理腔室可以是與在步驟240和260所述的浸洗製程中所用者相同的處理腔室。成核層250可含有金屬鎢、硼化鎢、矽化鎢、其他鎢合金、前述各者之衍生物或前述各者之組合物。
成核層250的厚度通常係在從約2埃至約200埃範圍內。在許多範例中,成核層250的厚度係在從約2埃至約50埃範圍內,更嚴謹地在從約3埃至約30埃範圍內,更嚴謹地在從約4埃至約20埃範圍內,並且更嚴謹地在從約5埃至約10埃範圍內。
在一範例中,成核層250係經沉積或以其他方式形成在鎢阻障層240上,鎢阻障層240係在ALD製程期間依序暴露在六氟化鎢與還原劑(例如,矽烷或二硼烷)中。在另一範例中,成核層250係經沉積或以其他方式形成在鎢阻障層240上,鎢阻障層240係在脈衝CVD製程期間同時暴露在六氟化鎢與還原劑(例如,矽烷或二硼烷)中。
在製程100的步驟170中,該方法包含選擇性地在後浸洗製程期間將成核層250暴露在還原劑中。該還原劑可以是與在步驟150中該預浸洗製程期間所用者相同的還原劑,或者可以是不同的還原劑。該還原劑含有選自矽烷、二矽烷、二硼烷、氫氣(H2)、前述各者之電漿、前述各者之衍生物或前述各者之組合物之至少一種化合物。
在某些實施例中於步驟170期間,工作件200可選擇
性地在該後浸洗製程期間暴露在含有還原劑的還原氣體以及選擇性的載氣中。該後浸洗製程通常是熱製程,但也可以是電漿製程。該還原劑吸附至含有成核層250或鎢阻障層240的工作件200及/或與含有成核層250或鎢阻障層240的工作件200反應而形成經處理的表面。該經處理表面提供後續沉積材料較快速的沉積製程。該等還原劑可包含矽烷化合物、硼烷化合物、膦化合物、氨氣、胺化合物、氫氣、前述各者之衍生物或前述各者之組合物。矽烷化合物包含矽烷、二矽烷、三矽烷、四矽烷、氯矽烷、二氯矽烷、四氯矽烷、六氯矽烷或前述各者之衍生物,而硼烷化合物包含硼烷、二硼烷、三硼烷、四硼烷、五硼烷、烷基硼烷類,例如三乙硼烷,或前述各者之衍生物。某些特定還原劑包含矽烷、二矽烷、二硼烷、氫氣、前述各者之衍生物或前述各者之組合物。載氣可與該還原劑共流。載氣包含氫氣、氮氣、氬氣、氦氣或前述各者之組合物。
該工作件200的表面,例如成核層250或鎢阻障層240,可在步驟170的後浸洗製程期間暴露在該後浸洗氣體或還原氣體中持續一段範圍從約1秒至約90秒內的時間,更嚴謹地在從約5秒至約60秒範圍內,更嚴謹地在從約10秒至約30秒範圍內,並且更嚴謹地在從約15秒至約20秒範圍內。設置在工作件200上的成核層250或鎢阻障層240可在該後浸洗製程期間工作件200被加熱至範圍從約100℃至約600℃內的溫度的同時暴露在
後浸洗氣體中,更嚴謹地在從約200℃至約600℃範圍內,更嚴謹地在從約300℃至約500℃範圍內,更嚴謹地在從約350℃至約420℃範圍內,並且更嚴謹地在從約375℃至約500℃範圍內。該處理腔室的內部壓力可在從約0.1托耳至約150托耳範圍內,更嚴謹地在從約1托耳至約100托耳範圍內,更嚴謹地在從約10托耳至約50托耳範圍內,並且更嚴謹地在從約20托耳至約40托耳範圍內。設置在工作件200上或上方的成核層250或鎢阻障層240可被還原及/或吸附該還原劑而形成用於後續成核層的調理層(conditioned layer)。
在製程100的步驟180中,該方法包含在成核層250上形成鎢塊層260,如第2F圖所示。一般而言,孔208的剩餘空間在步驟180期間以鎢塊層260完全填滿。鎢塊層260通常無孔隙或空腔在該埋入式字元/位元線溝槽內。鎢塊層260通常係利用熱CVD、脈衝CVD、PE-CVD或脈衝PE-CVD形成。或者,如此間其他實施例中所述者,鎢塊層260係直接沉積或以其他方式形成在鎢阻障層240上,有或沒有浸洗製程,如第2G圖所示。
在一實施例中於步驟180期間,鎢塊層260可沉積在成核層250上或上方。鎢塊層260可利用包含CVD或脈衝CVD的氣相沉積製程沉積。用來沉積鎢塊層260的處理腔室可以是與在步驟170所述的後浸洗製程中所用者相同的處理腔室。鎢塊層260可含有金屬鎢、鎢合金、含鎢材料(例如,硼化鎢、矽化鎢、或磷化鎢)或前述各
者之組合物。
在一範例中,鎢塊層260可沉積在工作件200上的成核層250上或上方,該工作件200係在CVD製程期間同時暴露在六氟化鎢與氫氣中。在另一範例中,利用使用鎢來源的PVD製程在成核層250上或上方沉積鎢塊層260。用來浸洗成核層250及沉積鎢塊層260在成核層250上的製程在共同讓渡之美國專利第6,156,382號中進一步描述,該美國專利在此藉由引用的方式併入本文中。
在此間所述之另一實施例中,埋入式字元線溝槽或埋入式位元線溝槽係經蝕刻進入基板內,例如矽基板,然後以如在此所述的該等鎢材料填充。附錄A的第20頁被命名為”埋入式字元線溝槽結構”並且在此藉由引用附錄A的第20頁全文的方式併入本文中。第20頁描述蝕刻進入矽基板內的埋入式字元線溝槽或埋入式位元線溝槽。可在該基板上設置含氮化矽或其他材料的蝕刻終止層。在該溝槽表面上形成溝槽襯墊。在某些範例中,該溝槽襯墊係介電溝槽襯墊,例如含氧化矽的層(例如,熱氧化矽)。該埋入式字元/位元線溝槽在該基板內的深度通常在從約50奈米至約500奈米範圍內,例如約100奈米至約300奈米,例如,約180奈米。
在此間所述之其他實施例中,製程100,包含步驟120至步驟180,係用來在形成在該基板內或上的埋入式字元/位元線溝槽內形成鎢金屬化材料。在一範例中,工作件含有蝕刻或以其他方式形成在基板內的孔,例如矽
基板。該孔可以是溝槽,例如埋入式字元線溝槽或埋入式位元線溝槽,在此稱為埋入式字元/位元線溝槽。該基板的上表面可選擇性地含有該孔或溝槽亦穿透其間形成的一或多個層。在一範例中,蝕刻終止層(例如,含有氮化矽)係經設置在該基板上表面上,而該埋入式字元/位元線溝槽係穿透該蝕刻終止層形成並進入該基板。
在製程100的步驟120中,該方法包含在該埋入式字元/位元線溝槽內及/或形成在該埋入式字元/位元線溝槽內的介電溝槽襯墊上形成黏著層。該黏著層通常含有金屬或金屬氮化物材料,例如鈦、氮化鈦、前述各者之合金或前述各者之組合物。該黏著層的厚度係在從約2埃至約100埃範圍內,更嚴謹地在從約3埃至約80埃範圍內,更嚴謹地在從約4埃至約50埃範圍內,更嚴謹地在從約5埃至約25埃範圍內,更嚴謹地在從約5埃至約20埃範圍內,更嚴謹地在從約5埃至約15埃範圍內,並且更嚴謹地在從約5埃至約10埃範圍內。該黏著層通常係利用ALD或PVD製程沉積。
在製程100的步驟130中,該方法包含在該埋入式字元/位元線溝槽內該黏著層上形成氮化鎢中間層。該氮化鎢中間層通常含有鎢、氮、碳及氧。例如,該氮化鎢中間層可含有氮化鎢與碳,並使碳原子設置在氮化鎢材料、鎢-碳材料或其他含鎢材料的晶格內。在某些範例中,該氮化鎢中間層可含有碳化鎢。在其他範例中,該氮化鎢中間層更含有氧,使得該氮化鎢中間材料含鎢、
氮、碳與氧。
該氮化鎢中間層的厚度通常在從約5埃至約150埃範圍內,更嚴謹地在從約10埃至約80埃範圍內,並且更嚴謹地在從約30埃至約50埃範圍內。該氮化鎢中間層通常係利用ALD、化學氣相沉積,或PVD沉積。用來沉積或以其他方式形成氮化鎢中間層的CVD製程可包含熱CVD、脈衝CVD、電漿輔助CVD(PE-CVD)或脈衝PE-CVD。
在製程100的步驟140中,該方法包含在熱退火製程期間,例如RTP,在該埋入式字元/位元線溝槽內從該氮化鎢中間層形成該鎢阻障層。該鎢阻障層含有藉由該氮化鎢中間層的熱分解形成的金屬鎢或鎢-碳材料。該鎢-碳材料含有具備碳原子在該鎢晶格內的金屬鎢,並且在某些範例中,可擁有一些碳化鎢。該鎢阻障層係形成在該黏著層上並與該黏著層接觸。
在另一實施例中,在形成在該基板內的埋入式位元/字元線溝槽中形成含鎢材料的方法包含在熱退火製程(例如RTP)期間加熱該氮化鎢中間層至分解溫度。該氮化鎢中間層在範圍從約700℃至低於1000℃的分解溫度下分解形成含金屬鎢或鎢-碳材料的鎢阻障層。
在某些範例中,該氮化鎢中間層在範圍從約700℃至低於1000℃的分解溫度下分解形成含金屬鎢或鎢-碳材料的鎢阻障層。但是,在其他範例中,該氮化鎢中間層的分解溫度係更嚴謹地在從約800℃至約950℃範圍
內,更嚴謹地在從約850℃至約925℃範圍內,並且更嚴謹地,在從約875℃至約915℃範圍內。在某些範例中,該氮化鎢中間層係在該熱退火製程期間加熱至範圍從約875℃至約915℃內的溫度,例如,約900℃,持續一段範圍從約30秒至約10分鐘內的時間,更嚴謹地,在該熱退火製程期間持續一段範圍從約1分鐘至約5分鐘內的時間。
在進一步範例中,該氮化鎢中間層在該熱退火製程期間形成該鎢阻障層時係經加熱至範圍從約750℃至約850℃內的溫度持續一段範圍從約10分鐘至約60分鐘內的時間。在一範例中,該氮化鎢中間層在該熱退火製程期間形成該鎢阻障層時係經加熱至約800℃的溫度持續一段範圍從約20分鐘至約40分鐘內的時間。
在某些範例中,該氮化鎢中間層的鎢濃度在從約30 at%至約60 at%範圍內,氮濃度在從約30 at%至約60 at%範圍內,碳濃度在從約3 at%至約20 at%範圍內,而氧濃度在從約0 at%至約10 at%範圍內,更嚴謹地,鎢濃度在從約35 at%至約55 at%範圍內,氮濃度在從約35 at%至約55 at%範圍內,碳濃度在從約5 at%至約15 at%範圍內,而氧濃度在從約0 at%至約5 at%範圍內。
但是,一旦該氮化鎢中間層在步驟240熱分解形成該鎢阻障層,該鎢阻障層的鎢濃度與對應的氮化鎢中間層的鎢濃度相比增加。此外,氮及/或碳濃度與對應的氮化鎢中間層的氮及/或碳濃度相比降低。該等氮及/或
碳原子係從該鎢阻障層內完全除去或實質上除去。
在某些範例中,該鎢阻障層的鎢濃度在從約70 at%至約99 at%範圍內,氮濃度在從約0 at%至約10 at%範圍內,碳濃度在從約0 at%至約15 at%範圍內,而氧濃度在從約0 at%至約20 at%範圍內,更嚴謹地,鎢濃度在從約80 at%至約99.9 at%範圍內,氮濃度在從約0 at%至約5 at%範圍內,碳濃度在從約0 at%至約10 at%範圍內,而氧濃度在從約0 at%至約15 at%範圍內,並且更嚴謹地,鎢濃度在從約85 at%至約99.9 at%範圍內,氮濃度在從約0 at%至約2 at%範圍內,碳濃度在從約0 at%至約5 at%範圍內,而氧濃度在從約5 at%至約10 at%範圍內。
該鎢阻障層的厚度係低於該氮化鎢中間層的厚度。該鎢阻障層的厚度係該氮化鎢中間層厚度的約50%至約80%範圍內,更嚴謹地,該氮化鎢中間層厚度的約55%至約70%範圍內。該鎢阻障層的電阻率係低於200 Ωμ-cm,例如約100 Ωμ-cm或更低,經由對包括該鎢塊層之完整積材的測量所得者。
在製程100的步驟150中,該方法包含選擇性地在預浸洗製程期間將該埋入式字元/位元線溝槽內的鎢阻障層暴露在至少一種還原劑中。該還原劑通常含有選自矽烷、二矽烷、二硼烷、氫氣(H2)、前述各者之電漿、前述各者之衍生物或前述各者之組合物之至少一種化合物。
在某些實施例中於步驟150期間,含有形成在該基板內的埋入式字元/位元線溝槽之工作件可選擇性地在該預浸洗製程期間暴露在含有還原劑的還原氣體以及選擇性的載氣中。該預浸洗製程通常是熱製程,但也可以是電漿製程。該還原劑吸附至含有該鎢阻障層的工作件及/或與含有該鎢阻障層的工作件反應而形成經處理的表面。該經處理表面提供後續沉積材料較快速的沉積製程。該等還原劑可包含矽烷化合物、硼烷化合物、膦化合物、氨氣、胺化合物、氫氣、前述各者之衍生物或前述各者之組合物。矽烷化合物包含矽烷、二矽烷、三矽烷、四矽烷、氯矽烷、二氯矽烷、四氯矽烷、六氯矽烷或前述各者之衍生物,而硼烷化合物包含硼烷、二硼烷、三硼烷、四硼烷、五硼烷、烷基硼烷類,例如三乙硼烷,或前述各者之衍生物。某些特定還原劑包含矽烷、二矽烷、二硼烷、氫氣、前述各者之衍生物或前述各者之組合物。載氣可與該還原劑共流。載氣包含氫氣、氮氣、氬氣、氦氣或前述各者之組合物。
該工作件的表面,例如該埋入式字元/位元線溝槽內的鎢阻障層,可在步驟150的預浸洗製程期間暴露在該預浸洗氣體或還原氣體中持續一段範圍從約1秒至約90秒內的時間,更嚴謹地在從約5秒至約60秒範圍內,更嚴謹地在從約10秒至約30秒範圍內,並且更嚴謹地在從約15秒至約20秒範圍內。該工作件上的鎢阻障層可在該預浸洗製程期間該工作件被加熱至範圍從約100℃
至約600℃內的溫度的同時暴露在預浸洗氣體中,更嚴謹地在從約200℃至約600℃範圍內,更嚴謹地在從約300℃至約500℃範圍內,更嚴謹地在從約350℃至約420℃範圍內,並且更嚴謹地在從約375℃至約500℃範圍內。該處理腔室的內部壓力可在從約0.1托耳至約150托耳範圍內,更嚴謹地在從約1托耳至約100托耳範圍內,更嚴謹地在從約10托耳至約50托耳範圍內,並且更嚴謹地在從約20托耳至約40托耳範圍內。設置在該工作件上或上方的鎢阻障層可被還原及/或吸附該還原劑而形成用於後續成核層的調理層。
在製程100的步驟160中,該方法包含選擇性地在該埋入式字元/位元線溝槽內的鎢阻障層上形成成核層。在某些範例中,該方法包含選擇性地不形成成核層在該鎢阻障層上,在浸洗製程期間將該鎢阻障層暴露在還原劑中,以及直接在該埋入式字元/位元線溝槽內的鎢阻障層上形成鎢塊層。
該成核層通常含有金屬,例如鎢、鈷、釕、銅、前述各者之合金、前述各者之衍生物或前述各者之組合物。在許多範例中,成核層含有金屬鎢、矽化鎢、硼化鎢、其合金、前述各者之衍生物或前述各者之組合物。該成核層通常係利用ALD、PE-ALD、PVD、熱CVD、PE-CVD、脈衝CVD或脈衝PE-CVD形成。
或者,在此間所述另一實施例中,可跳過步驟160而使該鎢塊層直接沉積或以其他方式形成在該埋入式字元
/位元線溝槽內的鎢阻障層上,有或沒有浸洗製程。因此,製程100的方法包含選擇性地省略或不形成該成核層在該埋入式字元/位元線溝槽內的鎢阻障層上。反之,製程100的方法提供選擇性地在浸洗製程期間將該鎢阻障層暴露在還原劑中並直接在該埋入式字元/位元線溝槽內的鎢阻障層上沉積或以其他方式形成該鎢塊層。在一範例中,該方法或製程100包含不在浸洗製程期間將該鎢阻障層暴露在還原劑中的情況下直接在該埋入式字元/位元線溝槽內的鎢阻障層上形成該鎢塊層。
在某些實施例中於步驟160期間,該成核層係沉積在該埋入式字元/位元線溝槽內的鎢阻障層上或上方。例如,該成核層可利用例如ALD、CVD及/或脈衝CVD之氣相沉積製程沉積或以其他方式形成。用來沉積該成核層的處理腔室可以是與在步驟240和260所述的浸洗製程中所用者相同的處理腔室。該成核層可含有金屬鎢、硼化鎢、矽化鎢、其他鎢合金、前述各者之衍生物或前述各者之組合物。
該成核層的厚度通常係在從約2埃至約200埃範圍內。在許多範例中,該成核層的厚度係在從約2埃至約50埃範圍內,更嚴謹地在從約3埃至約30埃範圍內,更嚴謹地在從約4埃至約20埃範圍內,並且更嚴謹地在從約5埃至約10埃範圍內。
在一範例中,該成核層係經沉積或以其他方式形成在該埋入式字元/位元線溝槽內的鎢阻障層上,而該鎢阻
障層係在ALD製程期間依序暴露在六氟化鎢與還原劑(例如,矽烷或二硼烷)中。在另一範例中,該成核層係經沉積或以其他方式形成在該鎢阻障層上,該鎢阻障層係在脈衝CVD製程期間同時暴露在六氟化鎢與還原劑(例如,矽烷或二硼烷)中。
在製程100的步驟170中,該方法包含選擇性地在後浸洗製程期間將該埋入式字元/位元線溝槽內的成核層暴露在還原劑中。該還原劑可以是與在步驟150中該預浸洗製程期間所用者相同的還原劑,或者可以是不同的還原劑。該還原劑含有選自矽烷、二矽烷、二硼烷、氫氣(H2)、前述各者之電漿、前述各者之衍生物或前述各者之組合物之至少一種化合物。
在某些實施例中於步驟170期間,擁有該埋入式字元/位元線溝槽的工作件可選擇性地在該後浸洗製程期間暴露在含有還原劑的還原氣體以及選擇性的載氣中。該後浸洗製程通常是熱製程,但也可以是電漿製程。該還原劑吸附至含有該成核層或該鎢阻障層的工作件及/或與含有該成核層或該鎢阻障層的工作件反應而在該埋入式字元/位元線溝槽內形成經處理的表面。該經處理表面提供後續沉積材料較快速的沉積製程。該等還原劑可包含矽烷化合物、硼烷化合物、膦化合物、氨氣、胺化合物、氫氣、前述各者之衍生物或前述各者之組合物。矽烷化合物包含矽烷、二矽烷、三矽烷、四矽烷、氯矽烷、二氯矽烷、四氯矽烷、六氯矽烷或前述各者之衍生
物,而硼烷化合物包含硼烷、二硼烷、三硼烷、四硼烷、五硼烷、烷基硼烷類,例如三乙硼烷,或前述各者之衍生物。某些特定還原劑包含矽烷、二矽烷、二硼烷、氫氣、前述各者之衍生物或前述各者之組合物。載氣可與該還原劑共流。載氣包含氫氣、氮氣、氬氣、氦氣或前述各者之組合物。
該工作件的表面,例如該埋入式字元/位元線溝槽內的成核層或鎢阻障層,可在步驟170的後浸洗製程期間暴露在該後浸洗氣體或還原氣體中持續一段範圍從約1秒至約90秒內的時間,更嚴謹地在從約5秒至約60秒範圍內,更嚴謹地在從約10秒至約30秒範圍內,並且更嚴謹地在從約15秒至約20秒範圍內。設置在該工作件上的成核層或鎢阻障層可在該後浸洗製程期間該工作件被加熱至範圍從約100℃至約600℃內的溫度的同時暴露在後浸洗氣體中,更嚴謹地在從約200℃至約600℃範圍內,更嚴謹地在從約300℃至約500℃範圍內,更嚴謹地在從約350℃至約420℃範圍內,並且更嚴謹地在從約375℃至約500℃範圍內。該處理腔室的內部壓力可在從約0.1托耳至約150托耳範圍內,更嚴謹地在從約1托耳至約100托耳範圍內,更嚴謹地在從約10托耳至約50托耳範圍內,並且更嚴謹地在從約20托耳至約40托耳範圍內。設置在該工作件上或上方的成核層或鎢阻障層可被還原及/或吸附該還原劑而形成用於後續成核層的調理層。
在製程100的步驟180中,該方法包含在該埋入式字元/位元線溝槽內的成核層上形成鎢塊層。一般而言,該埋入式字元/位元線溝槽的剩餘空間在步驟180期間以該鎢塊層完全填滿。該鎢塊層通常無孔隙或空腔在該埋入式字元/位元線溝槽內。該鎢塊層通常係利用熱CVD、脈衝CVD、PE-CVD或脈衝PE-CVD形成。或者,如此間其他實施例中所述者,該鎢塊層係直接沉積或以其他方式形成(有或沒有浸洗製程)在該埋入式字元/位元線溝槽內的鎢阻障層上。
在一實施例中於步驟180期間,該鎢塊層可沉積在該埋入式字元/位元線溝槽內的成核層上或上方。該鎢塊層可利用包含CVD或脈衝CVD的氣相沉積製程沉積。用來沉積該鎢塊層的處理腔室可以是與在步驟170所述的後浸洗製程中所用者相同的處理腔室。該鎢塊層可含有金屬鎢、鎢合金、含鎢材料(例如,硼化鎢、矽化鎢或磷化鎢)或前述各者之組合物。
在一範例中,該鎢塊層可沉積在該工作件之基板中該埋入式字元/位元線溝槽內的成核層上或上方,該工作件係在CVD製程期間同時暴露在六氟化鎢與氫氣中。在另一範例中,利用使用鎢來源的PVD製程在該埋入式字元/位元線溝槽內的成核層上或上方沉積該鎢塊層。
在此間所述實施例期間所使用的氣相沉積處理腔室可從位於加州聖大克勞拉市的應用材料公司取得。軟體常式係經執行以啟始製程配方或程序。該等軟體常式,當
執行時,將一般用途電腦轉換成控制腔室操作的特定製程電腦,而使腔室製程在該沉積製程期間被執行。例如,可用軟體常式為根據此間實施例所述之脈衝CVD和ALD製程的製程程序的執行精準控制電子控制閥門的啟動。或者,可在硬體中執行該等軟體常式,做為特殊應用積體電路或其他類型的硬體實施,或軟體或硬體的組合。
製程整合
如上所述的含鎢層及阻障層在與傳統成核填充技術整合以形成薄膜特性絕佳的特徵時特別實用。整合方案可包含ALD、CVD、脈衝CVD製程、電漿輔助CVD或脈衝PE-CVD,以沉積含鎢層及阻障層,而成核層可用ALD製程沉積。能夠執行此種整合方案的整合處理系統包含ENDURA®、ENDURA SL®、CENTURA®或PRODUCER®處理系統,每一者皆可從位於加州聖大克勞拉市的應用材料公司取得。這些系統的任一者皆可經配置以包含至少一個用於沉積該含鎢層與阻障層的ALD腔室、至少一個用於沉積該成核層的ALD或脈衝CVD腔室、至少一個用於沉積整體填充的CVD腔室及/或至少一個用於其他材料的PVD腔室。在一實施例中,可配置ALD或CVD腔室來執行與該等含鎢層有關的所有氣相沉積製程。
第3A圖圖示範例多腔室處理系統300的概要上視
圖。類似的多腔室處理系統在共同讓渡之美國專利第5,186,718號中揭示,該美國專利在此藉由引用的方式併入本文中。處理系統300一般包含負載鎖定室302和304,用來移送基板進出處理系統300。通常,由於處理系統300係處於真空,負載鎖定室302和304可將導入處理系統300的基板”泵降(pump down)”。第一機器人310可在負載鎖定室302和304,以及第一組一或多個基板處理腔室312、314、316與318(圖示四個)之間移送該等基板。每一個處理腔室312、314、316與318可經裝備以執行若干基板處理操作,例如ALD、CVD、PVD、蝕刻、預清洗、除氣、定向或其他基板製程。第一機器人310也移送基板去/自一或多個移送室322與324。
移送室322與324係用來在容許基板於處理系統300內移送的同時維持超高真空條件。第二機器人330可在移送室322與324以及第二組一或多個處理腔室332、334、336與338之間移送該等基板。與處理腔室312、314、316與318相似,處理腔室332、334、336與338可經裝備以執行多種基板處理操作,例如ALD、CVD、PVD、蝕刻、預清洗、除氣或定向。若對處理系統300將執行的特定製程而言並非必要,可從處理系統300移除處理腔室312、314、316、318、332、334、336與338的任一者。可用微電腦控制器320來操作處理系統300的所有態樣。
在一配置中,每一個處理腔室332和338可以是ALD
腔室或適於沉積含有不同化學化合物的連續層之其他氣相沉積腔室。例如,該等連續層可包含層、阻障層以及成核層。處理腔室334與336可以是適於形成塊層的ALD腔室、CVD腔室或PVD腔室。處理腔室312與314可以是適於沉積介電層的PVD腔室、CVD腔室或ALD腔室。此外,處理腔室316與318可以是經裝備以蝕刻內連線特徵的孔或開口之蝕刻腔室。提供此一處理系統300的特定配置以說明本發明的某些實施例,並且不應被用作限制本發明其他實施例的範圍。
在另一整合方案中,一或多個ALD腔室係經整合至第一處理系統,而一或多個塊層沉積腔室則被整合至第二處理系統。在此配置中,基板首先在該第一系統中處理,在此層、阻障層以及成核層係依序沉積在基板上。之後,將該等基板移至該第二處理系統,在此發生塊層沉積。
在又另一整合系統中,系統可包含成核沉積以及整體填充沉積在單一個腔室內。經配置而能夠在ALD模式以及習知CVD模式兩者下操作的腔室可用於在此所述製程中。此種腔室之一範例在共同讓渡之美國專利第6,878,206號中描述,該美國專利在此藉由引用的方式併入本文中。
第3B圖圖示多腔室處理系統350,多腔室處理系統350一般包含負載鎖定室352、354,用來移送基板進出處理系統350。通常,由於處理系統300係處於真空,負載鎖定室352、354可將導入處理系統350的基板”泵
降(pump down)”。機器人360可在負載鎖定室352、354,以及處理腔室364、366、368、370與372之間移送該等基板。每一個處理腔室364、366、368、370與372可經裝備以執行若干基板處理操作,例如ALD、CVD、PVD、蝕刻、預清洗、除氣、加熱、定向及其他基板製程。機器人360也移送基板去/自移送室356。若對處理系統350將執行的特定製程而言並非必要,可從處理系統350移除處理腔室364、366、368、370與372的任一者。可用微電腦控制器380來操作處理系統350的所有態樣。
在一配置中,每一個處理腔室364和370可以是適於沉積成核層的ALD腔室,每一個處理腔室366和368可以是適於形成整體填充沉積層的ALD腔室、CVD腔室或PVD腔室。
在另一配置中,前述連續層可以全部在處理腔室364、366、368、370與372的每一個中沉積,因為每一個腔室可經裝備以執行若干基板處理操作,例如ALD、CVD、PVD、蝕刻、預清洗、除氣、加熱、定向及其他基板製程。該等連續層可包含層、阻障層、成核層以及塊層。在此提到的處理系統350之不同配置係經提供以說明本發明,並且不應被用作限制此間實施例的範圍。
“基板表面”或”基板”-如在此所使用者-表示在製造製程期間薄膜處理在基板或材料表面上執行的任何基板或形成在基板上的材料表面。例如,能夠在基板表面上執行處理的基板表面包含例如矽、單晶矽、微晶矽、多
晶矽(聚矽)、非晶矽、氫化非晶矽、應變矽、絕緣層上矽(SOI)、摻雜的矽、矽鍺、鍺、砷化鎵、玻璃、藍寶石、氧化矽、氮化矽、氧氮化矽、摻雜碳的氧化矽,例如可從位於加州聖塔克拉拉的應用材料公司取得之黑金剛石(Black diamond®)低k介電質,及前述各者之摻雜的變異體、前述各者之衍生物及/或前述各者之組合物之材料。基板可擁有多種尺寸,例如直徑200毫米或300毫米的晶圓,以及矩形或方形玻璃板,例如可能用於LCD或太陽能面板處理。除非另外註明,否則在此所述的實施例與範例可在直徑200毫米或直徑300毫米的基板上執行。在此所述製程的實施例可用來沉積金屬鎢、氮化鎢、碳化鎢、鎢-碳材料、硼化鎢、硼氮化鎢、矽化鎢、矽氮化鎢、磷化鎢、前述各者之衍生物、前述各者之合金、前述各者之組合物或其他含鎢材料在許多基板與表面上,例如黏著層(例如,氮化鈦),或其他導電材料層。本發明實施例可用於基板上的基板包含,但不限於,半導體晶圓,例如結晶矽(例如,矽<100>或矽<111>)、氧化矽、應變矽、矽鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓以及圖案化或未圖案化的晶圓。基板可暴露在預處理製程中以研磨、蝕刻、還原、氧化、羥基化(hydroxylate)、退火及/或烘烤該基板表面。
「原子層沉積」或「循環沉積作用」,如在此所使用者-表示依序導入兩種或兩種以上反應化合物以在基板表面上沉積材料層。該兩種、三種或更多種反應化合物可
輪流導入處理腔室的反應區域中。通常,每一種反應化合物係由一段延遲時間隔開,以使每一種化合物能夠黏著在該基板表面上及/或與該基板表面反應。在一態樣中,脈衝第一前驅物或化合物A進入該反應區域,然後是第一延遲時間。接下來,脈衝第二前驅物或化合物B進入該反應區域,然後是第二延遲時間。在每一段延遲時間期間,淨化氣體,例如氬氣或氮氣,係經導入該處理腔室以淨化該反應區域或以其他方式從該反應區域除去任何殘餘的反應化合物或副產物。或者,該淨化氣體可在整個沉積製程期間不間斷地流通,因此在反應化合物脈衝之間的延遲時間期間僅有淨化氣體流通。在備選實施例中,該淨化氣體也可以是還原劑,例如氫氣、二硼烷或矽烷。該等反應化合物係經輪流脈衝直到得到預期薄膜或薄膜厚度形成在該基板表面上為止。在兩種情況中,脈衝化合物A、淨化氣體、脈衝化合物B與淨化氣體的ALD製程係ALD循環。循環可以化合物A或化合物B開始,並繼續各自的循環順序直到得到擁有預期厚度的薄膜為止。在另一實施例中,含有化合物A的第一前驅物、含有化合物B的第二前驅物以及含有化合物C的第三前驅物之每一者分開且輪流地脈衝進入該處理腔室。或者,含有化合物A的第一前驅物與含有化合物B的第二前驅物之每一者係分開且輪流地脈衝進入該處理腔室,而含有化合物C的第三前驅物係不間斷地流入該處理腔室。或者,第一前驅物的脈衝可在時間上與第
二前驅物的脈衝重疊,而第三前驅物的脈衝在時間上不與該第一及第二前驅物的任一脈衝重疊。
「脈衝」,如在此所使用者-旨在表示間歇或不連續地導入處理腔室的反應區域內之特定化合物的量。每一個脈衝內的特定化合物之量可隨時間改變,取決於該脈衝的持續時間。每一個脈衝的持續時間是可變的,取決於若干因素,像,例如,所使用的處理腔室之體積容量,與處理腔室連結的真空系統,以及該特定化合物本身的揮發性/反應性。如在此所使用之「半反應」表示前驅物脈衝,緊接著淨化步驟。
其他揭示
使用CVD鎢做為高深寬比接觸、介層洞、溝槽以及線路的主要導體已經超過20年了。由於來自WF6-H2的鎢之成長動力學,以幾乎100%的階梯覆蓋填充高深寬比特徵是有可能的,但成功的鎢金屬化使用或至少得益於好的阻障層,以保護下方介電質不受氟影響,好的黏著層,黏著層黏著在該介電質與鎢兩者上,以及最終金屬鎢成核層,以催化該WF6-H2 CVD反應。
對例如DRAM元件內的埋入式字元線或埋入式位元線的高溫導體應用而言,該金屬導體必須耐得住通常高於1000℃的後續熱處理,同時維持非常窄的線路之低電阻率。在20奈米技術節點中,預期該等線路的寬度低於20奈米,並且預計未來會變得甚至更窄。在一範例中,
基於氮化鈦、ALD鎢成核層以及CVD鎢層的阻障層/黏著層/成核層/填充金屬化方案會因電阻率相當高的氮化鈦(大於約80 Ωμ-cm,例如就薄膜而言大於約120 Ωμ-cm)以及ALD鎢成核層(就範圍從約20埃至約40埃內的厚度而言大於約100 Ωμ-cm)而毀掉大部分的此特徵,因此尋求新的方法。
本發明實施例提供一種組合,該組合擁有超薄氮化鈦(厚度約20埃或更低,例如,約10埃或更低)做為黏著強化,有機金屬化學氣相沉積(MOCVD)氮化鎢或鎢做為無氟阻障層,而中間RTP步驟用來將該MOCVD氮化鎢或鎢轉化成大致上純的金屬鎢。所形成的複合薄膜牢牢固定在介電質基板內,並且電阻率相當低(在膜厚約100埃時低於約100 Ωμ-cm)。本方法實施例更提供最佳化ALD鎢成核層,最佳化ALD鎢成核層係在該中間RTP後沉積與來自WF6-H2的CVD鎢層結合。該ALD成核層係選擇性步驟,旨在確保CVD鎢層沉積期間絕佳的成核與特徵填充,並且也輔助在該溝槽內架構低電阻率CVD鎢層成長。
用於鎢金屬化之實施例提供:1、黏著層,2、擴散阻障層,3、鎢成核層,以及4、來自WF6-H2的鎢CVD之整體填充。
在典型應用中,CVD或ALD氮化鈦係用來做為黏著層與擴散阻障層兩者。雖然一些氮化鈦單層(例如約3埃至約10埃)可有效發揮黏著層的作用,但常用數十埃(例
如約15埃至約40埃)的氮化鈦來形成對抗氟或硼擴散的有效阻障層。這就超窄特徵,例如DRAM埋入式字元線或埋入式位元線應用,的電阻而言顯著不利,超窄特徵的總特徵臨界尺寸為約200埃或更低,例如約100埃或更低。
雖然保持了鎢金屬化的所有功能規格,但我們建議使用新穎材料與新穎製程整合程序來降低薄鎢特徵的總電阻且不會犧牲黏著、擴散阻障層效能或鎢成核與填充。
某些在此所述之鎢金屬化製程程序的實施例包含:
1.黏著層,具有約20埃或更薄的氮化鈦及/或約10埃或更薄的氮化鈦。該氮化鈦必須足夠厚以提供適當的對於該介電質的黏著,但不需作用為擴散阻障層。
2.氮化鎢中間層(例如,WxNyCz阻障層-氮化鎢中間層230)。此層可利用CVD製程或ALD製程沉積或以其他方式形成,例如利用有機金屬CVD製程或有機金屬ALD製程。該最終薄膜富含鎢,擁有WNx或WCx結構。氧也可構成部分的薄膜,但是以低氧含量。烴與胺也可存在於該薄膜內,微量或甚至大量。
3.中間快速熱處理步驟(RTP),其中氮化鎢中間層係經還原成含金屬鎢(例如鎢)或鎢-碳材料(例如WCx)薄膜的主要鎢阻障層,而大部分的其他元素被除氣。在有機金屬WNx的情況中,該中間RTP
旨在利用熱分解將處於沉積剛完成狀態下的WNx還原成為W。氮化鎢在高於800℃時通常不穩定因而輕易回復成鎢。該中間RTP可在富含氫的環境中執行,以促進金屬鎢的形成並且也輔助揮發處於沉積剛完成狀態下的氮化鎢中間層內殘餘的烴或胺。RTP後最終的氮化鈦/WxNyCz雙層是平滑、密實且共形的金屬鎢或鎢-碳材料層,具有薄的氮化鈦介面層,以將氮化鈦/WxNyCz雙層與下方的介電質結合。
4.鎢成核與整體填充製程,以利用低電阻率鎢填充該特徵。該等鎢金屬化製程的範例實施可藉由直接WF6-H2成核在從該中間RTP製程預先形成的金屬鎢上執行。在由有機金屬WNx或有機金屬W或有機金屬WCx的中間RTP形成的鎢層擁有不足的金屬表面而無法利用WF6-H2有效鎢成核的情況中,可能也必須添加用ALD或CVD沉積之薄的(厚度約25埃或更低,例如約10埃或更低)鎢成核層。此ALD鎢成核層可從還原劑形成(例如,六氟化鎢-矽烷(WF6-SiH4)、六氟化鎢-二矽烷(WF6-Si2H6)、六氟化鎢-二硼烷(WF6-B2H6))。該成核製程可利用吸附的BHx或SiHx層的存在來輔助,該等層係藉由將該表面暴露在還原劑中產生,例如二硼烷、矽烷、二矽烷、前述各者之衍生物、前述各者之組合物或其他相關化合物,並
且也可在做為少數或多數氣體物種的氫氣(H2)存在下執行。
此方案提供的一個益處是使用有機金屬WNx或WCxCVD製程來形成做為該氮化鈦黏著層上的主要阻障層之氮化鎢中間層。此阻障層接著在中間RTP後轉換成低電阻率金屬鎢或鎢-碳材料。也預期所形成的金屬鎢或鎢-碳材料層擁有與金屬鎢或鎢-碳材料的整體密度(bulk density)相近的密度。此阻障層的電阻率遠低於氮化鈦的最終電阻率(約70 Ωμ-cm或更高,該電阻率通常使用大於100埃來達成)。
除了低電阻率外,該後RTP金屬鎢或鎢-碳材料層提供後續從WF6-H2的鎢成長金屬或近金屬的鎢介面。在該表面品質對WF6-H2成核而言未完全最佳化的情況中,可應用來自WF6-SiH4或WF6-B2H6或類似還原劑的選擇性ALD鎢成核層,但該層厚度與直接在氮化鈦上的ALD鎢成核層相比顯著低,因為RTP後的表面已經非常接近金屬鎢。
使用有機金屬WNx或WCxCVD製程來形成該氮化鎢中間層+中間RTP提供的又另一益處是所形成的金屬鎢或鎢-碳材料層是大致密實的鎢,大致密實的鎢係對氟擴散高度有效的阻障層。氟擴散是鎢黏著以及閘極介電層損壞的主要失效模式。金屬鎢及/或含鎢化合物就氟擴散而言通常是較氮化鈦為佳且電阻率較低的阻障層材料。
在此間所述某些實施例中,可用鎢脈衝PE-CVD製程來形成氮化鎢中間層(例如,氮化鎢中間層230)。該鎢脈衝PE-CVD製程可包含1、還原劑劑量(例如,矽烷、二硼烷或另一種還原劑),2、氣體淨化步驟,以從該氣體流除去還原劑,3、低能量RF電漿步驟,以從該晶圓表面以及被凹入的特徵幾何形狀遮蔽的任何區域、阻障層缺陷裂痕-裂隙或處於高深寬比特徵深處的區域除去吸附的還原劑,4、劑量的六氟化鎢,以在該晶圓表面上與來自上一步驟之殘餘吸附還原劑反應,以及5、氣體淨化,以從該氣體流除去六氟化鎢和反應產物。
上述低能量電漿步驟的離子能量應低於該阻障層、鎢或任何暴露出的基板的濺鍍門限。離子能量也應足夠高以除去吸附的還原劑物種,例如,在從約10 eV至約20 eV離子能量範圍內-這對此目的而言可能是適當的,但其他離子能量也可以是可行的。
為避免阻障層被六氟化鎢攻擊,可能希望在排除表面還原劑的ALD鎢開始之前先執行一或多次習知ALD鎢循環。以此方式,該阻障層表面可受到一些ALD鎢單層的保護而不受氟傷害。
可依照需要執行一或多次排除表面還原劑的ALD鎢,以在半導體元件的凹入區域或深陷區域沉積、成長或以其他方式形成鎢。一般而言,會持續執行排除表面還原劑的ALD直到該特徵輪廓不再凹入為止。一旦該特徵不再凹入,可用共形CVD鎢來完成該特徵的金屬填充
而不會有內部孔隙。
雖然前述係針對本發明實施例,但本發明的其他及進一步實施例可在不背離本發明的基本範圍下設計出,而本發明的範圍係由如下申請專利範圍判定。
100‧‧‧製程
110‧‧‧步驟
120‧‧‧步驟
130‧‧‧步驟
140‧‧‧步驟
150‧‧‧步驟
160‧‧‧步驟
170‧‧‧步驟
180‧‧‧步驟
200‧‧‧工作件
202‧‧‧基板
204‧‧‧上表面
208‧‧‧孔
210‧‧‧介電層
220‧‧‧黏著層
230‧‧‧氮化鎢中間層
240‧‧‧鎢阻障層
250‧‧‧成核層
260‧‧‧鎢塊層
因此可以詳細暸解上述本發明之特徵的方式,即對本發明更明確的描述,簡短地在前面概述過,可藉由參考實施例來得到,其中某些在附圖中圖示。但是應注意的是,附圖僅圖示本發明之一般實施例,因此不應視為係對其範圍之限制,因為本發明可允許其他等效實施例。
第1圖圖示流程圖,描述利用根據在此所述實施例的製程形成含鎢材料的製程流程。
第2A圖至第2G圖描述工作件在第1圖圖示且根據在此所述實施例的製程步驟期間的剖面圖。
第3A圖至第3B圖圖示根據在此所述實施例之多腔室處理系統。
在此附上20頁的附錄A並藉由引用附錄A整體的方式併入本文中。
200‧‧‧工作件
202‧‧‧基板
210‧‧‧介電層
220‧‧‧黏著層
240‧‧‧鎢阻障層
250‧‧‧成核層
260‧‧‧鎢塊層
Claims (19)
- 一種在一基板上形成一含鎢材料的方法,該方法包含以下步驟:在設置在一基板上的一介電層上形成一黏著層;在該黏著層上形成一氮化鎢中間層,其中該氮化鎢中間層含有氮化鎢與碳;在一熱退火製程期間從該氮化鎢中間層形成一鎢阻障層,其中該鎢阻障層包含藉由該氮化鎢中間層的熱分解形成的金屬鎢或鎢-碳材料:在該鎢阻障層上形成一成核層;以及在該成核層上形成一鎢塊層。
- 如請求項1所述之方法,其中上述之黏著層包含一金屬。
- 如請求項1所述之方法,其中上述之黏著層包含一金屬氮化物。
- 一種在一基板上形成一含鎢材料的方法,該方法包含以下步驟:在設置在一基板上的一介電層上形成一黏著層;在該黏著層上形成一氮化鎢中間層,其中該氮化鎢中間層含有氮化鎢與碳;在一熱退火製程期間加熱該氮化鎢中間層至一分解 溫度,其中該氮化鎢中間層分解形成含有金屬鎢或鎢-碳材料的一鎢阻障層,而該分解溫度係在從約700℃至低於1000℃的一範圍內;在該鎢阻障層上形成一成核層;以及在該成核層上形成一鎢塊層。
- 如請求項4所述之方法,其中上述之黏著層包含一金屬。
- 如請求項4所述之方法,其中上述之黏著層包含一金屬氮化物。
- 如請求項4所述之方法,其中上述之黏著層的一厚度係在從約5埃至約25埃的一範圍內。
- 如請求項4所述之方法,其中上述之黏著層係利用原子層沉積或物理氣相沉積來沉積。
- 如請求項4所述之方法,其中上述之氮化鎢中間層的一厚度係在從約5埃至約150埃的一範圍內。
- 如請求項4所述之方法,其中上述之氮化鎢中間層係利用原子層沉積、化學氣相沉積,或物理氣相沉積來沉積。
- 如請求項4所述之方法,其中上述之氮化鎢中間層的一 鎢濃度係在從約40at%至約60at%的一範圍內,一氮濃度在從約20at%至約40at%的一範圍內,而一碳濃度在從約5at%至約15at%的一範圍內。
- 如請求項4所述之方法,其中上述之氮化鎢中間層的一鎢濃度係在從約40at%至約60at%的一範圍內,一氮濃度在從約5at%至約20at%的一範圍內,而一碳濃度在從約20at%至約40at%的一範圍內。
- 如請求項12所述之方法,其中上述之鎢阻障層的一鎢濃度在從約70at%至約99at%的一範圍內,一氮濃度在從約1ppb至約10at%的一範圍內,而一碳濃度在從約1at%至約15at%的一範圍內。
- 如請求項13所述之方法,其中上述之鎢阻障層的一電阻率係低於200微歐姆-公分(Ωμ-cm)。
- 如請求項12所述之方法,其中上述之氮化鎢中間層更含有氧,並且一氧濃度係在從約1at%至約10at%的一範圍內。
- 如請求項15所述之方法,其中上述之鎢阻障層更含有氧,並且一氧濃度係在從約1ppb至約1at%的一範圍內。
- 一種在一基板上形成一含鎢材料的方法,該方法包含以下步驟:在設置在一基板上的一介電層上形成一黏著層;在該黏著層上形成一氮化鎢中間層,其中該氮化鎢中間層含有氮化鎢與碳;在一熱退火製程期間從該氮化鎢中間層形成一鎢阻障層,其中該鎢阻障層包含藉由該氮化鎢中間層的熱分解形成的金屬鎢或鎢-碳材料:以及直接在該鎢阻障層上形成一鎢塊層。
- 如請求項17所述之方法,其中上述之黏著層包含一金屬。
- 如請求項17所述之方法,其中上述之黏著層包含一金屬氮化物。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161553117P | 2011-10-28 | 2011-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201330174A TW201330174A (zh) | 2013-07-16 |
TWI520268B true TWI520268B (zh) | 2016-02-01 |
Family
ID=48168492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101139836A TWI520268B (zh) | 2011-10-28 | 2012-10-26 | 高溫鎢金屬化製程 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8617985B2 (zh) |
TW (1) | TWI520268B (zh) |
WO (1) | WO2013063260A1 (zh) |
Families Citing this family (246)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9076843B2 (en) | 2001-05-22 | 2015-07-07 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
US8623733B2 (en) | 2009-04-16 | 2014-01-07 | Novellus Systems, Inc. | Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects |
US9159571B2 (en) | 2009-04-16 | 2015-10-13 | Lam Research Corporation | Tungsten deposition process using germanium-containing reducing agent |
US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
US20130023129A1 (en) | 2011-07-20 | 2013-01-24 | Asm America, Inc. | Pressure transmitter for a semiconductor processing environment |
CN113862634A (zh) | 2012-03-27 | 2021-12-31 | 诺发***公司 | 钨特征填充 |
US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
KR20140028992A (ko) * | 2012-08-31 | 2014-03-10 | 에스케이하이닉스 주식회사 | 텅스텐 게이트전극을 구비한 반도체장치 및 그 제조 방법 |
US8853080B2 (en) | 2012-09-09 | 2014-10-07 | Novellus Systems, Inc. | Method for depositing tungsten film with low roughness and low resistivity |
US10714315B2 (en) | 2012-10-12 | 2020-07-14 | Asm Ip Holdings B.V. | Semiconductor reaction chamber showerhead |
US8871639B2 (en) | 2013-01-04 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
US20160376700A1 (en) | 2013-02-01 | 2016-12-29 | Asm Ip Holding B.V. | System for treatment of deposition reactor |
US9153486B2 (en) | 2013-04-12 | 2015-10-06 | Lam Research Corporation | CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications |
KR20150013980A (ko) * | 2013-07-24 | 2015-02-06 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US9620667B1 (en) | 2013-12-10 | 2017-04-11 | AppliCote Associates LLC | Thermal doping of materials |
US9589808B2 (en) | 2013-12-19 | 2017-03-07 | Lam Research Corporation | Method for depositing extremely low resistivity tungsten |
JP6315699B2 (ja) * | 2014-03-17 | 2018-04-25 | 東京エレクトロン株式会社 | 炭窒化チタン膜を形成する方法 |
JP6222880B2 (ja) * | 2014-09-24 | 2017-11-01 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム |
US9997405B2 (en) | 2014-09-30 | 2018-06-12 | Lam Research Corporation | Feature fill with nucleation inhibition |
US10941490B2 (en) | 2014-10-07 | 2021-03-09 | Asm Ip Holding B.V. | Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same |
US9634245B2 (en) | 2015-01-09 | 2017-04-25 | Micron Technology, Inc. | Structures incorporating and methods of forming metal lines including carbon |
US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
US10276355B2 (en) | 2015-03-12 | 2019-04-30 | Asm Ip Holding B.V. | Multi-zone reactor, system including the reactor, and method of using the same |
US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
US10458018B2 (en) | 2015-06-26 | 2019-10-29 | Asm Ip Holding B.V. | Structures including metal carbide material, devices including the structures, and methods of forming same |
US10211308B2 (en) | 2015-10-21 | 2019-02-19 | Asm Ip Holding B.V. | NbMC layers |
US11139308B2 (en) | 2015-12-29 | 2021-10-05 | Asm Ip Holding B.V. | Atomic layer deposition of III-V compounds to form V-NAND devices |
CN107026113B (zh) | 2016-02-02 | 2020-03-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法和*** |
US10529554B2 (en) | 2016-02-19 | 2020-01-07 | Asm Ip Holding B.V. | Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches |
US11453943B2 (en) | 2016-05-25 | 2022-09-27 | Asm Ip Holding B.V. | Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor |
US20200332410A1 (en) * | 2016-06-24 | 2020-10-22 | Tosoh Smd, Inc. | Tungsten-boron sputter targets and films made thereby |
US10612137B2 (en) | 2016-07-08 | 2020-04-07 | Asm Ip Holdings B.V. | Organic reactants for atomic layer deposition |
US9859151B1 (en) | 2016-07-08 | 2018-01-02 | Asm Ip Holding B.V. | Selective film deposition method to form air gaps |
US9887082B1 (en) | 2016-07-28 | 2018-02-06 | Asm Ip Holding B.V. | Method and apparatus for filling a gap |
US9812320B1 (en) | 2016-07-28 | 2017-11-07 | Asm Ip Holding B.V. | Method and apparatus for filling a gap |
US10858727B2 (en) | 2016-08-19 | 2020-12-08 | Applied Materials, Inc. | High density, low stress amorphous carbon film, and process and equipment for its deposition |
US11532757B2 (en) | 2016-10-27 | 2022-12-20 | Asm Ip Holding B.V. | Deposition of charge trapping layers |
US10714350B2 (en) | 2016-11-01 | 2020-07-14 | ASM IP Holdings, B.V. | Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures |
KR102546317B1 (ko) | 2016-11-15 | 2023-06-21 | 에이에스엠 아이피 홀딩 비.브이. | 기체 공급 유닛 및 이를 포함하는 기판 처리 장치 |
US10522650B2 (en) * | 2016-11-29 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
KR20180068582A (ko) | 2016-12-14 | 2018-06-22 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
US11447861B2 (en) | 2016-12-15 | 2022-09-20 | Asm Ip Holding B.V. | Sequential infiltration synthesis apparatus and a method of forming a patterned structure |
US11581186B2 (en) | 2016-12-15 | 2023-02-14 | Asm Ip Holding B.V. | Sequential infiltration synthesis apparatus |
US10269558B2 (en) | 2016-12-22 | 2019-04-23 | Asm Ip Holding B.V. | Method of forming a structure on a substrate |
US11390950B2 (en) | 2017-01-10 | 2022-07-19 | Asm Ip Holding B.V. | Reactor system and method to reduce residue buildup during a film deposition process |
US10468261B2 (en) | 2017-02-15 | 2019-11-05 | Asm Ip Holding B.V. | Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures |
WO2018191183A1 (en) * | 2017-04-10 | 2018-10-18 | Lam Research Corporation | Low resistivity films containing molybdenum |
US10770286B2 (en) | 2017-05-08 | 2020-09-08 | Asm Ip Holdings B.V. | Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures |
US12040200B2 (en) | 2017-06-20 | 2024-07-16 | Asm Ip Holding B.V. | Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus |
US11306395B2 (en) | 2017-06-28 | 2022-04-19 | Asm Ip Holding B.V. | Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus |
US10199267B2 (en) * | 2017-06-30 | 2019-02-05 | Lam Research Corporation | Tungsten nitride barrier layer deposition |
KR20190009245A (ko) | 2017-07-18 | 2019-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물 |
US11374112B2 (en) | 2017-07-19 | 2022-06-28 | Asm Ip Holding B.V. | Method for depositing a group IV semiconductor and related semiconductor device structures |
US10590535B2 (en) | 2017-07-26 | 2020-03-17 | Asm Ip Holdings B.V. | Chemical treatment, deposition and/or infiltration apparatus and method for using the same |
US10692741B2 (en) | 2017-08-08 | 2020-06-23 | Asm Ip Holdings B.V. | Radiation shield |
US10770336B2 (en) | 2017-08-08 | 2020-09-08 | Asm Ip Holding B.V. | Substrate lift mechanism and reactor including same |
US11769682B2 (en) | 2017-08-09 | 2023-09-26 | Asm Ip Holding B.V. | Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith |
JP2020530881A (ja) | 2017-08-14 | 2020-10-29 | ラム リサーチ コーポレーションLam Research Corporation | 3次元垂直nandワード線用の金属充填プロセス |
US11830730B2 (en) | 2017-08-29 | 2023-11-28 | Asm Ip Holding B.V. | Layer forming method and apparatus |
US11295980B2 (en) | 2017-08-30 | 2022-04-05 | Asm Ip Holding B.V. | Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures |
US10658205B2 (en) | 2017-09-28 | 2020-05-19 | Asm Ip Holdings B.V. | Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber |
US10403504B2 (en) | 2017-10-05 | 2019-09-03 | Asm Ip Holding B.V. | Method for selectively depositing a metallic film on a substrate |
US10923344B2 (en) | 2017-10-30 | 2021-02-16 | Asm Ip Holding B.V. | Methods for forming a semiconductor structure and related semiconductor structures |
WO2019103613A1 (en) | 2017-11-27 | 2019-05-31 | Asm Ip Holding B.V. | A storage device for storing wafer cassettes for use with a batch furnace |
WO2019103610A1 (en) | 2017-11-27 | 2019-05-31 | Asm Ip Holding B.V. | Apparatus including a clean mini environment |
US10872771B2 (en) | 2018-01-16 | 2020-12-22 | Asm Ip Holding B. V. | Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures |
US11482412B2 (en) | 2018-01-19 | 2022-10-25 | Asm Ip Holding B.V. | Method for depositing a gap-fill layer by plasma-assisted deposition |
TWI799494B (zh) | 2018-01-19 | 2023-04-21 | 荷蘭商Asm 智慧財產控股公司 | 沈積方法 |
US11081345B2 (en) | 2018-02-06 | 2021-08-03 | Asm Ip Holding B.V. | Method of post-deposition treatment for silicon oxide film |
EP3737779A1 (en) | 2018-02-14 | 2020-11-18 | ASM IP Holding B.V. | A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process |
US10896820B2 (en) | 2018-02-14 | 2021-01-19 | Asm Ip Holding B.V. | Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process |
KR102636427B1 (ko) | 2018-02-20 | 2024-02-13 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 장치 |
US10975470B2 (en) | 2018-02-23 | 2021-04-13 | Asm Ip Holding B.V. | Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment |
US11473195B2 (en) | 2018-03-01 | 2022-10-18 | Asm Ip Holding B.V. | Semiconductor processing apparatus and a method for processing a substrate |
US11629406B2 (en) | 2018-03-09 | 2023-04-18 | Asm Ip Holding B.V. | Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate |
KR102646467B1 (ko) | 2018-03-27 | 2024-03-11 | 에이에스엠 아이피 홀딩 비.브이. | 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조 |
US11230766B2 (en) | 2018-03-29 | 2022-01-25 | Asm Ip Holding B.V. | Substrate processing apparatus and method |
KR20200140391A (ko) | 2018-05-03 | 2020-12-15 | 램 리써치 코포레이션 | 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법 |
TWI843623B (zh) | 2018-05-08 | 2024-05-21 | 荷蘭商Asm Ip私人控股有限公司 | 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構 |
US12025484B2 (en) | 2018-05-08 | 2024-07-02 | Asm Ip Holding B.V. | Thin film forming method |
KR102596988B1 (ko) | 2018-05-28 | 2023-10-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 그에 의해 제조된 장치 |
US11718913B2 (en) | 2018-06-04 | 2023-08-08 | Asm Ip Holding B.V. | Gas distribution system and reactor system including same |
TWI840362B (zh) | 2018-06-04 | 2024-05-01 | 荷蘭商Asm Ip私人控股有限公司 | 水氣降低的晶圓處置腔室 |
US11286562B2 (en) | 2018-06-08 | 2022-03-29 | Asm Ip Holding B.V. | Gas-phase chemical reactor and method of using same |
US10797133B2 (en) | 2018-06-21 | 2020-10-06 | Asm Ip Holding B.V. | Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures |
KR102568797B1 (ko) | 2018-06-21 | 2023-08-21 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 시스템 |
KR20210024462A (ko) | 2018-06-27 | 2021-03-05 | 에이에스엠 아이피 홀딩 비.브이. | 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 필름 및 구조체 |
CN112292477A (zh) | 2018-06-27 | 2021-01-29 | Asm Ip私人控股有限公司 | 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构 |
US10612136B2 (en) | 2018-06-29 | 2020-04-07 | ASM IP Holding, B.V. | Temperature-controlled flange and reactor system including same |
US10388513B1 (en) | 2018-07-03 | 2019-08-20 | Asm Ip Holding B.V. | Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition |
US10755922B2 (en) | 2018-07-03 | 2020-08-25 | Asm Ip Holding B.V. | Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition |
US11430674B2 (en) | 2018-08-22 | 2022-08-30 | Asm Ip Holding B.V. | Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods |
US11024523B2 (en) | 2018-09-11 | 2021-06-01 | Asm Ip Holding B.V. | Substrate processing apparatus and method |
KR20200030162A (ko) | 2018-09-11 | 2020-03-20 | 에이에스엠 아이피 홀딩 비.브이. | 박막 증착 방법 |
CN110970344A (zh) | 2018-10-01 | 2020-04-07 | Asm Ip控股有限公司 | 衬底保持设备、包含所述设备的***及其使用方法 |
US11232963B2 (en) | 2018-10-03 | 2022-01-25 | Asm Ip Holding B.V. | Substrate processing apparatus and method |
KR102592699B1 (ko) | 2018-10-08 | 2023-10-23 | 에이에스엠 아이피 홀딩 비.브이. | 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치 |
US10903112B2 (en) * | 2018-10-18 | 2021-01-26 | Applied Materials, Inc. | Methods and apparatus for smoothing dynamic random access memory bit line metal |
US11631680B2 (en) | 2018-10-18 | 2023-04-18 | Applied Materials, Inc. | Methods and apparatus for smoothing dynamic random access memory bit line metal |
US10700072B2 (en) | 2018-10-18 | 2020-06-30 | Applied Materials, Inc. | Cap layer for bit line resistance reduction |
KR102605121B1 (ko) | 2018-10-19 | 2023-11-23 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 및 기판 처리 방법 |
KR102546322B1 (ko) | 2018-10-19 | 2023-06-21 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 및 기판 처리 방법 |
US11087997B2 (en) | 2018-10-31 | 2021-08-10 | Asm Ip Holding B.V. | Substrate processing apparatus for processing substrates |
KR20200051105A (ko) | 2018-11-02 | 2020-05-13 | 에이에스엠 아이피 홀딩 비.브이. | 기판 지지 유닛 및 이를 포함하는 기판 처리 장치 |
US11572620B2 (en) | 2018-11-06 | 2023-02-07 | Asm Ip Holding B.V. | Methods for selectively depositing an amorphous silicon film on a substrate |
US10818758B2 (en) | 2018-11-16 | 2020-10-27 | Asm Ip Holding B.V. | Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures |
US12040199B2 (en) | 2018-11-28 | 2024-07-16 | Asm Ip Holding B.V. | Substrate processing apparatus for processing substrates |
US11217444B2 (en) | 2018-11-30 | 2022-01-04 | Asm Ip Holding B.V. | Method for forming an ultraviolet radiation responsive metal oxide-containing film |
KR102636428B1 (ko) | 2018-12-04 | 2024-02-13 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치를 세정하는 방법 |
US11158513B2 (en) | 2018-12-13 | 2021-10-26 | Asm Ip Holding B.V. | Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures |
JP7504584B2 (ja) | 2018-12-14 | 2024-06-24 | エーエスエム・アイピー・ホールディング・ベー・フェー | 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム |
CN113424300A (zh) | 2018-12-14 | 2021-09-21 | 朗姆研究公司 | 在3d nand结构上的原子层沉积 |
TW202405220A (zh) | 2019-01-17 | 2024-02-01 | 荷蘭商Asm Ip 私人控股有限公司 | 藉由循環沈積製程於基板上形成含過渡金屬膜之方法 |
KR20200091543A (ko) | 2019-01-22 | 2020-07-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
KR20210110886A (ko) | 2019-01-28 | 2021-09-09 | 램 리써치 코포레이션 | 금속 막들의 증착 |
KR102626263B1 (ko) | 2019-02-20 | 2024-01-16 | 에이에스엠 아이피 홀딩 비.브이. | 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치 |
TWI838458B (zh) | 2019-02-20 | 2024-04-11 | 荷蘭商Asm Ip私人控股有限公司 | 用於3d nand應用中之插塞填充沉積之設備及方法 |
KR102638425B1 (ko) | 2019-02-20 | 2024-02-21 | 에이에스엠 아이피 홀딩 비.브이. | 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치 |
JP7509548B2 (ja) | 2019-02-20 | 2024-07-02 | エーエスエム・アイピー・ホールディング・ベー・フェー | 基材表面内に形成された凹部を充填するための周期的堆積方法および装置 |
TWI842826B (zh) | 2019-02-22 | 2024-05-21 | 荷蘭商Asm Ip私人控股有限公司 | 基材處理設備及處理基材之方法 |
US11742198B2 (en) | 2019-03-08 | 2023-08-29 | Asm Ip Holding B.V. | Structure including SiOCN layer and method of forming same |
KR20200108242A (ko) | 2019-03-08 | 2020-09-17 | 에이에스엠 아이피 홀딩 비.브이. | 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체 |
KR20200116033A (ko) | 2019-03-28 | 2020-10-08 | 에이에스엠 아이피 홀딩 비.브이. | 도어 개방기 및 이를 구비한 기판 처리 장치 |
KR20200116855A (ko) | 2019-04-01 | 2020-10-13 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 소자를 제조하는 방법 |
KR20210141762A (ko) | 2019-04-11 | 2021-11-23 | 램 리써치 코포레이션 | 고 단차 커버리지 (step coverage) 텅스텐 증착 |
US11447864B2 (en) | 2019-04-19 | 2022-09-20 | Asm Ip Holding B.V. | Layer forming method and apparatus |
KR20200125453A (ko) | 2019-04-24 | 2020-11-04 | 에이에스엠 아이피 홀딩 비.브이. | 기상 반응기 시스템 및 이를 사용하는 방법 |
KR20200130118A (ko) | 2019-05-07 | 2020-11-18 | 에이에스엠 아이피 홀딩 비.브이. | 비정질 탄소 중합체 막을 개질하는 방법 |
KR20200130121A (ko) | 2019-05-07 | 2020-11-18 | 에이에스엠 아이피 홀딩 비.브이. | 딥 튜브가 있는 화학물질 공급원 용기 |
KR20200130652A (ko) | 2019-05-10 | 2020-11-19 | 에이에스엠 아이피 홀딩 비.브이. | 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조 |
JP2020188255A (ja) | 2019-05-16 | 2020-11-19 | エーエスエム アイピー ホールディング ビー.ブイ. | ウェハボートハンドリング装置、縦型バッチ炉および方法 |
JP2020188254A (ja) | 2019-05-16 | 2020-11-19 | エーエスエム アイピー ホールディング ビー.ブイ. | ウェハボートハンドリング装置、縦型バッチ炉および方法 |
USD947913S1 (en) | 2019-05-17 | 2022-04-05 | Asm Ip Holding B.V. | Susceptor shaft |
USD975665S1 (en) | 2019-05-17 | 2023-01-17 | Asm Ip Holding B.V. | Susceptor shaft |
KR20200141002A (ko) | 2019-06-06 | 2020-12-17 | 에이에스엠 아이피 홀딩 비.브이. | 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법 |
KR20200143254A (ko) | 2019-06-11 | 2020-12-23 | 에이에스엠 아이피 홀딩 비.브이. | 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조 |
USD944946S1 (en) | 2019-06-14 | 2022-03-01 | Asm Ip Holding B.V. | Shower plate |
KR20210005515A (ko) | 2019-07-03 | 2021-01-14 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법 |
JP7499079B2 (ja) | 2019-07-09 | 2024-06-13 | エーエスエム・アイピー・ホールディング・ベー・フェー | 同軸導波管を用いたプラズマ装置、基板処理方法 |
CN112216646A (zh) | 2019-07-10 | 2021-01-12 | Asm Ip私人控股有限公司 | 基板支撑组件及包括其的基板处理装置 |
KR20210010307A (ko) | 2019-07-16 | 2021-01-27 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
KR20210010820A (ko) | 2019-07-17 | 2021-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 실리콘 게르마늄 구조를 형성하는 방법 |
KR20210010816A (ko) | 2019-07-17 | 2021-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 라디칼 보조 점화 플라즈마 시스템 및 방법 |
US11643724B2 (en) | 2019-07-18 | 2023-05-09 | Asm Ip Holding B.V. | Method of forming structures using a neutral beam |
TWI839544B (zh) | 2019-07-19 | 2024-04-21 | 荷蘭商Asm Ip私人控股有限公司 | 形成形貌受控的非晶碳聚合物膜之方法 |
CN112309843A (zh) | 2019-07-29 | 2021-02-02 | Asm Ip私人控股有限公司 | 实现高掺杂剂掺入的选择性沉积方法 |
CN112309899A (zh) | 2019-07-30 | 2021-02-02 | Asm Ip私人控股有限公司 | 基板处理设备 |
CN112309900A (zh) | 2019-07-30 | 2021-02-02 | Asm Ip私人控股有限公司 | 基板处理设备 |
US11227782B2 (en) | 2019-07-31 | 2022-01-18 | Asm Ip Holding B.V. | Vertical batch furnace assembly |
US11587814B2 (en) | 2019-07-31 | 2023-02-21 | Asm Ip Holding B.V. | Vertical batch furnace assembly |
US11587815B2 (en) | 2019-07-31 | 2023-02-21 | Asm Ip Holding B.V. | Vertical batch furnace assembly |
CN112323048B (zh) | 2019-08-05 | 2024-02-09 | Asm Ip私人控股有限公司 | 用于化学源容器的液位传感器 |
USD965524S1 (en) | 2019-08-19 | 2022-10-04 | Asm Ip Holding B.V. | Susceptor support |
USD965044S1 (en) | 2019-08-19 | 2022-09-27 | Asm Ip Holding B.V. | Susceptor shaft |
WO2021035254A1 (en) * | 2019-08-21 | 2021-02-25 | Lam Research Corporation | Reducing line bending during metal fill process |
JP2021031769A (ja) | 2019-08-21 | 2021-03-01 | エーエスエム アイピー ホールディング ビー.ブイ. | 成膜原料混合ガス生成装置及び成膜装置 |
USD949319S1 (en) | 2019-08-22 | 2022-04-19 | Asm Ip Holding B.V. | Exhaust duct |
KR20210024423A (ko) | 2019-08-22 | 2021-03-05 | 에이에스엠 아이피 홀딩 비.브이. | 홀을 구비한 구조체를 형성하기 위한 방법 |
USD979506S1 (en) | 2019-08-22 | 2023-02-28 | Asm Ip Holding B.V. | Insulator |
USD940837S1 (en) | 2019-08-22 | 2022-01-11 | Asm Ip Holding B.V. | Electrode |
KR20210024420A (ko) | 2019-08-23 | 2021-03-05 | 에이에스엠 아이피 홀딩 비.브이. | 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법 |
US11286558B2 (en) | 2019-08-23 | 2022-03-29 | Asm Ip Holding B.V. | Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film |
KR20210029090A (ko) | 2019-09-04 | 2021-03-15 | 에이에스엠 아이피 홀딩 비.브이. | 희생 캡핑 층을 이용한 선택적 증착 방법 |
KR20210029663A (ko) | 2019-09-05 | 2021-03-16 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
US11562901B2 (en) | 2019-09-25 | 2023-01-24 | Asm Ip Holding B.V. | Substrate processing method |
CN112593212B (zh) | 2019-10-02 | 2023-12-22 | Asm Ip私人控股有限公司 | 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法 |
KR20210042810A (ko) | 2019-10-08 | 2021-04-20 | 에이에스엠 아이피 홀딩 비.브이. | 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법 |
CN112635282A (zh) | 2019-10-08 | 2021-04-09 | Asm Ip私人控股有限公司 | 具有连接板的基板处理装置、基板处理方法 |
KR20210043460A (ko) | 2019-10-10 | 2021-04-21 | 에이에스엠 아이피 홀딩 비.브이. | 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체 |
US12009241B2 (en) | 2019-10-14 | 2024-06-11 | Asm Ip Holding B.V. | Vertical batch furnace assembly with detector to detect cassette |
TWI834919B (zh) | 2019-10-16 | 2024-03-11 | 荷蘭商Asm Ip私人控股有限公司 | 氧化矽之拓撲選擇性膜形成之方法 |
US11637014B2 (en) | 2019-10-17 | 2023-04-25 | Asm Ip Holding B.V. | Methods for selective deposition of doped semiconductor material |
KR20210047808A (ko) | 2019-10-21 | 2021-04-30 | 에이에스엠 아이피 홀딩 비.브이. | 막을 선택적으로 에칭하기 위한 장치 및 방법 |
KR20210050453A (ko) | 2019-10-25 | 2021-05-07 | 에이에스엠 아이피 홀딩 비.브이. | 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조 |
US11646205B2 (en) | 2019-10-29 | 2023-05-09 | Asm Ip Holding B.V. | Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same |
KR20210054983A (ko) | 2019-11-05 | 2021-05-14 | 에이에스엠 아이피 홀딩 비.브이. | 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템 |
US11501968B2 (en) | 2019-11-15 | 2022-11-15 | Asm Ip Holding B.V. | Method for providing a semiconductor device with silicon filled gaps |
KR20210062561A (ko) | 2019-11-20 | 2021-05-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템 |
US11450529B2 (en) | 2019-11-26 | 2022-09-20 | Asm Ip Holding B.V. | Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface |
CN112951697A (zh) | 2019-11-26 | 2021-06-11 | Asm Ip私人控股有限公司 | 基板处理设备 |
CN112885693A (zh) | 2019-11-29 | 2021-06-01 | Asm Ip私人控股有限公司 | 基板处理设备 |
CN112885692A (zh) | 2019-11-29 | 2021-06-01 | Asm Ip私人控股有限公司 | 基板处理设备 |
JP7527928B2 (ja) | 2019-12-02 | 2024-08-05 | エーエスエム・アイピー・ホールディング・ベー・フェー | 基板処理装置、基板処理方法 |
KR20210070898A (ko) | 2019-12-04 | 2021-06-15 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
US11885013B2 (en) | 2019-12-17 | 2024-01-30 | Asm Ip Holding B.V. | Method of forming vanadium nitride layer and structure including the vanadium nitride layer |
KR20210080214A (ko) | 2019-12-19 | 2021-06-30 | 에이에스엠 아이피 홀딩 비.브이. | 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조 |
TW202142733A (zh) | 2020-01-06 | 2021-11-16 | 荷蘭商Asm Ip私人控股有限公司 | 反應器系統、抬升銷、及處理方法 |
TW202140135A (zh) | 2020-01-06 | 2021-11-01 | 荷蘭商Asm Ip私人控股有限公司 | 氣體供應總成以及閥板總成 |
US11993847B2 (en) | 2020-01-08 | 2024-05-28 | Asm Ip Holding B.V. | Injector |
KR102675856B1 (ko) | 2020-01-20 | 2024-06-17 | 에이에스엠 아이피 홀딩 비.브이. | 박막 형성 방법 및 박막 표면 개질 방법 |
TW202130846A (zh) | 2020-02-03 | 2021-08-16 | 荷蘭商Asm Ip私人控股有限公司 | 形成包括釩或銦層的結構之方法 |
TW202146882A (zh) | 2020-02-04 | 2021-12-16 | 荷蘭商Asm Ip私人控股有限公司 | 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統 |
US11776846B2 (en) | 2020-02-07 | 2023-10-03 | Asm Ip Holding B.V. | Methods for depositing gap filling fluids and related systems and devices |
US11781243B2 (en) | 2020-02-17 | 2023-10-10 | Asm Ip Holding B.V. | Method for depositing low temperature phosphorous-doped silicon |
TW202203344A (zh) | 2020-02-28 | 2022-01-16 | 荷蘭商Asm Ip控股公司 | 專用於零件清潔的系統 |
CN113373441B (zh) * | 2020-03-09 | 2022-06-10 | 中国科学院大连化学物理研究所 | 一种钨单晶表面台阶限域二维氮化钨的制备方法 |
KR20210116240A (ko) | 2020-03-11 | 2021-09-27 | 에이에스엠 아이피 홀딩 비.브이. | 조절성 접합부를 갖는 기판 핸들링 장치 |
US11876356B2 (en) | 2020-03-11 | 2024-01-16 | Asm Ip Holding B.V. | Lockout tagout assembly and system and method of using same |
CN113394086A (zh) | 2020-03-12 | 2021-09-14 | Asm Ip私人控股有限公司 | 用于制造具有目标拓扑轮廓的层结构的方法 |
KR20210124042A (ko) | 2020-04-02 | 2021-10-14 | 에이에스엠 아이피 홀딩 비.브이. | 박막 형성 방법 |
TW202146689A (zh) | 2020-04-03 | 2021-12-16 | 荷蘭商Asm Ip控股公司 | 阻障層形成方法及半導體裝置的製造方法 |
TW202145344A (zh) | 2020-04-08 | 2021-12-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於選擇性蝕刻氧化矽膜之設備及方法 |
US11821078B2 (en) | 2020-04-15 | 2023-11-21 | Asm Ip Holding B.V. | Method for forming precoat film and method for forming silicon-containing film |
US11996289B2 (en) | 2020-04-16 | 2024-05-28 | Asm Ip Holding B.V. | Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods |
TW202140831A (zh) | 2020-04-24 | 2021-11-01 | 荷蘭商Asm Ip私人控股有限公司 | 形成含氮化釩層及包含該層的結構之方法 |
KR20210132600A (ko) | 2020-04-24 | 2021-11-04 | 에이에스엠 아이피 홀딩 비.브이. | 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템 |
TW202146831A (zh) | 2020-04-24 | 2021-12-16 | 荷蘭商Asm Ip私人控股有限公司 | 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法 |
KR20210134226A (ko) | 2020-04-29 | 2021-11-09 | 에이에스엠 아이피 홀딩 비.브이. | 고체 소스 전구체 용기 |
KR20210134869A (ko) | 2020-05-01 | 2021-11-11 | 에이에스엠 아이피 홀딩 비.브이. | Foup 핸들러를 이용한 foup의 빠른 교환 |
JP2021177545A (ja) | 2020-05-04 | 2021-11-11 | エーエスエム・アイピー・ホールディング・ベー・フェー | 基板を処理するための基板処理システム |
KR20210141379A (ko) | 2020-05-13 | 2021-11-23 | 에이에스엠 아이피 홀딩 비.브이. | 반응기 시스템용 레이저 정렬 고정구 |
TW202146699A (zh) | 2020-05-15 | 2021-12-16 | 荷蘭商Asm Ip私人控股有限公司 | 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統 |
KR20210143653A (ko) | 2020-05-19 | 2021-11-29 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
KR20210145078A (ko) | 2020-05-21 | 2021-12-01 | 에이에스엠 아이피 홀딩 비.브이. | 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법 |
KR20210145080A (ko) | 2020-05-22 | 2021-12-01 | 에이에스엠 아이피 홀딩 비.브이. | 과산화수소를 사용하여 박막을 증착하기 위한 장치 |
TW202201602A (zh) | 2020-05-29 | 2022-01-01 | 荷蘭商Asm Ip私人控股有限公司 | 基板處理方法 |
TW202218133A (zh) | 2020-06-24 | 2022-05-01 | 荷蘭商Asm Ip私人控股有限公司 | 形成含矽層之方法 |
TW202217953A (zh) | 2020-06-30 | 2022-05-01 | 荷蘭商Asm Ip私人控股有限公司 | 基板處理方法 |
TW202202649A (zh) | 2020-07-08 | 2022-01-16 | 荷蘭商Asm Ip私人控股有限公司 | 基板處理方法 |
KR20220010438A (ko) | 2020-07-17 | 2022-01-25 | 에이에스엠 아이피 홀딩 비.브이. | 포토리소그래피에 사용하기 위한 구조체 및 방법 |
TW202204662A (zh) | 2020-07-20 | 2022-02-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於沉積鉬層之方法及系統 |
KR20220011092A (ko) * | 2020-07-20 | 2022-01-27 | 에이에스엠 아이피 홀딩 비.브이. | 전이 금속층을 포함하는 구조체를 형성하기 위한 방법 및 시스템 |
US12040177B2 (en) | 2020-08-18 | 2024-07-16 | Asm Ip Holding B.V. | Methods for forming a laminate film by cyclical plasma-enhanced deposition processes |
KR20220027026A (ko) | 2020-08-26 | 2022-03-07 | 에이에스엠 아이피 홀딩 비.브이. | 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템 |
USD990534S1 (en) | 2020-09-11 | 2023-06-27 | Asm Ip Holding B.V. | Weighted lift pin |
USD1012873S1 (en) | 2020-09-24 | 2024-01-30 | Asm Ip Holding B.V. | Electrode for semiconductor processing apparatus |
US12009224B2 (en) | 2020-09-29 | 2024-06-11 | Asm Ip Holding B.V. | Apparatus and method for etching metal nitrides |
CN114293174A (zh) | 2020-10-07 | 2022-04-08 | Asm Ip私人控股有限公司 | 气体供应单元和包括气体供应单元的衬底处理设备 |
TW202229613A (zh) | 2020-10-14 | 2022-08-01 | 荷蘭商Asm Ip私人控股有限公司 | 於階梯式結構上沉積材料的方法 |
KR20220053482A (ko) | 2020-10-22 | 2022-04-29 | 에이에스엠 아이피 홀딩 비.브이. | 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리 |
TW202223136A (zh) | 2020-10-28 | 2022-06-16 | 荷蘭商Asm Ip私人控股有限公司 | 用於在基板上形成層之方法、及半導體處理系統 |
TW202235649A (zh) | 2020-11-24 | 2022-09-16 | 荷蘭商Asm Ip私人控股有限公司 | 填充間隙之方法與相關之系統及裝置 |
TW202235675A (zh) | 2020-11-30 | 2022-09-16 | 荷蘭商Asm Ip私人控股有限公司 | 注入器、及基板處理設備 |
US11946137B2 (en) | 2020-12-16 | 2024-04-02 | Asm Ip Holding B.V. | Runout and wobble measurement fixtures |
TW202231903A (zh) | 2020-12-22 | 2022-08-16 | 荷蘭商Asm Ip私人控股有限公司 | 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成 |
USD980813S1 (en) | 2021-05-11 | 2023-03-14 | Asm Ip Holding B.V. | Gas flow control plate for substrate processing apparatus |
USD981973S1 (en) | 2021-05-11 | 2023-03-28 | Asm Ip Holding B.V. | Reactor wall for substrate processing apparatus |
USD980814S1 (en) | 2021-05-11 | 2023-03-14 | Asm Ip Holding B.V. | Gas distributor for substrate processing apparatus |
USD1023959S1 (en) | 2021-05-11 | 2024-04-23 | Asm Ip Holding B.V. | Electrode for substrate processing apparatus |
US20230023235A1 (en) * | 2021-07-26 | 2023-01-26 | Applied Materials, Inc. | Enhanced stress tuning and interfacial adhesion for tungsten (w) gap fill |
USD990441S1 (en) | 2021-09-07 | 2023-06-27 | Asm Ip Holding B.V. | Gas flow control plate |
US11876051B2 (en) * | 2022-01-12 | 2024-01-16 | Nanya Technology Corporation | Conductive layer stack and semiconductor device with a gate contact |
US12014955B2 (en) | 2022-01-12 | 2024-06-18 | Nanya Technology Corporation | Method for fabricating conductive layer stack and method for fabricating semiconductor device with gate contact |
US20240175120A1 (en) * | 2022-11-30 | 2024-05-30 | Applied Materials, Inc. | Low resistivity gapfill |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5186718A (en) | 1989-05-19 | 1993-02-16 | Applied Materials, Inc. | Staged-vacuum wafer processing system and method |
US20050272254A1 (en) | 1997-11-26 | 2005-12-08 | Applied Materials, Inc. | Method of depositing low resistivity barrier layers for copper interconnects |
US6218302B1 (en) * | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
US6436819B1 (en) * | 2000-02-01 | 2002-08-20 | Applied Materials, Inc. | Nitrogen treatment of a metal nitride/metal stack |
US7732327B2 (en) * | 2000-06-28 | 2010-06-08 | Applied Materials, Inc. | Vapor deposition of tungsten materials |
US7964505B2 (en) | 2005-01-19 | 2011-06-21 | Applied Materials, Inc. | Atomic layer deposition of tungsten materials |
US6878206B2 (en) | 2001-07-16 | 2005-04-12 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
US7005372B2 (en) | 2003-01-21 | 2006-02-28 | Novellus Systems, Inc. | Deposition of tungsten nitride |
US6607976B2 (en) | 2001-09-25 | 2003-08-19 | Applied Materials, Inc. | Copper interconnect barrier layer structure and formation method |
US6930391B2 (en) * | 2002-08-27 | 2005-08-16 | Intel Corporation | Method for alloy-electroplating group IB metals with refractory metals for interconnections |
US7262133B2 (en) | 2003-01-07 | 2007-08-28 | Applied Materials, Inc. | Enhancement of copper line reliability using thin ALD tan film to cap the copper line |
US7883739B2 (en) * | 2003-06-16 | 2011-02-08 | Lam Research Corporation | Method for strengthening adhesion between dielectric layers formed adjacent to metal layers |
JP2007523994A (ja) | 2003-06-18 | 2007-08-23 | アプライド マテリアルズ インコーポレイテッド | バリヤ物質の原子層堆積 |
KR100642750B1 (ko) * | 2005-01-31 | 2006-11-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US7276796B1 (en) * | 2006-03-15 | 2007-10-02 | International Business Machines Corporation | Formation of oxidation-resistant seed layer for interconnect applications |
KR100705936B1 (ko) * | 2006-06-30 | 2007-04-13 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
US8821637B2 (en) | 2007-01-29 | 2014-09-02 | Applied Materials, Inc. | Temperature controlled lid assembly for tungsten nitride deposition |
US20090032949A1 (en) | 2007-08-02 | 2009-02-05 | Micron Technology, Inc. | Method of depositing Tungsten using plasma-treated tungsten nitride |
-
2012
- 2012-10-25 WO PCT/US2012/061914 patent/WO2013063260A1/en active Application Filing
- 2012-10-25 US US13/660,463 patent/US8617985B2/en not_active Expired - Fee Related
- 2012-10-26 TW TW101139836A patent/TWI520268B/zh active
-
2013
- 2013-12-31 US US14/145,434 patent/US8835311B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201330174A (zh) | 2013-07-16 |
US8835311B2 (en) | 2014-09-16 |
US8617985B2 (en) | 2013-12-31 |
US20140187038A1 (en) | 2014-07-03 |
WO2013063260A1 (en) | 2013-05-02 |
US20130109172A1 (en) | 2013-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI520268B (zh) | 高溫鎢金屬化製程 | |
US11043415B2 (en) | Enhanced cobalt agglomeration resistance and gap-fill performance by ruthenium doping | |
KR102466639B1 (ko) | 몰리브덴을 함유하는 저 저항률 막들 | |
US7521379B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
TWI493058B (zh) | 鎢材料的原子層沈積法 | |
TWI428469B (zh) | 用以使用原子層沉積技術沉積鎢層之方法 | |
TWI633624B (zh) | 用於銅阻障層應用之摻雜的氮化鉭 | |
TWI591761B (zh) | 在氣隙形成期間金屬內連線之選擇性加蓋 | |
TWI612618B (zh) | 用於鑲嵌互連件中的電遷移電阻改進的界面層 | |
US9478460B2 (en) | Cobalt selectivity improvement in selective cobalt process sequence | |
US9659814B2 (en) | Doping control of metal nitride films | |
TW200929384A (en) | Vapor deposition of tungsten materials |