TWI518763B - 半導體製程 - Google Patents

Description

半導體製程

本發明係關於一種半導體製程，且特別係關於一種半導體製程，其藉由改變化學機械研磨製程之研磨選擇比或者加入一蝕刻製程，以同時研磨不等高之複數個閘極結構。

在現今的互補式金氧半導體(CMOS)積體電路中，隨著量產製程的進步，元件的尺寸已縮減到深次微米(deep-submicron)階段，以增進積體電路(IC)的性能及運算速度，但隨著元件尺寸的縮減，卻出現一些可靠度上的問題。為了解決元件縮小所伴隨而來的問題，在半導體製程中則試圖結合其他各種製程。

舉例來說，為了降低CMOS元件之汲極(drain)與源極(source)的寄生電阻(sheet resistance)以及閘極的寄生電阻，而發展出所謂的自對準金屬矽化物(self-aligned silicide,Salicide)製程，其係在形成電晶體之閘極以及源/汲極區之後，再覆蓋一金屬層於所需的基底及閘極上，而後加熱使其反應形成金屬矽化物(silicide)，最後再去除未反應的金屬層。

詳細來說，由於自對準金屬矽化物(salicide)是選擇性地設置在部分所需的基底及閘極上，故在覆蓋一層金屬層之前，須先形成一金屬矽化物阻擋層(self-aligned silicide block,SAB)於不須覆蓋金屬矽化物的區域，以阻擋金屬矽化物覆蓋於其上。以常見的二閘極結構為例，當一閘極結構須要覆蓋金屬矽化物層而另一閘極結構不須覆蓋時，則先以一金屬矽化物阻擋層覆蓋於不須覆蓋金屬矽化物層之閘極結構上。但此作法在製程完成後，會導致二閘極結構的厚度不同，致使後續覆蓋於其上之層間介電層材料即便在進行研磨製程之後，仍會殘留於厚度較低之閘極結構上。如欲完全清除此閘極結構上所殘留之層間介電層，則可能對於厚度較高的閘極結構過度蝕刻或過度研磨等過渡加工，致使閘極結構的高度難以控制並影響其內部結構而降低電性品質。

本發明係提出一種半導體製程，其可解決上述因二閘極結構具有不同之高度差，造成層間介電層材料殘留於閘極結構上，而導致閘極結構之電性品質劣化的問題。

本發明提供一種半導體製程，包含有下述步驟。首先，形成一第一閘極結構以及一第二閘極結構於一基底上，其中第一閘極結構的頂部包含一蓋層，使得第一閘極結構的垂直高度高於第二閘極結構的垂直高度。接著，形成一層間介電層於基底上並覆蓋第一閘極結構以及第二閘極結構。接續，進行一第一化學機械研磨製程，研磨層間介電層，至暴露出蓋層的頂面。繼之，進行一第二化學機械研磨製程，至少研磨第一閘極結構以及層間介電層，而暴露出第二閘極結構的頂面。

本發明提供一種半導體製程，包含有下述步驟。首先，形成一第一閘極結構以及一第二閘極結構於一基底上，其中第一閘極結構的頂部包含一蓋層，使得第一閘極結構的垂直高度高於第二閘極結構的垂直高度。接著，形成一層間介電層於基底上並覆蓋第一閘極結構以及第二閘極結構。接續，進行一第一化學機械研磨製程，研磨層間介電層，至暴露出蓋層的頂面。而後，進行一蝕刻製程，以移除位於第二閘極結構上之層間介電層。之後，進行一第二化學機械研磨製程，至少研磨第一閘極結構及層間介電層，以移除蓋層。

基於上述，本發明提供一種半導體製程，其係以一化學機械研磨製程，其對於蓋層及層間介電層具有近似之研磨選擇比，或者一蝕刻製程，其先移除具有較低的垂直高度的閘極結構上所殘留之層間介電層，以俾使第一閘極結構與第二閘極結構平整地暴露出，且不會有習知之閘極結構過蝕刻或過度研磨之現象。

第1-8圖繪示本發明一實施例之半導體製程之剖面示意圖。如第1圖所示，在形成一第一閘極結構110、一第二閘極結構120及個別對應之二源/汲極區130a及130b之後，可選擇性地實施一應力記憶技術(Stress Memorization Technique,SMT)以分別對於第一閘極結構110、第二閘極結構120下方之閘極通道140a及140b施加應力，而改善其載子遷移率。應力記憶技術可包含形成應變矽材質(未繪示)於源/汲極區130a及130b中，例如形成矽鍺磊晶層於PMOS電晶體中或形成矽碳磊晶層於NMOS電晶體中，或者直接覆蓋相對應之應力層(未繪示)於第一閘極結構110及第二閘極結構120上，本發明不以此為限。詳細而言，第一閘極結構110及第二閘極結構120可分別包含一緩衝層112及122位於基底10上、一閘極介電層114及124位於緩衝層112及122上、一閘極層116及126位於閘極介電層114及124上、一蓋層118及128位於閘極層116及126上以及一間隙壁119及129位於緩衝層112及122、一閘極介電層114及124、一閘極層116及126及蓋層118及128的側邊。閘極結構的材質及形成方法為本領域所熟知故不再贅述。

請繼續參閱第1圖，覆蓋一金屬矽化物阻擋層20於基底10、第一閘極結構110及第二閘極結構120上。金屬矽化物阻擋層20可例如為一氮化矽層。此外，金屬矽化物阻擋層20可更包含一氧化層(未繪示)，位於基底10與氮化層之間，以作為緩衝之用。

如第2-3圖所示，定義金屬矽化物阻擋層20，使其僅位於不須形成金屬矽化物的區域A。首先，如第2圖所示，先形成一圖案化之光阻層P，覆蓋位於不須形成金屬矽化物的區域A的金屬矽化物阻擋層20a上，並暴露出金屬矽化物阻擋層20b，其位於須形成金屬矽化物的區域B。接著，如第3圖所示，進行一蝕刻製程，以移除金屬矽化物阻擋層20b。而後，移除圖案化之光阻層P，而留下圖案化之金屬矽化物阻擋層20a。

如第4圖所示，全面性沉積一金屬層60於基底10上，並覆蓋區域A的金屬矽化物阻擋層20a以及區域B的第二閘極結構120與源/汲極區130b，接著進行一快速加熱退火(rapid thermal anneal,RTA)，使金屬層60與直接接觸之矽質的基底反應形成一自對準金屬矽化物(salicide)，亦即於源/汲極區130b上分別形成一金屬矽化物150，最後再去除未反應的金屬層60。其中金屬層60之材質可包含鎳、鈷、鈦等，則其與矽基底反應所形成之金屬矽化物150可為鎳矽化合物或鈦矽化合物等，但本發明不以此為限。此外，在去除金屬層60之後，本實施例亦可再選擇性進行另一快速加熱退火(RTA)，以降低金屬矽化物150的電阻值。

如第5圖所示，在形成金屬矽化物150之後，移除金屬矽化物阻擋層20a。由於金屬矽化物阻擋層20a通常為一氮化層，因此在移除金屬矽化物阻擋層20a的同時，於第二閘極結構120中的蓋層128及間隙壁129，其材質同樣為氮化物，亦會一併移除。值得注意的是，因為第二閘極結構120中的蓋層128及間隙壁129已被移除，因此，位於基底10上之第一閘極結構110的垂直高度就會高於第二閘極結構120的垂直高度。換言之，由於第一閘極結構110較第二閘極結構120多出一蓋層118，因而第一閘極結構110的厚度t1大於第二閘極結構120的厚度t2，故第一閘極結構110的頂面S1的水平面高於第二閘極結構120的頂面S2的水平面約數百埃的厚度t3。在本實施例中係以上述方法形成具有不同高度之第一閘極結構110及第二閘極結構120，但在其他實施例中亦可以其他方式形成具有不同高度之第一閘極結構110及第二閘極結構120。並且，所形成之具有不同高度之閘極結構並非僅限於二個，其可能包含更多個數，本發明不以此為限。

如第6圖所示，可選擇性地以一接觸洞蝕刻停止層(Contact Etching Stop Layer,CESL)160覆蓋基底10、第一閘極結構110及第二閘極結構120，其中接觸洞蝕刻停止層160可例如為一氮化層，且其可再摻入其他雜質，以使其具有應力層之功能而對於其下方之閘極通道140a及140b施壓。而後，形成一層間介電層170於基底10上並覆蓋第一閘極結構110以及第二閘極結構120。在本實施例中，層間介電層170為一氧化層，但本發明不以此為限。

如第7圖所示，進行一第一化學機械研磨製程C1，來研磨層間介電層170，至暴露出區域A的接觸洞蝕刻停止層160。在一實施例中，如未覆蓋接觸洞蝕刻停止層160，則會直接暴露出蓋層118的頂面S1。由圖中可知，由於第一閘極結構110及第二閘極結構120具有不同高度之緣故(更詳細而言，第一閘極結構110的頂部更包含了蓋層118)，因此在第一化學機械研磨製程C1之後，會在第二閘極結構120上留下一部份的層間介電層170。

如第8圖所示，進行一第二化學機械研磨製程C2，至少研磨第一閘極結構110以及層間介電層170，而暴露出第二閘極結構120的頂面S2。承第7圖所示，由於第二閘極結構120上留下了一部份的層間介電層170，且蓋層118與層間介電層170具有不同之材質，是以本發明特別於第二化學機械研磨製程C2中選用一研磨漿料，其研磨蓋層118以及層間介電層170的研磨選擇比介於1.2與0.8之間，較佳約為1，因此可平整地同時移除蓋層118以及層間介電層170，而不會有習知因為蓋層118移除過快，而導致第一閘極結構110被過度研磨的現象。在一較佳的實施例中，第二化學機械研磨製程C2包含一等研磨選擇比的化學機械研磨製程，亦即研磨漿料對氧化物的研磨速率等於對氮化物的研磨速率，使其對於蓋層118以及層間介電層170的研磨速率實質上相等。在本實施例中，蓋層118為一氮化層，而層間介電層170為一氧化層，是以第二化學機械研磨製程的研磨漿體可包含一氧抑制劑，其濃度較一般現今產業中所使用之研磨漿體具有較少之氧抑制劑，而可加快層間介電層170相對於蓋層118的研磨速率，俾使蓋層128及層間介電層170可同時被平整地移除，而停止在第一閘極結構110及第二閘極結構120之閘極層116及126上。

更進一步而言，由於第二化學機械研磨製程C2對氧化物與氮化物的研磨速率相等，因此第二化學機械研磨製程C2會先移除位於區域A中第一閘極結構110上之接觸洞蝕刻停止層160以及區域B之層間介電層170，而後由於第一閘極結構110高出於第二閘極結構120之部分為蓋層118，是以當第二化學機械研磨製程C2研磨區域B之接觸洞蝕刻停止層160至暴露出第二閘極結構120的頂面S2的同時，區域A之蓋層118將完全被移除。此時，在移除蓋層118時，位於第二閘極結構120上之接觸洞蝕刻停止層160亦同時被移除。並且，當蓋層118被完全移除之後，及同時露出第一閘極結構110以及第二閘極結構120中的閘極層116及126。在其他實施例中，依據製程之需要及製程方法之不同，第一閘極結構與第二閘極結構之高度及內部結構之相對位置有可能不同，本發明不以本實施例所繪示之第一閘極結構110及第二閘極結構120為限。

此外，本發明亦提出另一類似的製程方法以達到本發明之功能。第9-10圖繪示本發明另一實施例之半導體製程之剖面示意圖。首先，同樣如第1-7圖所示，形成第一閘極結構110以及第二閘極結構120於基底10上，其中第一閘極結構110的頂部包含一蓋層118，使得第一閘極結構110的垂直高度(在本實施例中同厚度t1)高於第二閘極結構120的垂直高度(在本實施例中同厚度t2)。形成一層間介電層170於基底10上並覆蓋第一閘極結構110以及第二閘極結構120。進行第一化學機械研磨製程C1，研磨層間介電層170，至暴露出蓋層118的頂面S1。詳細之形成方法已在前一實施例中描述過，故不再贅述。

接著，如第9圖所示，進行一蝕刻製程E，以移除位於第二閘極結構120上之層間介電層170。蝕刻製程E可包含一乾蝕刻製程或一濕蝕刻製程，而濕蝕刻製程可例如為一含氫氟酸之蝕刻液之蝕刻製程，但本發明不以此為限。在本實施例中，如蓋層118為一氮化層，而層間介電層170為一氧化層，則蝕刻製程E可包含一氧化物蝕刻製程。在一較佳實施例中，蝕刻製程E的蝕刻液只能蝕刻層間介電層170，因而不會損害到第一閘極結構110之蓋層118(如另有一接觸洞蝕刻停止層160覆蓋第一閘極結構110上則不會損害到接觸洞蝕刻停止層160)。換言之，本發明所進行之蝕刻製程E，僅為了單獨移除層間介電層170，以暴露出第一閘極結構110及第二閘極結構120(或者暴露出接觸洞蝕刻停止層160)。

最後，如第10圖所示，進行一第二化學機械研磨製程C3，至少研磨第一閘極結構110及層間介電層170，以移除蓋層118。如另有接觸洞蝕刻停止層160則會一併移除位於第一閘極結構110及第二閘極結構120的頂面S1及S2上之接觸洞蝕刻停止層160。在一實施態樣下，因為蝕刻製程E已移除位於第二閘極結構120上之層間介電層170，故第二化學機械研磨製程C3對於蓋層118的研磨率較佳為高於對於層間介電層170的研磨率，亦即選用氮化物對氧化物的研磨率高之研磨漿料。如此一來，才不會使位於第一閘極結構110及第二閘極結構120之間的層間介電層170因過度研磨而產生凹陷。

更進一步而言，在本實施例中，如有接觸洞蝕刻停止層160覆蓋第一閘極結構110、第二閘極結構120以及基底10，則第二化學機械研磨製程C3會先移除位於第一閘極結構110上之接觸洞蝕刻停止層160，而後由於第一閘極結構110高出於第二閘極結構120之部分為蓋層118，是以當第二化學機械研磨製程C3研磨至暴露出第二閘極結構120的頂面S2的同時，蓋層118將完全被移除。此時，在移除蓋層118的同時，位於第二閘極結構120上之接觸洞蝕刻停止層160亦被移除。並且，當蓋層118被完全移除之後，即同時露出第一閘極結構110以及第二閘極結構120中的閘極層116及126。在其他實施例中，依據製程之需要及製程方式之不同，第一閘極結構與第二閘極結構之高度及內部結構之相對位置有可能不同，本發明不以本實施例所繪示之第一閘極結構110及第二閘極結構120為限。

此外，在暴露出第一閘極結構110以及第二閘極結構120中的閘極層116及126之後，本發明可接續其他半導體製程，例如進行金屬閘極等製程。

綜上所述，本發明提供一種半導體製程，其係以一化學機械研磨製程，其對於蓋層及層間介電層具有近似之研磨選擇比，或者一蝕刻製程，其先移除具有較低的垂直高度的閘極結構上所殘留之層間介電層，以俾使第一閘極結構與第二閘極結構平整地暴露出(更詳細而言，可平整地暴露出第一閘極結構與第二閘極結構中之閘極層)，而不會有習知之閘極結構過蝕刻或過度研磨之現象。因此，本發明之半導體製程可改善閘極結構的電性品質。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．基底

20、20a、20b．．．金屬矽化物阻擋層

60．．．金屬層

110．．．第一閘極結構

112、122．．．緩衝層

114、124．．．閘極介電層

116、126．．．閘極層

118、128．．．蓋層

119、129．．．間隙壁

120．．．第二閘極結構

130a、130b．．．源/汲極區

140a、140b．．．閘極通道

150．．．金屬矽化物

160．．．接觸洞蝕刻停止層

170．．．層間介電層

A、B．．．區域

C1．．．第一化學機械研磨製程

C2、C3．．．第二化學機械研磨製程

E．．．蝕刻製程

P．．．光阻層

S1、S2．．．頂面

t1、t2、t3．．．厚度

第1-8圖繪示本發明一實施例之半導體製程之剖面示意圖。

第9-10圖繪示本發明一實施例之半導體製程之剖面示意圖。

10．．．基底

110．．．第一閘極結構

112、122．．．緩衝層

114、124．．．閘極介電層

116、126．．．閘極層

119．．．間隙壁

120．．．第二閘極結構

130a、130b．．．源/汲極區

140a、140b．．．閘極通道

150．．．金屬矽化物

160．．．接觸洞蝕刻停止層

170．．．層間介電層

A、B．．．區域

C2．．．第二化學機械研磨製程

S2．．．頂面

Claims (20)

1. 一種半導體製程，包含有：形成一第一閘極結構以及一第二閘極結構於一基底上，其中該第一閘極結構的頂部包含一蓋層，使得該第一閘極結構的垂直高度高於該第二閘極結構的垂直高度；形成一層間介電層於該基底上並覆蓋該第一閘極結構以及該第二閘極結構；進行一第一化學機械研磨製程，研磨該層間介電層，至暴露出該蓋層的頂面；以及進行一第二化學機械研磨製程，至少研磨部分該第一閘極結構以及該層間介電層，而暴露出該第二閘極結構的頂面。
2. 如申請專利範圍第1項所述之半導體製程，其中該蓋層與該層間介電層包含不同材質。
3. 如申請專利範圍第2項所述之半導體製程，其中該蓋層包含一氮化層，該層間介電層包含一氧化層。
4. 如申請專利範圍第3項所述之半導體製程，其中該第二化學機械研磨製程的研磨漿體包含一氧抑制劑。
5. 如申請專利範圍第1項所述之半導體製程，其中該第二化學機械研磨製程研磨該蓋層以及該層間介電層的研磨選擇比介於1.2與0.8之間。
6. 如申請專利範圍第5項所述之半導體製程，其中該第二化學機械研磨製程包含一等研磨選擇比的化學機械研磨製程，其對於該蓋層以及該層間介電層的研磨速率實質上相等。
7. 如申請專利範圍第1項所述之半導體製程，其中該第二化學機械研磨製程暴露出該第二閘極結構的頂面的同時，完全移除該蓋層。
8. 如申請專利範圍第1項所述之半導體製程，其中該第二化學機械研磨製程暴露出該第一閘極結構以及該第二閘極結構中的一閘極層。
9. 如申請專利範圍第1項所述之半導體製程，更包含形成一接觸洞蝕刻停止層覆蓋該第一閘極結構、該第二閘極結構以及該基底。
10. 如申請專利範圍第8項所述之半導體製程，其中該第二化學機械研磨製程，移除該蓋層及部分該接觸洞蝕刻停止層。
11. 一種半導體製程，包含有：形成一第一閘極結構以及一第二閘極結構於一基底上，其中該第一閘極結構的頂部包含一蓋層，使得該第一閘極結構的垂直高度高於該第二閘極結構的垂直高度；形成一層間介電層於該基底上並覆蓋該第一閘極結構以及該第二閘極結構；進行一第一化學機械研磨製程，研磨該層間介電層，至暴露出該蓋層的頂面；進行一蝕刻製程，以移除位於該第二閘極結構上之該層間介電層；以及進行一第二化學機械研磨製程，至少研磨部分該第一閘極結構及該層間介電層，以移除該蓋層。
12. 如申請專利範圍第11項所述之半導體製程，其中該蓋層與該層間介電層包含不同材質。
13. 如申請專利範圍第12項所述之半導體製程，其中該蓋層包含一氮化層，該層間介電層包含一氧化層。
14. 如申請專利範圍第13項所述之半導體製程，其中該蝕刻製程包含一氧蝕刻製程。
15. 如申請專利範圍第11項所述之半導體製程，其中該蝕刻製程的蝕刻液只蝕刻該層間介電層。
16. 如申請專利範圍第11項所述之半導體製程，其中該蝕刻製程包含一乾蝕刻製程或一濕蝕刻製程。
17. 如申請專利範圍第16項所述之半導體製程，其中該濕蝕刻製程包含一含氫氟酸之蝕刻液之蝕刻製程。
18. 如申請專利範圍第11項所述之半導體製程，其中該第二化學機械研磨製程對於該蓋層的研磨率高於對於該層間介電層的蝕刻率。
19. 如申請專利範圍第11項所述之半導體製程，更包含形成一接觸洞蝕刻停止層覆蓋該第一閘極結構、該第二閘極結構以及該基底，且該第二化學機械研磨製程，移除該蓋層及部分該接觸洞蝕刻停止層。
20. 如申請專利範圍第11項所述之半導體製程，其中該第二化學機械研磨製程，暴露出該第一閘極結構與該第二閘極結構中之一閘極層。