TWI517120B - 源極驅動電路及電阻重整方法 - Google Patents
源極驅動電路及電阻重整方法 Download PDFInfo
- Publication number
- TWI517120B TWI517120B TW103114881A TW103114881A TWI517120B TW I517120 B TWI517120 B TW I517120B TW 103114881 A TW103114881 A TW 103114881A TW 103114881 A TW103114881 A TW 103114881A TW I517120 B TWI517120 B TW I517120B
- Authority
- TW
- Taiwan
- Prior art keywords
- resistance
- value
- segment
- segments
- remainder
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Control Of El Displays (AREA)
Description
本發明係關於一種源極驅動電路及電阻重整方法;具體而言,本發明係關於一種能夠降低成本並減少校正失誤之源極驅動電路及電阻重整方法。
在習知顯示器的源極驅動電路的架構中,會使用長串電阻控制伽瑪電壓位準。在實際情況中,廠商提供的源極驅動電路中之灰階電壓所分配的電阻值可能會有許多組合。換言之,當該源極驅動電路驅動顯示裝置時,可能會產生錯誤的伽瑪電阻值,導致不良的影像顯示效果。
部分廠商嘗試使用複數個開關、第一級選擇器、第二級選擇器及分壓電路改善灰階電壓的影像顯示效果。然而,上述該些開關元件卻產生額外成本,且容易耗電。除此之外,另有其他顯示裝置為了調整顯示資料的伽瑪曲線,使用大量的暫存器空間,仍無法降低成本。
此外,廠商嘗試從源極驅動電路的電阻值設定著手改善,直接調整電路中的伽瑪阻值以產生較佳的阻值分配。然而,在調整阻值設定的過程中,難以設計出一套合適的演算方法,仍無法有效改善上述問題。
有鑑於上述先前技術的問題,本發明提出一種能夠降低成本並有效改善伽瑪曲線的源極驅動電路及電阻重整方法。
於另一方面,本發明提供一種改良演算法之電阻
重整方法,以重設阻值。
於一方面,本發明提供一種使用計算模組之源極
驅動電路,以達到妥善分配阻值之功效。
本發明之一方面在於提供一種用於源極驅動電
路之電阻重整方法,其中源極驅動電路包含複數個串接之電阻段,且該些電阻段分別具有阻值並對應數量段數值Y,該電阻重整方法包含以下步驟:(A)疊加該些阻值以產生總阻值;(B)決定基數N,其中基數N為自然數;(C)以總阻值除以基數N以產生計算段數值X;(D)分別以阻值除以基數N以產生複數個餘數R,累加該些餘數R以產生累積餘數P;(E)根據計算段數值X與數量段數值Y之相對大小以及餘數R與基數N之關係,設定數量段數值Y及該些阻值。
本發明之另一方面在於提供一種源極驅動電
路,包含複數個電阻段以及計算模組。該些電阻段相互串接並對應數量段數值Y,其中該些電阻段之各電阻段具有一阻值。計算模組具有一基數N並疊加該些阻值以產生總阻值,其中計算模組將總阻值除以基數N以產生計算段數值X,基數N為自然數;計算模組將阻值除以基數N以產生複數個餘數R並累加該些餘數R以產生累積餘數P;計算模組根據計算段數值X與數量段數值Y之相對大小以及餘數R與基數N之關係,調整數量段數值Y及該些阻值。
相較於先前技術,根據本發明之源極驅動電路及
電阻重整方法係使用計算模組執行演算法調整該些電阻之阻值,進而提高伽瑪電壓的準確度,且有效降低成本。在實際情況中,該電阻重整方法係根據各阻值之餘數以調整各灰階接點之間的阻值,能夠減少額外成本並有效提供正確的伽瑪曲線。
關於本發明之優點與精神可以藉由以下的發明
詳述及所附圖式得到進一步的瞭解。
[本發明]
1‧‧‧源極驅動電路
10A‧‧‧電阻段
10B、10B1‧‧‧電阻段
10C、10C1、10C2‧‧‧電阻段
10D、10D1‧‧‧電阻段
10E、10E1、10E2‧‧‧電阻段
20‧‧‧計算模組
L252、L253、L254、L255‧‧‧灰階接點
P‧‧‧累積餘數
R‧‧‧餘數
圖1係為本發明之電阻重整方法之流程圖。
圖2係為本發明之源極驅動電路之實施例示意圖。
圖3係為本發明之電阻重整方法之另一流程圖。
圖4係為重整電阻段之實施例示意圖。
圖5係為重整後之該些電阻段之實施例示意圖。
根據本發明之一具體實施例,提供一種用於源極驅動電路之電阻重整方法,用於調整伽瑪電壓所需之電阻值;具體而論,本發明之電阻重整方法係為一種透過演算法重新計算伽瑪電壓所對應之電阻設定值,能夠有效提供正確的伽瑪曲線。
請參照圖1及圖2,圖1係為本發明之電阻重整方法之流程圖,圖2係為本發明之源極驅動電路之實施例示意圖。
如圖2所示,源極驅動電路包含複數個串接之電阻段10A、10B、10C、10D及10E及計算模組20,且該些電阻段分別具有阻值並對應數量段數值Y。需說明的是,該數量段數值Y係為在初始狀態時的電阻段的數量設定值。在此實施例中,數量段數值Y係為5,起初共有5個電阻段。
此外,該些電阻段之間具有複數個灰階接點,其中灰階接點L255設置於電阻段10A與10B之間,灰階接點L254設置於電阻段10B與10C之間,灰階接點L253設置於電阻段10C與10D之間,灰階接點L252設置於電阻段10D與10E之間,
在此實施例中,該些電阻段相互串接,其中各電
阻段具有阻值。電阻段10A之阻值為4歐姆,電阻段10B之阻值為5歐姆,電阻段10C之阻值為6歐姆,電阻段10D之阻值為6歐姆,電阻段10E之阻值為7歐姆,但不以此為限。
需說明的是,該些電阻段之阻值係以數位形式儲存於源極驅動電路,且本方法係透過計算模組之演算法重新調整上述阻值,進而改善伽瑪曲線。進一步而論,本方法係改變各灰階接點之間的阻值,以達到調整顯示效果之功效。
如圖1所示,電阻重整方法執行:步驟101,疊
加該些阻值以產生總阻值。如圖2所示,計算模組20疊加該些阻值以產生總阻值,其中該些電阻段10A~10E之該些阻值疊加之總阻值為28。
此外,電阻重整方法更執行:步驟201,決定基
數N,其中N為自然數。在此實施例中,計算模組20具有基數N,其中基數N係為4,但不此為限。在其他實施例中,基數N可以為3或其他數值,係依實際需求而定。
如圖1所示,本方法更執行:步驟301,以總阻
值除以基數N以產生計算段數值X。如圖2所示,計算模組20將總阻值(28)除以基數N(4)以產生計算段數值X,其中計算段數值X則為7。需說明的是,電阻重整方法之目的在於將原本設定為Y段之該些電阻段重整至設定為X段的該些電阻段,且調整後之各電阻段的阻值最終會與基數N相同。
在此實施例中,電阻重整方法進一步執行:步驟
401,分別以阻值除以基數N以產生複數個餘數R,累加該些餘數R以產生累積餘數P。舉例而論,如圖2所示,計算模組20將各電阻段之阻值除以基數N以產生複數個餘數R並累加該些餘數R以產生累積餘數P。電阻段10A之阻值為4歐姆,則餘數R為0;電阻段10B之阻值為5歐姆,則餘數R為1;電阻段10C之阻值為6歐姆,則餘數R為2;電阻段10D之阻值為6歐姆,則餘數R為2;電阻段10E之阻值為7歐姆,
則餘數R為3。值得注意的是,電阻段10A~10E之累積餘數P分別為0、1、3、5及8。
此外,電阻重整方法進一步執行:步驟501,根
據計算段數值X與數量段數值Y之相對大小以及餘數R與基數N之關係,設定數量段數值Y及該些阻值。在實際情況中,數量段數值Y可能與計算段數值X相同或不同,而本方法最終將會使計算段數值X與數量段數值Y相同,並使各電阻段之阻值與基數N相同。如圖2所示,在此實施例中,計算模組20根據計算段數值X與數量段數值Y之相對大小以及餘數R與基數N之關係,設定數量段數值Y及該些阻值。
請參照圖3,圖3係為本發明之電阻重整方法之
另一流程圖。如圖3所示,電阻重整方法執行:步驟501A,確認計算段數值X與數量段數值Y是否相同。舉例而論,在圖2之實施例中,計算模組20確認計算段數值X為7,且數量段數值Y值為5,X與Y不同。
此外,如圖3所示,當X與Y不同時,本方法
進一步執行:步驟502,當電阻段之阻值大於基數N,且其餘數R等於(N-1)時,分割電阻段為複數個電阻段以改變數量段數值Y,且電阻段之阻值等於基數N。舉例而論,如圖2所示,計算模組20確認計算段數值X為7並確認數量段數值Y為5,X與Y相異。此外,電阻段10B、10C、10D及10E之阻值分別為5歐姆、6歐姆、6歐姆及7歐姆,皆大於基數N(為4)。
需說明的是,在此步驟中,當阻值大於基數N
時,本方法係優先處理餘數等於(N-1)之電阻段。如圖2所示,計算模組20將優先處理電阻段10E。請參照圖4,圖4係為重整電阻段之實施例示意圖。如圖4所示,電阻段10E1及10E2為圖2中原本的電阻段10E;在此實施例中,計算模組20將電阻段10E分隔為2個電阻段10E1及10E2。值得注意的是,電阻段10E1及10E2之阻值皆為4歐姆,與基數N相同。
此外,如圖3所示,電阻重整方法執行完步驟
502後執行:步驟503,確認各電阻段之阻值與基數N是否相同。請參照圖4,計算模組20確認電阻段10B、10C及10D之阻值皆與基數N不同,則本方法執行步驟504。其中,步驟504包含,當計算段數值X與數量段數值Y相異,且累積餘數P等於(N-1)時,分割電阻段為二電阻段以改變數量段數值Y,且電阻段之阻值等於基數N。舉例而論,如圖4之實施例所示,其中電阻段10A之餘數R為0,且累積餘數為0,故計算模阻20維持電阻段10A之阻值為4歐姆。此外,電阻段10B之餘數R為1,累積餘數P為1且並未等於N-1(即為3),故設定電阻段10B之阻值由5調整至4。接著,計算模組20處理電阻段10C,其餘數R為2,累積餘數P為N-1(即為3)。
此外,計算模組20分割電阻段10C為2個電阻段10C1及10C2,且各電阻段之阻值皆為4歐姆,與基數N相同。
需說明的是,當電阻段10C由1個電阻段調整為
2個電阻段時,此為「進位」。一旦執行「進位」,累積餘數P則會歸零。
此外,本方法繼續針對電阻段10D執行步驟
504。電阻段10D之餘數R為2,累積餘數P為2。由於,電阻段10D之累積餘數並未等於N-1(即為3),故計算模組20調整電阻段10D之阻值為4。
執行完步驟504後,本方法執行步驟505,確認
計算段數值X與數量段數值Y是否相同,並確認各電阻段之餘數R是否為0。請參照圖5,圖5係為重整後之該些電阻段之實施例示意圖。如圖5所示,計算模組20確認各電阻段10A、10B1、10C1、10C2、10D1、10E1及10E2之阻值皆為4歐姆,且各電阻段之餘數R皆為0。此外,在其他實施例中,一旦計算模組20確認計算段落值X與數量段數值Y相同,則計算模組20會調整各電阻段之阻值與基數相同;亦即,將各電阻段之餘數歸零。
如圖5所示,相對於圖2之該些電阻段,圖5中
之該些電阻段皆具有相同的阻值,且餘數皆為0。在實際應用中,這能夠有效改良伽瑪曲線。進一步而論,本電阻重整方法能夠藉由演算法處理餘數問題,重新調整各電阻段之阻值,使得各灰階接點之間具有合適的伽瑪阻值設定,進而相符於不同的顯示器裝置。
相較於先前技術,根據本發明之源極驅動電路及
電阻重整方法係使用計算模組執行演算法調整該些電阻之阻值,進而提高伽瑪電壓的準確度,且有效降低成本。在實際情況中,該電阻重整方法係根據各阻值之餘數以調整各灰階接點之間的阻值,能夠減少額外成本並有效提供正確的伽瑪曲線。
藉由以上較佳具體實施例之詳述,係希望能更加
清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
101~501‧‧‧步驟
Claims (10)
- 一種用於源極驅動電路之電阻重整方法,其中該源極驅動電路包含複數個串接之電阻段,且該些電阻段分別具有一阻值並對應一數量段數值Y,該電阻重整方法包含以下步驟:(A)疊加該些阻值以產生一總阻值;(B)決定一基數N,其中該基數N為自然數;(C)以該總阻值除以該基數N以產生一計算段數值X;(D)分別以該阻值除以該基數N以產生複數個餘數R,累加該些餘數R以產生一累積餘數P;以及(E)根據該計算段數值X與該數量段數值Y之相對大小以及該餘數R與該基數N之關係,設定該數量段數值Y及該些阻值。
- 如請求項1所述之電阻重整方法,步驟(E)包含:(F1)確認該計算段數值X與該數量段數值Y是否相同;以及(F2)當該計算段數值X與該數量段數值Y相異,該電阻段之該阻值大於N,且其該餘數R等於(N-1)時,分割該電阻段為複數個電阻段以改變該數量段數值Y,且該些電阻段之一電阻段之該阻值等於該基數N。
- 如請求項1所述之電阻重整方法,步驟(E)包含:(G1)確認該計算段數值X與該數量段數值Y是否相同;以及 (G2)當該計算段數值X與該數量段數值Y相異,且該累積餘數P等於(N-1)時,分割該電阻段為二該電阻段以改變該數量段數值Y,且各該電阻段之該阻值等於該基數N;
- 如請求項1所述之電阻重整方法,步驟(E)包含:(H1)確認該計算段數值X與該數量段數值Y是否相同;以及(H2)當該計算段數值X與該數量段數值Y相同,調整各該電阻段之該阻值與該基數N相同。
- 如請求項1所述之電阻重整方法,步驟(E)包含:(I1)確認該計算段數值X與該數量段數值Y是否相同;以及(I2)當該計算段數值X與該數量段數值Y相同,將各該電阻段之該餘數歸零。
- 一種源極驅動電路,包含:複數個電阻段,相互串接並對應一數量段數值Y,其中該些電阻段之各該電阻段具有一阻值;以及一計算模組,具有一基數N並疊加該些阻值以產生一總阻值,其中該計算模組將該總阻值除以該基數N以產生一計算段數值X,該基數N為自然數;該計算模組將該阻值除以該基數N以產生複數個餘數R並累加該些餘數R以產生一累積餘數P;該計算模組根據該計算段數值X與該數量段數值Y之相對大小以及該餘數R與該基數N之關係,設定該數量段數值Y及該些阻值。
- 如請求項6所述之源極驅動電路,其中當該計算段數值X與該數量段數值Y相異,且該阻值大於基數N時,該計算模組分割該電阻段為複數個電阻段以改變該數量段數值Y,且該些電阻段之一電阻段之該阻值等於該基數N。
- 如請求項6所述之源極驅動電路,其中當該計算段數值X與該數量段數值Y相異,且該累積餘數等於(N-1)時,該計算模組分割該電阻段為二該電阻段以改變該數量段數值Y,且各該電阻段之該阻值等於該基數N。
- 如請求項6所述之源極驅動電路,其中當該計算段數值X與該數量段數值Y相同,該計算模組調整各該電阻段之該阻值與該基數N相同。
- 如請求項6所述之源極驅動電路,其中當該計算段數值X與該數量段數值Y相同,該計算模組調整各該電阻段之該餘數歸零。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103114881A TWI517120B (zh) | 2014-04-24 | 2014-04-24 | 源極驅動電路及電阻重整方法 |
CN201410333287.XA CN105023535B (zh) | 2014-04-24 | 2014-07-14 | 源极驱动电路及电阻重整方法 |
US14/689,581 US9281819B2 (en) | 2014-04-24 | 2015-04-17 | Source driving circuit and resistor renormalization method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103114881A TWI517120B (zh) | 2014-04-24 | 2014-04-24 | 源極驅動電路及電阻重整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201541437A TW201541437A (zh) | 2015-11-01 |
TWI517120B true TWI517120B (zh) | 2016-01-11 |
Family
ID=54335735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103114881A TWI517120B (zh) | 2014-04-24 | 2014-04-24 | 源極驅動電路及電阻重整方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9281819B2 (zh) |
CN (1) | CN105023535B (zh) |
TW (1) | TWI517120B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI286725B (en) * | 2005-04-19 | 2007-09-11 | Univ Nat Chunghsing | Dynamic gamma correction circuit and the display device having said circuit |
TWI299843B (en) * | 2005-10-14 | 2008-08-11 | Novatek Microelectronics Corp | Display device and gray-scale voltage generating device thereof |
KR100671659B1 (ko) * | 2005-12-21 | 2007-01-19 | 삼성에스디아이 주식회사 | 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법 |
CN101373583B (zh) * | 2007-08-21 | 2010-08-25 | 联咏科技股份有限公司 | 伽玛参考电压产生装置及其方法与灰度电压产生装置 |
US8569861B2 (en) * | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
KR101272367B1 (ko) * | 2011-11-25 | 2013-06-07 | 박재열 | 전달 함수를 이용한 영상표시장치의 보정 시스템 및 그의 보정 방법 |
US8710872B2 (en) * | 2012-05-18 | 2014-04-29 | Infineon Technologies Austria Ag | Driver circuit for driving semiconductor switches |
-
2014
- 2014-04-24 TW TW103114881A patent/TWI517120B/zh active
- 2014-07-14 CN CN201410333287.XA patent/CN105023535B/zh active Active
-
2015
- 2015-04-17 US US14/689,581 patent/US9281819B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201541437A (zh) | 2015-11-01 |
CN105023535B (zh) | 2019-01-08 |
US9281819B2 (en) | 2016-03-08 |
CN105023535A (zh) | 2015-11-04 |
US20150311896A1 (en) | 2015-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008172B2 (en) | Devices and methods for reducing or eliminating mura artifact using DAC based techniques | |
CN104217762B (zh) | 数据储存装置及其错误校正方法以及数据读取方法 | |
US8321765B2 (en) | Method of reading data in non-volatile memory device | |
CN105869669B (zh) | 电阻式随机存取记忆体与其控制方法 | |
TW201440060A (zh) | 用於讀取電壓適配性之補償迴路 | |
KR101696609B1 (ko) | 디스플레이 패널 보정방법 및 보정모듈 | |
US10741212B2 (en) | Error correction code (ECC) encoders, ECC encoding methods capable of encoding for one clock cycle, and memory controllers including the ECC encoders | |
KR102511229B1 (ko) | 표시 패널 및 표시 패널의 구동 모듈 | |
US9318061B2 (en) | Method and device for mapping input grayscales into output luminance | |
US20160335964A1 (en) | Gamma curve correction circuit and gamma curve correction method | |
KR20180059151A (ko) | 에러 정정 회로 및 이를 포함하는 메모리 컨트롤러 | |
TWI419172B (zh) | Reference current generator for resistive memory and its | |
TWI517120B (zh) | 源極驅動電路及電阻重整方法 | |
US10854152B2 (en) | Display driver, display controller, electro-optical device, and electronic apparatus for reducing memory size of a memory thereof | |
US9852018B2 (en) | Method of detecting an error of a multi-time programmable operation, and organic light emitting display device employing the same | |
JP2024511565A (ja) | 非線形性成分関数を利用したマスフローコントローラ | |
JP2009288526A (ja) | Da変換回路、液晶駆動回路、液晶表示装置、およびda変換回路の設計方法 | |
US9373291B2 (en) | Method and device for mapping input grayscales into output luminance | |
JP2008085711A (ja) | D/aコンバータ | |
WO2011107976A1 (en) | A voltage regulator and a method for operating a voltage regulator | |
US10134324B2 (en) | Device and method for correcting gamma set data | |
CN101055516A (zh) | 一种实现二进制多项式运算的硬件配置方法及硬件*** | |
TW201005718A (en) | Source driving apparatus and driving method thereof | |
KR20080111291A (ko) | 감마저항 설정방법 | |
KR102445108B1 (ko) | 표시 장치 및 이를 포함하는 전자 기기 |