TWI514493B - 測試半導體晶圓之方法及裝置 - Google Patents
測試半導體晶圓之方法及裝置 Download PDFInfo
- Publication number
- TWI514493B TWI514493B TW098140501A TW98140501A TWI514493B TW I514493 B TWI514493 B TW I514493B TW 098140501 A TW098140501 A TW 098140501A TW 98140501 A TW98140501 A TW 98140501A TW I514493 B TWI514493 B TW I514493B
- Authority
- TW
- Taiwan
- Prior art keywords
- probe
- semiconductor wafer
- wafer
- testing
- wiring structure
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本發明係關於一種測試半導體晶圓之方法及裝置,特別是關於一種具有一薄化中央部及一環形凸框之半導體晶圓。
通常,需要增加半導體元件之微型化(miniaturization)。藉由增加半導體基板內之積體電路的集成密度可達成增加微型化。如此將可減少該半導體基板佔用之面積。藉由減少該半導體基板之厚度則可達成額外之微型化。在該積體電路形成於該半導體基板之對立前側之後,可通過由該半導體基板之後側移除材料來減少該厚度。
美國公告第7,278,903號及公開第2008/0090505 A1號專利揭示一種製造具有薄化中央部及環形凸框之半導體晶圓的方法。一概呈圓形之薄化中央部係藉由研磨一標準晶圓之後側之中央部而形成於該晶圓之一後表面之一區域內。一環框同時形成在該薄化中央部周圍,該環框凸出於該晶圓之圓周框區內之該晶圓之後側,該晶圓未受到研磨程序處理。該晶圓之後側可視為具有一圓形凹槽。該環框亦可代表一強化肋區,其較該晶圓之內側區更厚。該環形凸框用以做為一強化部,以改進該晶圓整體上之剛性。
然而,也需要能造成裝置進一步微型化及/或裝置密度增加的其他改良。
本發明之主要目的在於提供一種測試半導體晶圓之方法及裝置,特別是一種測試具有環形凸框之半導體晶圓之方法及裝置。
本發明提供一種測試半導體晶圓之方法。該方法包含:提供一半導體晶圓,其包含:一環形凸框(rim);一第一重佈線(redistribution)結構,位於該半導體晶圓之前側;一第二重佈線結構,位於該環形凸框內之該半導體晶圓之後側;以及數個導通孔(vias),由該前側延伸至該後側。一第一探針(probe)接觸該前側上之第一重佈線結構,以及一第二探針接觸該後側上之第二重佈線結構。該第一探針接觸該第一重佈線結構,且該第二探針同時接觸該第二重佈線結構。
本方法使該晶圓可同時由兩側進行測試。如此使該導通孔之電性可藉由放置一探針於該導通孔之二對立端來進行測試。由於該導通孔之側壁上之一導電覆層,故該導通孔係可導電。該導通孔可額外或另外填充導電材料,以形成一導電導通孔。該導通孔亦可電性連接位於該半導體晶圓之前側或後側上之一個或以上之接墊。如此,該第一探針及第二探針可接觸該些接墊,以測試該導通孔之電功能性。
一導通孔亦稱為一穿矽導通孔(through silicon via,TSV)。
後側、背側及被動側等用語係在整個說明書中可互換的加以使用,以代表該晶圓或晶片之同側。
前側及主動側係在整個說明書中可互換的加以使用,以代表該晶圓或晶片之同側。該前側對立於該後側。
第一探針及第二探針用以描述一探針具有一針頭或數個針頭,其係被移動至接觸一物件(例如一接墊),該物件電性連接至待測物件(例如一導通孔、積體電路結構或測試結構)。
該方法用以測試具有一環形凸框之一晶圓,該環形凸框做為一強化結構。該環形凸框可凸出於該晶圓之後側。該晶圓之環形凸框定義形成一凹陷部,該凹陷部具有小於100微米(um)或小於60微米之厚度。在一特殊實施例中,該厚度甚至可達約15微米。該凹陷部可呈圓形,及同心於該晶圓之最外側表面。
該環形凸框具有一寬度,及在一實施例中,可包含數個狹槽或槽口,其通常徑向延伸橫跨該凸框之整個寬度。該些狹槽亦可描述為槽口或穿孔,並用以在該晶圓承受離心力時允許出現在該凹陷部內之液體能移出該凹陷部。該些狹槽使得在用以形成該凹槽及環形凸框之該後側的濕研磨期間所使用之液體能由該後側排出,因而能改善該濕研磨製程所達到之研磨速度及加工品質。
在一實施例中,該方法另包含將該環形凸框定位於一第一定位件及一第二定位件之間。其可在測試該晶圓之前進行,以便在測試期間保持該晶圓之位置不改變。
在一實施例中,該環形凸框係加以定位,使得該第一重佈線結構可於該第一定位件之內被存取(accessible),且該第二重佈線結構可於該第二定位件之內被存取。如此可藉由同時將一探針接觸在該晶圓之二對立側,而使該晶圓能同時由兩側進行測試。本方法可用以測試延伸於該晶圓之對立側之間的該些導通孔之電功能性。
本方法亦可另包含激活一訊號源,以經由該第一探針來施加電能或電磁能至該第一重佈線結構及/或由該第一重佈線結構接收電能或電磁能。該電磁能可攜帶光。
若該訊號源係激活用以施加及接收經由該第一探針及經由該第一重佈線結構之電能或電磁能,本實施例可用以測試僅可經由該第一重佈線結構才能接觸之結構。本實施例亦可用以經由該第一探針來對該第一重佈線結構施加及接收電能或電磁能,其則可由接觸該第二重佈線結構之第二探針來接收,且反之亦然。
該方法亦可另包含激活一訊號源,以經由該第二探針來施加電能或電磁能至該第二重佈線結構及/或由該第二重佈線結構接收電能或電磁能。
如上所述,該方法可用以測試延伸於該晶圓之前、後側之間且大致延伸垂直於該晶圓之前、後側的導電導
通孔。該方法可另包含激活一訊號源,以經由該第一探針來施加電能或電磁能至該前側上之第一重佈線結構;以及經由該第二探針接觸該第二重佈線結構來判斷是否該電能或電磁能傳送至該後側上之第二重佈線結構。
若該訊號由該第一探針傳送至該第二探針,則該導通孔可標示為有功能性或有缺陷。該訊號亦可更詳細的加以分析,以判斷是否該接收之訊號具有一所需形式或數值,以標示該導通孔為有功能性或有缺陷。
上述實施例亦可反向進行,因而該訊號源係加以激活用以經過該導通孔來施加電能或電磁能至該第二重佈線結構,以及經由該第一探針接觸該第一重佈線結構來判斷是否該電能或電磁能傳送至該第一重佈線結構。
在另一實施例中,將該第一探針應用至該第一重佈線結構之一接墊,其相關聯於延伸形成在該晶圓之前側及後側間之一導電導通孔。將該第二探針應用至該第二重佈線結構之一接墊,其相關聯於同一該導電導通孔。接著,將一電性訊號施加至一個或以上之該些接墊,以判斷該些接墊之間之電性路徑之特性。依據量測到之特性及用以判斷有功能性或無功能性的預定閾值(threshold)特性,該導通孔可標示為有功能性或有缺陷。
由於該晶圓之後側及該第二重佈線結構位於比該凸框之最頂面之高度較低的高度上,因而該第二探針之至少一部分定位於該晶圓之環形凸框內,同時接觸該第二重佈線結構。
在另一實施例中,該晶圓內之二個或以上之晶片(dies)係在一測試回合內進行測試。該晶圓內之所有該晶片可在一回合內進行測試,以獲得一晶圓圖(map)用來辨識良品晶片(其係指符合預定所需特性之晶片)及不良品晶片(其係指不符合預定所需特性之晶片)。
該半導體晶圓可相對該第一探針及相對該第二探針移動了該半導體晶圓上之一晶片的寬度,以便在一步驟內由該晶片移至該整個半導體晶圓上所有鄰接晶片的每一個,並重複此方式。該晶圓之移動亦僅發生於將該第一探針接觸至該前側上之第一重佈線結構之期間以及將該第二探針接觸至該後側上之第二重佈線結構之期間,同時該第一探針接觸該前側上之第一重佈線結構。在本實施例中,該第一及第二探針座可在x-y方向上保持固定,及該晶圓則在x-y方向上移動。該些針頭及可能有的探針單元係在z方向上移動,因而接觸該晶圓以進行一次測試,及接著移離該晶圓之表面,以便使該晶圓能移動至相鄰晶片位置。
或者,該晶圓可保持固定,而該第一及第二探針可相對該晶圓移動。在此實施例中,該第一及第二探針相對該半導體晶圓移動了該半導體晶圓上之一晶片的寬度,以便在一步驟內由該晶片移至該整個半導體晶圓上所有鄰接晶片的每一個,並且僅在將該第一探針接觸至該前側上之第一重佈線結構之期間以及將該第二探針接觸至該後側上之第二重佈線結構之期間才重複此方式,同時該第一探針接觸該前側上之第一重佈線結構。
該晶圓之一部分包含了該前側上之第一重佈線結構及該後側上之第二重佈線結構,且該部分可藉由杯狀物加以夾持,因而使該部分基本上保持牢固。如此使得該探針針尖端較容易與該些接合或接觸墊形較佳之對位。該些杯狀物適當配置,因而其不會在該晶圓之表面留下刮痕標記。
本發明亦提供一種測試半導體晶圓之裝置。該裝置包含:一第一探針,定位鄰接於該晶圓之一第一主要表面;以及一第二探針,定位鄰接於該晶圓之一第二主要表面,該第一主要表面對立於該第二主要表面。該第一探針及第二探針可相對該晶圓在x、y及z方向上移動,或是該晶圓可相對該第一探針及第二探針在x、y及z方向上移動。該裝置亦包含:一第一定位件及一第二定位件,該第一及第二定位件係可相互共同操作,以定位該半導體晶圓。另設有至少一電性訊號源用以施加一電性訊號至該半導體晶圓之第一主要表面及/或第二主要表面,及設有至少一電性訊號量測裝置。
該裝置可用以由兩側電性測試該晶圓,以及可同時由兩側電性測試該晶圓。
在一實施例中,該第一探針包含數個第一探針針頭,以送出及/或接收電性測試訊號,及該第二探針包含數個第二探針針頭,以送出及/或接收電性測試訊號。各探針及針頭可配置用以測試一半導體晶圓之單一晶片。
如此使僅在該第一側上之結構、僅在該第二側上之結構以及延伸於該第一及第二側之間的結構皆能藉由經過一種或二種探針的不同針頭組合來施加訊號至該晶圓以進行測試,同時該探針也能保持接觸該晶圓。如此減少該探針必需被移動至接觸該晶圓之次數,以及可減少測試該晶圓之所需時間。
該第一及第二定位件可具有多種形式。在一實施例中,該第一定位件包含一第一環圈。該第一環圈之尺寸可對位於該半導體晶圓之環形凸框。
該第二定位件可包含一第二環圈,其具有一圓周凸框,該第二環圈之尺寸使得該半導體晶圓之環形凸框之一外表面可容置於該圓周凸框內。
此二實施例可同時使用於上述實施例之一的裝置中,以在測試期間支持該晶圓。
在另一實施例中,該第一環圈另包含一圓周凸框,該第一環圈之尺寸使得該半導體晶圓之環形凸框之一外表面可容置於該圓周凸框內。該第一定位環可與一第二定位環一起使用,該第二定位環包含一第二環圈,其具有一圓周凸框,該第二環圈之尺寸使得該半導體晶圓之環形凸框之一外表面可容置於該圓周凸框內。
在另一實施例中,該第二環圈包含一支撐凸框凸出於該環圈之一內區。該支撐凸框之外表面的尺寸使得其可被容置於該半導體晶圓之環形凸框之一內表面之內。
該裝置另包含一裝置用以藉由該第一定位件及第二定位件施加壓縮應力於該半導體晶圓上,該第一定位件及第二定位件位於該半導體晶圓之對立側上。該壓縮應力將該晶圓固定於該第一及第二定位件內。
該第一探針可包含一第一夾持框,同時該第二探針可包含一第二夾持框。在一測試位置,該第二夾持框定位成對立於或面對該第一夾持框。該第一夾持框環繞該些第一探針針頭,同時該第二夾持框環繞該些第二探針針頭。換言之,該第一及第二夾持框環繞該晶圓遭受電性測試之區域。該第一夾持框及第二夾持框可操作用以夾持該半導體晶圓之一部分,因而該部分係基本上保持牢固以進行測試。
本發明亦關於根據上述實施例之一的裝置用以電性測試一半導體晶圓之應用。該半導體晶圓包含:一環形凸框;一第一重佈線結構,位於該半導體晶圓之前側上;一第二重佈線結構,位於該環形凸框內之半導體晶圓之後側上;以及數個導通孔,由該前側延伸至該後側。
該半導體晶圓可包含數個晶片排列於一方形柵格陣列(grid array)內。一個或以上之該晶片可包含數個導通孔。例如,由於一通孔之側壁上之一導電覆層或由於該通孔填充導電材料,故該導通孔係可導電。
該環形凸框一體成形於該晶圓並且在該晶圓之後側定義形成一凹陷部。該凹陷部具有:一基部,其厚度小於100微米(um)或小於60微米;以及,數個側壁,係由該環形凸框所形成。在一特殊實施例中,該厚度可大約為15微米或大於約10微米。
該環形凸框可具有約700微米之厚度,其符合該晶圓在開始加工該後側之前的厚度。
該環形凸框亦具有一寬度,以及在另一實施例中,包含數個狹槽,其概呈放射狀的橫跨該環形凸框之整個寬度。該狹槽亦可描述為通道、溝槽或槽口。
該些狹槽係用以使一液體在該環形凸框的一內表面及該環形凸框的一外表面之間流動。該些狹槽可向上傾斜遠離該凸陷部並朝向該外表面傾斜。
為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂,下文將特舉本發明較佳實施例,並配合所附圖式,作詳細說明如下。
第1至32圖具有相似構件。該些相似構件具有相同名稱或相同構件圖號。該些相似構件之敘述在此納入做為參考,且因而適當的在不限制揭露之下減少文字之重複。
第1圖繪示一半導體晶片或晶粒100,其包含:一正面111,包含有主動結構115;以及一背面112,對立於該正面111。該半導體晶片100亦包含數個導通孔116,其係由該正面111延伸至該背面112而穿過該半導體晶片100之厚度。該導通孔116亦稱為穿矽導通孔(through silicon via,TSV)。該半導體晶片100具有小於100微米(um)之厚度。
第1圖亦繪示三種不同之接點A、B及C,其係需要進行測試。
A係指該半導體晶片100之正面111上之一點位,例如該半導體晶片100之正面111上之一第一重佈線結構113之一點位。
B係指該半導體晶片100之背面112上之一點位,例如該半導體晶片100之背面112上之一第二重佈線結構114之一點位。
C係指該半導體晶片100之主動結構115的一接點。
半導體晶片通常製做成該半導體晶圓之一部分,該半導體晶圓包含數個該半導體晶片,其係排列在一方形柵格陣列(grid array)或矩形柵格陣列內。在製造該半導體晶片位置內之裝置之後,該晶圓係單離化而產生數個分離之半導體晶片。該半導體晶片可在該晶圓之單離化(singulation)及該半導體晶片組裝成封裝體(packages)之前先加以電性測試。
該晶圓等級之測試可用以辨識及分類出有缺陷之裝置,因而這些所謂之不良品晶片完全會不被組裝,以避免成本浪費。因而,晶圓等級測試通常利用探針卡(probe cards)來進行,該探針卡藉由將針頭放置在該晶片之接墊上來分別測試該晶圓之各晶片。
藉由該晶圓等級測試,可以分類出具有缺陷之晶片。然而,在一高測試頻率下之一全功能性測試模擬該晶片之操作頻率並且通常僅在晶片組裝及封裝後才進行。此舉是因為由該針頭至該接墊之電性接觸可能是不可行的,或者在高頻及/或電壓下無法用以可靠的測試該晶片。僅有在封裝之後才可能在全操作條件下測試該晶片。
在組裝及封裝之前有需要儘可能由該晶片獲得更多資訊,以避免遭受“盲目之組裝成本”,亦即封裝之晶片可能在封裝後加以測試時才顯現是有缺陷的。在此情況下,整個封裝體通常要被丟棄。因此,藉由下文所述之方法及裝置將可較有效率的加以實施。
第2圖繪示本發明之晶圓之測試方法,該晶圓具有導通孔,其包含貫通接點(through contacts)。該測試係在該晶圓等級下進行。相較於不包含貫通接點之半導體晶片,因為該導通孔及該後側之加工且由於該貫通接點要進行測試,因此通常需要實施一額外測試步驟。
起始點係一晶圓12,其具有:一厚度,例如700微米;一主動積體電路(IC)結構115;以及數個盲導通孔(blind vias)116,其厚度例如為120微米。該晶圓12可在該晶圓等級之階段內使用探針120來進行電性測試。該結果為關於該IC結構115之功能性的資訊。當然,由於電性接點之測試僅可在單側藉由一晶圓探針120來進行,因此在此階段無法獲得關於該導通孔116之資訊。關於該IC良率之良率資訊係電子化儲存於一晶圓圖118內。
接著,該晶圓12係在該晶圓12之後側進行薄化,因而該導通孔116亦將顯現或曝露於該後側。該晶圓12另在該後側加工,以進行後側重佈線結構(redistribution,RDL)或以進行在該後側形成電性接點之凸塊(bumping)。由於此時間點並未獲得關於該後側重佈線結構/凸塊及該導通孔116的資訊,故該晶圓12必需在該側再次進行測試。
根據該晶片之電性特性,下述在A、B及/或C型接點之間的可能電性路徑可進行測試。
(1)、由A至B之路徑,未接觸該晶片C。該路徑可為由該後側至該前側之一單純被動連接。該連接僅可在由該晶圓之兩側來實施該測試時才能被量測到。此類測試可實施於不包含主動結構之中間層(interposers)上及其他被動裝置上。
(2)、由A至B之路徑,接觸到該晶片C。該路徑最接近真實生活裝置:用以在該晶片內處理之“由下方而來”的資料係傳送“至該上方”並且反方向傳送。
(3)、由A至A之路徑,接觸到該晶片C,該路徑僅可由該晶圓之單側來測試。可在加工該晶圓之後側之前實施該測試。亦可在後側加工之後測試該晶圓,以判斷是否該晶片(特別是該主動結構)有因後側加工而毀壞(degradation)。
(4)、由A至A之路徑,未接觸該晶片C,該路徑關於測試一測試結構。
(5)、由B至B之路徑,未接觸該晶片C,該路徑相似的關於測試一測試結構。
(6)、由B至B之路徑,接觸到該晶片C,該路徑可由該晶圓之後側來測試包含該主動結構之晶片。
藉由鄰接於該晶圓12之對立側的二探針120、121來由該晶圓12之二對立側進行測試,將可提供最高之彈性,以供測試具有導通孔之晶圓,其中所有六種組合皆可測試,特別是第(2)例。該晶圓之所有晶片可進行測試,以產生一良品晶片及不良品晶片之晶圓圖118。
藉由取得關於該導通孔及關於該後側加工之良率資訊,由此二製程產生之具缺陷晶片可被分類出及不會繼續進行組裝。盲目之建構成本將可減少。若這些晶片堆疊在該封裝體內,則組裝具缺陷晶片之問題及相關成本將變差,且包含任何良品晶片之整個堆疊體仍將被丟棄。
一晶片之堆疊體130係繪示於第3圖。例如,若該後側重佈線及導通孔之良率達97%且該裝置係由堆疊四個晶片組成,則該封裝體良率將僅為(假設未知重佈線及導通孔之良率)0.974
=88%,其意指此例中之該封裝體良率係比原本可能達到的良率少了9%。換言之,當一缺陷晶片131與三個良品晶片132、133及134共同堆疊在同一裝置內時,該缺陷晶片131將破壞該三個良品晶片132、133及134,或造成該三個良品晶片132、133及134無法適當運作。因此,在組裝前預知該後側及導通孔之良率將有利於增加該封裝體良率。如此,累積性良率之問題或損失將可減少或甚至可避免掉。
由兩側來測試TSV型晶圓之晶粒或晶片技術條件在技術上係難以實施於薄化晶片上,例如由於該晶圓在後側加工之後的厚度減少而使晶圓具有小於100微米之最終厚度。
若晶圓支撐系統或靜電夾盤(electrostatic chucks)用以在測試期間支撐該晶圓,則該晶圓之前側將暫時性黏接於一承載晶圓140上,及該晶圓接著在加工期間僅可使用該被動側112(繪示於第4圖之比較例)。只有在去除對該晶圓之黏性或夾持時,該晶圓12才可使用兩側。然而,在此階段,該晶圓12係薄化且易脆,因而如果想要不损害晶圆,則任何處理皆將非常困難。
在本發明中,提供一種方法及裝置用以使具有貫通接點之晶片的晶圓能由兩側進行晶圓等級之測試(如第4圖所示)。此舉提供測試上述所有六種電性路徑組合之彈性。
第5圖繪示用以兩側測試晶圓之一種裝置之元件的示意圖。該晶圓可具有一外支撐結構,其形式係為在該晶圓之背面之周圍處由該晶圓之背面凸出的一環圈。
該裝置包含:一第一探針120,鄰接於該晶圓12之後側112;以及一第二探針121,鄰接於該晶圓12之前側111。在本實施例中,該第一探針120及第二探針121可獨立於該晶圓之外且彼此在x、y及z方向上來加以驅動。
該裝置亦可包含一定位裝置,其包含一第一定位件160及一第二定位件161,以定位該晶圓12。壓縮應力施加於該些定位件160、161,以避免該晶圓移動。該第一及第二定位件160、161亦可視為一上夾具160及一下夾具161。
該晶圓12包含:一接點165,位於該正面111上;一接點166,位於該背面112上;以及貫通接點116,延伸於該正面111及背面112之間。該晶圓12亦包含:一個一體支撐結構170,形成在該外框處,其形式為在該背面112之周圍處由該背面112凸出的一環框。
該夾持裝置不需具有一高定位精度,同時該第一及第二探針120、121可藉由一視覺系統加以定位,及其對位係依循某些光學基準點(fiducials)或對位標記(alignment markers)。
提供一晶圓夾持系統的該第一及第二定位件160、161之尺寸及配置使得其僅可接觸該外支撐結構170,因而由該圓周環框170限定形成之區域內的該晶圓12之正面111及背面112係可被該第一及第二探針120、121任意存取。
再者,提供一晶圓夾持系統的該第一及第二定位件160、161之尺寸及配置使得該環形凸框170及晶圓12僅承受壓縮應力。如矽等之脆性材料相較於拉張應力(tensile stress)係可較佳的抵擋壓縮應力(compressive stress)。若僅有由該夾持系統施加之一壓縮應力,則該晶圓將不會承受任何其他彎曲或應力,且不可能受到損壞。
再者,當該晶圓12之外支撐結構170直接的接觸該夾具160、161,則在此可容許任何細微顆粒或對該晶圓造成之刮痕,此即為“無用材料(dead material)”,由於其不包含任何主動結構或IC故後續將被去除。
第6至13圖繪示本發明製造及測試一種包含導通孔116之晶圓12之示意圖。
如第6圖所示,約略或大約為700微米(um)標準厚度之一晶圓180在該前側183上具有主動或電性結構181及盲導通孔182。亦如第6圖所示,一後續分離該晶圓180之步驟用的數條切割線184形成相互分離之半導體晶片。
如第7圖所示,該晶圓180接著被翻轉,因而該主動側183將朝下。該主動側183貼固於一膠帶187上並受到該膠帶187保護,該膠帶187用以保護該主動側183免於在後續加工步驟期間受到刮傷及其他損傷。適當的保護膠帶187可由供應商(例如3M或日東電工Nito Denko)來取得。然而,在其他實施例中,該保護膠帶187亦可能省略。
如第8A圖所示,形式為一環圈之一支撐結構係在研磨該晶圓180之後側185的期間形成。該晶圓180之後側185的中央部研磨產生由一環框192限定形成之一圓形凹槽,該環框192即做為該晶圓180之一支撐結構。
在一實施例中,如第8B圖所示,數個狹槽194可能在研磨該晶圓180之前即形成在該後側之圓周區192內部。該狹槽194徑向延伸並具有一長度,因而一旦形成該環框192,該狹槽194即可由該環框192之一內表面往其外表面延伸。由於該圓形研磨動力傾向因離心力而徑向向外推動液體,因此該狹槽194可在研磨該後側期間提供泄漏路徑給施加於該中央凹槽之液體。該研磨製程將持續直到曝露該導通孔182之端部於該晶圓之後側上以及該晶圓之中央區具有大約符合成品半導體晶片所需厚度為止。
如第9圖所示,其他結構,例如一重佈線層及/或接墊及接觸凸塊等,接著係施做於該後側上。該後側結構可包含重佈線結構(RDL)196及凸塊193,以便在該晶圓180之後側提供接墊。該接墊允許電性連接至該前側111及連接至電性結構181。該重佈線結構提供一導電線路來連接曝露於該晶圓後側之導通孔,以便更簡單的電性連接至曝露之導通孔。用以形成該後側結構之加工製程包含光微影術(lithography)、電鍍、物理氣相沈積(PVD)及化學氣相沈積(CVD)。在加工製程期間,加工液體可經由形成在該環形凸框192內之狹槽194離開該晶圓180之中央凹陷部。
如第10圖所示,在該後側加工製程後,該後側加工製程之完成使得該晶圓180之後側112連接至該前側111,且該保護膠帶187將被移除。即使已移除該保護膠帶187,該環形凸框仍可搬動該晶圓180而不致接觸或碰觸其主要側之一。接觸該晶圓將造成刮傷及/或污染。使用該保護膠帶187係為選擇性的。
如第11圖所示,一機械人200可搬動該晶圓180。再者,如第10圖所示,該晶圓180可放置於一晶圓盒202內,因而將不會碰觸到該些側或主動側。
如第12圖所示,為了實施該晶圓之電性測試,該晶圓180係藉由使用第5圖所示之裝置而被夾持到一夾盤206內,以進行電性測試。在測試期間,該探針施加不致過大之作用力至該晶圓180上。因此,該晶圓180上之夾持作用力亦不致過大。
如第13圖所示,該晶圓180可由兩側進行測試。
接著,將產生包含測試結果之一晶圓圖205,其傳送至後續組裝操作處,特別是晶片黏固操作,因而僅有良品晶片可由該晶圓上被選取用以組裝於封裝體內。
如第14圖所示,在該電性測試後,該晶圓180係由該夾具206上取下,並可固定在具有切割用膠帶209之一切割框207上。接著,該晶圓可進行切割,以便由該晶圓180上單離出或分離出各個半導體晶片,且接著即可進行封裝體之組裝操作。
第15至22圖繪示一比較例方法,其包含藉由固定於該晶圓之一整側的一晶圓支撐系統來加以製造TSV型晶圓。藉由該比較例方法,其較困難及不可能由兩側來安全的或適當的測試一晶圓。
第15圖繪示一前端晶圓180,亦即在加工該前側111以在該前側111上形成主動結構115及一金屬化結構113之後的一種晶圓。如第16圖所示,該晶圓180可使用標準晶圓探針由單一側進行電性測試。該晶圓之主動結構之電性資訊或參數可經由測試來取得。由於位在該晶圓之後側的導通孔之電性接墊無法進行電性測試,因此並沒有取得關於該導通孔之資訊。該導通孔沿著其長度方向延伸,但沒有可供存取之電性路徑。一晶圓圖在測試之後產生。
接著,如第17圖所示,該晶圓180係被翻轉並黏接於一晶圓支撐系統210。該晶圓支撐系統,如同此處繪示般,係為一承載晶圓之形式。接著,如第18圖所示,該晶圓180之後側112藉由研磨該晶圓180之後側112至例如為80微米之厚度(如箭頭所概要示意者)來加以薄化,以便在該晶圓之後側顯露出該導通孔116。
隨後,如第19圖所示,進行後側加工製程。該後側加工製程包含一重佈線結構(RDL)及凸塊之製作。在此階段時,該晶圓具有藉由該承載晶圓提供之穩定性。其具有穩定性係意指該晶圓藉由該承載晶圓來支撐而較牢固且不易彎曲。因此,其可非常容易的在標準機台上搬運。接著,該重佈線結構(RDL)或凸塊係施做在該晶圓之後側上。此步驟提供了該晶圓由其前側至其後側之電性連接。
接著,如第20圖所示,該晶圓180藉由一晶圓探針來進行測試,但僅由單側進行。隨後,如第21圖所示,該晶圓180係固定於具有一切割用膠帶209之一切割框207。該些凸塊係壓入該彈性切割用膠帶209內。接著,如第22圖所示,由該晶圓上移除該承載晶圓及黏著劑。該晶圓180目前可進行切割或鋸切,以將該晶圓分離成數個半導體晶片100。由於僅該些側之一受一載體所覆蓋,因此該晶圓無法同時由兩側進行測試。
根據本發明,只要兩側皆可用於測試,則該晶圓可藉由多種方式來夾持。第23至27圖繪示五種不同實施例之一晶圓支撐結構。在利用第5圖之裝置測試該晶圓時,即可使用該晶圓支撐結構。
該晶圓支撐結構206包含一第一定位件160及一第二定位件161。該第一定位件160及第二定位件161相互配合,以在測試期間將該半導體晶圓180定位於某位置。該第一定位件160包含一第一環圈,其概呈平坦狀。
第23圖繪示一晶圓支撐結構206,其中該第一定位件160包含一第一環圈,及該第二定位件161包含一第二環圈以及一圓周凸框162。該第二環圈具有一L形之剖面。該第二環圈之尺寸使得該晶圓180之環形凸框192之一外表面214容置於該第二定位件161之圓周凸框162之內表面211內。該晶圓180之後側112面對該第二定位件161。
在第23圖所示之實施例中,該晶圓180之環形凸框192之外表面214係受該L形之第二環圈161所支撐及定位。該第一環圈160定位在該晶圓180之前側111上,因而使得僅在該圓周區與該前側111接觸,該圓周區不包含晶片及主動結構。
第24圖繪所示一第二實施例之一晶圓支撐結構206’,其中該二定位件160、161之配置係相反於該晶圓180。在該第二實施例中,具有L形剖面之該第二環圈161定位於該晶圓180之前側111上,及具有矩形剖面之該第一環圈160定位於該晶圓180之後側112上。該第一環圈160僅在該環形凸框192之外表面上才接觸該晶圓180。
第25圖繪所示一第三實施例之一晶圓支撐結構206”,該晶圓支撐結構206”包含一第一環圈160,其具有如前二實施例般之平坦形狀。在該第三實施例中,該第二環圈161包含一凸框162’凸出於該環圈之一內區上。該第二定位件161之凸框162’之外表面212的尺寸係可容置於該半導體晶圓180之環形凸框192之一內表面213內。該第二環圈161具有一L形剖面且L形直立部係定位面對中央。在本實施例中,該晶圓180之凸框部192之最外表面係支撐於該第二環圈161之圓周區上。該L形剖面之直立部可接觸該晶圓180之後側112或可將尺寸設計成與該晶圓180之後側112間隔一段距離。
第26圖繪示一第四實施例之一晶圓支撐結構220,其中該第一及第二定位件160、161兩者皆包含具有L形剖面之一環圈。在本實施例中,該第一及第二定位件160、161兩者之L形的直立部係定位鄰接於該晶圓180之環形凸框192之外表面214。相較於前述三個實施例之晶圓支撐結構,本實施例可用以更容易的控制該晶圓180之側向位置。
該第四實施例之第一及第二定位件160、161在其L形剖面之內表面處具有一弧形之形狀,其用以匹配該晶圓180之最外表面214之弧形的形狀。如此可改進該晶圓180在該支撐結構220內之合適度,因而可更緊密的定義該晶圓180在該晶圓支撐結構220內之側向位置。
該第一環圈160之尺寸可設成對位於該半導體晶圓180之環形凸框192。該第一環圈160之內徑及該第一環圈160之外徑係可大約相同於該環形凸框192之內徑及外徑。
該第二環圈161之尺寸亦可設成對位於該半導體晶圓180之環形凸框192。該第二環圈161之內徑及該第二環圈161之外徑係可大約相同於該環形凸框192之內徑及外徑。
第27圖繪示一第五實施例之一晶圓支撐結構206”。在該第五實施例中,該晶圓支撐結構206”之形狀相似於該第三實施例,但不同於該第三實施例中該具L形剖面之直立部的外徑212及該晶圓180之環形凸框192之內徑213的組裝配合關係。在本實施例中,該具L形剖面之直立部的外徑212以及該晶圓180之環形凸框192之內徑213可更緊密的匹配,因而可更緊密的定義該晶圓之側向位置。
第28圖繪示第27圖之晶圓180之一上視圖。該夾持使得該晶圓受支持以補償任何翹曲或其他形式之彎曲。該第27圖之夾持可使壓力施加於該晶圓之內部。
根據上述實施例之一的測試晶圓之方法可在製造該晶圓期間之一個或以上之不同階段來實施。
在一實施例中,該晶圓具有700微米之厚度。該晶圓在前端加工製程後係進行測試,以便形成該些IC。接著,可取得關於該IC本身之資訊。
接著,該晶圓可進行加工,以進行薄化及後側加工,以在該晶圓之兩側上形成接墊,以用於後續之TSV裝置。該晶圓接著可由兩側進行測試,以判斷是否該些貫通接點具有所需之電性特性。
在後側加工製程後,該晶圓可僅由該主動側進行測試。藉此,該IC可進行第二次測試。若在後側加工製程前實施之第一次測試所得之結果與在後側加工製程後實施之第二次測試所得之結果相互比較,則可能衍生出該後側加工製程之影響的資訊,例如該些IC上之背研磨、熱效應等造成之機械應力的影響。如此可使該後側加工製程最佳化,以便使對該IC之影響降到最小。
第29圖揭示第13圖之兩側測試之一實施例。
第29圖揭示:一第一探針120,用以電性測試一晶圓180之一前側111;以及一第二探針121,用以電性測試該晶圓180之一後側112。
該第一探針120經由數個探針針頭250接觸該晶圓180,同時該第二探針120經由數個探針針頭252接觸該晶圓180。
該晶圓180包含一主動結構254,其經由導電線路電性連接至數個導通孔255及數個接墊257。該導電線路未繪示於第29圖中。該主動結構254設於該晶圓180之前側上。該導通孔255由該晶圓180之前側111延伸至該後側112。該接墊257位於該晶圓180之前側111上及該後側112上。該接墊257可經由該導通孔255連接至該主動結構254。
該第一探針120包含一探針卡260。該探針卡260之一側固定該探針針頭250,其接觸該主動結構254之導通孔255及接墊257。該探針卡260之另一側接觸數個彈簧針(pogo pins)262,其固定於一電性測試承載板264。數條電線265將該承載板264連接至一電子自動測試設備(Automatic Testing Equipment,ATE)267。
相似的,該第二探針121包含一探針卡270。該探針卡270之一側固定該探針針頭252,其接觸該主動結構254之導通孔255及接墊257。該探針卡270之另一側接觸數個彈簧針(pogo pins)272,其固定於一電性測試承載板274。數條電線275將該承載板274連接至一自動測試設備(ATE)277。
在一測試位置處,該探針針頭250之探針尖端接觸該晶圓180,同時該探針針頭252之探針尖端亦接觸該晶圓180。該探針針頭250之探針尖端可與該探針針頭252之探針尖端區隔有約60微米或以上之距離。在一特殊例中,該距離可小於60微米,以測試極薄晶圓。換言之,該探針針頭250之端部及該探針針頭252之端部可區隔有約60微米之距離。此時,該晶圓180之厚度可以只有比60微米薄一點。
當該接墊257或導通孔255排列成一直線時,該探針針頭之端部或尖端可彼此區隔有大於約65微米之距離。
再者,當該接墊257或導通孔255以交錯方式排列時,該區隔距離可小於約65微米。該區隔距離係在平行於該晶圓180之縱向平面的一平面上來量測。
在功能上,該主動結構254提供電性功能。該主動結構254接收來自外部來源之電性輸入或電能,並通過該導通孔255或接墊257產生輸出訊號。在一特殊例中,該主動結構254亦接收光學訊號。
在該前側111上,該主動結構254通過該導通孔255及接墊257、通過該探針針頭250、通過該探針卡260、通過該彈簧針262、通過該測試承載板264、通過該電線265而由該自動測試設備267接收電性訊號及對該自動測試設備267提供電性訊號。
在該後側112上,該主動結構254通過該導通孔255及接墊257、通過該探針針頭252、通過該探針卡270、通過該彈簧針272、通過該測試承載板274、通過該電線275而由該自動測試設備277接收電性訊號及對該自動測試設備267提供電性訊號。
該自動測試設備267及277送出電性訊號至該主動結構254,並比較來自該主動結構254之已接收電性訊號,以測試該主動結構254之電功能性或電性參數。
第30圖揭示測試一裝置之一實施例,該裝置具有電性及光學裝置。第30圖揭示一自動測試系統之一機組300,其用以測試一裝置(DUT),該裝置具有光學及電性功能。
該機組300包含一自動測試設備(ATE)302、一ATE連接介面304、一探針模組306及一被測試裝置(device under test,DUT)308。
該探針模組306包含一探針基板310及一重佈線基板312,該重佈線基板312接合或電性及光學連接至該探針基板310。
該探針基板310具有:數個電性探針316及數個導電線路,用以電性連接該被測試裝置308;以及數個光學探針314與數個光學元件318,用以光學連接該被測試裝置308。該導電線路未繪示於第30圖中。該電性探針316可包含探針針頭。該光學元件或探針可包含繞射元件、反射元件、導波互連器(waveguide interconnections)、光檢測器或光源(例如雷射及發光二極體)。
該重佈線基板312具有:數個導電線路,用以依路徑發送電性訊號;以及數個光學元件,用以依路徑發送光學訊號。該些導電線路及光學元件未繪示於第30圖中,以便簡化圖示。
該ATE連接介面304包含數條電線及光纖或光纖電纜,其未繪示於第30圖中,以便簡化圖示。
在功能上,該探針模組306獲得來自該被測試裝置308之電性及光學訊號,並經由該探針模組306將電性及光學訊號傳送到該被測試裝置308。該重佈線基板312重新分配該些訊號並經由該ATE連接介面304分配至該自動測試設備302。
該電性探針316用以物理性接觸該被測試裝置之接墊,以便傳送及接收電性訊號。該電性探針316可具有大量之探針至接墊之向下接觸點,同時維持少於幾歐姆之一低接觸阻抗值。相似的,該光學探針314及光學元件318依路徑發送光學訊號至該被測試裝置308及接收來自該被測試裝置308之光學訊號。
該自動測試設備302之連接係在該被測試裝置308及該自動測試設備302之間經由該電線傳送電性訊號,以及經由光纖傳送光學訊號。
通常,該探針模組310可加以調整,以便測試單一連接或數個並聯連接。相似的,該探針模組310可用以測試單一裝置或數個並聯裝置。
第31圖揭示第30圖之測試的一實施例。第31圖包含第30圖之構件。一被測試裝置(DUT)308電性及光學連接至一探針基板310。
該被測試裝置308具有數個電性端口330及一光學端口332。該探針基板310具有:數個電性探針316,用以電性連接該電性端口330;以及一光學探針334,用以光學連接該光學端口332。
該光學探針334直接位於該光學端口332之上方,及其連接至數個導波連接件336,其連接至光源或接收器338。
在功能上,該光學探針334接收來自該光源338之光學訊號或經由該導波連接件336將光學訊號發送至該光學接收器338。該光學探針334具有一光學元件,以發送光學訊號至該光學端口332以及接收來自該光學端口332之光學訊號。
第32圖繪示第13圖之兩側測試之另一實施例。第32圖繪示一第一探針350及一第二探針352在一測試位置處夾持及接觸一晶圓180。
該晶圓180具有一頂側354及一背側355。該第一探針350位於該頂側354,同時該第二探針352位於該背側355。
該晶圓180包含數個主動結構及數個導通孔357,該導通孔357連接至該主動結構。該主動結構未繪示於第32圖中,以便簡化圖示。該導通孔357係由該晶圓180之頂側354延伸至該背側355。
如第32圖所示,該晶圓180之薄化部的厚度係約30至90微米。在某些例子中,該厚度可為約50至70微米。藉由特殊技術(例如化學蝕刻),該厚度可進一步減少至約15微米。該晶圓180之凸框之高度係約700微米,其係大多數半導體晶圓之標準厚度。
該第一探針350具有一第一探針機360,其具有數個探針針頭362。該探針針頭362之尖端或端部接觸或碰觸該晶圓180之頂側354的導通孔357。該第一探針機360亦包含一第一晶圓夾持凸框370,其接觸該晶圓180之頂側354。該第一夾持凸框370環繞該些待測試之導通孔357及主動結構以及該些探針尖端。
再者,該第一探針機360具有:一晶圓夾持驅動臂364,其係在該第一探針機360之頂部連接於該第一夾持凸框370;以及一測試頭驅動臂365,其設置於該第一探針機360之一側。
相似的,該第二探針352具有一第二探針機372,其具有數個探針針頭371。該探針針頭371之尖端或端部接觸或碰觸該晶圓180之背側355的導通孔357。該第二探針機372亦包含一第二晶圓夾持凸框373,其接觸該晶圓180之背側355。該第二夾持凸框373亦環繞該些導通孔357以及該些探針尖端。
再者,該第二探針機372具有:一晶圓夾持驅動臂375,其係在該第二探針機372之底部連接於該第二夾持凸框373;以及一測試頭驅動臂376,其設置於該第二探針機372之一側。
在該測試位置處,該上方之探針針頭362之探針尖端及該下方之探針針頭371之探針尖端接觸該晶圓180,且該探針針頭362、371區隔有約40至110微米之距離。當該晶圓180較厚或較薄時,該距離亦可較大或較小。該夾持凸框370及373之直徑ψ係約數微米至數公分。
通常,接墊可取代該導通孔357,以提供做為該主動結構之接觸端子。
在功能上,該第一探針機360及第二探針機372用以在一自動測試設備及該主動結構之間經由該探針針頭362及371來依路徑發送電性訊號。
該夾持驅動臂364及375分別使該夾持凸框370及373朝向或遠離該晶圓180移動。該夾持凸框370及373可朝向該晶圓180移動,以及可夾持該晶圓180之一部分,以便進行電性測試。該夾持動作使得該晶圓之部分在測試期間基本上保持牢固或平坦。
此夾持動作有利於使得該探針尖端及該導通孔357之對位(alignment)變得容易。該夾持動作使該晶圓180接受測試之一部分能保持平坦,以便較容易對位及接觸,以進行電性測試。該夾持凸框370及373包含一金屬(例如鋼或其他材料),如此其不會在夾持該晶圓180期間於該晶圓180之表面上留下任何刮痕標記。在某些情況下,該夾持凸框370及373可包含一彈性凸框,以便不留下任何刮痕標記。
該測試頭驅動臂365及376分別使該探針機360及372朝向或遠離該晶圓180移動。該動作亦使該探針針頭362及371朝向或遠離該晶圓180移動。該移動可使該探針針頭362及371接觸該晶圓180,以進行電性測試。
一種測試該晶圓180之可能方法包含之步驟為將該晶圓180定位於區隔有一段距離的該探針機360及372之間。
該區隔使得該晶圓180能定位於該探針機360及372之間。該晶圓180之定位使得該晶圓180之一個或以上之主動結構的導通孔或接墊能位於該探針針頭362之下方及該探針針頭371之上方。
隨後,該驅動臂364及375使該夾持凸框370及373朝向該晶圓180移動,以夾持該晶圓包含該主動結構之部分,以進行測試。該夾持動作造成該部分基本上保持平坦及牢固,以便較容易保持該導通孔或接墊及該探針針頭362及371之間的對位。
接著,該測試頭驅動臂365及376使該探針針頭362及371朝向該晶圓180移動,以接觸該主動結構之導通孔或接墊,以進行測試。一自動測試設備(ATE,未繪示於第33圖)隨後經由該探針針頭362及371將電性訊號傳送至該主動結構,以測試該主動結構。
在測試後,該探針針頭362及371以及該夾持凸框370及373移離該晶圓180。如此使該晶圓180能被位移。接著,位移該晶圓180,以定位另一主動結構並進行測試。接著,重複上述步驟,以測試該主動結構。藉由如此重複上述步驟,該晶圓180之所有主動結構皆可加以測試。
通常,測試亦可在該晶圓180保持靜止時進行,同時該探針350及352兩者則相對該晶圓180進行位移或移動,以便進行定位而測試該主動結構。或者,該測試亦可在該探針350及352兩者保持靜止時進行,同時該該晶圓180則相對該探針350及352進行位移或移動。
雖然本發明已以較佳實施例揭露,然其並非用以限制本發明,任何熟習此項技藝之人士,在不脫離本發明之精神和範圍內,當可作各種更動與修飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
12...晶圓
100...半導體晶片
111...正面/前側
112...背面/後側/被動側
113...第一重佈線結構/金屬化結構
114...第二重佈線結構
115...主動結構
116...導通孔/貫通接點
118...晶圓圖
120...探針/第一探針
121...探針/第二探針
130...堆疊體
131...缺陷晶片
132...良品晶片
133...良品晶片
134...良品晶片
140...承載晶圓
160...第一定位件/上夾具
161...第二定位件/下夾具
162...圓周凸框
162’...凸框
165...接點
166...接點
170...支撐結構/外支撐結構/圓周環框/環形凸框
180...晶圓
181...主動或電性結構
182...盲導通孔/導通孔
183...前側/主動側
184...切割線
185...後側
187...膠帶
192...環框/圓周區/環形凸框
193...凸塊
194...狹槽
196...重佈線結構
200...機械人
202...晶圓盒
205...晶圓圖
206...夾盤/夾具/晶圓支撐結構
206’...晶圓支撐結構
206”...晶圓支撐結構
207...切割框
209...切割用膠帶
210...晶圓支撐系統
211...內表面
212...外表面/外徑
213...內表面/內徑
214...外表面/最外表面
220...晶圓支撐結構
250...探針針頭
252...探針針頭
254...主動結構
255...導通孔
257...接墊
260...探針卡
262...彈簧針
264...電性測試承載板
265...電線
267...自動測試設備
270...探針卡
272...彈簧針
274...電性測試承載板
275...電線
277...自動測試設備
300...機組
302...自動測試設備(ATE)
304...ATE連接介面
306...探針模組
308...被測試裝置(DUT)
310...探針基板
312...重佈線基板
314...光學探針
316...電性探針
318...光學元件
330...電性端口
332...光學端口
334...光學探針
336...導波連接件
338...光源/接收器
350...第一探針
352...第二探針
354‧‧‧頂側
355‧‧‧背側
357‧‧‧導通孔
360‧‧‧第一探針機
362‧‧‧探針針頭
364‧‧‧晶圓夾持驅動臂
365‧‧‧測試頭驅動臂
370‧‧‧第一晶圓夾持凸框/第一夾持凸框
371‧‧‧探針針頭
372‧‧‧第二探針機
373‧‧‧第二晶圓夾持凸框/第二夾持凸框
375‧‧‧晶圓夾持驅動臂
376‧‧‧測試頭驅動臂
A‧‧‧接點
B‧‧‧接點
C‧‧‧接點
ψ‧‧‧直徑
第1圖繪示具有貫通接點(through contact)之一半導體晶片之示意圖;
第2圖繪示一晶圓之測試方法之示意圖,該晶圓包含第1圖之數個半導體晶片;
第3圖繪示半導體晶片之一堆疊體之示意圖;
第4圖繪示一晶圓之測試方法之示意圖,該晶圓包含定位裝置以定位該晶圓;
第5圖繪示適用於第2圖之測試方法的定位裝置之示意圖;
第6至14圖繪示製造及測試一半導體晶圓之方法之示意圖,其包含第2圖之方法。
第6圖繪示一晶圓具有一表面包含主動結構及盲導通孔(blind vias)之示意圖;
第7圖繪示第6圖之晶圓具有一保護膠帶固定於包含該主動結構及盲導通孔之表面上之示意圖;
第8A圖繪示第7圖之晶圓在一凹槽形成於一對立表面內以曝露該導通孔之剖視圖;
第8B圖繪示該晶圓之對立表面之上視圖,並繪示在一圓周區內之狹槽;
第9圖繪示第8A、8B圖之晶圓在一重佈線結構沈積於該對立表面上之後之示意圖;
第10圖繪示第9圖之晶圓移除該保護膠帶之示意圖;
第11圖繪示搬動第10圖之晶圓之方法之示意圖;
第12圖繪示將第11圖之晶圓夾持在第一實施例之定位裝置內之示意圖;
第13圖繪示兩側測試第12圖之晶圓之示意圖;
第14圖繪示將第13圖之已測試晶圓放置於一切割框之示意圖;
第15至22圖繪示測試一晶圓之一比較例方法的步驟之示意圖。
第15圖繪示一晶圓具有主動結構及盲導通孔並可藉由另一方法進行加工之示意圖;
第16圖繪示電性測試第15圖之晶圓之示意圖;
第17圖繪示將第16圖之晶圓固定於一載體之示意圖;
第18圖繪示第17圖之晶圓在進行一晶圓薄化製程後之示意圖;
第19圖繪示第18圖之晶圓在將一重佈線結構施加在該晶圓之曝露側上之示意圖;
第20圖繪示電性測試第19圖之晶圓之示意圖;
第21圖繪示將第20圖之晶圓固定於一切割框之示意圖;
第22圖繪示第21圖之晶圓在移除該載體後之示意圖;
第23至27圖繪示具環形凸框之晶圓的定位裝置之示意圖;
第23圖繪示一第一實施例之具環形凸框之晶圓的一定位件之示意圖;
第24圖繪示示一第二實施例之具環形凸框之晶圓的一定位件之示意圖;
第25圖繪示示一第三實施例之具環形凸框之晶圓的一定位件之示意圖;
第26圖繪示示一第四實施例之具環形凸框之晶圓的一定位件之示意圖;
第27圖繪示示一第五實施例之具環形凸框之晶圓的一定位件之示意圖;
第28圖繪示第27圖之晶圓之上視圖;
第29圖繪示第13圖之兩側測試之一實施例之示意圖;
第30圖繪示測試具電性及光學功能之裝置的一實施例之示意圖;
第31圖繪示第30圖之測試的一實施例之示意圖;
第32圖繪示第13圖之兩側測試之另一實施例之示意圖;及
第33圖繪示第32圖之一部分之放大示意圖。
12...晶圓
111...正面/前側
112...背面/後側/被動側
115...主動結構
116...導通孔/貫通接點
120...探針/第一探針
121...探針/第二探針
140...承載晶圓
Claims (32)
- 一種測試半導體晶圓之方法,其包含:提供一半導體晶圓,其包含:一環形凸框;一第一重佈線結構,位於該半導體晶圓之一前側;一第二重佈線結構,位於該環形凸框內之該半導體晶圓之一後側;以及數個導通孔,由該前側延伸至該後側;將該環形凸框定位於一定位裝置的一第一定位件及一第二定位件之間,一壓縮應力施加於該第一及第二定位件以避免該晶圓移動,該第一及第二定位件係可相互共同操作,以定位該半導體晶圓的環形凸框,並且該第一定位件包含一第一環圈;使一第一探針接觸該前側上之第一重佈線結構;及使一第二探針接觸該後側上之第二重佈線結構;其中該第一探針接觸該第一重佈線結構,且該第二探針係同時接觸該第二重佈線結構。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,其中該環形凸框定義形成一凹陷部,該凹陷部具有小於100微米或小於60微米之厚度。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,其中該環形凸框具有一寬度,及包含數個狹槽,該狹槽徑向延伸橫跨該凸框之整個寬度。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,其中該環形凸框係加以定位,使得該第一重佈線結構可於該第一定位件之內被存取,且該第二重佈線 結構可於該第二定位件之內被存取。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:激活一訊號源,以經由該第一探針來施加一電能至該第一重佈線結構及由該第一重佈線結構接收一電能。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:激活一訊號源,以經由該第二探針來施加一電能至該第二重佈線結構或由該第二重佈線結構接收一電能。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:激活一訊號源,以經由該第一探針來施加一電能至該第一重佈線結構;以及經由該第二探針接觸該第二重佈線結構來判斷是否該電能傳送至該第二重佈線結構。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:激活一訊號源,以經由該第二探針來施加一電能至該第二重佈線結構;以及經由該第一探針接觸該第一重佈線結構來判斷是否該電能傳送至該第一重佈線結構。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:將該第一探針應用至該第一重佈線結構之一接墊,其 相關聯於延伸形成在該半導體晶圓之前側及後側間之一導電導通孔;將該第二探針應用至該第二重佈線結構之一接墊,其相關聯於同一該導電導通孔;及將一電性訊號施加至一個或以上之該些接墊,以判斷該些接墊之間之電性路徑之特性。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:激活一訊號源,以經由該第一探針來施加一電磁能至該第一重佈線結構或由該第一重佈線結構接收一電磁能。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:激活一訊號源,以經由該第二探針來施加一電磁能至該第二重佈線結構或由該第二重佈線結構接收一電磁能。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:激活一訊號源,以經由該第一探針來施加一電磁能至該第一重佈線結構;以及經由該第二探針接觸該第二重佈線結構來判斷是否該電磁能傳送至該第二重佈線結構。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含: 激活一訊號源,以經由該第二探針來施加一電磁能至該第二重佈線結構;以及經由該第一探針接觸該第一重佈線結構來判斷是否該電磁能傳送至該第一重佈線結構。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,其中該第二探針之至少一部分定位於該晶圓之環形凸框內,同時接觸該第二重佈線結構。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:使該半導體晶圓相對該第一探針及相對該第二探針移動了該半導體晶圓上之一晶片的寬度,以便在一步驟內由該晶片移至該整個半導體晶圓上所有鄰接晶片的每一個,並重複此方式,上述移動僅發生於將該第一探針接觸至該前側上之第一重佈線結構之期間以及將該第二探針接觸至該後側上之第二重佈線結構之期間,同時該第一探針接觸該前側上之第一重佈線結構。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:使該第一探針及該第二探針相對該半導體晶圓移動了該半導體晶圓上之一晶片的寬度,以便在一步驟內由該晶片移至該整個半導體晶圓上所有鄰接晶片的每一個,並重複此方式,上述移動僅發生於將該第一探針接觸至該前側上之第一重佈線結構之期間以及 將該第二探針接觸至該後側上之第二重佈線結構之期間,同時該第一探針接觸該前側上之第一重佈線結構。
- 如申請專利範圍第1項所述之測試半導體晶圓之方法,另包含:夾持該晶圓之一部分,該部分包含該前側上之第一重佈線結構及該後側上之第二重佈線結構,因而使該部分基本上保持牢固。
- 一種測試半導體晶圓之裝置,其包含:一第一探針,定位鄰接於該晶圓之一第一主要表面,該晶圓包含一環形凸框;一第二探針,定位鄰接於該晶圓之一第二主要表面,該第一主要表面對立於該第二主要表面,該第一探針及第二探針可相對該晶圓在x、y及z方向上移動,或是該晶圓可相對該第一探針及第二探針在x、y及z方向上移動;一定位裝置,包含:一第一定位件,包含一第一環圈;及一第二定位件,一壓縮應力施加於該第一及第二定位件以避免該晶圓移動,該第一及第二定位件係可相互共同操作,以定位該半導體晶圓的環形凸框;至少一電性訊號源,用以施加一電性訊號至該半導體晶圓之第一主要表面及第二主要表面;及至少一電性訊號量測裝置。
- 如申請專利範圍第18項所述之測試半導體晶圓之裝置,其中該第一探針包含數個第一探針針頭,以送出及接收電性測試訊號,及該第二探針包含數個第二探針針頭,以送出及接收電性測試訊號。
- 如申請專利範圍第18項所述之測試半導體晶圓之裝置,其中該第一環圈之尺寸對位於該半導體晶圓之環形凸框。
- 如申請專利範圍第18項所述之測試半導體晶圓之裝置,其中該第一環圈另包含一圓周凸框,該第一環圈之尺寸使得該半導體晶圓之環形凸框之一外表面容置於該第一環圈之圓周凸框內。
- 如申請專利範圍第18項所述之測試半導體晶圓之裝置,其中該第二定位件包含一第二環圈,其具有一圓周凸框,該第二環圈之尺寸使得該半導體晶圓之環形凸框之一外表面容置於該第二環圈之圓周凸框內。
- 如申請專利範圍第22項所述之測試半導體晶圓之裝置,其中該第二環圈包含一支撐凸框凸出於該第二環圈之一內區,該第二環圈之支撐凸框之外表面的尺寸使其被容置於該半導體晶圓之環形凸框之一內表面之內。
- 如申請專利範圍第18項所述之測試半導體晶圓之裝置,另包含:一裝置,用以藉由該第一定位件及第二定位件施加壓縮應力於該半導體晶圓上,該第一定位件及第二定位 件位於該半導體晶圓之對立側上。
- 如申請專利範圍第19項所述之測試半導體晶圓之裝置,其中該第一探針包含一第一夾持框,該第一夾持框環繞該些第一探針針頭;該第二探針包含一第二夾持框,該第二夾持框對立於該第一夾持框,該第二夾持框環繞該些第二探針針頭,該第一夾持框及第二夾持框可操作用以夾持該半導體晶圓之一部分,因而該部分係基本上保持牢固以進行測試。
- 一種將如申請專利範圍第18項所述之裝置用以測試半導體晶圓的應用,該半導體晶圓包含:該環形凸框;一第一重佈線結構,位於該半導體晶圓之前側上;一第二重佈線結構,位於該環形凸框內之半導體晶圓之後側上;以及數個導通孔,由該前側延伸至該後側。
- 如申請專利範圍第26項所述之應用,其中該半導體晶圓包含數個晶片排列於一方形柵格陣列內,一個或以上之該晶片包含數個導通孔。
- 如申請專利範圍第26項所述之應用,其中該環形凸框定義形成一凹陷部,該凹陷部具有一基部,該基部之厚度小於100微米或小於60微米。
- 如申請專利範圍第26項所述之應用,其中該環形凸框具有約700微米之厚度。
- 如申請專利範圍第26項所述之應用,其中該環形凸 框具有一寬度,以及包含數個狹槽,該狹槽放射狀的橫跨該環形凸框之整個寬度。
- 如申請專利範圍第30項所述之應用,其中該些狹槽係用以使一液體在該環形凸框的一內表面及該環形凸框的一外表面之間流動並朝向該外表面流動。
- 如申請專利範圍第31項所述之應用,其中該些狹槽向上傾斜遠離該凹陷部並朝向該外表面傾斜。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IB2009050166 | 2009-01-17 | ||
PCT/IB2009/050231 WO2009141740A2 (en) | 2008-05-23 | 2009-01-22 | Semiconductor wafer and method for producing the same |
PCT/IB2009/052163 WO2009141811A2 (en) | 2008-05-23 | 2009-05-23 | Semiconductor wafer and method for producing same |
SG2009036401 | 2009-05-28 | ||
SG2009047218 | 2009-07-10 | ||
SG2009069378 | 2009-10-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201029087A TW201029087A (en) | 2010-08-01 |
TWI514493B true TWI514493B (zh) | 2015-12-21 |
Family
ID=42340153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098140501A TWI514493B (zh) | 2009-01-17 | 2009-11-26 | 測試半導體晶圓之方法及裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9207276B2 (zh) |
TW (1) | TWI514493B (zh) |
WO (1) | WO2010082094A2 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2603835B1 (en) * | 2010-08-10 | 2021-03-10 | Disco Corporation | Modified mask for photolithography of a wafer with recess, method for producing such a mask and method for photolithography of a wafer with recess |
US8378701B2 (en) * | 2010-09-30 | 2013-02-19 | Texas Instruments Incorporated | Non-contact determination of joint integrity between a TSV die and a package substrate |
TWI562258B (en) * | 2011-11-01 | 2016-12-11 | United Microelectronics Corp | Testkey structure and method for measuring step height by such testkey structure |
US9075103B2 (en) * | 2012-10-05 | 2015-07-07 | United Microelectronics Corp. | Test structure for wafer acceptance test and test process for probecard needles |
US9395404B2 (en) * | 2012-12-14 | 2016-07-19 | Infineon Technologies Ag | Method for testing semiconductor chips or semiconductor chip modules |
US9257352B2 (en) * | 2013-03-15 | 2016-02-09 | GlobalFoundries, Inc. | Semiconductor test wafer and methods for use thereof |
TWI487922B (zh) * | 2013-07-24 | 2015-06-11 | 矽品精密工業股份有限公司 | 半導體元件用之測試設備及半導體元件之測試方法 |
JP2015046569A (ja) * | 2013-07-31 | 2015-03-12 | マイクロン テクノロジー, インク. | 半導体装置の製造方法 |
US9927463B2 (en) | 2015-10-20 | 2018-03-27 | International Business Machines Corporation | Wafer probe alignment |
US10079218B1 (en) * | 2017-06-12 | 2018-09-18 | Powertech Technology Inc. | Test method for a redistribution layer |
US11378619B2 (en) | 2019-12-18 | 2022-07-05 | Formfactor, Inc. | Double-sided probe systems with thermal control systems and related methods |
TWI765652B (zh) * | 2021-04-09 | 2022-05-21 | 晶英科技股份有限公司 | 運用半導體製程成形於晶圓基板之電性檢測裝置 |
IT202100020321A1 (it) * | 2021-07-29 | 2023-01-29 | Spea Spa | Macchina automatica per il collaudo di wafer a semiconduttore |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060292826A1 (en) * | 2005-06-27 | 2006-12-28 | Disco Corporation | Wafer processing method |
US20070296423A1 (en) * | 2006-05-25 | 2007-12-27 | Whitener Michael B | Double-sided wafer probe |
US20080079121A1 (en) * | 2006-09-30 | 2008-04-03 | Kwon Whan Han | Through-silicon via and method for forming the same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4008771A1 (de) * | 1990-03-19 | 1991-09-26 | Lohse Christian Schalttech | Pruefgeraet fuer beidseitig mit integrierten schaltungen bestueckte leiterplatten |
EP0468153B1 (de) * | 1990-07-25 | 1995-10-11 | atg test systems GmbH | Kontaktierungsvorrichtung für Prüfzwecke |
JPH0714898A (ja) * | 1993-06-23 | 1995-01-17 | Mitsubishi Electric Corp | 半導体ウエハの試験解析装置および解析方法 |
DE20005123U1 (de) * | 2000-03-20 | 2001-08-02 | atg test systems GmbH & Co. KG Reicholzheim, 97877 Wertheim | Vorrichtung zum Prüfen von Leiterplatten |
US6396296B1 (en) * | 2000-05-15 | 2002-05-28 | Advanced Micro Devices, Inc. | Method and apparatus for electrical characterization of an integrated circuit package using a vertical probe station |
US20020075023A1 (en) * | 2000-12-15 | 2002-06-20 | Micro-Asi, Inc. | Method for electrically testing a wafer interposer |
US6747464B1 (en) | 2001-06-21 | 2004-06-08 | Lsi Logic Corporation | Wafer holder for backside viewing, frontside probing on automated wafer probe stations |
US7348786B2 (en) | 2004-08-31 | 2008-03-25 | Georgia Tech Research Corporation | Probe module for testing chips with electrical and optical input/output interconnects, methods of use, and methods of fabrication |
JP2008512680A (ja) * | 2004-09-13 | 2008-04-24 | カスケード マイクロテック インコーポレイテッド | 両面プロービング構造体 |
US7368929B2 (en) * | 2006-01-18 | 2008-05-06 | Electroglas, Inc. | Methods and apparatuses for improved positioning in a probing system |
JP4986568B2 (ja) | 2006-10-11 | 2012-07-25 | 株式会社ディスコ | ウエーハの研削加工方法 |
US20080141955A1 (en) | 2006-12-18 | 2008-06-19 | Nissan Technical Center North America, Inc. | Vehicle reservoir tank system |
US7598523B2 (en) | 2007-03-19 | 2009-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test structures for stacking dies having through-silicon vias |
-
2009
- 2009-11-26 WO PCT/IB2009/055351 patent/WO2010082094A2/en active Application Filing
- 2009-11-26 TW TW098140501A patent/TWI514493B/zh active
- 2009-11-26 US US13/145,109 patent/US9207276B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060292826A1 (en) * | 2005-06-27 | 2006-12-28 | Disco Corporation | Wafer processing method |
US20070296423A1 (en) * | 2006-05-25 | 2007-12-27 | Whitener Michael B | Double-sided wafer probe |
US20080079121A1 (en) * | 2006-09-30 | 2008-04-03 | Kwon Whan Han | Through-silicon via and method for forming the same |
Also Published As
Publication number | Publication date |
---|---|
WO2010082094A2 (en) | 2010-07-22 |
TW201029087A (en) | 2010-08-01 |
US9207276B2 (en) | 2015-12-08 |
US20120299610A1 (en) | 2012-11-29 |
WO2010082094A3 (en) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI514493B (zh) | 測試半導體晶圓之方法及裝置 | |
TWI316743B (en) | Test apparatus for yielding a known good die | |
US8889526B2 (en) | Apparatus for thinning, testing and singulating a semiconductor wafer | |
US20050260829A1 (en) | Manufacturing method of a semiconductor device | |
US20110031991A1 (en) | Probe block | |
US20100194423A1 (en) | Apparatus and method for testing semiconductor and semiconductor device to be tested | |
KR100674440B1 (ko) | 프로브 카드 제조 방법 및 장치 | |
CN1802775A (zh) | 采用匹配装置的器件探测 | |
JP2009510396A (ja) | 個片化されたダイを検査するデバイスおよび方法 | |
KR20100017103A (ko) | 싱귤레이팅된 다이의 테스트를 위한 방법 및 장치 | |
CN114730716A (zh) | 适于组装到电线元件的功能芯片的制造方法 | |
US11823965B2 (en) | Substrate processing carrier | |
US7112983B2 (en) | Apparatus and method for single die backside probing of semiconductor devices | |
US6856155B2 (en) | Methods and apparatus for testing and burn-in of semiconductor devices | |
US7129507B2 (en) | Chip mis-position detection method | |
US7126145B2 (en) | Frame transfer prober | |
KR20160150166A (ko) | 프로빙 인터포저 및 이를 포함하는 반도체 테스트 장치 | |
CN111799210A (zh) | 基板处理载体 | |
US20120194209A1 (en) | System and method for picking and placement of chip dies | |
TWI473189B (zh) | 已單離晶粒堆疊封裝件之晶圓級測試方法 | |
KR100563022B1 (ko) | 부품들의 어레이를 처리하기 위한 방법 및 장치 | |
KR100958070B1 (ko) | 탐침 및 탐침 제조 방법 | |
US6489673B2 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
Fitzgerald et al. | Design for Back-end-of-Line Processes | |
CN108713264B (zh) | 集成电光模块装配件 |