TWI514385B - 半位元線高位準電壓產生器、記憶體裝置與驅動方法 - Google Patents

半位元線高位準電壓產生器、記憶體裝置與驅動方法 Download PDF

Info

Publication number
TWI514385B
TWI514385B TW103104125A TW103104125A TWI514385B TW I514385 B TWI514385 B TW I514385B TW 103104125 A TW103104125 A TW 103104125A TW 103104125 A TW103104125 A TW 103104125A TW I514385 B TWI514385 B TW I514385B
Authority
TW
Taiwan
Prior art keywords
resistor
switching unit
bit line
high level
control signal
Prior art date
Application number
TW103104125A
Other languages
English (en)
Other versions
TW201519235A (zh
Inventor
Chih Jen Chen
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201519235A publication Critical patent/TW201519235A/zh
Application granted granted Critical
Publication of TWI514385B publication Critical patent/TWI514385B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Read Only Memory (AREA)

Description

半位元線高位準電壓產生器、記憶體裝置與驅動方法
本發明是有關於一種積體電路，且特別是有關於半位元線高位準電壓產生器。
在執行讀寫操作時，記憶體元件(例如為動態隨機存取記憶體)會被半位元線高位準電壓(常為系統供應電壓VCC的一半)所驅動。
半位元線高位準電壓通常可由推挽式電壓產生器所產生。在推挽式電壓產生器中的一些環境退化因素所引起的元件不匹配現象與偏移(offset)電壓可能會引起橫流電流(cross current)。此橫流電流會導致記憶體裝置之待機電流(standby current)增加，進而產生更多功率消耗。
因此，如何能降低記憶體裝置之橫流電流，實屬當前重要研發課題之一，亦成為當前相關領域極需改進的目標。
為了解決上述的問題，本揭示內容提供了一種半位元線高位準電壓產生器。半位元線高位準電壓產生器包含控制模組、驅動模組以及偵測模組。控制模組用以根據更新信號與半位元線高位準電壓產生第一控制信號與第二控制信號。驅動模組用以根據第一控制信號與第二控制信號產生半位元線高位準電壓至記憶體裝置。偵測模組用以偵測橫流電流是否流經驅動模組並產生更新信號，藉此調整驅動模組以降低橫流電流。
本發明又一態樣係於提供一種記憶體裝置。記憶體裝置包含傳輸單元、儲存電容以及半位元線高位準電壓產生器。傳輸單元用以根據選擇信號選擇性傳輸資料信號。儲存電容之第一端電性耦接傳輸單元，以儲存資料信號，儲存電容之第二端用以接收半位元線高位準電壓。半位元線高位準電壓產生器包含第一放大器、第二放大器與偵測模組。第一放大器用以根據第一參考電壓與半位元線高位準電壓產生第一控制信號。第二放大器用以根據第二參考電壓與半位元線高位準電壓產生第二控制信號，其中半位元線高位準電壓產生器根據第一控制信號與第二控制信號產生半位元線高位準電壓。偵測模組用以偵測第一放大器與第二放大器之間的偏移電壓，並產生更新信號，以調整半位元線高位準電壓產生器，藉此降低偏移電壓。
本發明之另一態樣係於提供用以驅動記憶體元件的驅動方法。驅動方法包含下列步驟：自第一放大器產生第一控制信號；自第二放大器產生第二控制信號；根據第 一控制信號與第二控制信號產生半位元線高位準電壓，其中半位元線高位準電壓用以驅動記憶體元件；根據第一控制信號與第二控制信號產生更新信號；以及根據更新信號調整第一控制信號與第二控制信號，以減低記憶體元件之一待機電流。
綜上所述，本發明之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，可達到相當的技術進步，並具有產業上的廣泛利用價值，本揭示內容可降低自半位元線高位準電壓產生器之電路之元件不匹配或偏移電壓所引起的橫流電流，進而減少了記憶體裝置的待機電流。
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：
100‧‧‧記憶體裝置
102‧‧‧傳輸單元
104、200、300‧‧‧半位元線高位準電壓產生器
220‧‧‧控制模組
222‧‧‧分壓單元
222a‧‧‧修整電路
224‧‧‧第一放大器
226‧‧‧第二放大器
240‧‧‧驅動模組
260‧‧‧偵測模組
262‧‧‧禁區控制單元
264‧‧‧計數器
266‧‧‧解碼器
400‧‧‧方法
S401、S402、S403、S404、S405‧‧‧步驟
VC1‧‧‧第一控制信號
VC2‧‧‧第二控制信號
VCC‧‧‧系統供應電壓
VREF1‧‧‧第一參考電壓
VREF2‧‧‧第二參考電壓
MP1‧‧‧第一切換單元
MN1‧‧‧第二切換單元
R1‧‧‧第一電阻單元
R2‧‧‧第二電阻單元
MPON‧‧‧第一偵測信號
MNON‧‧‧第二偵測信號
UP‧‧‧更新信號
VBLH‧‧‧位元線高位準電壓
VINT‧‧‧驅動電壓
MP2‧‧‧第一複製切換單元
MN2‧‧‧第二複製切換單元
Enable‧‧‧致能信號
CNT‧‧‧控制數位碼
WL‧‧‧字元線
RA‧‧‧第一電阻
RB‧‧‧第二電阻
RC‧‧‧第三電阻
RD‧‧‧第四電阻
SW‧‧‧切換單元
BL‧‧‧位元線
C‧‧‧儲存電容
VB‧‧‧半位元線高位準電壓
IC‧‧‧橫流電流
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖根據本揭示內容之一些實施例繪示一種記憶體裝置之一示意圖；第2A圖根據本揭示內容之一些實施例繪示一種半位元線高位準電壓之方塊圖；第2B圖根據本揭示內容之一些實施例繪示一種半位元線高位準電壓產生器之示意圖；第2C圖根據本揭示內容之一些實施例繪示一禁區控制單元之示意圖；第2D圖根據本揭示內容之一些實施例繪示一種分 壓單元之示意圖；第2E圖根據本揭示內容之一實施例繪示橫流電流、更新信號、第一參考電壓與第二參考電壓之波形圖；第3A圖根據本揭示內容之一些實施例繪示一半位元線高位準電壓產生器之示意圖；第3B圖根據本揭示內容之一些實施例繪示一種分壓單元；第3C圖根據本揭示內容之一實施例繪示橫流電流、第一參考電壓與第二參考電壓之波形圖；第3D圖根據本揭示內容之一實施例中繪示橫流電流之波形圖；以及第4圖根據本揭示內容之一些實施例繪示一種驅動方法之流程圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。
在全篇說明書與申請專利範圍所使用之用詞 (terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『約』、『大約』或『大致』一般通常係指數值之誤差或範圍於百分之二十以內，較好地是於百分之十以內，而更佳地則是於百分之五以內。文中若無明確說明，其所提及的數值皆視作為近似值，例如可如『約』、『大約』或『大致』所表示的誤差或範圍，或其他近似值。
關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。
其次，在本文中所使用的用詞「包含」、「包括」、「具有、「含有」等等，均為開放性的用語，即意指包含但不限於此。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
第1圖根據本揭示內容之一些實施例繪示一種記憶體裝置之一示意圖。
如第1圖所示，記憶體裝置100包含傳輸單元102、 儲存電容C與半位元線高位準電壓產生器104。傳輸單元102電性耦接至位元線BL與字元線WL，並用以根據自字元線WL所傳送之控制信號選擇性地自位元線BL傳送資料信號至儲存電容C。
儲存電容C之第一端電性耦接至傳輸單元102以儲存資料信號，儲存電容C之第二端用以接收半位元線高位準電壓VB。在一些實施例中，半位元線高位準電壓VB可為系統供應電壓VCC的一半，亦即1/2*VCC。
半位元線高位準電壓產生器104用以產生半位元線高位準電壓VB。如先前所述，環境退化可能會導致元件不匹配或偏移電壓而在半位元線高位準電壓產生器104之輸出端上產生橫流電流(cross current)IC(未繪示)，進而增加了記憶體裝置100的功率消耗。
下列段落將介紹在多個實施例中如何使半位元線高位準電壓器104降低橫流電流IC。下列之數個實施例僅為例示，但本揭示內容並不僅以下列的實施例所示之內容為限。
第2A圖根據本揭示內容之一些實施例繪示一種半位元線高位準電壓之方塊圖。如第2A圖所示，半位元線高位準電壓產生器200包含控制模組220、驅動模組240與偵測模組260。
控制模組220用以根據更新信號UP與半位元線高位準電壓VB產生第一控制信號VC1與第二控制信號VC2。驅動模組240用以根據第一控制信號VC1與第二控 制信號VC2產生半位元線高位準電壓VB至記憶體裝置100。偵測模組260用以根據橫流電流IC是否流經該驅動模組240，並產生更新信號UP以調整驅動模組240，藉此降低橫流電流IC。
第2B圖根據本揭示內容之一些實施例繪示一種半位元線高位準電壓產生器之示意圖。如第2B圖所示，驅動模組240包含第一切換單元MP1與第二切換單元MN1。第一切換單元MP1之第一端用以接收驅動電壓VINT，第一切換單元MP1之第二端用以產生半位元線高位準電壓VB，且第一切換單元MP1之控制端用以接收第二控制信號VC2。第二切換單元MN1之第一端電性耦接第一切換單元MP1之第二端，第二切換單元MN1之第二端電性耦接至接地端，且第二切換單元MN1之控制端用以接收第一控制信號VC1。
以第一切換單元MP1與第二切換單元MN1之功能而言，第一切換單元MP1用以根據第二控制信號VC2而選擇性地導通，以產生半位元線高位準電壓VB至輸出端(例如第一切換單元MP1之第二端)。第二切換單元MN1用以根據第一控制信號VC1而選擇性地導通，以產生半位元線高位準電壓VB至輸出端。在正常操作時，第一切換單元MP1與第二切換單元MN1僅有一者為導通，以產生半位元線高位準電壓VB。
然而，因環境退化因素產生的元件不匹配或偏移電壓可能會導致第一切換單元MP1與第二切換單元MN1兩 者同時導通，進而產生了流經第一切換單元MP1與第二切換單元MN1的橫流電流IC。
在一些實施例中，如第2B圖所示，控制模組220包含分壓單元222、第一放大器224與第二放大器226。分壓單元222用以根據更新信號UP而產生第一參考電壓VREF1與第二參考電壓VREF2，以分別驅動第一放大器224與第二放大器226。第一放大器224用以根據第一參考電壓VREF1與半位元線高位準電壓VB產生第一控制信號VC1。第二放大器226用以根據第二參考電壓VREF2與半位元線高位準電壓VB產生第二控制信號VC2。
值得注意的是，隨著固有的製程變異中，前述的不匹配現象或偏移電壓可能會存在於第一放大器224與第二放大器226之間。因此，第一放大器224與第二放大器226可能會產生不正確的第一控制信號VC1與第二控制信號VC2，進而使第一切換單元MP1與第二切換單元MN1同時導通。據此，橫流電流IC可流經第一切換單元MP1與第二切換單元MN1。
如第2B圖所示，偵測模組260包含第一複製切換單元MP2、第二複製切換單元MN2、第一電阻單元R1與第二電阻單元R2。第一複製切換單元MP2之第一端用以接收驅動電壓VINT，且第一複製切換單元MP2的控制端用以接收第二控制信號VC2。第一電阻單元R1之第一端電性耦接第一複製切換單元之第二端，且第一電阻單元R1之第二端電性耦接至接地端。第二電阻單元R2的第一端用以接 收驅動電壓VINT。第二複製切換單元MN2之第一端電性耦接第二電阻單元R2之第二端，第二複製切換單元MN2之第二端電性耦接至接地端，且第二複製切換單元MN2之控制端用以接收第一控制信號VC1。
再者，第一複製切換單元MP2之元件尺寸相同於第一切換單元MP1之元件尺寸，且第二複製切換單元MN2之元件尺寸相同於第二切換單元MN1之元件尺寸。為了產生較佳的匹配特性，第一複製切換單元MP2與第二複製切換單元MN2在佈局設計中會放置鄰近於第一切換單元MP1與第二切換單元MN1。
在此實施例中，第一複製切換單元MP2用以根據第二控制信號VC2選擇性地導通。第一電阻單元R1電性耦接至第一切換單元MP2，以產生第一偵測信號MPON。第二複製切換單元MN2用以根據第一控制信號VC1選擇性導通。第二電阻單元R2電性耦接第二複製單元MN2，以產生第二偵測信號MNON。如此，偵測模組260可根據地一偵測信號MPON與第二偵測信號MNON而偵測橫流電流IC。
舉例而言，當第二控制信號VC2為低電壓位準時，第一切換單元MP1與第一複製切換單元MP2會導通而產生具有邏輯1狀態的第一偵測信號MPON。同樣地，當第一控制信號VC1為高電壓位準時，第二切換單元MN1與第二複製切換單元MN2會導通而產生具有邏輯0狀態的第二偵測信號MNON。偵測模組260可根據第一偵測信號MPON 與第二偵測信號MNON的狀態而偵測驅動模組240出現橫流電流IC。
在一些實施例中，如第2B圖所示，偵測模組260可進一步包含禁區(dead region)控制單元262。禁區(dead region)代表可用以在驅動模組240中防止橫流電流IC產生的一電壓範圍。換句話說，當在第一放大器224與第二放大器在第一放大器224與第二放大器226之間的偏移電壓超出禁區，則驅動模組240會產生橫流電流IC。
禁區控制單元262電性耦接至第一電阻單元R1的第一端與第二電阻單元R2的第二端，以產生更新信號UP。禁區控制單元262用以根據第一偵測信號MPON與第二偵測信號MNON產生更新信號UP。
第2C圖根據本揭示內容之一些實施例繪示一禁區控制單元之示意圖。如第2C圖所示，當橫流電流IC產生時，禁區控制單元262產生具有邏輯1狀態的更新信號UP。反之，當驅動模組240中並未具有橫流電流IC時，禁區控制單元262產生具有邏輯0狀態的更新信號UP。在第2C圖之致能信號Enable可自外部電路輸入。
第2D圖根據本揭示內容之一些實施例繪示一種分壓單元之示意圖。如第2D圖所示，分壓單元222包含第一電阻RA、第二電阻RB、第三電阻RC、第四電阻RD與切換單元SW。第一電阻RA的第一端用以接收位元線高位準電壓VBLH(例如可為先前所述之系統供應電壓VCC)，第一電阻RA之第二端用以產生第一參考電壓VREF1。第二電 阻RB之第一端電性耦接於第一電阻RA之第二端，第二電阻RB之第二端用以產生第二參考電壓VREF2。第三電阻RC電性耦接於第二電阻RC之第二端與接地端之間。第四電阻RD之第一端電性耦接第二電阻RB之第一端。切換單元SW電性耦接於第四電阻RD之第二端與第二電阻RB之第二端之間。
第四電阻RD與切換單元SW形成一修整(trimming)電路，且切換單元SW用以根據更新信號UP選擇性地導通。因此，第一參考電壓VREF1與第二參考電壓VREF2可用以改變第一控制信號VC1與第二控制信號VC2之狀態，藉此減少橫流電流IC。
第2E圖根據本揭示內容之一實施例繪示橫流電流、更新信號、第一參考電壓與第二參考電壓之波形圖。
在此實施例中，如第2E圖所示，預設的半位元線高位準電壓VB為0.6伏特(V)。而在第一放大器224與第二放大器226之間的偏移電壓為6毫伏特(mV)，此偏移電壓會產生約92微安培(uA)的橫流電流IC。因此，更新信號UP之狀態切換至邏輯1，以調整第一控制信號VC1與第二控制信號VC2。在調整完之後，可見到橫流電流IC已被降低至0.2uA。
第3A圖根據本揭示內容之一些實施例繪示一半位元線高位準電壓產生器之示意圖。為了增加禁區的範圍，如第3A圖所示，偵測模組260包含了計數器264與解碼器266。
計數器264電性耦接至第一電阻單元R1之第一端與第二電阻單元之第二端，以產生控制數位碼CNT。解碼器266電性耦接至計數器264，以對將控制數位碼CNT解碼為更新信號UP。
換句話說，計數器264用以根據第一偵測信號MPON與第二偵測信號MNON產生控制數位碼CNT。當偵測到橫流電流IC時，計數器264會開始計數。直到橫流電流IC可被忽略時，計數器264會停止計數數。
解碼器266用以對控制數位碼進行解碼，以產生更新信號UP。更新信號UP為多位元的信號，以控制多個修整電路。
第3B圖根據本揭示內容之一些實施例繪示一種分壓單元。相較於第2D圖，在第3B圖所示之分壓單元222更包含多個修整電路222a。修整電路22a與第二電阻RB電性並接。每一修整電路22a包含第四電阻RD與切換單元SW。第四電阻RD之第一端電性耦接至第二電阻RB之第一端。切換單元SW電性耦接於第四電阻RD之第二端與第二電阻RB之第二端之間。在多個修整電路222a中之一者的切換單元SW用以根據更新信號UP之對應的位元而選擇性導通。
在此實施例中，半位元線高位準電壓產生器300之禁區的範圍可被增加。因此，半位元線高位準電壓產生器300可具有較好的準確度來降低橫流電流IC。
第3C圖根據本揭示內容之一實施例繪示橫流電 流、第一參考電壓與第二參考電壓之波形圖。
如第3C圖所示，預設的半位元線高位準電壓VB為0.6V。第一放大器224與第二放大器226之偏移電壓為5mV，所相應產生的橫流電流IC為263uA。在禁區範圍一步步地被調整後，橫流電流IC已下降至小於1uA。
第3D圖根據本揭示內容之一實施例中繪示橫流電流之波形圖。若當半位元線高位準電壓產生器200在不具有偵測模組260的狀況下被使用，則在偏移電壓約為7mV時即無法具有前述的禁區範圍(例如：曲線322)。相反地，在具有7mV之誤差電壓的情況下，藉由偵測模組260的調整，本揭示內容所示之半位元線高位準電壓產生器200可具有3mV之禁區範圍(例如：曲線324)。
再者，在具有多個記憶體元件的記憶體陣列中，每一記憶體元件可共享控制模組220、驅動模組240與對應的偵測模組260。藉由共享同一控制模組220與驅動模組240，記憶體陣列之面積可以進一步地縮減。
本揭示內容之另一態樣係於提供一種用於驅動記憶體元件的驅動方法。第4圖根據本揭示內容之一些實施例繪示一種驅動方法之流程圖。
驅動方法400包含下列步驟。自第一放大器224產生第一控制信號VC1(步驟S401)。自第二放大器226產生第二控制信號VC2(步驟S402)。根據第一控制信號VC1與第二控制信號VC2產生半位元線高位準電壓VB，其中半位元線高位準電壓VB用以驅動記憶體元件(步驟S403)。 根據第一控制信號VC1與第二控制信號VC2產生更新信號UP(步驟S404)。根據更新信號UP調整第一控制信號VC1與第二控制信號VC2，以降低記憶體元件之待機電流(步驟S405)。
再者，在一些實施例中，可藉由輸入第一參考電壓VREF1與半位元線高位準電壓VB至第一放大器224，以產生第一控制信號VC1。可藉由輸入第二參考電壓VREF2與半位元線高位準電壓VB至第二放大器226，以產生第二控制信號VC2。其中，第一參考電壓VREF1與第二參考電壓VREF2可自分壓單元222產生。
綜上所述，本揭示內容提供一種半位元線高位準電壓產生器、記憶體裝置與其驅動方法，可降低自半位元線高位準電壓產生器之電路之元件不匹配或偏移電壓所引起的橫流電流，進而減少了記憶體裝置的待機電流。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧半位元線高位準電壓產生器
220‧‧‧控制模組
222‧‧‧分壓單元
224‧‧‧第一放大器
226‧‧‧第二放大器
240‧‧‧驅動模組
260‧‧‧偵測模組
262‧‧‧禁區控制單元
VC1‧‧‧第一控制信號
VC2‧‧‧第二控制信號
VCC‧‧‧系統供應電壓
VREF1‧‧‧第一參考電壓
MP1‧‧‧第一切換單元
MN1‧‧‧第二切換單元
MP2‧‧‧第一複製切換單元
MN2‧‧‧第二複製切換單元
R1‧‧‧第一電阻單元
R2‧‧‧第二電阻單元
VB‧‧‧半位元線高位準電壓
MPON‧‧‧第一偵測信號
MNON‧‧‧第二偵測信號
UP‧‧‧更新信號
VBLH‧‧‧位元線高位準電壓
VREF2‧‧‧第二參考電壓
VINT‧‧‧驅動電壓
IC‧‧‧橫流電流

Claims (19)

  1. 一種半位元線高位準電壓產生器，包含：一控制模組，用以根據一更新信號與一半位元線高位準電壓產生一第一控制信號與一第二控制信號；一驅動模組，用以根據該第一控制信號與該第二控制信號產生該半位元線高位準電壓至一記憶體裝置；以及一偵測模組，用以偵測一橫流電流是否流經該驅動模組並產生該更新信號，藉此調整該驅動模組以降低該橫流電流。
  2. 如請求項1所述之半位元線高位準電壓產生器，其中該驅動模組包含：一第一切換單元，用以根據該第二控制信號而選擇性地導通，以產生該半位元線高位準電壓至一輸出端；以及一第二切換單元，電性耦接該第一切換單元於該輸出端，其中該第二切換單元用以根據該第一控制信號選擇性地導通，以產生該半位元線高位準電壓至該輸出端，當該第一切換單元與該第二切換單元皆為導通時，該橫流電流流經該第一切換單元與該第二切換單元。
  3. 如請求項1所述之半位元線高位準電壓產生器，其中該控制模組包含：一分壓單元，用以根據該更新信號產生一第一參考電壓與一第二參考電壓；一第一放大器，用以根據該第一參考電壓與該半位元線高位準電壓產生該第一控制信號；以及 一第二放大器，用以根據該第二參考電壓與該半位元線高位準電壓產生該第二控制信號。
  4. 如請求項3所述之半位元線高位準電壓產生器，其中該偵測模組包含：一第一複製切換單元，用以根據該第二控制信號選擇性地導通；一第一電阻單元，電性耦接該第一複製單元，以產生一第一偵測信號；一第二複製切換單元，用以根據該第一控制信號選擇性地導通；以及一第二電阻單元，電性耦接該第二複製切換單元，以產生一第二偵測信號。
  5. 如請求項4所述之半位元線高位準電壓產生器，其中該偵測模組更包含：一禁區控制單元，用以根據該第一偵測信號與該第二偵測信號產生該更新信號。
  6. 如請求項5所述之半位元線高位準電壓產生器，其中該分壓單元包含一第一電阻，其中該第一電阻之一第一端用以接收一高位元線位準電壓，該第一電阻之一第二端用以產生該第一參考電壓；一第二電阻，其中該第二電阻之一第一端電性耦接於該第一電阻之該第二端，該第二電阻之一第二端用以產生該第 二參考電壓；一第三電阻，電性耦接於該第二電阻之該第二端與一接地端之間；一第四電阻，其中該第四電阻之一第一端電性耦接於該第二電阻之該第一端；以及一第三切換單元，電性耦接於該第四電阻之一第二端與該第二電阻之該第二端之間，其中該第三切換單元用以根據該更新信號選擇性地導通。
  7. 如請求項4所述之半位元線高位準電壓產生器，其中該偵測模組更包含：一計數器，用以根據該第一偵測信號與該第二偵測信號產生一控制數位碼；以及一解碼器，用以對該控制數位碼進行解碼，以產生該更新信號。
  8. 如請求項7所述之半位元線高位準電壓產生器，其中該分壓單元包含：一第一電阻，其中該第一電阻之一第一端用以接收一位元線高位準電壓，該第一電阻之一第二端用以產生該第一參考電壓；一第二電阻，其中該第二電阻之一第一端電性耦接該第一電阻之該第二端，該第二電阻之一第二端用以產生該第二參考電壓；一第三電阻，電性耦接於該第二電阻之該第二端與一接地端之間；以及 複數個修整電路，電性並接於該第二電阻，其中每一該些修整電路包含：一第四電阻，其中該第四電阻之一第一端電性耦接該第二電阻之該第一端；以及一第三切換單元，電性耦接於該第四電阻之一第二端與該第二電阻之該第二端之間，其中該第三切換單元用以根據該更新信號選擇性導通。
  9. 一種記憶體裝置，包含：一傳輸單元，用以根據一選擇信號選擇性傳輸一資料信號；一儲存電容，其中該儲存電容之一第一端電性耦接該傳輸單元，以儲存該資料信號，該儲存電容之一第二端用以接收一半位元線高位準電壓；以及一半位元線高位準電壓產生器，包含：一第一放大器，用以根據一第一參考電壓與該半位元線高位準電壓產生一第一控制信號；一第二放大器，用以根據一第二參考電壓與該半位元線高位準電壓產生一第二控制信號，其中該半位元線高位準電壓產生器根據該第一控制信號與該第二控制信號產生該半位元線高位準電壓；以及一偵測模組，用以偵測該第一放大器與該第二放大器之間的一偏移電壓，並產生一更新信號，以調整該半位元線高位準電壓產生器，藉此降低該偏移電壓。
  10. 如請求項9所述之記憶體裝置，其中該半位元線高 位準電壓產生器更包含：一第一切換單元，其中該第一切換單元之一第一端用以接收一驅動電壓，該第一切換單元之一第二端用以產生該半位元線高位準電壓，且該第一切換單元之一控制端用以接收該第二控制信號；以及一第二切換單元，其中該第二切換單元之一第一端電性耦接該第一切換單元之該第二端，該第二切換單元之一第二端電性耦接至一接地端，且該第二切換單元之一控制端用以接收該第一控制信號。
  11. 如請求項10所述之記憶體裝置，其中該半位元線高位準電壓產生器更包含：一分壓單元，用以根據該更新信號產生該第一參考電壓與該第二參考電壓。
  12. 如請求項11所述之記憶體裝置，其中該偵測模組包含：一第一複製切換單元，其中該第一複製切換單元之一第一端用以接收該驅動電壓，且該第一複製切換單元之一控制端用以接收該第二控制信號；一第一電阻單元，其中該第一電阻單元之一第一端電性耦接該第一複製切換單元之一第二端，且該第一電阻單元之一第二端電性耦接至該接地端；一第二電阻單元，其中該第二電阻單元之一第一端用以接收該驅動電壓；以及一第二複製切換單元，其中該第二複製切換單元之一第 一端電性耦接該第二電阻單元之該第二端，該第二複製單元之一第二端電性耦接至該接地端，且該第二複製單元之一控制端用以接收該第一控制信號。
  13. 如請求項12所述之記憶體裝置，其中該偵測模組更包含：一禁區控制單元，電性耦接該第一電阻單元之該第一端與該第二電阻之該第二端，以產生該更新信號。
  14. 如請求項13所述之記憶體裝置，其中該分壓單元包含：一第一電阻，其中該第一電阻之一第一端用以接收一位元線高位準電壓，該第一電阻之一第二端用以產生該第一參考電壓；一第二電阻，其中該第二電阻之一第一端電性耦接該第一電阻之該第二端，該第二電阻之一第二端用以產生該第二參考電壓；一第三電阻，電性耦接於該第二電阻之該第二端與該接地端之間；一第四電阻，其中該第四電阻之一第一端電性耦接該第二電阻之該第一端；以及一第三切換單元，電性耦接於該第四電阻之一第二端與該第二電阻之該第二端之間，其中該第三切換單元用以根據該更新信號選擇性地導通。
  15. 如請求項12所述之記憶體裝置，其中該偵測模組 更包含：一計數器，電性耦接於該第一電阻單元之該第一端與該第二電阻單元之該第二端，以產生一控制數位碼；以及一解碼器，電性耦接該計數器，以將該控制數位碼解碼為該更新信號。
  16. 如請求項15所述之記憶體裝置，其中該分壓單元包含：一第一電阻，其中該第一電阻之一第一端用以接收一位元線高位準電壓，該第一電阻之一第二端用以產生該第一參考電壓；一第二電阻，其中該第二電阻之一第一端電性耦接該第一電阻之該第二端，該第二電阻之一第二端用以產生該第二參考電壓；一第三電阻，電性耦接於該第二電阻之該第二端與該接地端之間；以及複數個修整電路，電性並接於該第二電阻，其中每一該些修整電路包含：一第四電阻，其中該第四電阻之一第一端電性耦接該第二電阻之該第一端；以及一第三切換單元，電性耦接於該第四電阻之一第二端與該第二電阻之該第二端之間，其中該第三切換單元用以根據該更新信號選擇性導通。
  17. 一種用以驅動一記憶體元件的驅動方法，包含：自一第一放大器產生一第一控制信號； 自一第二放大器產生一第二控制信號；根據該第一控制信號與該第二控制信號產生一半位元線高位準電壓，其中該半位元線高位準電壓用以驅動該記憶體元件；根據該第一控制信號與該第二控制信號產生一更新信號；以及根據該更新信號調整該第一控制信號與該第二控制信號，以減低該記憶體元件之一待機電流。
  18. 如請求項17所述之驅動方法，更包含：輸入一第一參考電壓與該半位元線高位準電壓至該第一放大器，以產生該第一控制信號；以及輸入一第二參考電壓與該半位元線高位準電壓至該第二放大器，以產生該第二控制信號，其中該第一參考電壓與該第二參考電壓產生自一分壓單元。
  19. 如請求項18所述之驅動方法，其中該分壓單元包含至少一修整電路，用以根據該更新信號調整該第一參考電壓與該第二參考電壓，以調整該第一控制信號與該第二控制信號。
TW103104125A 2013-11-13 2014-02-07 半位元線高位準電壓產生器、記憶體裝置與驅動方法 TWI514385B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/079,613 US8917560B1 (en) 2013-11-13 2013-11-13 Half bit line high level voltage genertor, memory device and driving method

Publications (2)

Publication Number Publication Date
TW201519235A TW201519235A (zh) 2015-05-16
TWI514385B true TWI514385B (zh) 2015-12-21

Family

ID=52101874

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104125A TWI514385B (zh) 2013-11-13 2014-02-07 半位元線高位準電壓產生器、記憶體裝置與驅動方法

Country Status (3)

Country Link
US (1) US8917560B1 (zh)
CN (1) CN104637523B (zh)
TW (1) TWI514385B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD801310S1 (en) * 2015-09-03 2017-10-31 Harman International Industries, Incorporated Audio component
US10734991B1 (en) 2019-07-02 2020-08-04 Nanya Technology Corporation Voltage switching device, integrated circuit device and voltage switching method
US10978137B1 (en) * 2020-02-19 2021-04-13 Nany A Technology Corporation Memory device and method of operating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115295A (en) * 1997-07-31 2000-09-05 Texas Instruments Incorporated Efficient back bias (VBB) detection and control scheme for low voltage DRAMS
US20050104566A1 (en) * 2003-11-19 2005-05-19 Kim Jung P. Back-bias voltage generator with temperature control
US20070002640A1 (en) * 2005-06-30 2007-01-04 Hynix Semiconductor Inc. Bulk bias voltage level detector in semiconductor memory device
US20070047333A1 (en) * 2005-08-26 2007-03-01 Noh Kyong-Jun Generation of back-bias voltage with high temperature sensitivity
US20070058474A1 (en) * 2005-09-14 2007-03-15 Hynix Semiconductor Inc. Internal voltage generator
US20100046307A1 (en) * 2006-08-30 2010-02-25 06-40499 Semiconductor memory and system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283481A (en) * 1990-12-26 1994-02-01 International Business Machines Corporation Bipolar element bifet array decoder
DE19612456C2 (de) * 1996-03-28 2000-09-28 Siemens Ag Halbleiterspeichervorrichtung
JP2000123578A (ja) * 1998-10-13 2000-04-28 Sharp Corp 半導体メモリ装置
US6664807B1 (en) * 2002-01-22 2003-12-16 Xilinx, Inc. Repeater for buffering a signal on a long data line of a programmable logic device
JP2004055009A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 半導体メモリモジュール
US7443757B2 (en) * 2002-09-24 2008-10-28 Sandisk Corporation Non-volatile memory and method with reduced bit line crosstalk errors
DE102005063405B4 (de) * 2005-06-28 2010-03-18 Qimonda Ag Speicherelement, Speicherausleseelement und Speicherzelle
US7697350B2 (en) * 2007-12-31 2010-04-13 Macronix International Co. Ltd Low couple effect bit-line voltage generator
JP4936484B2 (ja) * 2010-03-17 2012-05-23 シャープ株式会社 不揮発性半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115295A (en) * 1997-07-31 2000-09-05 Texas Instruments Incorporated Efficient back bias (VBB) detection and control scheme for low voltage DRAMS
US20050104566A1 (en) * 2003-11-19 2005-05-19 Kim Jung P. Back-bias voltage generator with temperature control
US20070002640A1 (en) * 2005-06-30 2007-01-04 Hynix Semiconductor Inc. Bulk bias voltage level detector in semiconductor memory device
US20070047333A1 (en) * 2005-08-26 2007-03-01 Noh Kyong-Jun Generation of back-bias voltage with high temperature sensitivity
US20070058474A1 (en) * 2005-09-14 2007-03-15 Hynix Semiconductor Inc. Internal voltage generator
US20100046307A1 (en) * 2006-08-30 2010-02-25 06-40499 Semiconductor memory and system

Also Published As

Publication number Publication date
CN104637523A (zh) 2015-05-20
CN104637523B (zh) 2017-08-15
TW201519235A (zh) 2015-05-16
US8917560B1 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
CN108694335B (zh) 基于sram的物理不可克隆函数及产生puf响应的方法
US9548131B1 (en) Reduced power read sensing for one-time programmable memories
EP3201924B1 (en) Constant sensing current for reading resistive memory
US10572190B2 (en) Physical unclonable function code providing apparatus and providing method thereof
KR101132795B1 (ko) 온도센서
CN107195319B (zh) 灵敏放大器电路
US9589630B2 (en) Low voltage current reference generator for a sensing amplifier
TW201417102A (zh) 電阻式記憶體裝置
TWI514385B (zh) 半位元線高位準電壓產生器、記憶體裝置與驅動方法
US9754640B1 (en) Sensing circuit and method utilizing voltage replication for non-volatile memory device
US10984846B2 (en) Reference generation for voltage sensing in a resistive memory
KR20010017019A (ko) 더미 비트 라인을 이용한 전류 센스 앰프 회로
CN106997780A (zh) 感测放大器
US10054967B2 (en) Semiconductor device including reference voltage generation circuit controlling level of reference voltage
US20030128055A1 (en) Low power latch sense amplifier
US9558841B2 (en) Generating stabilized output signals during fuse read operations
CN105027218A (zh) 电阻式随机存取存储器(reram)与导电桥式随机存取存储器(cbram)交叉耦合的熔丝与读取方法及***
US20090231318A1 (en) Column select signal adjusting circuit capable of reducing interference between bit lines and data lines and semiconductor memory device having the same
KR20180057771A (ko) 센스 앰프 구동 장치
US8804434B2 (en) Pulse-based memory read-out
US8164321B2 (en) Current injector circuit for supplying a load transient in an integrated circuit
US9941002B2 (en) Resistive memory and memory cell
CN105680844A (zh) 能够改善放大性能的缓冲电路
CN101427320A (zh) 存储电路以及用于对存储元件进行读出的方法
CN104425015A (zh) 半导体存储装置