TWI514167B - 參數產生裝置與方法 - Google Patents

參數產生裝置與方法 Download PDF

Info

Publication number
TWI514167B
TWI514167B TW102129069A TW102129069A TWI514167B TW I514167 B TWI514167 B TW I514167B TW 102129069 A TW102129069 A TW 102129069A TW 102129069 A TW102129069 A TW 102129069A TW I514167 B TWI514167 B TW I514167B
Authority
TW
Taiwan
Prior art keywords
parameter
values
subtraction
value
generate
Prior art date
Application number
TW102129069A
Other languages
English (en)
Other versions
TW201506646A (zh
Inventor
Ching Yao Su
Liang Wei Huang
Shih Wei Wang
Wan Chun Huang
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW102129069A priority Critical patent/TWI514167B/zh
Priority to US14/323,411 priority patent/US9471542B2/en
Publication of TW201506646A publication Critical patent/TW201506646A/zh
Application granted granted Critical
Publication of TWI514167B publication Critical patent/TWI514167B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Complex Calculations (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Computing Systems (AREA)

Description

參數產生裝置與方法
本發明是關於參數產生裝置與方法，尤其是關於藉由加法或減法作業產生參數之參數產生裝置與方法。
一般而言，一電路於運作時需利用預設之參數來達到預期之運作效能，然而，隨著外部條件（例如環境溫度）或內部條件（例如工作電壓）的改變，該些預設參數可能不再是最佳參數，亦即若該電路繼續依據該些預設參數來運作，將無法達到預期之效能，因此，當外部或內部條件有所變化，該電路需相對應地擷取更新後之參數或調整該些預設參數以維持效能。依據目前技術，該電路可利用一映照表來儲存一或多個條件變化下的複數個參數，再依據該條件的當前狀態從該映照表中擷取適當的參數，然而，由於一條件變化（例如溫度變化）通常係連續性的，因此若欲因應該條件變化提供精準的參數，該映照表將變得非常龐大，進而耗用許多記憶體空間；又若該映照表僅儲存少量的參數，該電路即需利用該些參數來進行近似運算（例如內插運算），以得到新的參數供後續運作，此時不僅該些新的參數相對不精確，該近似運算亦會耗掉電路之運作效能。
關於先前技術，請參閱專利號7,979,219之美國專利。
鑑於先前技術之不足，本發明之一目的在於提供參數產生裝置與方法，以解決先前技術之問題。
本發明之另一目的在於提供藉由加法作業產生參數之參數產生裝置與方法，以簡化參數產生之過程。
本發明揭露了一種參數產生裝置，用來產生一參數以供電路運作，其中該參數對應一特性曲線之N次多項式，且該N為正整數。依據本發明之一實施例，該參數產生裝置包含：一儲存電路，用來儲存至少N+1個初始值，該N+1個初始值對應一基準值以及一單位變化量；以及一參數計算電路，耦接該儲存電路，用來於一倍數K為正值時執行至少[(K-1)×N+1]次加法作業或於該倍數K為負值時執行至少-K×N次減法作業，以產生該參數，其中該倍數K等於一當前值減去該基準值之差除以該單位變化量。於本實施例中，所述N+1個初始值對應一排列順序；且該[(K-1)×N+1]次加法作業包含依據該排列順序將該N+1個初始值中的第M個初始值加上第M+1個初始值，其中該M為不大於N之正整數，或者該-K×N次減法作業包含依據該排列順序將該N+1個初始值中的第N個初始值減去第N+1個初始值。
本發明亦揭露了一種參數產生方法，用來產生一參數以供電路運作，係由一參數產生裝置來執行，其中該參數對應一特性曲線之N次多項式，且該N為正整數。依據本發明之一實施例，該參數產生方法包含：提供至少N+1個初始值，該N+1個初始值對應一基準值以及一單位變化量；以及於一倍數K為正值時執行至少[(K-1)×N+1]次加法作業或於該倍數K為負值時執行至少-K×N次減法作業，以產生該參數，其中該倍數K等於一當前值減去該基準值之差除以該單位變化量。於本實施例中，所述N+1個初始值對應一排列順序；且該[(K-1)×N+1]次加法作業包含依據該排列順序將該N+1個初始值中的第M個初始值加上第M+1個初始值，其中該M為不大於N之正整數，或者該-K×N次減法作業包含依據該排列順序將該N+1個初始值中的第N個初始值減去第N+1個初始值。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含參數產生裝置與方法，用來產生一參數以供電路運作。為了產生該參數，本發明提出了改良式尤拉法（Modified Euler’sMethod），以利用單純的加法運算來準確地得到一N次多項式f (x )之值。原尤拉法之理論與推導請參閱James C. Robinson之常微分方程之導讀（AN INTRODUCTION TOORDINARY DIFFERENTIAL EQUATION）（出版者：Cambridge University Press；ISBN-10：0511801203；ISBN-13：978-0511801204）之201頁至212頁。改良式尤拉法的推導則如下所述。
假定f (x )為我們想要逼近的N次多項式f (x )=an xn +an-1 xn-1 +…+a1 x+a0 ，根據微分的定義，我們可以得到以下微分函數（切線函數）： ．．．（常數）根據上列式子，基於N次多項式的N次微分為定值，如果我們不求切線函數，而求單位變化量△x 下的割線函數，我們可以得到類似的式子如下： ．．．（常數）藉由重新整理上列式子，我們可得到一組遞迴公式：因此，依據上列遞迴公式，若一N次多項式f (x )=an xn +an-1 xn-1 +…+a1 x+a0 之基準值（或稱為起始值）為x 0 ，只要事先依據該多項式以及該基準值x 0 求出N+1個初始值，便能利用上述遞迴公式來透過加法運算求得f (x 0 +k ．△x )，其中該k 為整數。
承上所述，舉例而言，若該N次多項式為3次多項式f (x )=a3 x3 +a2 x2 +a1 x+a0 ，根據前段推導，我們可以得到割線函數如下： （常數）進一步整理上列式子，我們便得到一組遞迴公式：因此，若該3次多項式f (x )=a3 x3 +a2 x2 +a1 x+a0 之基準值為x 0 ，只要事先依據該3次多項式以及該基準值x 0 求出(3+1)=4個初始值｛f (x0 )=a3 x0 3 +a2 x0 2 +a1 x0 +a0 、=3a 3 △x ．2 0 x+(3a 3 △2 x+2a 2 △x )x0 +(a3 △3 x+a2 △2 x+a1 △x )、=6a 3 △2 x．0 x+(6a 3 △3 x+2a 2 △2 x)、=6a 3 △3 x｝，便能利用上述遞迴公式來透過加法運算求得f (x 0 +k ．△x )，其中該k 為整數。更詳細地說，假定該3次多項式為f (x )=x3 +12x2 +3x +4（亦即3 a=1; a2 =12;a1 =3;a0 =4）以及基準值x 0 為0，我們便可求出4個初始值f (x0 )、 、、依序為4、16、30、6，倘若單位變化量△x 為1，我們即可根據前述推導來利用加法運算求出f (x 0 +k ．△x )如表1所示： 由表1可知，任意f (x 0 +k ．△x )均可依據該4個初始值f (x0 )、 、、透過加法運算求得，且所求得之值會與透過公式運算之值相同，例如若我們欲求出f (3)，只要利用該些初始值作7次加法作業即可產生加法值20、46、36、66、82、42以及148，其中最後一個加法值148即為f (3)。
另外，表1之基準值x 0 可設為0以外的值，舉例來說，若單位變化量△x 仍為1但基準值x 0 為3（等效於原基準值x 0 =0加上3△x ），我們除可事先透過任何可行運算方式求出相對應之4個初始值為148、124、48、6（如表1所示）以供後續作業，亦可透過加法作業由原初始值（例如4、16、30、6）求出更新的初始值，或透過減法作業由原初始值（例如272、172、54、6）來反向求出更新的初始值（亦即既然6為固定的初始值，我們可以據以算出其它更新的初始值為54-6=48、172-48=124、272-124=148）。再者，單位變化量△x 也可以是1以外的值，例如當△x 等於2且基準值x 0 為0，此時4個初始值｛3 0 x3 )=a0 f(x+a2 x0 2 +a1 x0 +a0 、=3a 3 △x ．2 0 x+(3a 3 △2 x+2a 2 △x )x0 +(a3 △3 x+a2 △2 x+a1 △x )、=6a 3 △2 x．0 x+(6a 3 △3 x+2a 2 △2 x)、=6a 3 △3 x｝會相對應地為4、62、144、48，後續作業便可利用此4個初始值來求出任意的f (x 0 +k ．△x )。
基於前述的改良式尤拉法，申請人進一步提出了參數產生裝置與方法，以簡化參數產生的過程。請參閱圖1，其係本發明之參數產生裝置100之一實施例的示意圖，該實施例能夠利用加法作業產生一參數以供電路運作，其中該參數對應一特性曲線之N次多項式，且該N為正整數。如圖1所示，參數產生裝置100包含：一儲存電路110，用來儲存至少N+1個初始值，該N+1個初始值對應一基準值x 0 以及一單位變化量△x ；以及一參數計算電路120，耦接該儲存電路110，用來於一倍數K為正值時執行至少[(K-1)×N+1]次加法作業或於該倍數K為負值時執行至少-K×N次減法作業，以產生該參數，其中該倍數K等於一當前值x 減去該基準值x 0 之差除以該單位變化量△x 。舉例而言，所述N次多項式是一3次多項式f (x )=a3 x3 +a2 x2 +a1 x+a0 ，當該N為3時，N+1個初始值即為4個初始值f (x0 )、 、、，此時該參數即為透過[(K-1)×N+1]次加法作業所求得的f (x )=f (x 0 +k ．△x )，或為經由-K×N次減法作業所求得的f (x )=f (x 0 +k ．△x )，其中該k 為整數。請注意，前述基準值x 0 與單位變化量△x 可一併儲存於該儲存電路110，亦可儲存於其它電路（例如另一儲存電路）中；所述當前值x 可由一需求端（亦即任何需要該參數之軟硬體，例如一等化器控制電路）來決定；所述[(K-1)×N+1]或-K×N之值可由已知之適當軟硬體（例如加減法元件與乘法元件之組合）來計算；至於該[(K-1)×N+1]次加法作業或-K×N次減法作業之執行次序則可由已知之適當軟硬體（例如一有限狀態機）來控制，以令該參數計算電路120依序執行該些加法或減法作業，其中次序控制之軟硬體可整合於該參數計算電路120中，亦可設於該參數計算電路120外。另請注意，本發明之參數計算電路120可僅執行加法作業或減法作業以求簡化，然亦可同時具備執行加法與減法作業之功能。
承上所述，請參閱表1與圖1，假定上述N次多項式是關聯表1之3次多項式f (x )=x3 +12x2 +3x +4，基準值x 0 為0，單位變化量△x 為1，此時儲存電路110會儲存4、16、30、6等4個初始值，因此，若參數產生裝置100欲產生一參數f (1)，亦即前述當前值x 為1時，由於該當前值x 與基準值x 0 之差異除以單位變化量△x 之倍數K等於1，因此參數計算電路120會依據該4個初始值執行至少1次加法作業，以產生一加法值20，該加法值20即為所求之參數f (1)，進一步言之，該N+1（本例中為3+1=4）個初始值會對應一排列順序（亦即4、16、30、6之順序），且該[(K-1)×N+1]（本例中為[(1-1)×3+1]=1）次加法作業會包含依據該排列順序將該N+1個初始值中的第M個初始值（本例中為第1個初始值4）加上第M+1個初始值（本例中為第2個初始值16），其中該M為不大於N之正整數。類似地，在上述假設不變的情形下，若基準值x 0 改為2，此時儲存電路110會儲存66、82、42、6等4個初始值，因此，若參數產生裝置100欲產生參數f (1)，由於該當前值x 與基準值x 0 之差異除以單位變化量△x 之倍數K等於-1，參數計算電路120會依據該4個初始值執行至少3次減法作業，以產生一減法值20，該減法值20即為所求之參數f (1)，進一步言之，該-K×N（本例中為[-(-1)×3]=3）次減法作業會包含依據該排列順序將該N+1個初始值中的第N個初始值（本例中為第3個初始值42）減去第N+1個初始值（本例中為第4個初始值6）。
另舉例而言，請繼續參閱表1與圖1，基於前段假設，若基準值x 0 為0，且參數產生裝置100欲產生另一參數f (2)，亦即前述當前值x 為2時，由於該當前值x 與基準值x 0 之差異除以單位變化量△x 之倍數K等於2，因此參數計算電路120將依據該4個初始值執行至少4次加法作業，以產生加法值20、46、36以及66，其中最後一個加法值66即為所求之參數f (2)，進一步言之，若該K等於或大於2，該參數計算電路120會依據該N+1（本例中為4）個初始值執行N（本例中為3）次加法作業以產生N個第一加法值（本例中為4+16=20、16+30=46、30+6=36），接著再依據該N個第一加法值以及該第N+1個初始值（本例中為6）來執行[(K-2)×N+1]（本例中為[(2-2)×3+1]=1）次加法作業以產生該參數f (x )=f (x 0 +k ．△x )（本例中為f (2)=f (0+2．1)=20+46=66），換言之，該參數計算電路120會依據始初值之排列順序將該N+1個初始值中的任二相鄰初始值相加以產生該N個第一加法值，再依據該些第一加法值以及該第N+1個初始值執行剩餘的加法作業以求出該參數。類似地，在上述假設不變的情形下，若基準值x 0 改為4，此時儲存電路110會儲存272、172、54、6等4個初始值，若參數產生裝置100同樣欲產生參數f (2)，由於該當前值x =2與基準值x 0 =4之差異除以單位變化量△x =1之倍數K等於-2，參數計算電路120會依據該4個初始值執行至少6次減法作業，以產生減法值48、124、148、42、82以及66，其中最後一個加法值66即為所求之參數f (2)，進一步言之，若該K等於或小於-2，該參數計算電路120會依據該N+1（本例中為4）個初始值執行N（本例中為3）次減法作業以產生N個第一減法值（本例中為54-6=48、172-48=124、272-124=148），接著再依據該N個第一減法值以及該第N+1個初始值（本例中為6）來執行(-K-1)×N（本例中為[-(-2)-1]×3=3）次減法作業以產生該參數f (2)，換言之，該參數計算電路120會將該第N個初始值與該第N+1個初始值相減以產生該N個第一減法值中的第N個第一減法值（本例中為54-6=48），再依據一由N-1遞減到1的整數M將該N+1個初始值中的第M個初始值減去第M+1個第一減法值以產生其餘第一減法值（本例中為172-48=124、272-124=148），其中該N個第一減法值亦對應該排列順序。
再舉例而言，請再次參閱表1與圖1，基於前段之假設，若基準值x 0 為0，且參數產生裝置100欲產生另一參數f (3)，亦即前述當前值x 為3時，由於該當前值x 與基準值x 0 之差異除以單位變化量△x 之倍數K等於3，因此參數計算電路120會依據該4個初始值執行至少7次加法作業，以產生加法值20、46、36、66、82、42以及148，其中最後一個加法值148即為所求之參數f (3)，更詳細地說，若該K等於或大於3，該參數計算電路120會依據該N+1（本例中為4）個初始值執行N（本例中為3）次加法作業以產生對應該初始值之排列順序的N個第一加法值（本例中為20、46、36），接著再依據該排列順序將此N個第一加法值中的任二相鄰加法值相加以及將第N個第一加法值（本例中為36）與第N+1個初始值（本例中為6）相加以產生N個第二加法值（本例中為20+46=66、46+36=82、36+6=42），接著該參數計算電路會再依據該些第二加法值以及第N+1個初始值來執行[(K-3)×N+1]（本例中為[(3-3)×3+1]=1）次加法作業以產生該參數f (3)=f (0+3．1)=66+82=148。類似地，在上述假設不變的情形下，若基準值x 0 改為6，此時儲存電路110會儲存670、286、66、6等4個初始值，若參數產生裝置100欲產生參數f (3)，由於該當前值x =3與基準值x 0 =6之差異除以單位變化量△x =1之倍數K等於-3，因此參數計算電路120會依據該4個初始值執行至少9次減法作業，以產生減法值60、226、444、54、172、272、48、124以及148，其中最後一個減法值148即為所求之參數f (3)，更詳細地說，若該K等於或小於-3，該參數計算電路120會依據該N+1（本例中為4）個初始值執行N（本例中為3）次減法作業以產生對應該初始值之排列順序的N個第一減法值（本例中為444、226、60），接著將該第N個第一減法值與該第N+1個初始值相減以產生N個第二減法值中的第N個第二減法值（本例中為60-6=54），再依據一由N-1遞減到1的整數M將該N個第一減法值中的第M個第一減法值減去第M+1個第二減法值以產生其餘第二減法值（本例中為226-54=172、444-172=272），接著該參數計算電路依據該N個第二減法值以及該第N+1個初始值來執行(-K-2)×N（本例中為[-(-3)-2]×3=3）次減法作業以產生該參數f (3)，其中該N個第二減法值亦對應前述排列順序。
請注意，由於本技術領域具有通常知識者能依據上開說明推導其它K值之例子，因此為免冗文，重複或類似之說明在此予以省略。
前述說明是基於該特性曲線之N次多項式為正確的的情形下，然而外部或內部條件的改變可能導致原本的N次多項式無法精確地反映當前的特性曲線，或者需求端所要求之參數所對應之特性曲線並非該N次多項式所直接關聯的特性曲線，此時能夠精確反映當前特性曲線的多項式已非該N次多項式，而是一未知的目標多項式。有鑑於此，本發明另提供了一參數產生裝置200如圖2所示，相較於圖1之實施例，參數產生裝置200進一步包含：一運算電路210，耦接該參數計算電路120，用來依據一關係式使該N次多項式近似一目標多項式，並計算當兩者近似時該關係式之各係數（Coefficient），而在該關係式之係數確定後，運算電路210便可依據該關係式以及參數計算電路120所求得之參數來計算對應該目標多項式之一目標參數。舉例來說，假定該N次多項式為f 1 (x )=a3 x3 +a2 x2 +a1 x+a0 且該目標多項式為f 2 (x )=b3 x3 +b2 x2 +b1 x+b0 ，該運算電路210會基於一假設線性關係式（Hypothetical Linear Equation）f 3 (x )=c ．f 1 (x )+d 來求出當f 3 (x )近似於f 2 (x )時係數c 與d 之值，例如該運算電路210可利用最小平方概念（Least Square Sense）來計算，或利用其它已知的近似理論（例如極小極大法（Minimax Method））來計算係數c 、d ，而在算出係數c 、d 之後，倘需求端需要一目標參數f 2 (xk )，參數計算電路120先如前揭說明般透過加法作業計算出參數f 1 (xk )，接著運算電路210再依據該關係式f 3 (x )=c ．f 1 (x )+d 以及該參數f 1 (xk )求出目標參數f 2 (xk )≈f 3 (xk )=c ．f 1 (xk )+d 。
承上所述，對於某些應用而言，該目標多項式與N次多項式之關係式為已知，此時運算電路210無需計算該關係式之係數，僅需依據該已知關係式以及依據參數計算電路120所提供之參數來計算對應該目標參數。舉例來說，假定N次多項式f 1 (x )代表IC內部阻抗R與訊號傳輸纜線阻抗Z匹配時的特性曲線（例如反彈波峰值與反彈波峰抵達時間之關係曲線），而目標多項式f 2 (x )代表IC內部阻抗R與纜線阻抗Z不匹配時的特性曲線，由於阻抗匹配時纜線電壓理論上應為數位至類比轉換器之放大器（DAC OP）的輸出電壓V 的1/2，而阻抗不匹配時纜線電壓理論上應為(Z ．V )/(R +Z )，基於兩電壓之振幅比值為2Z /(R +Z )，因此目標多項式f 2 (x )與N次多項式f 1 (x )之關係式可事先確定為f 2 (x )=2Z /(R +Z )．f 1 (x )，既然該關係式可事先設定，內部阻抗R 與DAC OP輸出電壓V 已知，且纜線阻抗Z 可經由量測纜線電壓(Z ．V )/(R +Z )得知，若需求端欲計算一目標參數f 2 (xk )，運算電路210只要依據該關係式以及依據參數計算電路120所求得之參數f 1 (xk )便可計算該目標參數f 2 (xk )=[2Z/(R+Z)]．f 1 (xk )。
承前所述，尚有一種情形是該目標多項式與N次多項式之關係式已知，但該關係式的至少一係數關聯至一變數（例如環境溫度）而會隨著該變數變化，因此，雖然運算電路210無需計算該關係式之係數，仍需取得該至少一係數方能依據該關係式以及參數計算電路120所提供之參數來計算該目標參數。有鑑於此，本發明另提供了一參數產生裝置300如圖3所示，相較於圖2之實施例，參數產生裝置300進一步包含：一偵測電路310，用來偵測一變數，據以產生一偵測結果，其中該偵測結果等於或用來推導出前述至少一係數。舉例來說，假定N次多項式f 1 (x )代表溫度T0 底下的訊號傳輸反彈波峰值與訊號傳輸反彈波峰抵達時間之關係曲線，目標多項式f 2 (x )代表溫度T底下的關係曲線，由於此二多項式之關係式已知為f 2 (x )=f 1 (k (T)．x )，其中k (T)為已知的函數（本例中k(T)=1+λ(T-T0 )，其中λ為已知常數）而T為環境溫度，因此，藉由偵測電路310偵測溫度T並提供偵測結果予運算電路210，運算電路210便能依據該偵測結果確定該關係式之係數，再依據該關係式以及參數計算電路120所求得之參數來計算一目標參數f 2 (xk )=f 1 (k (T)．k x)。請注意，本實施例中，偵測電路310係一溫度偵測電路，然而視應用不同，偵測電路310亦可包含其它類型之偵測電路（例如一電壓偵測電路），或同時包含複數種偵測電路（例如溫度與電壓偵測電路）；另外，所述溫度偵測電路可以是一熱感測器（Thermal Sensor）或是一個能反映溫度之電路，舉例來說，溫度偵測電路可包含：一時脈產生電路，用來產生一時脈；以及一轉換電路，用來依據一預存之時脈與溫度轉換關係來藉由該時脈產生前述偵測結果。
除前述之裝置發明外，本發明亦提出一種參數產生方法，用來產生一參數以供電路運作。該方法係由本發明之裝置或其等效裝置來執行，所產生之參數對應一特性曲線之N次多項式，其中該N為正整數。如圖4所示，該方法之一實施例包含下列步驟：步驟S410：提供至少N+1個初始值，該N+1個初始值對應一基準值x 0 以及一單位變化量△x 。本實施例中，該N+1個初始值對應一排列順序，例如表1之4個初始值4、16、30、6之排列順序；以及步驟S420：於一倍數K為正值時執行至少[(K-1)×N+1]次加法作業或於該倍數K為負值時執行至少-K×N次減法作業，以產生該參數，其中該倍數K等於一當前值減去該基準值之差除以該單位變化量。
承上所述，更詳細地說，假定該K等於或大於1，步驟S420會包含：依據初始值之排列順序將該N+1個初始值中的第M個初始值加上第M+1個初始值，其中該M為不大於N之正整數。另外，若該K等於或大於2，步驟S420進一步包含：執行N次加法作業以產生N個第一加法值；以及依據該N個第一加法值以及該第N+1個初始值來執行剩餘的加法作業（亦即[(K-2)×N+1]次加法作業）以產生該參數，更精確地說，產生第一加法值之步驟包含：依據該排列順序將N+1個初始值中的任二相鄰初始值相加以產生該N個第一加法值，接著再依據該些第一加法值以及第N+1個初始值產生該參數，其中該些第一加法值亦會對應該排列順序。再者，若該K等於或大於3，上述依據第一加法值以及第N+1個初始值執行[(K-2)×N+1]次加法作業之步驟進一步包含：依據該排列順序將該N個第一加法值中的任二相鄰加法值相加以及將該第N個第一加法值與該第N+1個初始值相加以產生N個第二加法值；以及依據該N個第二加法值以及該第N+1個初始值來執行剩餘的加法作業（亦即[(K-3)×N+1]次加法作業）以產生該參數。至於K等於或大於4以及更多的情形均可仿照上述說明類推。
另一方面，假定該K等於或小於-1，步驟S420會包含：依據該排列順序將該N+1個初始值中的第N個初始值減去第N+1個初始值。另外，若該K等於或小於-2，步驟S420進一步包含：執行N次減法作業以產生N個第一減法值，再依據該N個第一減法值以及該第N+1個初始值來執行剩餘的減法作業（亦即(-K-1)×N次減法作業）以產生該參數，更精確地說，產生第一減法值之步驟包含：將該第N個初始值與該第N+1個初始值相減以產生該N個第一減法值中的第N個第一減法值，再依據一由N-1遞減到1的整數M將該N+1個初始值中的第M個初始值減去第M+1個第一減法值以產生其餘第一減法值，其中該N個第一減法值亦對應該排列順序。再者，若該K等於或小於-3，上述執行該(-K-1)×N次減法作業之步驟包含：將該第N個第一減法值與該第N+1個初始值相減以產生N個第二減法值中的第N個第二減法值，再依據該整數M將該N個第一減法值中的第M個第一減法值減去第M+1個第二減法值以產生其餘第二減法值，接著該參數計算電路依據該N個第二減法值以及該第N+1個初始值來執行其餘的減法作業（亦即(-K-2)×N次減法作業）以產生該參數，其中該N個第二減法值亦對應該排列順序。至於K等於或小於-4以及更多的情形均可仿照上述說明類推。
請參閱圖5，其係本發明之參數產生方法之另一實施例的流程圖，本實施例可藉由已知的N次多項式的N+1個預設值求出一目標多項式之參數。更精確地說，本實施例與圖4之實施例的差別在於本實施例進一步包含：步驟S510：依據一關係式使該N次多項式近似一目標多項式，據以得到該關係式之各係數。本實施例中，該關係式係一假設式（Hypothetical Equation），故需透過步驟S510來求得該關係式之各係數，然而在某些應用下該關係式為已知，此時步驟S510即可省略；以及步驟S520：依據該關係式以及步驟S420所產生之參數計算對應該目標多項式之一目標參數。
請參閱圖6，其係本發明之參數產生方法之又一實施例的流程圖，本實施例與圖5之實施例的差別在於本實施例經由偵測一變數來確定前述關係式之至少一係數，藉此確定該關係式，並據以產生前述目標參數。更精確地說，本實施例除步驟S410與步驟S420外，進一步包含：步驟S610：偵測一變數，據以產生一偵測結果。本實施例中，該變數包含溫度以及電壓的至少其中之一，當該變數包含溫度時，步驟S610可以透過已知的溫度感測方法來完成，亦可藉由下列步驟來實現：產生一時脈；以及依據一時脈與溫度轉換關係來藉由該時脈產生該偵測結果；以及步驟S620：依據該偵測結果決定該N次多項式與一目標多項式之一關係式，再依據該關係式與步驟S420所產生之參數來計算對應該目標多項式之一目標參數。
由於本技術領域具有通常知識者可藉由圖1至圖3之裝置發明的揭露內容來瞭解本方法發明的實施細節與變化，因此在不影響該方法發明之揭露要求及可實施性的前提下，重複及冗餘之說明將予以節略。請注意，本說明書所述之加法或減法作業係指將二數值相加或相減之作業，進一步言之，本說明書所指涉之複數次加法或減法作業可用單一運算作業來表示，換句話說，只要是能夠拆解成複數次加法或減法作業的單一運算作業，均為本發明所述之複數次加法或減法作業所涵蓋。另外，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。再者，本技術領域人士可依本發明之揭露內容及自身的需求選擇性地實施任一實施例之部分或全部技術特徵，或者選擇性地實施複數個實施例之部分或全部技術特徵之組合，藉此增加本發明實施時的彈性。
綜上所述，本發明之參數產生裝置與方法包含至少下列優點：其一，只需儲存少數初始值、一基準值與一單位變化量，無需耗費龐大儲存空間來儲存參數之映照表，因而節省電路面積與成本；其二，透過單純的加法或減法作業即可產生所需之參數，無需進行複雜的運算；其三，所產生之參數準確性非常高，當單位變化量愈小，準確性愈高；其四，可利用既存之多項式之初始值經由加法或減法作業求出其它多項式之參數，藉此進一步節省參數儲存空間並擴大應用範圍。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之請求項所界定者為準。
100‧‧‧參數產生裝置
110‧‧‧儲存電路
120‧‧‧參數計算電路
200‧‧‧參數產生裝置
210‧‧‧運算電路
300‧‧‧參數產生裝置
310‧‧‧偵測電路
S410‧‧‧依據一N次多項式提供至少N+1個初始值，該N+1個初始值對應一基準值x0以及一單位變化量△x
S420‧‧‧於一倍數K為正值時執行至少[(K-1)×N+1]次加法作業或於該倍數K為負值時執行至少-K×N次減法作業，以產生該參數，其中該倍數K等於一當前值減去該基準值之差除以該單位變化量
S510‧‧‧依據一關係式使該N次多項式近似一目標多項式，據以得到該關係式之各係數
S520‧‧‧依據該關係式以及步驟S420所產生之參數計算對應該目標多項式之一目標參數
S610‧‧‧偵測一變數，據以產生一偵測結果
S620‧‧‧依據該偵測結果決定該N次多項式與一目標多項式之一關係式，再依據該關係式與步驟S420所產生之參數來計算對應該目標多項式之一目標參數
〔圖1〕為本發明之參數產生裝置之一實施例的示意圖；〔圖2〕為本發明之參數產生裝置之另一實施例的示意圖；〔圖3〕為本發明之參數產生裝置之又一實施例的示意圖；〔圖4〕為本發明之參數產生方法之一實施例的流程圖；〔圖5〕為本發明之參數產生方法之另一實施例的流程圖；以及〔圖6〕為本發明之參數產生方法之又一實施例的流程圖。
100‧‧‧參數產生裝置
110‧‧‧儲存電路
120‧‧‧參數計算電路

Claims (20)

  1. 一種參數產生裝置，用來產生一參數以供電路運作，其中該參數對應一特性曲線之N次多項式，且該N為正整數，該裝置包含：一儲存電路，用來儲存至少N+1個初始值，該N+1個初始值對應一基準值以及一單位變化量，且該N+1個初始值依序為一第一個初始值至一第N+1個初始值；以及一參數計算電路，耦接該儲存電路，用來於一倍數K為正值時執行至少[(K-1)×N+1]次加法作業或於該倍數K為負值時執行至少-K×N次減法作業，以產生該參數，其中該倍數K等於一當前值減去該基準值之差除以該單位變化量。
  2. 如請求項第1項所述之參數產生裝置，其中該N+1個初始值對應一排列順序；該[(K-1)×N+1]次加法作業包含依據該排列順序將該N+1個初始值中的第M個初始值加上第M+1個初始值，其中該M為不大於該N之正整數，或者該-K×N次減法作業包含依據該排列順序將該N+1個初始值中的第N個初始值減去第N+1個初始值。
  3. 如請求項第1項所述之參數產生裝置，其中若該K等於或大於2，該參數計算電路執行N次加法作業以產生N個第一加法值，再依據該N個第一加法值以及該第N+1個初始值來執行[(K-2)×N+1]次加法作業以產生該參數；或者若該K等於或小於-2，該參數計算電路執行N次減法作業以產生N個第一減法值，再依據該N個第一減法值以及該第N+1個初始值來執行(-K-1)×N次減法作業以產生該參數。
  4. 如請求項第3項所述之參數產生裝置，其中該N+1個初始值包含一第N個初始值，對應一排列順序；該參數計算電路依據該排列順序將該N+1個初始值中的任二相鄰初始值相加以產生該N個第一加法值，或者該參數計算電路將該第N個初始值與該第N+1個初始值相減以產生該N個第一減法值中的第 N個第一減法值，再依據一由N-1遞減到1的整數M將該N+1個初始值中的第M個初始值減去第M+1個第一減法值以產生其餘第一減法值，其中該N個第一減法值亦對應該排列順序。
  5. 如請求項第4項所述之參數產生裝置，其中該N個第一加法值包含一第N個第一加法值，亦對應該排列順序，且若該K等於或大於3，該參數計算電路依據該排列順序將該N個第一加法值中的任二相鄰加法值相加以及將該第N個第一加法值與該第N+1個初始值相加以產生N個第二加法值，接著該參數計算電路依據該N個第二加法值以及該第N+1個初始值來執行[(K-3)×N+1]次加法作業以產生該參數；或者該N個第一減法值包含一第N個第一減法值，亦對應該排列順序，且若該K等於或小於-3，該參數計算電路將該第N個第一減法值與該第N+1個初始值相減以產生N個第二減法值中的第N個第二減法值，再依據該整數M將該N個第一減法值中的第M個第一減法值減去第M+1個第二減法值以產生其餘第二減法值，接著該參數計算電路依據該N個第二減法值以及該第N+1個初始值來執行(-K-2)×N次減法作業以產生該參數，其中該N個第二減法值亦對應該排列順序。
  6. 如請求項第1項所述之參數產生裝置，進一步包含：一運算電路，耦接該參數計算電路，用來依據一關係式使該N次多項式近似一目標多項式，據以得到該關係式之各係數，並再依據該關係式以及該參數計算對應該目標多項式之一目標參數。
  7. 如請求項第1項所述之參數產生裝置，進一步包含：一運算電路，耦接該參數計算電路，用來依據該N次多項式與一目標多項式之一關係式以及依據該參數計算對應該目標多項式之一目標參數。
  8. 如請求項第1項所述之參數產生裝置，進一步包含：一偵測電路，用來偵測一變數，據以產生一偵測結果；以及 一運算電路，用來依據該偵測結果決定該N次多項式與一目標多項式之一關係式，再依據該關係式與該參數來計算對應該目標多項式之一目標參數。
  9. 如請求項第8項所述之參數產生裝置，其中該偵測電路包含一溫度偵測電路以及一電壓偵測電路的至少其中之一。
  10. 如請求項第8項所述之參數產生裝置，其中該偵測電路包含：一時脈產生電路，用來產生一時脈；以及一轉換電路，用來依據一時脈與溫度轉換關係來藉由該時脈產生該偵測結果。
  11. 一種參數產生方法，用來產生一參數以供電路運作，係由一參數產生裝置來執行，其中該參數對應一特性曲線之N次多項式，且該N為正整數，該方法包含：提供至少N+1個初始值，該N+1個初始值對應一基準值以及一單位變化量，且該N+1個初始值依序為一第一個初始值至一第N+1個初始值；以及於一倍數K為正值時執行至少[(K-1)×N+1]次加法作業或於該倍數K為負值時執行至少-K×N次減法作業，以產生該參數，其中該倍數K等於一當前值減去該基準值之差除以該單位變化量。
  12. 如請求項第11項所述之參數產生方法，其中該N+1個初始值對應一排列順序；且該[(K-1)×N+1]次加法作業包含依據該排列順序將該N+1個初始值中的第M個初始值加上第M+1個初始值，其中該M為不大於N之正整數，或者該-K×N次減法作業包含依據該排列順序將該N+1個初始值中的第N個初始值減去第N+1個初始值。
  13. 如請求項第11項所述之參數產生方法，其中若該K等於或大於2，執行該加法作業之步驟包含：執行N次加法作業以產生N個第一加法值；以及依據該N個第一加法值以及該第N+1個初始值來執行[(K-2)×N+1]次加法作業以產生該參數；或者 若該K等於或小於-2，執行該減法作業之步驟包含：執行N次減法作業以產生N個第一減法值，再依據該N個第一減法值以及該第N+1個初始值來執行(-K-1)×N次減法作業以產生該參數。
  14. 如請求項第13項所述之參數產生方法，其中該N+1個初始值包含一第N個初始值，對應一排列順序；產生該N個第一加法值之步驟包含：依據該排列順序將該N+1個初始值中的任二相鄰初始值相加以產生該N個第一加法值，或者產生該N個第一減法值之步驟包含：將該第N個初始值與該第N+1個初始值相減以產生該N個第一減法值中的第N個第一減法值，再依據一由N-1遞減到1的整數M將該N+1個初始值中的第M個初始值減去第M+1個第一減法值以產生其餘第一減法值，其中該N個第一減法值亦對應該排列順序。
  15. 如請求項第14項所述之參數產生方法，其中該N個第一加法值包含一第N個第一加法值，亦對應該排列順序，且若該K等於或大於3，執行該[(K-2)×N+1]次加法作業之步驟包含：依據該排列順序將該N個第一加法值中的任二相鄰加法值相加以及將該第N個第一加法值與該第N+1個初始值相加以產生N個第二加法值；以及依據該N個第二加法值以及該第N+1個初始值來執行[(K-3)×N+1]次加法作業以產生該參數；或者該N個第一減法值包含一第N個第一減法值，亦對應該排列順序，且若該K等於或小於-3，執行該(-K-1)×N次減法作業之步驟包含：將該第N個第一減法值與該第N+1個初始值相減以產生N個第二減法值中的第N個第二減法值，再依據該整數M將該N個第一減法值中的第M個第一減法值減去第M+1個第二減法值以產生其餘第二減法值，接著該參數計算電路依據該N個第二減法值以及該第N+1個初始值來執行(-K-2)×N次減法作業以產生該參數，其中該N個第二減法值亦對應該排列順序。
  16. 如請求項第11項所述之參數產生方法，進一步包含：依據一關係式使該N次多項式近似一目標多項式，據以得到該關係式之各係數；以及依據該關係式以及該參數計算對應該目標多項式之一目標參數。
  17. 如請求項第11項所述之參數產生方法，進一步包含：依據該N次多項式與一目標多項式之一關係式以及依據該參數計算對應該目標多項式之一目標參數。
  18. 如請求項第11項所述之參數產生方法，進一步包含：偵測一變數，據以產生一偵測結果；以及依據該偵測結果決定該N次多項式與一目標多項式之一關係式，再依據該關係式與該參數來計算對應該目標多項式之一目標參數。
  19. 如請求項第18項所述之參數產生方法，其中該變數包含溫度以及電壓的至少其中之一。
  20. 如請求項第18項所述之參數產生方法，其中產生該偵測結果之步驟包含：產生一時脈；以及依據一時脈與溫度轉換關係來藉由該時脈產生該偵測結果。
TW102129069A 2013-08-13 2013-08-13 參數產生裝置與方法 TWI514167B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102129069A TWI514167B (zh) 2013-08-13 2013-08-13 參數產生裝置與方法
US14/323,411 US9471542B2 (en) 2013-08-13 2014-07-03 Parameter generating device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102129069A TWI514167B (zh) 2013-08-13 2013-08-13 參數產生裝置與方法

Publications (2)

Publication Number Publication Date
TW201506646A TW201506646A (zh) 2015-02-16
TWI514167B true TWI514167B (zh) 2015-12-21

Family

ID=52467605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129069A TWI514167B (zh) 2013-08-13 2013-08-13 參數產生裝置與方法

Country Status (2)

Country Link
US (1) US9471542B2 (zh)
TW (1) TWI514167B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460771B (en) * 2000-03-29 2001-10-21 Silicon Integrated Sys Corp Digital clock signal adjusting device
US20050156544A1 (en) * 2004-01-16 2005-07-21 Marando Eileen M. Autofan combination of zones
TW200720896A (en) * 2005-11-29 2007-06-01 Giga Byte Tech Co Ltd Control system and method for balancing noise and performance of mother board of computer
CN102609132A (zh) * 2011-01-14 2012-07-25 苹果公司 显示对触摸所造成串扰的补偿
US20130013255A1 (en) * 2011-07-06 2013-01-10 Honeywell International Inc. Automatic identification of operating parameters for power plants
TW201314526A (zh) * 2011-09-16 2013-04-01 Htc Corp 電子裝置
CN103105717A (zh) * 2011-11-15 2013-05-15 宏碁股份有限公司 投影机及相关控制方法
TW201327128A (zh) * 2011-12-21 2013-07-01 Mediatek Inc 基於使用情形之電壓調整方法及其裝置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI239720B (en) 2004-02-20 2005-09-11 Realtek Semiconductor Corp Transmitting medium testing apparatus and method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460771B (en) * 2000-03-29 2001-10-21 Silicon Integrated Sys Corp Digital clock signal adjusting device
US20050156544A1 (en) * 2004-01-16 2005-07-21 Marando Eileen M. Autofan combination of zones
TW200720896A (en) * 2005-11-29 2007-06-01 Giga Byte Tech Co Ltd Control system and method for balancing noise and performance of mother board of computer
CN102609132A (zh) * 2011-01-14 2012-07-25 苹果公司 显示对触摸所造成串扰的补偿
US20130013255A1 (en) * 2011-07-06 2013-01-10 Honeywell International Inc. Automatic identification of operating parameters for power plants
TW201314526A (zh) * 2011-09-16 2013-04-01 Htc Corp 電子裝置
CN103105717A (zh) * 2011-11-15 2013-05-15 宏碁股份有限公司 投影机及相关控制方法
TW201327128A (zh) * 2011-12-21 2013-07-01 Mediatek Inc 基於使用情形之電壓調整方法及其裝置

Also Published As

Publication number Publication date
TW201506646A (zh) 2015-02-16
US9471542B2 (en) 2016-10-18
US20150052181A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
CN108474820B (zh) 用于计量***的参考电路
JP5329474B2 (ja) 温度とデジタルコード間の線形関係の提供
Bengtsson Lookup table optimization for sensor linearization in small embedded systems
Rösch et al. A-posteriori error estimates for optimal control problems with state and control constraints
CN108027414B (zh) 片上参数测量
Ford et al. Comparison of numerical methods for fractional differential equations
Groppi et al. High order semi-Lagrangian methods for the BGK equation
Sevilla et al. An analysis of the performance of a high-order stabilised finite element method for simulating compressible flows
CN107025335B (zh) 基于状态变量离散化的仿真计算方法和仿真***
Choudhary et al. Order reduction in z-domain for interval system using an arithmetic operator
Gil et al. The Asymptotic and Numerical Inversion of the Marcum Q‐Function
Kalkote et al. Towards developing an adaptive time stepping for compressible unsteady flows
TWI514167B (zh) 參數產生裝置與方法
Treeby et al. Nonstandard Fourier pseudospectral time domain (PSTD) schemes for partial differential equations
Pan et al. A High‐Precision Single Shooting Method for Solving Hypersensitive Optimal Control Problems
Shali et al. Approximate solutions of nonlinear Volterra-Fredholm integral equations
Lachowicz et al. Fast evaluation of the square root and other nonlinear functions in FPGA
EP3497408A1 (en) Systems and methods of sensor linearization
Egorov Note: Numerical simulation and experimental validation of accelerating voltage formation for a pulsed electron accelerator
JP2007306306A (ja) 信号処理装置、電力量計測装置、信号処理装置の利得変更方法、及びプログラム
CN105455809A (zh) 半导体装置以及包括半导体装置的ac电阻测量***
TWI640918B (zh) 快速除法器及快速除法運算方法
Kanwar et al. Simple geometric constructions of quadratically and cubically convergent iterative functions to solve nonlinear equations
Scheffel et al. Time-spectral solution of initial-value problems–subdomain approach
JP2009187497A (ja) アナログ演算回路、距離測定装置