TWI512825B - 具偏壓井區之高壓半導體元件以及其形成方法 - Google Patents
具偏壓井區之高壓半導體元件以及其形成方法 Download PDFInfo
- Publication number
- TWI512825B TWI512825B TW100125076A TW100125076A TWI512825B TW I512825 B TWI512825 B TW I512825B TW 100125076 A TW100125076 A TW 100125076A TW 100125076 A TW100125076 A TW 100125076A TW I512825 B TWI512825 B TW I512825B
- Authority
- TW
- Taiwan
- Prior art keywords
- well region
- resistive element
- doped
- elongated
- high voltage
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 17
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 description 22
- 239000010410 layer Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001152 Bi alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Micromachines (AREA)
Description
本發明係有關於高壓元件，特別是關於高壓半導體元件的結構以及其製造方法。
半導體積體電路(IC)工業經歷了迅速的發展。積體電路材料與設計之技術演進推動了各個積體電路世代的形成，每個世代的推進都意味著更小、更複雜的電路。然而，這些改變同時也使得積體電路製程的複雜度增加。為了實現世代的演進，這些積體電路製程的發展乃大勢所趨。在積體電路的進化之路上，功能密度(functional density，係指單位晶片面積中連線元件的數目)大體來說逐漸的增加，而幾何面積(geometry size，以製程可製作出的最小元件)逐漸減小。
各種被動電路元件可製作於半導體基板之上。舉例而言，一電阻元件可製作於半導體基板之上。部份應用中需要利用這些電阻元件來忍受高電壓，例如高至數百伏特的電壓。然而，傳統高壓電阻元件可能面臨在施加足夠高的電壓之前就發生崩潰的問題。
因此，現今的高壓電阻元件雖大致符合應用的需求，但它們仍具有相當的改善空間。
有鑑於此，本發明提出一半導體元件，包括：一摻雜區域；一絕緣元件配置於摻雜區域之一部份之上；一電阻元件配置於絕緣元件之上，其中電阻元件包括一第一端以及一第二端，分別位於兩相對的末端；以及一內連線結構配置於電阻元件之上，其中內連線結構與摻雜區域以及電阻元件介於第一端以及第二端之間的一部分電性耦合。
本發明另提出一種半導體元件，包括：一基底，以一第一極性摻雜；一摻雜井區，位於該基底內，摻雜井區具有與第一極性相反之一第二極性摻雜；一介電結構位於摻雜井區之上，其中摻雜井區與介電結構相鄰接之一部份相較於摻雜井區的其他部份具有較高的摻雜濃度；以及一細長的多晶矽結構位於介電結構之上，其中：細長的多晶矽結構具有一長度L；摻雜井區與介電結構相鄰接之部份與細長的多晶矽結構中一區段電性耦合，其中區段遠離細長的多晶矽結構之中央點一預定距離；以及預定距離之範圍為0*L至0.1*L之間。
本發明更提出一種形成半導體元件之方法，包括：形成一摻雜井區於一基底；形成一介電結構，部份重疊於摻雜井區；形成一細長的電阻元件於介電結構，細長的電阻元件包括一第一末端以及位於相對第一末端之一第二末端；以及形成一內連線結構於細長的電阻元件之上，其中內連線結構透過細長的電阻元件位於第一末端與第二末端之間的一區段。
應可理解以下所揭露之內容包括數種不同的實施例及範例，以實現各種不同的技術特徵。範例中特定的部件及結構將於以下內容中敘述，以簡要的說明本發明。因此上述範例及實施例僅作為說明之用，並非意圖限制發明之專利保護範圍。再者，敘述中若提及一第一結構形成於一第二結構之上，則包括第一結構與第二結構直接接觸，或是尚有額外的結構存在於第一結構與第二結構之間，故第一結構與第二結構亦可能沒有直接接觸。多種發明特徵為求簡明，可能以不同的比例或形狀繪示於圖式。
第1圖顯示根據本發明所揭露內容之方法20的流程圖。方法20由步驟22開始，於基底形成第一摻雜井區。方法20繼續進行至步驟24，形成介電結構於摻雜井區之上，並部份覆蓋該摻雜井區。方法20繼續進行至步驟26，形成細長的電阻元件於該介電結構之上。該細長的電阻元件具有一第一末端以及與第一末端相對的一第二末端。方法20繼續進行至步驟28，形成內連線結構於該細長的電阻元件之上。內連線結構將細長的電阻元件的一區段與摻雜井區電性耦合，其中該區段位於第一末端以及第二末端之間。
第2至5圖為根據本發明所揭露之內容中晶圓的一部分於各製程階段的剖面圖。應可理解第2至5圖經過簡化，以使發明概念更加清楚明瞭。
參照第2圖，顯示基底50之一部份。基底50以如硼等P型雜質進行摻雜。於其他實施例中，基底50可以如磷或砷等N型雜質進行摻雜。基底50亦可包括其他適合的基本半導體材料，例如鑽石或鍺；化合物半導體，例如碳化矽、砷化銦、磷化銦或磷化鎵銦。再者，基底50可包括一磊晶層，可施以應力(strained)以提昇效能，且可包括一絕緣層上矽(Silicon on Insulator)結構。
摻雜井區60係形成於基底內。摻雜井區60與基底具有相同的摻雜極性。於所顯示的實施例中，摻雜井區60為P型井區。一高壓井區70形成於基底50之內。高壓井區70具有與基底50之雜質極性相反的摻雜，因此，本實施例所示之高壓井區70為一高壓N型井區(HVNW)。
一個或多個埋藏N型井(未顯示)亦可在形成高壓N型井區70之前便形成於基底50內。摻雜井區60，高壓N型井區70以及埋藏N型井區可以複數道習知的離子佈植步驟形成之。例如，高壓N型井區70可以濃度範圍為每平方公分3E12至4E12個原子的佈植製程所形成。埋藏N型井區可以濃度範圍為每平方公分1E12至2E12個原子的佈植製程所形成。摻雜井區60，高壓井區70以及埋藏N型井區亦可統稱之為摻雜區域。
隔離結構80至81形成於摻雜井區60之上，且亦有一隔離結構82形成於高壓N型井區70之上。隔離結構80至82可包括一介電材料。隔離結構82具有一厚度90。於一實施例中，厚度90介於0.2微米至1微米之間。如第2圖所示之一實施例中，隔離結構80至82為局部氧化矽(Local Oxidation of Silicon,LOCOS)元件(亦稱之為場氧化層)。局部氧化矽元件可利用一氮化物遮罩(nitride mask)並透過遮罩的開口熱成長氧化物材料。隔離結構80至82可包括淺溝槽隔離(Shallow Trench Isolation)元件，或是深溝槽隔離(Deep Trench Isolation)元件。
隨後，定義出電晶體的主動區，並形成電晶體元件(未顯示)。例如這些電晶體可以是場效電晶體(FET)，並可包括閘極結構、源極區域以及汲極區域。源極/汲極區域可為形成於基底50之內的摻雜區域或摻雜井區，而且該閘極結構可包括多晶矽閘極結構亦或金屬閘極結構。這些閘極結構可稱為低壓閘極結構，它們的設計為操作於數伏特高的電壓。
參照第3圖，電阻元件100形成於隔離結構82之上。電阻元件100具有一細長且曲折的結構。於一實施例中，電阻元件100為鋸齒狀(或S型)外型。於另一實施例中，電阻元件100為螺旋狀外型。於另一實施例中，電阻元件100為方形。上述外型更清楚的繪示於第6至8圖電阻元件100-1至100-3的平面圖中。如第3圖所示之剖面圖，電阻元件100由複數個電阻區塊100A至100G所構成。然而，應可理解這些電阻區塊100A至100G為一細長電阻元件的一部份。為求圖式簡明，下文之圖式將省略電阻元件100之標號。
於一實施例中，電阻元件100包括一多晶矽材料，亦可稱之為多晶矽電阻元件。多晶矽電阻元件100被設計為承受高電壓，例如大於100伏特的電壓，甚至高達數百伏特的電壓。因此，多晶矽電阻元件100亦可被稱為高壓元件。如此一來，多晶矽電阻元件100可以與其他高壓多晶矽閘極同時形成。換句話說，可使用相同的製程形成多晶矽電阻元件100與其他高壓多晶矽閘極。
接著，高摻雜區域110至111形成於高壓N型井區70的上表面，並與隔離區82相鄰接。如實施例所示，高摻雜區域110至111係分別形成於隔離區80與隔離區82之間以及隔離區81與隔離區82之間。高摻雜區域110至111可以一道或多道離子佈植步驟形成。高摻雜區域110至111具有與高壓N型井區相同的摻雜極性(於本實施例中為N型)，但具有較高的摻雜濃度。高摻雜區域110至111之摻雜濃度約在每立方公分1E19至1E20個原子的範圍內。
接著如第4圖所示，一內連線結構150形成於該隔離結構80至82、高摻雜區域110至111以及電阻元件100之上。內連線結構150包括複數個圖案化的介電層以及導電層，提供電路之間的互連、輸出入端點、以及各種摻雜結構(例如，高壓N型井區70)。詳述之，內連線結構150可包括複數個內連線層，亦可稱之為金屬層。每一個內連線層包括複數個內連線圖形，亦可稱之為金屬線。金屬線可為鋁線或銅線，亦可包括導體材料，如鋁、銅、鋁合金、銅合金、鋁/矽/銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽、金屬矽化物、或上述材料的組合。金屬線亦可以包括物理氣相沈積(PVD)，化學氣相沈積(CVD)，濺鍍、電鍍或上述方法的組合形成之。
內連線結構150包括一層間介電層(interlayer dielectric)，提供內連線層之間的電性隔絕。層間介電層可包括一介電材料，例如低介電係數材料或一氧化物。內連線結構150亦包括複數個接觸，以提供不同內連線層或部件之間的電性連接，例如高壓N型井區70與電阻元件100之間的電性連接。
一接觸160為內連線結構之一部份，形成於高摻雜區域110。如此一來，接觸160與該高摻雜區域110電性耦合，且亦與高壓N型井區70電性耦合。一偏壓可透過接觸160施加於高壓N型井區70之上。同時，另一接觸161形成於電阻元件的區段100D之上。區段100D位於電阻元件100的兩末端之間(例如100A與100G)，且區段100D的位置鄰近或位於電阻元件100的中央點。
電阻元件的中央點係指電阻元件上分別與兩末端具有相同距離的一點。舉例而言，若電阻元件100具有一總長L，此長度乃沿著電阻元件的曲折及轉角處量測而得；則電阻元件100的中央點為距兩末端皆為0.5*L之一點。元件的電阻值為長度、寬度、高度以及材料相關之一函數。因此，於一實施例中，其中電阻元件100具有較一致的寬度、長度、以及材料組成時，中央點兩邊的電阻元件部份之電阻值分別為0.5*(電阻元件的總電阻)。根據柯西荷夫定律(Kirchhoff’s Law)，電壓等於電流乘於電阻值。因此，當電流固定不變，電壓則隨著電阻值線性的變化。此意味著電阻元件的中央點具有約0.5*(VHigh
-Vlow
)的電壓值。其中VHigh
定義為施加於一末端的高電壓，Vlow
則定義為施加於另一末端的低電壓(通常為接至一參考電位節點)。
於本實施例中，區段100D(與接觸161耦合)與電阻元件100的中央點的距離小於0.1*L，其中L係指電阻元件的總長度。換句話說，該區段與電阻元件100的中央點的距離不會超過0.1*L。另一種表達其關係的方式為區段100D與末端100A或末端100G之距離皆介於0.4*L至0.6*L之範圍。
內連線結構150包括一金屬線(或內連接線)170，與接觸160與161電性耦合。如此一來，高壓N型井區70與區段100D電性耦合至相同的電壓值。換句話說，區段100D的電壓值與高壓N型井區70的電壓值相同，皆為施加於末端之一的電壓的分壓。此種偏壓方式具有數項優點，將於下文中述明。
如第5圖所示，電阻元件的末端100A與一端子200耦合，且電阻元件的末端100G與一端子201耦合。端子200與201包括導體金屬，如鋁或銅，或上述材料的組合。端子200以及201可透過一個或複數個接觸或金屬線與末端100A以及100G電性耦合，為求簡明，並未繪示於圖式中。端子200與201亦可選擇性的直接形成於電阻元件100之上。
端子200與201做為電阻元件100電性輸出/入的點(或稱為存取點)。舉例而言，一高電壓(高達數百伏特)可施加於端子200，而端子201接地。反之，亦可施加一高電壓於端子201，而端子200接地。
如上所述，區段100D僅承受部份施加於端子200或201上的電壓。舉例來說，於一實施例中，一500伏特之電壓施加於端子201，而端子200接地。而區段100D位於電阻元件100的中央，因此區段100D的電壓約為250伏特。當區段100D的位置逐漸遠離中央點，向兩末端100A或100G靠近時，區段100D所量測得的電壓則逐漸偏移遠離250伏特。
於一實施例中當VHigh
施加於端子200及201其中之一且另一端子接地時，區段100D的位置距離中央點不超過0.1*L，此時區段100D的電壓約在0.4*VHigh
至0.6*VHigh
之間，例如0.5*VHigh
。既然高摻雜區域110(以及高壓N型井區70)與區段100D相連，表示高壓N型井區70被偏壓至與區段100D相同之電壓。換句話說，高壓N型井區70被偏壓至介於兩端子200與201之間的一中間電壓，這是傳統高壓元件所沒有的特色。因此，對傳統高壓元件而言，高壓N型井區與一末端之間具有極高的電位差。元件的崩潰電壓則完全受限於隔離結構82的厚度90。一般而言，當VHigh
超過470伏特時，傳統高壓元件可能會發生崩潰現象。
相較之下，本文中之實施例將高壓N型井區70偏壓至介於兩端子200與201之間的一中間電壓。如此一來，由於高壓N型井區70的電壓與VHigh
或Vlow
並不會相差太多，元件可以忍受較高的電壓差而不至於崩潰。於一實施例中，當高壓N型井區70被偏壓至約730伏特的一半，即365伏特時，元件可忍受約730伏特的電壓差。換句話說，該元件僅需忍受約365伏特的電壓差，即可對該元件的一端子施加730伏特的電壓(另一端子則為接地)。同時，隔離結構82的厚度90可維持與傳統元件相同，因為本實施例並不需要依靠提昇隔離結構82的厚度90來改善元件對高電壓的容忍度。再者，偏壓的高壓N型井區70亦在基底50形成一空乏區(depletion region)，可進一步改善元件的電性效能。
可進行額外的製程步驟，以完成如第2至5圖的半導體元件。例如，半導體元件可成長保護層(passivation)、進行晶圓接受度測試(wafer acceptance test)，以及晶圓切割製程。為求簡明，這些額外製程步驟不在此贅述。
第6圖顯示一實施例中的電阻元件100-1經簡化過後的平面圖。於此實施例中，電阻元件100-1為細長的鋸齒狀，或S型。電阻元件100-1具有兩末端260以及270。末端260以及270分別與端子280以及290電性耦合。一高電壓可施加於端子280，而端子290接地，反之亦可。因此，一高電位橫跨電阻元件100-1的端子280以及290。電阻元件100-1具有一中央點300，該中央點300與兩末端260以及270等距(指沿著電阻元件100-1計算的距離而非直線距離)。根據本發明所揭露的述項實施例，一位於電阻元件100-1之下的高壓N型井區可電性耦合至中央點300或靠近中央點300之處(例如於電阻元件100-1總長度的10%範圍內)。如上所述，如此的設定使電阻元件100-1具有較佳的崩潰特性一該元件可以忍受一較高電壓而不至崩潰。
第7圖顯示另一電阻元件100-2簡化後的平面圖。於此實施例中，電阻元件100-2為細長的方形。電阻元件100-2具有兩末端330以及340。該等末端330以及340分別與端子350以及360電性耦合。一高電壓可施加於端子350，而端子360接地，反之亦可。因此，一高電位橫跨電阻元件100-2的端子350以及360。電阻元件100-2具有一中央點370，該中央點370與兩末端330以及340等距(指沿著電阻元件100-2計算的距離而非直線距離)。根據本發明所揭露的數項實施例，一位於電阻元件100-2之下的高壓N型井區可電性耦合至中央點370或靠近中央點370之處(例如於電阻元件100-2總長度的10%範圍內)。與上述第6圖的範例相同，如此的設定使電阻元件100-2具有較佳的崩潰特性。
第8圖顯示另一電阻元件100-3簡化後的平面圖。於此實施例中，電阻元件100-3為細長的螺旋型。電阻元件100-3具有兩末端410以及420。該等末端410以及420分別與端子430以及440電性耦合。一高電壓可施加於端子430，而端子440接地，反之亦可。因此，一高電位橫跨電阻元件100-3的端子430以及440。電阻元件100-3具有一中央點450，該中央點450與兩末端410以及420等距(指沿著電阻元件100-3計算的距離而非直線距離)。根據本發明所揭露的數項實施例，一位於電阻元件100-3之下的高壓N型井區可電性耦合至中央點450或靠近中央點450之處(例如於電阻元件100-3總長度的10%範圍內)。與上述第6圖的範例相同，如此的設定使電阻元件100-3具有較佳的崩潰特性。
第9圖為一圖表500，顯示崩潰電壓與高壓N型井區的偏壓關係。圖表500的X軸代表施加於電阻元件之下的高壓N型井區的偏壓。此偏壓會隨著高壓N型井區連接至電阻元件的位置而有所改變。圖表500的Y軸代表崩潰電壓。舉例而言，在點510處，高壓N型井區與電阻元件上距離高電壓末端0.1*L的一點連接，其中L為電阻元件的總長。因此，點510時高壓N型井區的偏壓0.9*VH，其中VH代表橫跨於電阻元件的電壓差。由於元件510相較之下較靠近末端，並未接近中央點，點510的崩潰電壓並未最佳化，大約略少於400伏特。於點530處，高壓N型井區大致與電阻元件的中央點相連接，此時N型井區的偏壓約為0.5*VH。點530的崩潰電壓約為最佳值，可提昇至大約730伏特。
於點540與550處，高壓N型井區分別大致與電阻元件上距離高電壓末端0.7*L與0.9*L的點連接(亦可說是距離低電壓末端0.3*L與0.1*L的點連接)。因此，點540與550的偏壓分別為0.3*VH以及0.1*VH。而且電阻元件在點540與550處的崩潰特性再次開始衰退。因此由圖表500，可知當高壓N型井區與電阻元件接近中央點之處連接時，電阻元件的崩潰特性趨近於最佳值。
上述的實施例具有傳統高壓元件所沒有的優勢，應可理解不同的實施例具有不同的優點，並沒有對所有的實施例限定特定的優點。優點之一為透過對高壓N型井區適當的偏壓，電阻元件的崩潰特性得到顯著的提昇。另一個優勢是對高壓N型井區偏壓不需任何額外的製程，並可以與現今各種製程整合。因此，本發明所討論的實施例並不會增加額外的成本負擔。
本說明書所揭露之一種廣義的發明形式包括一半導體元件，包括：一摻雜區域；一絕緣元件配置於摻雜區域之一部份之上；一電阻元件配置於絕緣元件之上，其中電阻元件包括一第一端以及一第二端，分別位於兩相對的末端；以及一內連線結構配置於電阻元件之上，其中內連線結構與摻雜區域以及電阻元件介於第一端以及第二端之間的一部分電性耦合。
本說明書另揭露之一種廣義的發明形式包括一種半導體元件，包括：一基底，以一第一極性摻雜；一摻雜井區，位於該基底內，摻雜井區具有與第一極性相反之一第二極性摻雜；一介電結構位於摻雜井區之上，其中摻雜井區與介電結構相鄰接之一部份相較於摻雜井區的其他部份具有較高的摻雜濃度；以及一細長的多晶矽結構位於介電結構之上，其中：細長的多晶矽結構具有一長度L；摻雜井區與介電結構相鄰接之部份與細長的多晶矽結構中一區段電性耦合，其中區段遠離細長的多晶矽結構之中央點一預定距離；以及預定距離之範圍為0*L至0.1*L之間。
本說明書更揭露另一種廣義的發明形式，為一種形成半導體元件之方法，包括：形成一摻雜井區於一基底；形成一介電結構，部份重疊於摻雜井區；形成一細長的電阻元件於介電結構，細長的電阻元件包括一第一末端以及位於相對第一末端之一第二末端；以及形成一內連線結構於細長的電阻元件之上，其中內連線結構透過細長的電阻元件位於第一末端與第二末端之間的一區段。
以上詳述數種實施例的特徵，以使具相關領域之通常知識者得以清楚理解本發明。具相關領域之通常知識者得以根據上述揭露之內容，加以設計或修改為其他製程或結構，以獲得實質上相同的結果。各種改變、取代以及替換亦無悖離本發明精神之範疇。
20．．．方法
22、24、26、28．．．區塊
50．．．基底
60．．．摻雜井區
70．．．高壓井區
80-82．．．隔離結構
90．．．厚度
100．．．電阻元件
100-1、100-2、100-3．．．電阻元件
100A-100G‧‧‧電阻區塊
110、111‧‧‧高摻雜區域
150‧‧‧內連線結構
160、161‧‧‧接觸
170‧‧‧金屬線
200、201‧‧‧端子
260、270‧‧‧末端
280、290‧‧‧端子
300‧‧‧中央點
330、340‧‧‧末端
350、360‧‧‧端子
370‧‧‧中央點
410、420‧‧‧末端
430、440‧‧‧端子
450‧‧‧中央點
500‧‧‧圖表
510、530、540、550‧‧‧點
本發明揭露之內容可透過以下說明配合圖式使之更容易理解。需注意部份特徵並未依照工業界的標準規格描繪。事實上，各種圖樣、尺寸皆可以任意放大或縮減。
第1圖顯示根據本發明所揭露之內容，一製造高壓半導體元件的方法流程圖。
第2至5圖顯示根據本發明所揭露之內容，晶圓的一部分於各製程階段的剖面圖。
第6至8圖顯示根據本發明所揭露之內容，不同高壓電阻元件實施例之平面圖。
第9圖顯示根據本發明所揭露之內容，崩潰電壓與高壓N型井偏壓的關係。
50．．．基底
60．．．摻雜井區
70．．．高壓井區
80-82．．．隔離結構
90．．．厚度
100A-100G．．．電阻區塊
110、111．．．高摻雜區域
150．．．內連線結構
160、161．．．接觸
170．．．金屬線
200、201．．．端子
Claims (11)
- 一種具偏壓井區之高壓半導體元件，包括：一摻雜區域；一絕緣元件配置於該摻雜區域之一部份之上；一電阻元件配置於該絕緣元件之上，其中該電阻元件包括位於一第一末端的一第一端子以及位於一相對末端的一第二端子；以及一連續的內連線結構配置於該電阻元件之上，其中該內連線結構與該摻雜區域以及該電阻元件介於該第一端子以及該第二端子之間的一部分電性耦合，其中：該電阻元件具有一長度L；該電阻元件之該部分係透過該連續的內連線結構電性耦合至該摻雜區域並且直接物理連接至該連續的內連線結構；以及該電阻元件與該摻雜區域電性耦合之該部份與該第一端子及該第二端子之一沿著該電阻元件相距一距離，該距離之長度範圍為L的40%至60%。
- 如申請專利範圍第1項所述之具偏壓井區之高壓半導體元件，其中：該摻雜區域包括一高度摻雜區域，形成於該摻雜區域的上表面，並與該絕緣元件鄰接；以及該內連線結構包括：一第一接觸，與該高度摻雜區域耦合；一第二接觸，與該電阻元件之該部份耦合；以及一內連接線，與該第一接觸以及該第二接觸耦合。
- 如申請專利範圍第1項所述之具偏壓井區之高壓半導體元件，其中該電阻元件為下列形狀之一：鋸齒狀、方形，以及螺旋狀。
- 如申請專利範圍第1項所述之具偏壓井區之高壓半導體元件，其中該摻雜區域包括一埋藏井區。
- 一種具偏壓井區之高壓半導體元件，包括：一基底，具有一第一極性摻雜；一摻雜井區，位於該基底內，該摻雜井區具有與該第一極性摻雜相反之一第二極性摻雜；一介電結構位於該摻雜井區之上，其中該摻雜井區與該介電結構相鄰接之一部份相較於該摻雜井區的其他部份具有較高的摻雜濃度；以及一細長的多晶矽結構位於該介電結構之上，其中：該細長的多晶矽結構具有一長度L；該摻雜井區與該介電結構相鄰接之該部份與該細長的多晶矽結構中一區段被偏壓至一相同的電壓，其中該細長的多晶矽結構中之該區段與該細長的多晶矽結構之一中央點之間沿著該細長的多晶矽結構具有一預定距離；以及該預定距離之範圍為0*L至0.1*L之間。
- 如申請專利範圍第5項所述之具偏壓井區之高壓半導體元件，更包括一內連線結構位於該細長的多晶矽結構之上；其中：該內連線結構包括複數個接觸以及複數個內連線； 以及該摻雜井區與該介電結構相鄰接之該部份透過該等接觸之一子集合以及該等內連線之一子集合與該細長的多晶矽結構中之該區段電性耦合。
- 如申請專利範圍第5項所述之具偏壓井區之高壓半導體元件，其中該細長的多晶矽結構可為鋸齒狀、方形或螺旋狀。
- 一種形成具偏壓井區之高壓半導體元件之方法，包括：形成一摻雜井區於一基底；形成一介電結構，部份重疊於該摻雜井區；形成一細長的電阻元件於該介電結構之上，該細長的電阻元件包括一第一末端以及位於相對該第一末端之一第二末端；以及形成一連續的內連線結構於該細長的電阻元件之上，其中該內連線結構將該摻雜井區與該細長的電阻元件位於該第一末端與該第二末端之間的一區段耦合，並且該細長的電阻元件之該區段係透過該連續的內連線結構電性耦合至該摻雜井區並且直接物理連接至該連續的內連線結構。
- 如申請專利範圍第8項所述形成具偏壓井區之高壓半導體元件之方法，其中：該細長的電阻元件具有一長度L以及距離該第一末端以及該第二末端各0.5*L的一中央點；以及該細長的電阻元件之該區段位於距離該中央點小於 0.1*L之處。
- 如申請專利範圍第8項所述形成具偏壓井區之高壓半導體元件之方法，其中形成該細長的電阻元件使該細長的電阻元件為下列形狀之一：鋸齒狀、方形，及螺旋狀。
- 如申請專利範圍第8項所述形成具偏壓井區之高壓半導體元件之方法，更包括形成一高度摻雜區域於該摻雜井區內，其中該高度摻雜區域係形成於該摻雜井區中一上表面處並與該介電結構相鄰接，且其中形成該內連線結構更包括：該內連線結構包括複數個接觸以及複數個內連線；該等接觸之一子集合分別與該高度摻雜區域以及該細長的電阻元件之該區段耦合；以及該等接觸之該子集合透過該內連線之一子集合互相耦合。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/100,714 US8786050B2 (en) | 2011-05-04 | 2011-05-04 | High voltage resistor with biased-well |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201246385A TW201246385A (en) | 2012-11-16 |
| TWI512825B true TWI512825B (zh) | 2015-12-11 |
Family
ID=47089702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100125076A TWI512825B (zh) | 2011-05-04 | 2011-07-15 | 具偏壓井區之高壓半導體元件以及其形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8786050B2 (zh) |
| KR (1) | KR101345893B1 (zh) |
| CN (1) | CN102769014B (zh) |
| TW (1) | TWI512825B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITTO20130541A1 (it) | 2013-06-28 | 2014-12-29 | St Microelectronics Srl | Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore |
| KR102163596B1 (ko) * | 2014-12-22 | 2020-10-12 | 매그나칩 반도체 유한회사 | 초고전압 레지스터 및 제조방법, 그 반도체 소자 |
| US9553139B2 (en) * | 2015-01-30 | 2017-01-24 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
| US20160260704A1 (en) * | 2015-03-04 | 2016-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | High Voltage Device with a Parallel Resistor |
| TWI683438B (zh) * | 2017-04-19 | 2020-01-21 | 旺宏電子股份有限公司 | 半導體元件 |
| US10651170B2 (en) * | 2017-07-11 | 2020-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolated wells for resistor devices |
| CN111584462B (zh) * | 2019-02-18 | 2022-05-06 | 无锡华润上华科技有限公司 | 多晶硅电阻结构及其制备方法 |
| WO2022034423A1 (en) * | 2020-08-10 | 2022-02-17 | Silanna Asia Pte Ltd | Ultra-high voltage resistor with voltage sense |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525390B2 (en) * | 2000-05-18 | 2003-02-25 | Fuji Electric Co., Ltd. | MIS semiconductor device with low on resistance and high breakdown voltage |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8401983A (nl) | 1984-06-22 | 1986-01-16 | Philips Nv | Halfgeleiderinrichting met verhoogde doorslagspanning. |
| US5382826A (en) | 1993-12-21 | 1995-01-17 | Xerox Corporation | Stacked high voltage transistor unit |
| US5585640A (en) | 1995-01-11 | 1996-12-17 | Huston; Alan L. | Glass matrix doped with activated luminescent nanocrystalline particles |
| JPH10163429A (ja) * | 1996-11-29 | 1998-06-19 | Mitsubishi Electric Corp | 半導体装置 |
| US6337500B1 (en) | 1997-06-19 | 2002-01-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6225647B1 (en) | 1998-07-27 | 2001-05-01 | Kulite Semiconductor Products, Inc. | Passivation of porous semiconductors for improved optoelectronic device performance and light-emitting diode based on same |
| US6680515B1 (en) | 2000-11-10 | 2004-01-20 | Monolithic Power Systems, Inc. | Lateral high voltage transistor having spiral field plate and graded concentration doping |
| US6677680B2 (en) | 2001-02-28 | 2004-01-13 | International Business Machines Corporation | Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials |
| KR100940530B1 (ko) | 2003-01-17 | 2010-02-10 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| US6784077B1 (en) | 2002-10-15 | 2004-08-31 | Taiwan Semiconductor Manufacturing Co. Ltd. | Shallow trench isolation process |
| US7642835B1 (en) | 2003-11-12 | 2010-01-05 | Robert Fu | System for substrate potential regulation during power-up in integrated circuits |
| US7042052B2 (en) | 2003-02-10 | 2006-05-09 | Micron Technology, Inc. | Transistor constructions and electronic devices |
| JP2005005443A (ja) | 2003-06-11 | 2005-01-06 | Toshiba Corp | 高耐圧半導体装置 |
| KR100615099B1 (ko) * | 2005-02-28 | 2006-08-22 | 삼성전자주식회사 | 저항 소자를 구비하는 반도체 소자 및 그 제조방법. |
| US20070020840A1 (en) | 2005-07-25 | 2007-01-25 | Freescale Semiconductor, Inc. | Programmable structure including nanocrystal storage elements in a trench |
| US7361541B2 (en) | 2005-07-27 | 2008-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Programming optical device |
| US8704312B2 (en) | 2010-01-05 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage devices and methods of forming the high voltage devices |
-
2011
- 2011-05-04 US US13/100,714 patent/US8786050B2/en active Active
- 2011-07-15 TW TW100125076A patent/TWI512825B/zh active
- 2011-07-28 KR KR1020110075243A patent/KR101345893B1/ko active IP Right Grant
- 2011-12-12 CN CN201110412650.3A patent/CN102769014B/zh active Active
-
2014
- 2014-07-18 US US14/334,974 patent/US9111849B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525390B2 (en) * | 2000-05-18 | 2003-02-25 | Fuji Electric Co., Ltd. | MIS semiconductor device with low on resistance and high breakdown voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101345893B1 (ko) | 2013-12-30 |
| US8786050B2 (en) | 2014-07-22 |
| CN102769014A (zh) | 2012-11-07 |
| US9111849B2 (en) | 2015-08-18 |
| TW201246385A (en) | 2012-11-16 |
| US20140322889A1 (en) | 2014-10-30 |
| CN102769014B (zh) | 2015-11-25 |
| US20120280361A1 (en) | 2012-11-08 |
| KR20120125139A (ko) | 2012-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI512825B (zh) | 具偏壓井區之高壓半導體元件以及其形成方法 | |
| US11676997B2 (en) | High voltage resistor with high voltage junction termination | |
| US10964781B2 (en) | High voltage resistor device | |
| KR101247696B1 (ko) | 고전압 레지스터 | |
| US8624322B1 (en) | High voltage device with a parallel resistor | |
| US10103223B2 (en) | High voltage resistor with pin diode isolation | |
| CN113206155A (zh) | 具有并联电阻器的高压器件 | |
| KR101342873B1 (ko) | 실리콘 게르마늄을 가진 프로그램 가능 퓨즈 | |
| US10290698B2 (en) | Substrate resistor with overlying gate structure | |
| CN103367407B (zh) | 不通电的伪栅极 | |
| US20160190120A1 (en) | Fin resistor with overlying gate structure | |
| JP6707917B2 (ja) | 半導体装置及びその製造方法 | |
| TW202131215A (zh) | 具有多個長度之多個指狀物的佈局結構 |