TWI509960B - 電荷泵裝置及其控制方法 - Google Patents
電荷泵裝置及其控制方法 Download PDFInfo
- Publication number
- TWI509960B TWI509960B TW099143616A TW99143616A TWI509960B TW I509960 B TWI509960 B TW I509960B TW 099143616 A TW099143616 A TW 099143616A TW 99143616 A TW99143616 A TW 99143616A TW I509960 B TWI509960 B TW I509960B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- output
- charge pump
- capacitive load
- voltage source
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Description
本發明係關於一種電荷泵裝置與方法。
在許多的應用中,鎖相迴路係一重要的裝置。鎖相迴路接收一參考時脈且因此產生一鎖定參考時脈之輸出時脈。鎖相迴路一般包含有一控制器與一控制震盪器。控制震盪器輸出一輸出時脈,且該輸出時脈之頻率係由該控制器產生之一控制訊號控制。輸出時脈一般係以一整數N除頻,以產生一降頻時脈。控制器根據偵測出之參考時脈與降頻時脈之相位差來產生該控制訊號。因此,參考時脈之頻率可由閉迴路之方式來控制,而最小化參考時脈與降頻時脈的相位差,並且於穩態時,輸出時脈可鎖定參考時脈之相位。
一般鎖相迴路之控制器包含有一相位偵測器與一濾波器。相位偵測器接收該參考時脈與該降頻時脈,且輸出一偵測輸出訊號。其中偵測輸出訊號用以表示參考時脈與降頻時脈之相位差。濾波器接收並將偵測輸出訊號轉換為控制訊號,以控制控制振盪器。
一般鎖相迴路之相位偵測器包含有一相位頻率偵測器與一電荷泵電路。而上述偵測輸出訊號為一電流模式訊號(current-mode signal)。濾波器作為電荷泵電路之電容負載,有效地濾波並將電流模式之偵測輸出訊號轉換為電壓模式控制訊號,以控制一壓控震盪器。現今的鎖相迴路通常以互補金氧半導體(CMOS)積體電路實施。在深次微米互補金氧半積體電路(deep submicron CMOS integrated circuit),短通道長度之高速裝置容易產生洩漏電荷,詳細地說,即是電容負載容易有洩漏電荷,其原因為使用易洩漏之金氧半電晶體(MOS)作為電容,或是以容易洩漏之金氧半電晶體作為介面。此洩漏電荷會使電容負載之相位偵測產生錯誤(error),而導致電壓模式控制訊號之錯誤,造成輸出時脈之相位/頻率錯誤。輸出時脈相位頻率之錯誤,一般稱為時脈抖動(clock jitter)。
因此,如何減少電荷泵電容負載之洩漏電荷所引起的時脈抖動時為一即須克服的問題。
本發明之目的之一,在提供一種電荷泵裝置與方法,其可減緩電荷泵電容負載洩漏電荷之問題。
本發明之一實施例提供了一種電荷泵裝置,包含有一電荷泵、一電容負載、一電流源、一電流感測器、及一回授網絡。該電荷泵用以接收表示相位偵測結果之一相位訊號,且輸出一電流以流經一內部節點與一輸出節點之間。電容負載係用以在輸出節點進行分流。電流源係依據一偏壓之控制輸出一補償電流至輸出節點。電流感測器係設於內部節點與輸出節點間,用以感測電流。回授網絡係用以依據電流感測器輸出之感測電流產生該偏壓。
本發明之一實施例提供了一種電荷泵控制方法,包含有下列步驟:首先,接收一表示相位偵測結果之相位訊號。利用一電荷泵轉換相位訊號至一電流訊號。傳送電流訊號至一電容負載。利用一電流感測器偵測該電流訊號。依據一控制電壓提供一補償電流至該電容負載。依據電流感測器之輸出調整一回授網絡提供之控制電壓。
本發明之實施例利用虛擬之分流電路補償電容負載之洩漏電荷,而可達成減少時脈抖動之功效。
以下參考圖式詳細說明本發明之實施例,各個實施例皆可實施。另外,眾所知悉之細節不再重覆顯示或贅述,以避免模糊本發明之重點。各實施例不需相互排他,也可與其他一個或多個相結合成為本發明之實施例。以下之說明將舉出本發明之數個示範的實施例,熟悉本領域者應可理解,本發明可採用各種可能的方式實施,並不限於下列示範之實施例或實施例中的特徵。
本發明之一實施例揭露了一種裝置,該裝置包含有一電荷泵、一電容負載、一電流源、及一回授網絡(feedback network)。該電荷泵用以接收一表示相位偵測結果之相位訊號,且輸出一流經內部節點與輸出節點間之一電流。電容負載設於輸出節點用以進行分流(shunt)。電流源由一偏壓控制,用以輸出一補償電流至輸出節點。電流感測器設於內部節點與輸出節點間,用以感測電流。回授網絡用以依據電流感測器之輸出產生該偏壓。
本發明之一實施例揭露了一種方法,該方法包含下列步驟:首先,接收一表示相位偵測結果之相位訊號。利用一電荷泵轉換相位訊號成為電流訊號。傳輸電流訊號至一電容負載。利用一電流感測器偵測電流訊號。依據控制電壓使補償電流流入電容負載。之後,利用回授網絡依據電流感測器之輸出調整控制電壓。
第1圖顯示本發明一實施例之電路100。電路100包含有一電荷泵110、一電容負載120、虛擬分流電路(fictitious shunt circuit)130、一電流感測器140、一回授網絡150、及一補償網絡160。電荷泵110用以接收一相位訊號,且輸出一電流訊號IOUT至節點105。一實施例,相位訊號可包含一第一邏輯訊號UP與一第二邏輯訊號DN)。
電容負載120包含有一電容CL用以接收電流訊號IOUT並將電流訊號IOUT轉換為輸出電壓VOUT以輸出至輸出節點107。
電流感測器140設於內部節點105與輸出節點170之間,用以感測電流訊號IOUT。一實施例,電流感測器可用一電阻RS實施。
補償網絡160用以提供補償電流IC至輸出節點107。一實施例,補償網絡可用一PMOS電晶體M1實施,依據偏壓VBP提供補償電流IC至輸出節點107。
回授網絡150用以產生偏壓VBP。一實施例,回授網絡150可採用一運算放大器152掛載一積體電路電容(integrating capacitor)CI來實施。於此,標號VDD代表一可提供實質上固定大小之第一電壓之節點(通常可為依電源供應器之輸出),而標號VSS代表一可提供實質上固定大小之第二電壓之節點(通常可指「接地」)。
以下說明僅為示例說明,本發明並不限於此。本發明圖1之裝置可包含有虛
擬分流電路(fictitious shunt circuit)130,虛擬分流電路130包含有一設於輸出節點107之負載電阻RL,該負載電阻RL可作為一等效電路用以模擬電容負載120之充電洩漏現象。須注意者,本發明係為一虛擬分流電路,若於一實施例之實際電路之輸出節點特意加入實質的(real)分流電路例如電路130可能會對電路造成影響。
本發明之原理詳述如下:於鎖相迴路之一實施例中,電路100接收相位訊號(包含邏輯訊號UP與DN)作為先前相位偵測(未圖示)之一時序(timing)偵測結果,且輸出用以控制後續壓控震盪器之輸出電壓VOUT(未圖示)。壓控震盪器之輸出時脈之時序係藉由與一參考時脈(通常由晶體震盪器提供)比較而由先前的相位偵測器(未圖示)偵測出。當壓控震盪器之一輸出時脈頻率過高,則輸出時脈之時序通常會超前,如此,將引起第二邏輯訊號DN操作的更頻繁,導致輸出電壓VOUT降低,進而使輸出時脈之頻率降低。而當壓控震盪器之輸出時脈之頻率太低,則輸出時脈之時序通常會落後,如此,將引起第一邏輯訊號UP操作的更頻繁,導致輸出電壓VOUT的提高,進而使輸出時脈之頻率提高。依此閉迴路之方式,輸出電壓VOUT將被調整並設定至一數值-使輸出時脈之頻率不會太高或太低,而達到適當的頻率。於穩態,輸出電壓VOUT須設定至穩定,且會符合下列狀態:〈I OUT +I C -I L 〉=0 (1)
其中,〈.〉表示一統計平均數(statistical mean)。方程式(1)表示流過節點107之平均淨值電流(mean net current)須為零,否則輸出電壓VOUT無法達至穩態。假若電流IOUT之平均值為正(positive),電流感測器140將更頻繁地感測到正電流,引起回授網絡150逐漸降低偏壓VBP,而導致補償電流IC的增加,亦即使輸出電壓VOUT提高。如此,將導致輸出時脈之頻率提高且造成時序超前(earlier timing),結果第二邏輯訊號DN操作的更頻繁,使得電流IOUT之平均值降低。而若電流IOUT之平均值為負(negative),則電流感測器140將更頻繁地感測到負電流,引起回授網絡150逐漸提高偏壓VBP,導致補償電流IC逐漸降低,且輸出電壓VOUT亦降低,如此,將使輸出時脈之頻率降低且造成時序落後(later timing),
結果第一邏輯訊號UP操作地更頻繁,使得電流IOUT之平均值增加(但是因為電流IOUT為負,因此電流IOUT平均值取絕對值後的大小係變小的)。上述任一狀況中,鎖相迴路均會作出反應以降低電流IOUT平均值之絕對值。於穩態,電流IOUT之平均值必須為零,否則偏壓VBP將會持續增加或持續降低。帶入〈I OUT 〉=0至方程式(1),可得到I C -I L =0 (2)
也就是,洩漏電流IL可完全地由補償電流IC補償。依此方式,洩漏電流之不利影響即可減緩。
然而,為確定系統能正確運作,於實務上須選擇具有足夠大之電容值之積體電路電容CI,如此偏壓VBP的調整才可較鎖相迴路調整輸出電壓VOUT慢(否則鎖相迴路可能會出現不穩定的狀況。
一實施例,電荷泵110包含有一電流源I1、一電流槽(current sink)I2、一第一開關S1、一第二開關S2。當第一邏輯訊號UP驅動,電流源I1傳送電流至內部節點105。當第二邏輯訊號DN驅動,電流槽I2將電流自節點105排出(drain)。
於另一實施例中,電容負載120可包含有一串級連接的電阻與電容。
於電路100之實施例中,係假設電容負載120作為一獨立電路(stand-alone circuit),朝向VSS產生洩漏電流,因此虛擬分流電路130包含有一電阻在電容負載與VSS間分流,且因此補償網絡160必須提供電流至電容負載之輸出以補償電荷洩漏。然而,依據實務上,電容負載120係可能作為一獨立電路,並朝向VDD產生洩漏。於此狀況,虛擬分流電路130須設置一電阻在電容負載120與VDD間以進行分流,且因此補償網絡160須自電容負載120排出(drain)電流。此種設計,可藉由將將PMOS電晶體M1換為NMOS電晶體來實現。當然,熟悉本領域之技術者,可依據其需求自行改變虛擬分流電路之細節,且均應落入本發明之申請專利範圍。
以上雖以實施例說明本發明,但並不因此限定本發明之範圍,只要不脫離本發明之要旨達到相同目標,該行業者可進行各種變形或變更,均應落入本發明之
保護範圍。
100‧‧‧電路
110‧‧‧電荷泵
120‧‧‧電容負載
130‧‧‧虛擬分流電路
140‧‧‧電流感測器
150‧‧‧回授網絡
160‧‧‧補償網絡
第1圖顯示本發明一實施例之電路之示意圖。
100‧‧‧電路
110‧‧‧電荷泵
120‧‧‧電容負載
130‧‧‧虛擬分流電路
140‧‧‧電流感測器
150‧‧‧回授網絡
160‧‧‧補償網絡
Claims (18)
- 一種電荷泵裝置,包含有:一電荷泵,包含有一電荷泵內部節點,該電荷泵設於一第一電壓源與一第二電壓源間,且該電荷泵用以接收表示相位偵測結果之一相位訊號,且輸出一輸出電流以流經該電荷泵內部節點與一輸出節點;一電流或測器,該電流感測器之一第一端耦接該電荷泵內部節點,一第二端耦接該輸出節點,該電流感測器用以感測流過該電荷泵內部節點與該輸出節點之該輸出電流;一回授網絡,該回授網絡之一第一輸入端耦接該電荷泵內部節點,一第二輸入端耦接該輸出節點,該回授網絡經由該電荷泵內部節點與該輸出節點接收該電流感測器輸出之感測電流,以於一輸出端產生一偏壓;一電容負載,耦接該電流感測器之該第二端與該第二電壓源,用以在該輸出節點分流該輸出電流;以及一補償網絡,耦接該回授網路之該輸出端與該第一電壓源,依據該輸出端提供之該偏壓之控制輸出一補償電流至該輸出節點;其中,當該電容負載朝向該第一電壓源產生洩漏電流時,一包含有一電阻之一虛擬分流電路在該電容負載與該第一電壓源間分流,且該補償網絡提供該補償電流至該電容負載以補償電荷洩漏;當該電容負載朝向該第二電壓源產生洩漏電流時,該包含有一電阻之虛擬分流電路在該電容負載與該第二電壓源間分流,且該補償網絡自該電容負載排出(drain)該補償電流。
- 如申請專利範圍第1項所述之裝置,其中該相位訊號包含有一第一邏輯訊號與一第二邏輯訊號,該電荷泵包含有一電流源與一電流槽(current sink)。
- 如申請專利範圍第2項所述之裝置,其中該電荷泵更包含:一第一開關,耦接於該電流源與該電荷泵內部節點間,係由該第一邏輯訊號控制;以及一第二開關,耦接於該電流槽與該電荷泵內部節點間,係由該第二邏輯訊號控制。
- 如申請專利範圍第1項所述之裝置,其中該電流感測器包含一電阻,且該電流感測器之輸出為該電阻之第一端與第二端之一電壓差。
- 如申請專利範圍第1項所述之裝置,其中該回授網絡包含有一運算放大器,用以接收該電流感測器之輸出,且放大該電流感測器之輸出以產生該偏壓。
- 如申請專利範圍第5項所述之裝置,其中該運算放大器之輸出端設有一用以儲存(holding)該偏壓之至少一電容,且該電容耦接該第二電壓源。
- 如申請專利範圍第1項所述之裝置,其中該輸出節點之一電壓係用以控制一時序裝置之時序。
- 如申請專利範圍第7項所述之裝置,其中該相位訊號表示偵測該時序裝置之時序之偵測結果。
- 一種電荷泵控制方法,包含有:接收一表示相位偵測結果之相位訊號;利用一電荷泵轉換該相位訊號至一電流訊號,其中該電荷泵包含有一電荷泵內部節點與一輸出節點,且該電荷泵設於一第一電壓源與一第二電壓源間; 傳送該電流訊號流過該電荷泵內部節點與該輸出節點後至一電容負載,且該電容負載耦接該第二電壓源;利用一耦接該內部節點與該輸出節點之電流感測器偵測流過該電荷泵內部節點與該輸出節點之該電流訊號;經由該電荷泵內部節點與該輸出節點接收該電流訊號,以產生一控制電壓至一補償網絡,該補償網絡耦接該第一電壓源且依據該控制電壓提供一補償電流至該電容負載;以及依據該電流感測器之輸出調整一回授網絡提供之該控制電壓;其中,當該電容負載朝向該第一電壓源產生洩漏電流時,該補償網絡提供該補償電流至該電容負載以補償電荷洩漏;當該電容負載朝向該第二電壓源產生洩漏電流時,該補償網絡自該電容負載排出該補償電流。
- 如申請專利範圍第9項所述之方法,其中當該電容負載朝向該第一電壓源產生洩漏電流時,一包含有一電阻之一等效電路在該電容負載與該第一電壓源間分流。
- 如申請專利範圍第9項所述之方法,其中當該電容負載朝向該第二電壓源產生洩漏電流時,該包含有一電阻之等效電路在該電容負載與該第二電壓源間分流。
- 如申請專利範圍第9項所述之方法,其中該相位訊號包含有一第一邏輯訊號與一第二邏輯訊號,且該電荷泵包含有一電流源與一電流槽(current sink)。
- 如申請專利範圍第12項所述之方法,其中該電荷泵更包含: 一第一開關,耦接於該電流源與該電荷泵內部節點間,係由該第一邏輯訊號控制;以及一第二開關,耦接於該電流槽與該電荷泵內部節點間,係由該第二邏輯訊號控制。
- 如申請專利範圍第9項所述之方法,其中該電流感測器包含一電阻,且該電流感測器之輸出為該電阻之第一端與第二端之一電壓差。
- 如申請專利範圍第9項所述之方法,其中該回授網絡包含有一運算放大器,用以接收該電流感測器之輸出,且放大該電流感測器之輸出以產生該偏壓。
- 如申請專利範圍第15項所述之方法,其中該運算放大器之輸出端設有一用以儲存(holding)該偏壓之至少一電容,且該電容耦接該第二電壓源。
- 如申請專利範圍第9項所述之方法,其中該輸出節點之一電壓係用以控制一時序裝置之時序。
- 如申請專利範圍第19項所述之方法,其中該相位訊號表示偵測該時序裝置之時序之偵測結果。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28633809P | 2009-12-14 | 2009-12-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201136117A TW201136117A (en) | 2011-10-16 |
TWI509960B true TWI509960B (zh) | 2015-11-21 |
Family
ID=44130839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099143616A TWI509960B (zh) | 2009-12-14 | 2010-12-14 | 電荷泵裝置及其控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9570975B2 (zh) |
CN (1) | CN102097932B (zh) |
TW (1) | TWI509960B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI800601B (zh) * | 2018-07-13 | 2023-05-01 | 南韓商三星電子股份有限公司 | 積體電路 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI411208B (zh) * | 2009-12-14 | 2013-10-01 | Realtek Semiconductor Corp | 電荷幫浦裝置及其方法 |
US8415999B2 (en) * | 2010-07-28 | 2013-04-09 | International Business Machines Corporation | High frequency quadrature PLL circuit and method |
TWI469525B (zh) * | 2011-06-22 | 2015-01-11 | Realtek Semiconductor Corp | 具有電荷洩漏補償之電荷泵裝置及其方法 |
US8581647B2 (en) * | 2011-11-10 | 2013-11-12 | Qualcomm Incorporated | System and method of stabilizing charge pump node voltage levels |
US9166607B2 (en) | 2012-03-01 | 2015-10-20 | Qualcomm Incorporated | Capacitor leakage compensation for PLL loop filter capacitor |
JP6072480B2 (ja) * | 2012-09-19 | 2017-02-01 | サイプレス セミコンダクター コーポレーション | 調整装置、および調整方法 |
CA2838384C (en) | 2013-01-02 | 2022-11-22 | Tci, Llc | Paralleling of active filters with independent controls |
US9172381B2 (en) * | 2013-03-15 | 2015-10-27 | Hittite Microwave Corporation | Fast turn on system for a synthesized source signal |
KR102054368B1 (ko) | 2013-09-09 | 2019-12-11 | 삼성디스플레이 주식회사 | 표시장치 및 그 구동 방법 |
US11067608B2 (en) * | 2019-06-14 | 2021-07-20 | Novatek Microelectronics Corp. | Current sensor and frequency compensation method thereof |
US10790007B1 (en) * | 2019-11-22 | 2020-09-29 | Winbond Electronics Corp. | Memory device and method for assiting read operation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6064243A (en) * | 1997-05-20 | 2000-05-16 | Fujitsu Limited | Current switch and PLL in which it is used |
TW200737660A (en) * | 2006-03-31 | 2007-10-01 | Realtek Semiconductor Corp | Charge pump circuit, clock generator, and related method thereof |
TW200922086A (en) * | 2007-08-08 | 2009-05-16 | Advanced Analogic Tech Inc | Cascode current sensor for discrete power semiconductor devices |
TW200924363A (en) * | 2006-11-28 | 2009-06-01 | Thine Electronics Inc | Comparator type dc-dc converter |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6208216B1 (en) * | 1998-09-28 | 2001-03-27 | Mikko J. Nasila | Phase-locked-loop pulse-width modulation system |
CN100340065C (zh) * | 2002-10-14 | 2007-09-26 | 联发科技股份有限公司 | 回路滤波器及其补偿电流调整方法 |
US7002418B2 (en) * | 2004-05-07 | 2006-02-21 | Lattice Semiconductor Corporation | Control signal generation for a low jitter switched-capacitor frequency synthesizer |
US7668279B1 (en) * | 2006-06-30 | 2010-02-23 | Cirrus Logic, Inc. | Signal processing system with low bandwidth phase-locked loop |
US7742554B2 (en) * | 2006-07-10 | 2010-06-22 | Mediatek Inc. | PLL device with leakage current compensation unit |
US7564280B2 (en) * | 2006-11-30 | 2009-07-21 | Broadcom Corporation | Phase locked loop with small size and improved performance |
US7852158B2 (en) * | 2006-11-30 | 2010-12-14 | Panasonic Corporation | Operational amplifier |
CN101588178B (zh) * | 2008-05-23 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 自偏置锁相环 |
-
2010
- 2010-12-14 US US12/967,108 patent/US9570975B2/en active Active
- 2010-12-14 TW TW099143616A patent/TWI509960B/zh active
- 2010-12-14 CN CN201010587869.2A patent/CN102097932B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6064243A (en) * | 1997-05-20 | 2000-05-16 | Fujitsu Limited | Current switch and PLL in which it is used |
TW200737660A (en) * | 2006-03-31 | 2007-10-01 | Realtek Semiconductor Corp | Charge pump circuit, clock generator, and related method thereof |
TW200924363A (en) * | 2006-11-28 | 2009-06-01 | Thine Electronics Inc | Comparator type dc-dc converter |
TW200922086A (en) * | 2007-08-08 | 2009-05-16 | Advanced Analogic Tech Inc | Cascode current sensor for discrete power semiconductor devices |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI800601B (zh) * | 2018-07-13 | 2023-05-01 | 南韓商三星電子股份有限公司 | 積體電路 |
Also Published As
Publication number | Publication date |
---|---|
US20110140767A1 (en) | 2011-06-16 |
US9570975B2 (en) | 2017-02-14 |
TW201136117A (en) | 2011-10-16 |
CN102097932B (zh) | 2014-04-23 |
CN102097932A (zh) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI509960B (zh) | 電荷泵裝置及其控制方法 | |
US5412349A (en) | PLL clock generator integrated with microprocessor | |
CN101572549B (zh) | 自偏置锁相环和锁相方法 | |
US20090289725A1 (en) | Self-Biased Phase Locked Loop | |
US8040167B1 (en) | Method and apparatus for charge leakage compensation for charge pump | |
JP5694195B2 (ja) | 発振システム(oscillatory system)の周期タイミング・ジッタ(periodic timing jitter)の減少 | |
US7449928B2 (en) | Semiconductor device | |
US20050110535A1 (en) | Leakage compensation circuit | |
TWI411208B (zh) | 電荷幫浦裝置及其方法 | |
CN103346784A (zh) | 一种用于锁相环的匹配型电荷泵电路 | |
CN101488750A (zh) | 振荡频率的补偿方法和装置及锁相环电路 | |
US9843256B2 (en) | Internal voltage generation circuit | |
US20050083138A1 (en) | PLL circuit | |
KR20100094859A (ko) | 비대칭 전하 펌프 및 그것을 포함한 위상 동기 루프 | |
US7961016B2 (en) | Charge pump and charging/discharging method capable of reducing leakage current | |
US7132865B1 (en) | Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop | |
TWI469525B (zh) | 具有電荷洩漏補償之電荷泵裝置及其方法 | |
KR101623125B1 (ko) | 위상 동기 루프 회로 및 이를 포함한 시스템 | |
Tajalli et al. | A Power-Efficient Clock and Data Recovery Circuit in 0.18$\mu {\hbox {m}} $ CMOS Technology for Multi-Channel Short-Haul Optical Data Communication | |
JP2001326574A (ja) | 位相同期回路およびクロック発生回路 | |
US8362847B2 (en) | Oscillator circuit and method of improving noise immunity | |
JP2009077308A (ja) | 位相ロックループ回路 | |
JP5020721B2 (ja) | 位相ロックループ回路 | |
WO2018177195A1 (zh) | 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质 | |
KR101102973B1 (ko) | 위상 고정 루프 |