TWI502634B

TWI502634B - 金屬閘極結構及其製作方法

Info

Publication number: TWI502634B
Application number: TW100110810A
Authority: TW
Inventors: Chih Chien Liu; chun yuan Wu; Chin Fu Lin; Teng Chun Tsai; Chin Cheng Chien
Original assignee: United Microelectronics Corp
Priority date: 2011-03-29
Filing date: 2011-03-29
Publication date: 2015-10-01
Also published as: TW201239961A

Description

金屬閘極結構及其製作方法

本發明係有關於一種金屬閘極結構(metal gate structure)及其製作方法，尤指一種金屬閘極結構之高介電常數(high dielectric constant，以下簡稱為high-K)閘極介電層及其製作方法。

隨著半導體元件尺寸持續微縮，傳統方法中利用降低閘極介電層，例如降低二氧化矽層厚度，以達到最佳化目的之方法，係面臨到因電子的穿遂效應(tunneling effect)而導致漏電流過大的物理限制。為了有效延展邏輯元件的世代演進，目前已發展出利用high-K材料取代傳統之二氧化矽層來作為閘極介電層等方法。high-K材料係可有效降低物理極限厚度，並且具有在相同的等效氧化厚度(equivalent oxide thickness，EOT)下，有效降低漏電流並達成等效電容以控制通道開關等優點。

此外，由於金屬之導電性明顯優於多晶矽之導電性，習知技術亦已發展利用金屬閘極取代傳統的多晶矽閘極之方法。且利用金屬閘極取代多晶矽閘極更可避免多晶矽閘極因硼穿透(boron penetration)效應而導致元件效能降低等問題；以及多晶矽閘極難以避免的空乏效應(depletion effect)，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。

然而，即使利用high-K閘極介電層取代傳統二氧化矽或氮氧化矽閘極介電層，並以具有匹配功函數之金屬閘極取代傳統多晶矽閘極，如何持續地增加半導體元件效能及確保其可靠度仍為半導體業者所欲解決的問題。

因此，本發明之一目的係在於提供一種具有較佳元件表現與可靠度的金屬閘極結構及其製作方法。

根據本發明所提供之申請專利範圍，係提供一種金屬閘極結構之製作方法，該製作方法首先提供一基底，該基底上形成有至少一第一金屬氧化物層，且該第一金屬氧化物層包含有一第一金屬(M1)之金屬氧化物(M1O_x )。接下來轉化(transfer)該第一金屬氧化物層之表面，以形成一第二金屬氧化物層，且該第二金屬氧化物層包含有該第一金屬與一第二金屬(M2)之金屬氧化物(M1M2O_y )。

根據本發明所提供之申請專利範圍，更提供一種金屬閘極結構，該金屬閘極結構包含有一第一金屬氧化物層、一設置於該第一金屬氧化物層上之第二金屬氧化物層、以及一設置於該第二金屬氧化物層上之功函數金屬層。該第一金屬氧化物層包含一第一金屬(M1)之氧化物(M1O_x )；而該第二金屬氧化物層包含該第一金屬與一第二金屬(M2)之氧化物(M1M2O_y )，且該第二金屬之原子序(atomic number)係小於該第一金屬之原子序。

根據本發明所提供之金屬閘極結構及其製作方法，係於包含第一金屬M1之金屬氧化物M1O_x 的第一金屬氧化物層表面形成一包含第一金屬M1與第二金屬M2之金屬氧化物M1M2O_y 的第二金屬氧化物層，由於第二金屬M2的原子序小於第一金屬M1的原子序，因此可填補第一金屬M1之金屬氧化物M1O_x 的空隙，避免閘極介電層發生漏電。此外，由於第一金屬氧化物層包含第一金屬M1之金屬氧化物M1O_x ，而第二金屬氧化物層包含第一金屬M1與第二金屬M2之金屬氧化物M1M2O_y ，因此第一金屬氧化物層與第二金屬氧化物層可形成一混成(hybrid)閘極介電層，更可降低閘極介電層發生結晶而影響介電常數的機會。

請參閱第1圖至第3圖，第1圖至第3圖係為本發明所提供之金屬閘極結構之製作方法之一第一較佳實施例之示意圖，且本較佳實施例係採用前閘極(gate-first)製程。如第1圖所示，首先提供一基底100，如一矽基底、含矽基底、或矽覆絕緣(silicon-on-insulator，SOI)基底等，且基底100內係形成有複數個用以提供電性隔離的淺溝絕緣(shallow trench isolation，STI) 102。

接下來，於基底100上形成一第一金屬氧化物層110。第一金屬氧化物層110係包含一high-K材料，其介電常數係高於7，且該high-K材料可包含一第一金屬M1之金屬氧化物M1O_x 。在本較佳實施例中第一金屬M1為鉿(hafnium，Hf)，因此第一金屬氧化物層110包含的金屬氧化物M1O_x 係為氧化鉿(hafnium oxide，HfO₂ )。然而，第一金屬M1亦可包含鋁(aluminum，Al)、鑭(lanthanum，La)、鉭(tantalum，Ta)、釔(yttrium，Y)、或鋯(zirconium，Zr)等。因此第一金屬氧化物層110可包含上述金屬之金屬氧化物M1O_x 如氧化鋁(aluminum oxide，Al₂ O₃ )、氧化鑭(lanthanum oxide，La₂ O₃ )、氧化鉭(tantalum oxide，Ta₂ O₅ )、氧化釔(yttrium oxide，Y₂ O₃ )、或氧化鋯(zirconium oxide，ZrO₂ )等。另外值得注意的是，在形成第一金屬氧化物層110之前，本較佳實施例亦可於基底100上選擇性地先形成一包含有矽氧化合物等之介質層(interfacial layer)(圖未示)。

請繼續參閱第1圖與第2圖。接下來，係轉化(transfer)第一金屬氧化物層110之表面，以形成一第二金屬氧化物層120，且第二金屬氧化物層120包含有第一金屬M1與一第二金屬M2之金屬氧化物M1M2O_y 。其中，可利用一包含電漿、離子佈植、擴散、置換、浸泡等之表面處理等步驟，於第一金屬氧化物層110表面形成第二金屬氧化物層120。如第1圖所示，本較佳實施例係包含一浸泡處理，利用一溶液130轉化第一金屬氧化物層110之表面，而形成如第2圖所示之第二金屬氧化物層120。值得注意的是，溶液130係包含上述之第二金屬M2，第二金屬M2之選擇係以原子序小於第一金屬M1之原子序為主，且第二金屬M2較佳為與第一金屬M1同一族(group)之金屬元素。舉例來說，在本較佳實施例中第一金屬M1為鉿，因此第二金屬M2係可選用鋯(Zr)，但不限於此。另外，溶液130係可包含一金屬螯合劑(metal chelating agent)，例如如下所示之鋯酸四丁基(tetra-n-butyl zirconate)，但亦不限於此：

由於金屬螯合劑的存在，鋯會與第一金屬氧化物層110的HfO₂ 進行螯合反應(chelation reaction)，將第一金屬氧化物層110的表面轉化，而形成包含第一金屬M1與第二金屬M2的氧化物M1M2O_y 的第二金屬氧化物層120，且第二金屬氧化物層120之厚度係小於第一金屬氧化物層110。在本較佳實施例中，第二金屬氧化物層120係包含鋯酸鉿(hafnium zirconium oxide，HfZrO₄ )。

值得注意的是，由於第二金屬M2(本較佳實施例為Zr)的選用係以原子序小於第一金屬M1(本較佳實施例為Hf)為主，因此在進行螯合反應時，第二金屬Zr不僅會與第一金屬氧化物層110表面的金屬氧化物HfO₂ 反應，第二金屬Zr更會鑽入第一金屬氧化物層110中之金屬氧化物HfO₂ 的空隙(interstice)並將其填補，因此第二金屬氧化物層120的形成更可避免第一金屬氧化物層110因其內部空隙的存在而發生漏電等缺陷。另外，由於第一金屬氧化物層110包含HfO₂ ，而第二金屬氧化物層120包含HfZrO₄ ，因此第一金屬氧化物層110與第二金屬氧化物層120更可以共同形成一混成(hybrid)閘極介電層140，而可降低閘極介電層發生結晶而降低介電常數的機會。

請參閱第3圖。接下來係於基底100與第二金屬氧化物層120上形成一金屬閘極結構150。如前所述，本較佳實施例係採用前閘極製程，因此金屬閘極結構150之製作係可包含依序於第二金屬氧化物層120上形成一底部阻障(bottom barrier)層152、一功函數金屬(work function metal)層154、一頂部阻障(top barrier)層156、與一低阻抗金屬(low resistance metal)層158。底部阻障層152可選自包含氮化鈦(titanium nitride，TiN)層和氮化鉭(tantalum nitride，TaN)層所組成之群組，但不限於此。功函數金屬層154則可視金屬閘極結構150為一n型半導體元件之閘極或為一p型半導體元件之閘極，而選擇功函數介於3.9～4.3電子伏特(eV)之金屬材料，或功函數介於4.8～5.2 eV之金屬材料。頂部阻障層156係可選自包含氮化鈦(titanium nitride，TiN)層和氮氧化鈦(titanium oxynitride，TiON)層所組成之群組，但不限於此。而低阻抗金屬層158則可包含阻抗低且充填能力良好的材料，例如鋁等導電金屬或金屬矽化物等，但亦不限於此。在形成上述膜層之後，係可藉由一圖案化製程圖案化低阻抗金屬層158、頂部阻障層156、功函數金屬層154、底部阻障層152、第二金屬氧化物層120與第一金屬氧化物層110，而形成如第3圖所示之金屬閘極結構150。由於形成上述底部阻障層152、功函數金屬層154、頂部阻障層156、與低阻抗金屬層158以及圖案化製程等步驟係為該技術領域中具通常知識者所熟知，故於此係不加以贅述。

接下來請參閱第4圖至第6圖，第4圖至第6圖係為本發明所提供之金屬閘極結構之製作方法之一第二較佳實施例之示意圖。由於第二較佳實施例中，形成第一金屬氧化物層110與第二金屬氧化物層120等步驟係與第一較佳實施例相同，因此該等步驟及相同之元件係可參閱上述所揭露以及第1圖至第3圖所繪示及標示者，而不再贅述。首先需注意的是，第二較佳實施例係採用後閘極(gate-last)製程與前閘極介電層(high-K first)製程，因此第一金屬氧化物層110、第二金屬氧化物層120與一作為部分底部阻障層152的TiN層152a係可如第4圖所示，根據第一較佳實施例所述之步驟先行形成於基底100上。

如第4圖所示，接下來係於TiN層152a上形成一多晶矽層162a與一圖案化硬遮罩162b，隨後進行圖案化製程而於基底100上形成一虛置閘極160。而在完成虛置閘極160的製作後之後，係可依序於虛置閘極160兩側之基底100內形成輕摻雜汲極164、於虛置閘極160之周圍形成一側壁子166、以及於側壁子166兩側之基底100內形成一源極/汲極168。另外，在本較佳實施例中，亦可結合選擇性應力系統(selective strain scheme，SSS)等製程，例如利用選擇性磊晶成長(selective epitaxial growth，SEG)方法來製作源極/汲極168。例如，當源極/汲極168為一p型源極/汲極時，係可利用包含有鍺化矽(SiGe)之磊晶層形成源極/汲極168；而當源極/汲極168為一n型源極/汲極時，則可利用包含碳化矽(SiC)有之磊晶層形成源極/汲極168。此外，源極/汲極168表面係分別包含有一金屬矽化物(圖未示)。形成上述元件之後，係於基底100上依序形成一接觸洞蝕刻停止層(contact etch stop layer，CESL) 170與一內層介電(inter-layer dielectric，ILD)層172。由於形成上述元件之步驟亦為熟習該項技藝者所知，故於此亦不再贅述。

請參閱第5圖。接下來進行一平坦化製程，用以移除部分ILD層172、部分CESL 170與圖案化硬遮罩162b，直至暴露出多晶矽層162a。隨後更利用一適合之蝕刻製程移除多晶矽層162a，而形成一閘極溝渠174。此時TiN層152a係可作為一蝕刻停止層，用以保護下方的第二金屬氧化物層120不受蝕刻製程之影響。且如第5圖所示，第一金屬氧化物層110、第二金屬氧化物層120與TiN層152a係形成於閘極溝渠174之底部。由於上述平坦化製程與蝕刻製程亦為熟習該項技藝者所知者，故於此亦不再贅述。

請參閱第6圖。接下來，係於閘極溝渠174內依序形成一與TiN層152a同作為底部阻障層152的TaN層152b、一功函數金屬層154、一頂部阻障層156、與一用以填滿閘極溝渠174的低阻抗金屬層158。最後，再藉由一平坦化製程移除多餘的低阻抗金屬層158、頂部阻障層156、功函數金屬層154、與TaN層152b，完成金屬閘極結構150與具有金屬閘極結構150之半導體元件180之製作。此外，本實施例亦可再選擇性去除ILD層172與CESL 170等，然後重新形成CESL與ILD層，以有效提升半導體元件的電性表現。

根據本第一較佳實施例與第二較佳實施例所提供之金屬閘極結構之製作方法，皆係特別選擇原子序小於第一金屬M1(本較佳實施例中為Hf)的第二金屬M2(本較佳實施例為Zr)，並利用溶液130中的金屬螯合劑使第二金屬M2與第一金屬氧化物層110表面進行螯合反應形成包含HfZrO₄ 的第二金屬氧化物層120。由於第二金屬M2的原子序小於第一金屬M1的原子序，因此可填補第一金屬氧化物層110中第一金屬M1之金屬氧化物M1O_x 的空隙，避免閘極介電層發生漏電。並且，藉由第一金屬氧化物層110與第二金屬氧化物層120形成的混成閘極介電層140，更可避免閘極介電層因發生結晶而降低介電常數，至終影響金屬閘極結構150之電性表現等問題。

接下來請參閱第7圖至第10圖，第7圖至第10圖係為本發明所提供之金屬閘極結構之製作方法之一第三較佳實施例之示意圖。值得注意的是，第三較佳實施例係採用後閘極與後閘極介電層(high-K last)製程，且第三實施例中與第一、第二較佳實施例相同之元件的材料選擇係可參考前述實施例，故於此係不多加贅述。如第7圖所示，本較佳實施例首先提供一基底200，且基底200內係形成有複數個用以提供電性隔離的STI 202。接下來，係於基底200上形成至少一半導體元件280。

半導體元件280係包含一閘極結構(圖未示)，其包含一閘極介電層(圖未示)、一虛置閘極如一多晶矽層(圖未示)、與一圖案化硬遮罩(圖未示)，該等膜層係由下而上依序堆疊於基底200上。另外，閘極結構或可包含一介質層(圖未示)，形成於閘極介電層之前。如前所述，本較佳實施例係與後閘極介電層製程整合，因此閘極介電層較佳為一傳統的氧化矽閘極介電層。

請繼續參閱第7圖。半導體元件280尚包含形成於閘極結構兩側基底200內之LDDs 264、形成於閘極結構周圍之一側壁子266、形成於側壁子266兩側之基底200內之一源極/汲極268、以及形成源極/汲極268表面之金屬矽化物(圖未示)。如前所述，本較佳實施例亦可採用SEG方法，利用含有SiC之磊晶層製作n型源極/汲極268；或利用含有SiGe之磊晶層製作p型源極/汲極268。而在半導體元件280與基底200上依序形成有一CESL 270與一ILD層272。上述形成閘極結構、LDD 264、側壁子266、源極/汲極268、金屬矽化物、CESL 270與ILD層272等元件之步驟係為該領域中具通常知識者所熟知，故於此不再贅述。

請繼續參閱第7圖。接下來，係進行一平坦化製程移除部分的ILD層272、CESL 270與圖案化硬遮罩，而暴露出虛置閘極的頂部。隨後，係進行一蝕刻製程移除虛置閘極而形成一如第7圖所示閘極溝渠274。而在形成閘極溝渠274之後，係於基底200與閘極溝渠274內形成第一金屬氧化物層210，且第一金屬氧化物層210係包含high-K材料，其介電常數係高於7，且該high-K材料可包含一第一金屬M1之金屬氧化物M1O_x 。在本較佳實施例中第一金屬M1為鉿(Hf)，因此第一金屬氧化物層210包含之金屬氧化物M1O_x 為氧化鉿(HfO₂ )。然而，第一金屬M1係可包含鋁(Al)、鑭(La)、鉭(Ta)、釔(Y)、或鋯(Zr)等，因此第一金屬氧化物層210可包含上述金屬之金屬氧化物M1O_x 如氧化鋁(Al₂ O₃ )、氧化鑭(La₂ O₃ )、氧化鉭(Ta₂ O₅ )、氧化釔(Y₂ O₃ )、或氧化鋯(ZrO₂ )等。

請參閱第7圖與第8圖。接下來，係轉化第一金屬氧化物層210之表面，以形成一第二金屬氧化物層220，且第二金屬氧化物層220包含有第一金屬M1與一第二金屬M2之金屬氧化物M1M2O_y 。如第7圖所示，本較佳實施例係包含一浸泡處理，利用一溶液230轉化第一金屬氧化物層210之表面，形成如第8圖所示之第二金屬氧化物層220。值得注意的是，溶液230係包含上述之第二金屬M2，第二金屬M2之選擇係以原子序小於第一金屬M1之原子序為主，且第二金屬M2較佳為與第一金屬M1同一族之金屬元素。舉例來說，在本較佳實施例中第一金屬M1為鉿，因此第二金屬M2係可選用鋯(Zr)，但不限於此。另外，溶液230係可包含一金屬螯合劑，例如如下所示之鋯酸四丁基，但亦不限於此：

由於金屬螯合劑的存在，鋯會與第一金屬氧化物層210的HfO₂ 進行螯合反應，而將第一金屬氧化物層210的表面轉化形成包含第一金屬M1與第二金屬M2之氧化物M1M2O_y 的第二金屬氧化物層220，且第二金屬氧化物層220之厚度係小於第一金屬氧化物層210。在本較佳實施例中，第二金屬氧化物層220係包含HfZrO₄ 。

值得注意的是，由於第二金屬M2(本較佳實施例為Zr)的選用係以原子序小於第一金屬M1(本較佳實施例為Hf)為主，因此在進行螯合反應時，第二金屬Zr不僅會與第一金屬氧化物層210的金屬氧化物HfO₂ 反應，第二金屬Zr更會鑽入第一金屬氧化物層210中HfO₂ 的空隙並將其填補，因此第二金屬氧化物層220的形成更可避免因空隙的存在而發生漏電等缺陷。另外，第一金屬氧化物層210包含HfO₂ ，而第二金屬氧化物層220包含HfZrO₄ ，因此第一金屬氧化物層210與第二金屬氧化物層220可形成一混成閘極介電層240，更可降低閘極介電層發生結晶而降低介電常數的機會。

另外請參閱第9圖，第9圖係為本發明之一變化型之示意圖。值得注意的是，本變化型不僅適用於第三較佳實施例，亦可為第一、第二較佳實施例所採用。根據本變化型，係於形成第二金屬氧化物層220之後，再於第二金屬氧化物層220上形成一第三金屬氧化物層212，且第三金屬氧化物層212係包含第一金屬M1之金屬氧化物M1O_x ，在本較佳實施例中係為HfO₂ 。根據本變化型，具有HfZrO₄ 的第二金屬氧化物層220係夾設於具有HfO₂ 的第一金屬氧化物層210與第三金屬氧化物層212之間。第一金屬氧化物層210、第二金屬氧化物層220與第三金屬氧化物層212係形成一混成閘極介電層240，且第二金屬氧化物層220可避免第一金屬氧化物層210與第三金屬氧化物層212本身或互相發生結晶的問題。此外，由於第三金屬氧化物層212亦包含第一金屬M1之金屬氧化物M1O_x ，因此在形成第三金屬氧化物層212之後，亦可於其表面再次利用浸泡等表面處理，使第三金屬氧化物層212之表面轉化形成一第四金屬氧化物層(圖未示)，且第四金屬氧化層與第二金屬氧化物層220相同，接包含第一金屬M1與第二金屬M2的金屬氧化物M1M2O_y 。簡單地說，本變化型係可重複進行形成包含第一金屬M1之金屬氧化物M1O_x 層與形成包含第一金屬M1與第二金屬M2之金屬氧化物M1M2O_y 層之步驟，直至達到閘極介電層的預定厚度。而重複形成的第一金屬M1之金屬氧化物M1O_x 層以及第一金屬M1與第二金屬M2之金屬氧化物M1M2O_y 層係共同形成一混成閘極介電層，而可降低閘極介電層發生結晶而降低介電常數的機會。

請參閱第10圖。接下來，係於基底200上與閘極溝渠274內的混成閘極介電層240表面，即第二金屬氧化物層220表面或第三金屬氧化物層212表面，依序形成一底部阻障層252、一功函數金屬層254、一頂部阻障層256、與一用以填滿閘極溝渠274的低阻抗金屬層258。最後，再藉由一平坦化製程移除多餘的低阻抗金屬層258、頂部阻障層256、功函數金屬層254、底部阻障層252、與混成閘極介電層240，完成金屬閘極250與具有金屬閘極結構250之半導體元件280之製作。此外，本實施例亦可再選擇性去除ILD層272與CESL 270等，然後重新形成CESL與ILD層，以有效提升半導體元件280的電性表現。

根據本第三較佳實施例所提供之金屬閘極結構之製作方法，亦是特別選擇原子序小於第一金屬M1(本較佳實施例中為Hf)的第二金屬M2(本較佳實施例中為Zr)，並利用溶液230中的金屬螯合劑使第二金屬M2與第一金屬氧化物層210進行螯合反應，形成包含HfZrO₄ 的第二金屬氧化物層220。由於第二金屬M2的原子序小於第一金屬M1，因此可填補第一金屬M1之金屬氧化物M1O_x 的空隙，避免閘極介電層發生漏電。並且，藉由第一金屬氧化物層210與第二金屬氧化物層220形成的混成閘極介電層240，更可避免閘極介電層發生結晶而降低介電常數，至終影響金屬閘極結構250之電性表現等問題。

綜上所述，本發明所提供之金屬閘極結構及其製作方法係可與前閘極製程、後閘極製程、前閘極介電層製程與後閘極介電層製程整合，也就是說可整合於現有之金屬閘極製程，而不增加製程複雜度與製程困難度。更重要的是，本發明係於包含第一金屬M1之金屬氧化物M1O_x 的第一金屬氧化物層表面形成一包含第一金屬M1與第二金屬M2之金屬氧化物M1M2O_y 的第二金屬氧化物層，利用原子序小於第一金屬M1原子序的第二金屬M2填補第一金屬M1之金屬氧化物M1O_x 的空隙，避免閘極介電層發生漏電。此外，由於第一金屬氧化物層包含第一金屬M1之金屬氧化物M1O_x ，而第二金屬氧化物層包含第一金屬M1與第二金屬M2之金屬氧化物M1M2O_y ，因此第一金屬氧化物層與第二金屬氧化物層係形成一混成閘極介電層，更降低閘極介電層發生結晶而影響介電常數的機會。據此，本發明所提供的金屬閘極結構之製作方法係可提供一具有較高可靠度的金屬閘極結構。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200．．．基底

102、202．．．淺溝絕緣

110、210．．．第一金屬氧化物層

212．．．第三金屬氧化物層

120、220．．．第二金屬氧化物層

130、230．．．溶液

140、240．．．混成閘極介電層

150、250．．．金屬閘極結構

152、252．．．底部阻障層

152a．．．氮化鈦層

152b．．．氮化鉭層

154、254．．．功函數金屬層

156、256．．．頂部阻障層

158、258．．．低阻抗金屬層

160．．．虛置閘極

162a．．．多晶矽層

162b．．．圖案化硬遮罩

164、264．．．輕摻雜汲極

166、266．．．側壁子

168、268．．．源極/汲極

170、270．．．接觸洞蝕刻停止層

172、272．．．內層介電層

174、274．．．閘極溝渠

180、280．．．半導體元件

第1圖至第3圖係為本發明所提供之金屬閘極結構之製作方法之一第一較佳實施例之示意圖。

第4圖至第6圖係為本發明所提供之金屬閘極結構之製作方法之一第二較佳實施例之示意圖。

第7圖至第10圖係為本發明所提供之金屬閘極結構之製作方法之一第三較佳實施例之示意圖，其中第9圖係為本發明之一變化型之示意圖。

100．．．基底

102．．．淺溝絕緣

110．．．第一金屬氧化物層

120．．．第二金屬氧化物層

140．．．混成閘極介電層

Claims

一種金屬閘極結構之製作方法，包含有：提供一基底，該基底上形成有至少一第一金屬氧化物層，且該第一金屬氧化物層包含有一第一金屬(M1)之金屬氧化物(M1O_x )；以及轉化(transfer)該第一金屬氧化物層之表面，以形成一第二金屬氧化物層，且該第二金屬氧化物層包含有該第一金屬與一第二金屬(M2)之金屬氧化物(M1M2O_y )，其中該第二金屬之原子序(atomic number)小於該第一金屬之原子序，且該第一金屬與該第二金屬係屬於同一族金屬。
如申請專利範圍第1項所述之製作方法，更包含一浸泡處理，利用一溶液轉化該第一金屬氧化物層之表面形成該第二金屬氧化物層。
如申請專利範圍第2項所述之製作方法，其中該溶液更包含該第二金屬。
如申請專利範圍第2項所述之製作方法，其中該溶液更包含一金屬螯合劑。
如申請專利範圍第1項所述之製作方法，其中該第二金屬氧化物層之厚度係小於該第一金屬氧化物層之厚度。
如申請專利範圍第1項所述之製作方法，更包含於該基底上形成至少一第三金屬氧化物層，且該第三金屬氧化物層包含該第一金屬之金屬氧化物。
如申請專利範圍第1項所述之製作方法，更包含於該第二金屬氧化物層上形成一金屬閘極結構。
如申請專利範圍第1項所述之製作方法，更包含於該基底上形成至少一閘極溝渠，且該第二金屬氧化物層係形成於該閘極溝渠之底部。
如申請專利範圍第1項所述之製作方法，更包含以下步驟：於該基底上形成至少一閘極溝渠；以及於該基底上與該閘極溝渠內形成該第一金屬氧化物層。
一種金屬閘極結構，包含有：一第一金屬氧化物層，且該第一金屬氧化物層包含一第一金屬(M1)之氧化物(M1O_x )；一第二金屬氧化物層，設置於該第一金屬氧化物層上，該第二金屬氧化物層包含該第一金屬與一第二金屬(M2)之氧化物(M1M2O_y )，且該第二金屬之原子序係小於該第一金屬之原子序，且該第一金屬與該第二金屬係屬於同一族金屬；以及一功函數金屬層，設置於該第二金屬氧化物層上。
如申請專利範圍第10項所述之金屬閘極結構，其中該第一金屬氧化物層與該第二金屬氧化物層之介電常數皆大於7。
如申請專利範圍第10項所述之金屬閘極結構，其中該第二金屬氧化物層之厚度係小於該第一金屬氧化物層之厚度。
如申請專利範圍第10項所述之金屬閘極結構，更包含至少一第三金屬氧化物層，設置於該第二金屬氧化物層上，且該第三金屬氧化物層包含該第一金屬之金屬氧化物。
如申請專利範圍第10項所述之金屬閘極結構，更包含至少一底部阻障層，設置於該第二金屬氧化物層與該功函數金屬層之間。
如申請專利範圍第10項所述之金屬閘極結構，更包含一低阻抗金屬層，設置於該功函數金屬層上。
如申請專利範圍第15項所述之金屬閘極結構，更包含至少一頂部阻障層，設置於該低阻抗金屬層與該功函數金屬層之間。