TWI501352B - 具有翹曲控制系統之積體電路封裝系統及其製造方法 - Google Patents

具有翹曲控制系統之積體電路封裝系統及其製造方法 Download PDF

Info

Publication number
TWI501352B
TWI501352B TW099109032A TW99109032A TWI501352B TW I501352 B TWI501352 B TW I501352B TW 099109032 A TW099109032 A TW 099109032A TW 99109032 A TW99109032 A TW 99109032A TW I501352 B TWI501352 B TW I501352B
Authority
TW
Taiwan
Prior art keywords
substrate
patterned layer
patterned
layer
underfill
Prior art date
Application number
TW099109032A
Other languages
English (en)
Other versions
TW201044505A (en
Inventor
Rajendra D Pendse
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/412,303 external-priority patent/US8217514B2/en
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201044505A publication Critical patent/TW201044505A/zh
Application granted granted Critical
Publication of TWI501352B publication Critical patent/TWI501352B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Wire Bonding (AREA)

Description

具有翹曲控制系統之積體電路封裝系統及其製造方法
本發明是大致關於積體電路封裝系統，且尤係關於積體電路翹曲控制系統。
在電子工業中，減小電子裝置(例如攝錄像機與可攜式電話)的尺寸以及同時增加效能與速度，一直是潮流趨勢所在。用於複雜系統的積體電路封裝件通常包括複數個互連的積體電路晶片。該等積體電路晶片通常是由例如矽或砷化鎵的半導體材料所製成。該等積體電路晶片可裝設在封裝件中，該封裝件隨後被裝設在印刷線路板上。
此增加的積體電路密度已經造成多晶片封裝件、封裝內封裝(package in package，簡稱PIP)、層疊封裝(package on package，簡稱POP)、或其組合的發展，其可封裝多於一個的積體電路。各封裝件提供用於個別積體電路的機械支撐及使該積體電路電性連接至周圍電路系統的一或多層的互連線。
典型而言，其上裝設有積體半導體晶片的封裝件通常包含基板或其他晶片裝設裝置(chip-mounting device)。基板是提供封裝件機械基礎支撐與電性介面形式的部件，該電性介面將容許外界存取被容置於該封裝件內的裝置。
現今的多晶片封裝件(一般也稱為多晶片模組)通常由其上接附有一組獨立的積體電路組件的基板所組成。已經發現此種多晶片封裝件能增加積體電路密度與微型化、增進訊號傳遞速度、減低整體積體電路尺寸與重量、增進效能、與降低成本，上述全部是積體電路工業的主要目標與近代趨勢。
不幸地，在多晶片與多封裝件封裝、以及大體積尺寸的單一晶粒封裝中，封裝件翹曲(package warpage)是關鍵問題。特別是對於通常利用倒裝晶片互連來將該半導體晶片互連至該基礎封裝件的層疊封裝(PoP)技術而言，該基礎封裝件的翹曲已經變成使它無法達到用於此種封裝件的通常翹曲規格的重大限制。
在典型的倒裝晶片封裝件中，在晶片接附與底部填充(underfill)製程完成之後會產生負曲率(「哭泣(crying)」翹曲)。由於在半導體晶片與基板之間的熱膨脹係數(CTE)不匹配，所以這是預期得到的結果。翹曲控制的目標是使該晶片與該基板的結合盡可能的平整。因為不可能達到絕對的平坦，所以通常施以嚴格的翹曲規格。上述提及的曲率俾難以達到翹曲規格，特別是在如PoP基礎封裝件(PoP base package，簡稱PoPb)的3維(3D)封裝件的情況中，其規格是非常嚴格的。
因此，仍存在有迎合半導體製造與封裝的近代趨勢、達到較佳控制與封裝翹曲、及增加封裝密度的需要。鑑於持續增加的商業競爭壓力、以及成長的消費者期待與在市場中有意義的產品差異性的機會減少，找到這些問題的答案是關鍵的。此外，減低成本、增進效率與效能、及符合競爭壓力的需求將更大的迫切性增加至找到這些問題的答案的關鍵必要性。
已經思考過這些問題的答案許久，但是先前的發展並未教示或建議任何答案，而因此這些問題的答案已經長期困擾本發明所屬技術領域中具有通常知識者。
本發明提供一種積體電路封裝系統的製造方法，包含：提供基板；以及在該基板上方放置圖案化層，以實質地將哭泣翹曲從該基板移除。
本發明提供一種積體電路封裝系統，包含：基板；以及圖案化層，係在該基板上方用以實質地將哭泣翹曲從該基板移除。
本發明的一些實施例具有除上述提及的那些之外或代替上述提及的那些的其他步驟或元件。該等步驟或元件對於閱讀下列實施方式並參照所附圖式後的本發明所屬技術領域中具有通常知識者而言將變得顯而易見。
為了使本發明所屬技術領域中具有通常知識者能夠製造與使用本發明，下列實施例是以充分的細節來描述。應了解，基於本揭露內容，其他實施例將是顯而易見的，且在不背離本發明的範圍下，可進行系統、製程、或機構的改變。
在下列描述中將提供許多具體細節，以徹底了解本發明。然而，應明白，也可不需這些具體細節來實施本發明。為了避免模糊本發明，將不詳細揭露一些習知的電路、系統組構、與製程步驟。
顯示系統實施例的圖式是部份圖解而非按照比例，特別是一些尺寸為了清楚表示而在圖式中誇大顯示。同樣地，雖然圖式中的圖樣為了描述方便而一般顯示為相似的方向，但是圖式中的表示大部分是沒有限定的。一般來說，本發明可在任意方向上操作。
為了清楚與簡化說明、描述、與其理解，所揭露與描述的多個實施例具有一些共同的特徵，彼此相同與相似的特徵通常將以相同的元件符號來描述。為了描述方便，實施例已經被標號成第一實施例、第二實施例等等，而並非意欲有任何其他意義或用以限制本發明。
為了說明的目的，在此使用的用語「水平的(horizontal)」是定義成平行於半導體基板的平面或表面的平面，而不論其方向。用語「垂直的(vertical)」是關於垂直於剛才定義的該水平的方向。例如「上方(above)」、「下方(below)」、「底部(bottom)」、「頂部(top)」、「側邊(side)」(如「側壁(sidewall)」)、「較高(higher)」、「較低(lower)」、「上面的(upper)」、「在…上方(over)」、與「在…之下(under)」的用語是相對於圖式中所顯示的該水平面來定義。用語「在…上(on)」是在元件之間有直接接觸的意思。
在此使用的用語「加工(processing)」包含形成所述結構所需的材料或光阻的沉積、圖案化、曝光、顯影、蝕刻、清潔、及/或該材料或光阻的移除。
現在參照第1圖，其顯示沿著第2圖的線1--1的本發明的第一實施例的半導體封裝系統的剖視圖。
所示的半導體封裝件100具有經由互連焊料凸塊106來接附至基板104的半導體晶片102。該半導體晶片102可為倒裝晶片(flip chip)或其他類型的半導體晶片。該基板104可為單一結構或層壓結構。該互連焊料凸塊106有時被囊封在晶粒接附黏著劑或底部填充108中。
圖案化樹脂層110係形成在該基板104上。在最簡單的形式中，該圖案化樹脂層110的圖案具有中心約在該半導體晶片102的方形或矩形112，以該方形或矩形112放置該半導體晶片102作為阻障，用以防止底部填充108的溢流。在較複雜的形式中，該圖案化樹脂層具有用來將另外組件116接附在該基板104上方的其他開口114。該另外組件116可藉由焊接而予以接附。
該圖案化樹脂層110可由包含抗焊材料(solder resist material)的許多不同樹脂所製成，該抗焊材料通常在基板製造中使用。已經發現該抗焊材料的兩次或多次敷設可為敷設該圖案化樹脂層110的有成本效益的方式。
在涉及倒裝晶片的典型組構中，會有該基板104的邊緣從該基板104的中心向下彎曲的「哭泣(crying)」翹曲或負曲率(negative curvature)的結果。由於在該半導體晶片102的矽與該基板104的單一或層壓結構之間的熱膨脹係數(CTE)不匹配，所以這結果是預期中的。這會導致所完成的封裝件的良率不佳或有缺陷。
封裝的目標是使該半導體晶片102與該基板104的結合盡可能的平整。由於不可能達到絕對的平坦，所以通常施以嚴格的翹曲規格。上述提及的曲率使得難以達到翹曲規格，特別是在規格是非常嚴厲的3D封裝件的情況下。
在本發明的實施例中，增加該圖案化樹脂層110以實質地去除哭泣翹曲。已經發現可使用該圖案化樹脂層110的CTE數值、填充劑負載(filler loading)、硬化收縮因子(curing shrinkage factor)、厚度、及該樹脂材料的覆蓋面積來引起有效抵銷或中和初始哭泣翹曲的影響的「逆(reverse)」翹曲，並造成實質無翹曲的封裝件。
也已經發現藉由形成具所需圖案的樹脂材料層、修改其中一個變數、並從最終封裝件來觀察哭泣翹曲的移除結果的簡易權宜之計，可不需過度實驗而決定所有該樹脂材料的CTE數值、填充劑負載、硬化收縮因子、厚度、及覆蓋面積的適當組合。
一般來說，已經發現增加的CTE數值、較低的填充劑負載、較高的硬化收縮因子、較大的厚度、及增加的覆蓋面積有增加逆翹曲的傾向，但是對於不同的基板與半導體晶片組合，某些組合是比其他的還好。
已經發現敷設該圖案化樹脂層110有效地解決哭泣翹曲問題、促進與方便翹曲規格的實現、並增進半導體封裝系統的可靠度。
因此，已經發現本發明的積體電路封裝系統提供用以增加功能整合、增加封裝密度、減低加工和製造複雜度、減低成本、及增進可靠度的重要且迄今未知和無法獲得的解決方案、能力、與功能態樣。
將基礎封裝焊料球118接附至該基板104的底表面以做為組裝的進一步的步驟。
現在參照第2圖，其顯示本發明的第一實施例的半導體封裝系統的俯視圖。
所示的半導體封裝件100在該底部填充108上具有半導體晶片102。該圖案化樹脂層110也顯示在該半導體晶片102的周圍。該圖案化樹脂層110的形狀與佈局是設計成移除該封裝件的翹曲。依照不同封裝系統的具體需求，該圖案化樹脂層110的形狀與佈局將據此而改變。
現在參照第3圖，其顯示在製程的樹脂圖案化階段後的相似於本發明的第一實施例的半導體封裝系統100的第1圖的剖視圖。
提供該基板104。接著在該基板104的上方形成該圖案化樹脂層110。該圖案化樹脂層110的形成可通過網印製程(screen printing process)達成。也顯示有圖案化抗焊層110’，其為視需要的抗焊層，該圖案化樹脂層110係沉積於該圖案化抗焊層110’上來抵銷該哭泣翹曲。該圖案化樹脂層110和該圖案化抗焊層110’的材料可為不同或相同。
該圖案化樹脂層110中的其他開口114的尺寸可不同於該圖案化抗焊層110’中的焊料開口114’的尺寸。已經發現在該其他開口114與焊料開口114’之間的尺寸不同將有助於防止焊料從該焊料開口114’「上吸(wick)」而出，這是因為當該焊料開口114’是圓柱或箱形時，焊料的表面張力有形成球體的傾向。藉由使該其他開口114大於該開口114’，形成較多的球狀開口，而防止焊料上吸。
也可使用其他製程來形成該圖案化樹脂層110。
現在參照第4圖，其顯示在製程的晶片接附階段後的第3圖的剖視圖。
接著通過該互連焊料凸塊106將該半導體晶片102接附至該基板104。該半導體晶片102可為倒裝晶片。
現在參照第5圖，其顯示在製程的底部填充階段後的第4圖的剖視圖。
使用該晶粒接附黏著劑或底部填充108來囊封該互連焊料凸塊106。該晶粒接附黏著劑或底部填充108可為樹脂類型。
已經發現適當地設計有合適厚度的該圖案化樹脂層110可用來提供用以限制該晶粒接附黏著劑或底部填充108擴散的「壩(dam)」，因此造成該半導體封裝系統的可靠度改善。
藉由決定什麼厚度的圖案化樹脂層110使得該晶粒接附黏著劑或底部填充108會在該圖案化樹脂層110上方停止流動，而可不需過度實驗來決定適當厚度。
相反地，可測試該晶粒接附黏著劑或底部填充108的數量，以決定不會發生該圖案化樹脂層溢流的數量。
已經發現藉由增加該圖案化樹脂層110的厚度來增加該壩的高度，該半導體晶片102周圍的矩形112可做得更小。這意指該晶粒接附黏著劑或底部填充108在該基板104上佔用較少面積，而進一步意指該半導體封裝件可做得更小。
在者，已經發現該圖案化樹脂層110可定位另外的組件116並控制該另外的組件116上的焊料凸塊的崩潰高度(collapse height)。該其他開口114的尺寸以及該圖案化樹脂層110的厚度這兩者將設定該另外組件116在該基板104上方的高度。
現在參照第6圖，其顯示在製程的焊料球接附階段後的第5圖的剖視圖。
接著將該基礎封裝焊料球116接附至該基板104的底表面。在該底表面與頂表面之間存在有連接，但是為了清楚說明而未圖示。
現在參照第7圖，其顯示在製程的晶片接附階段後的相似於本發明的第二實施例的半導體封裝系統的第1圖的剖視圖。
所示的半導體封裝件700具有經由該互連焊料凸塊106以接附至該基板104的半導體晶片102。
現在參照第8圖，其顯示在製程的底部填充階段後的第7圖的剖視圖。
接著使用該晶粒接附黏著劑或底部填充108以囊封該互連焊料凸塊106。該晶粒接附黏著劑或底部填充108可為樹脂類型。
現在參照第9圖，其顯示在製程的樹脂圖案化階段後的第8圖的剖視圖。
接著在該基板104的上方形成圖案化樹脂層902。該圖案化樹脂層902的形成可為藉由放置交叉條狀的圖案化樹脂層902的線分配器(line dispenser)製程。開口904 將形成為圍繞該半導體晶片102與底部填充108的方形與矩形，而其他開口906將形成為用以將另外組件116接附至該基板104上方的方形或矩形。
也可使用其他製程來形成該圖案化樹脂層902。
現在參照第10圖，其顯示在製程的焊料球接附階段後的第9圖的剖視圖。
接著將該基礎封裝件焊料球118接附至該基板104的底表面。
現在參照第11圖，其顯示在本發明的進一步實施例中的積體電路封裝系統的製造的方法1100的流程圖。該方法1100包含：在方塊1102中，提供基板；在方塊1104中，在該基板上裝設半導體晶片；以及在方塊1106中，在該基板上放置圍繞該半導體晶片的圖案化材料，以移除該基板的翹曲。
所產生的方法、製程、設備、裝置、產品、及/或系統是直接了當的、有成本效益的、不複雜的、高度多元的、且有效的，並可藉由改造已知技術來出人意外非顯而易見地實作，且因此是立即地適合高效率地與經濟地製造完全相容於習知製造製程與技術的半導體封裝系統。
本發明的另一重要態樣是它大大地支持並幫助降低成本、簡化系統、及增進效能的歷史趨勢。
本發明的這些與其他重要態樣因此促進該技術的狀態至至少下一層次。
雖然本發明已經配合具體最佳模式來敘述，但是應了解，許多替代、修改、與變化型式對於已按照先前的描述的本發明所屬技術領域中具有通常知識者將是顯而易知的。據此，本發明是要涵蓋落入所附申請專利範圍的範疇內的所有此種替代、修改、與變化型式。在此提出或在所附圖式中顯示的所有內容應解讀成說明而非限制的意思。
100、700．．．半導體封裝件
102．．．半導體晶片
104．．．基板
106．．．互連焊料凸塊
108．．．晶粒接附黏著劑或底部填充
110、902．．．圖案化樹脂層
110’．．．圖案化抗焊層
112．．．方形或矩形
114、904、906．．．開口
114’．．．焊料開口
116．．．組件
118．．．基礎封裝焊料球
1--1．．．線
1100．．．方法
1102、1104、1106．．．方塊
第1圖係沿著第2圖的線1--1的本發明的第一實施例的半導體封裝系統的剖視圖；
第2圖係本發明的第一實施例的半導體封裝系統的俯視圖；
第3圖係在製程的樹脂圖案化階段後的相似於本發明的第一實施例的半導體封裝系統的第1圖的剖視圖；
第4圖係在製程的晶片接附階段後的第3圖的剖視圖；
第5圖係在製程的底部填充階段後的第4圖的剖視圖；
第6圖係在製程的焊料球接附階段後的第5圖的剖視圖；
第7圖係在製程的晶片接附階段後的相似於本發明的第二實施例的半導體封裝系統的第1圖的剖視圖；
第8圖係在製程的底部填充階段後的第7圖的剖視圖；
第9圖係在製程的樹脂圖案化階段後的第8圖的剖視圖；
第10圖係在製程的焊料球接附階段後的第9圖的剖視圖；以及
第11圖係本發明的進一步實施例中的積體電路封裝系統的製造的方法的流程圖。
100．．．半導體封裝件
102．．．半導體晶片
104．．．基板
106．．．互連焊料凸塊
108．．．晶粒接附黏著劑或底部填充
110．．．圖案化樹脂層
112．．．方形或矩形
114．．．開口
116．．．組件
118．．．基礎封裝焊料球

Claims (10)

  1. 一種積體電路封裝系統的製造方法，係包括：提供基板；在該基板上方放置圖案化層，以實質地將哭泣翹曲從該基板移除，該圖案化層係為單一連續層，該圖案化層係外露中央開口及在該圖案化層中之其它複數開口，且該圖案化層從該基板的邊緣至該中央開口的邊緣覆蓋整個基板之上表面；直接地在該中央開口上裝設半導體晶片；以及於該半導體晶片及該基板之間設置晶粒接附黏著劑或底部填充，該晶粒接附黏著劑或該底部填充於該中央開口之整個表面上，且該晶粒接附黏著劑或該底部填充係直接接觸該圖案化層。
  2. 如申請專利範圍第1項所述之方法，其中：放置該圖案化層包含在放置該圖案化層期間或在放置該圖案化層期間之後圖案化。
  3. 如申請專利範圍第1項所述之方法，復包括：圍繞該中央開口的該圖案化層形成足以阻擋該晶粒接附黏著劑或該底部填充的厚度。
  4. 如申請專利範圍第1項所述之方法，復包括：在該基板上放置圖案化抗焊層；以及在該圖案化抗焊層上放置該圖案化層。
  5. 如申請專利範圍第1項所述之方法，復包括調整該圖案化層的厚度或覆蓋面積，以實質地移除哭泣翹曲。
  6. 一種積體電路封裝系統，包括：基板；以及圖案化層，係在該基板上方且用以實質地將哭泣翹曲從該基板移除，該圖案化層係為單一連續層，該圖案化層係外露中央開口及在該圖案化層中之其它複數開口，且該圖案化層從該基板的邊緣至該中央開口的邊緣覆蓋整個基板之上表面；半導體晶片，係直接地裝設在該中央開口上；晶粒接附黏著劑或底部填充，係位於該半導體晶片及該基板之間，該晶粒接附黏著劑或該底部填充於該中央開口之整個表面上，且該晶粒接附黏著劑或該底部填充係直接接觸該圖案化層。
  7. 如申請專利範圍第6項所述之系統，其中：該圖案化層包含在該圖案化層中形成為方形或矩形的開口。
  8. 如申請專利範圍第6項所述之系統，其中，圍繞該中央開口的該圖案化層形成有足以阻擋該晶粒接附黏著劑或該底部填充的厚度。
  9. 如申請專利範圍第6項所述之系統，復包括：圖案化抗焊層，係在該基板上；以及該圖案化層在該圖案化抗焊層上。
  10. 如申請專利範圍第6項所述之系統，其中，該圖案化層具有用以實質地移除哭泣翹曲的厚度或覆蓋面積。
TW099109032A 2009-03-26 2010-03-26 具有翹曲控制系統之積體電路封裝系統及其製造方法 TWI501352B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/412,303 US8217514B2 (en) 2008-04-07 2009-03-26 Integrated circuit packaging system with warpage control system and method of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201044505A TW201044505A (en) 2010-12-16
TWI501352B true TWI501352B (zh) 2015-09-21

Family

ID=45003105

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099109032A TWI501352B (zh) 2009-03-26 2010-03-26 具有翹曲控制系統之積體電路封裝系統及其製造方法

Country Status (1)

Country Link
TW (1) TWI501352B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743182B (zh) * 2017-08-25 2021-10-21 易鼎股份有限公司 軟性電路板適應性接觸壓力的接觸結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001606A1 (en) * 2007-06-27 2009-01-01 Shinko Electric Industries Co., Ltd. Semiconductor package and semiconductor device using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001606A1 (en) * 2007-06-27 2009-01-01 Shinko Electric Industries Co., Ltd. Semiconductor package and semiconductor device using the same

Also Published As

Publication number Publication date
TW201044505A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
US8217514B2 (en) Integrated circuit packaging system with warpage control system and method of manufacture thereof
TWI512857B (zh) 具有圖案化基板之積體電路封裝系統及其製造方法
US9728496B2 (en) Packaged semiconductor devices and packaging devices and methods
US8409923B2 (en) Integrated circuit packaging system with underfill and method of manufacture thereof
US8269337B2 (en) Packaging substrate having through-holed interposer embedded therein and fabrication method thereof
US9165877B2 (en) Fan-out semiconductor package with copper pillar bumps
US8455300B2 (en) Integrated circuit package system with embedded die superstructure and method of manufacture thereof
US20130175705A1 (en) Stress Compensation Layer for 3D Packaging
KR20080064088A (ko) 다이 수용 관통홀을 갖는 웨이퍼 레벨 패키지 및 그 방법
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
KR20080064087A (ko) 다이 수용 관통홀을 갖는 웨이퍼 레벨 패키지 및 그 방법
US9972582B2 (en) Warpage balancing in thin packages
TWI492350B (zh) 半導體封裝件及其製法
TWI777358B (zh) 半導體封裝
US20230187382A1 (en) Electronic package and fabrication method thereof
US9754898B2 (en) Semiconductor package and fabrication method thereof
WO2014120483A1 (en) ULTRA THIN PoP PACKAGE
US20170047262A1 (en) Electronic package and fabrication method thereof
KR101573314B1 (ko) 패키지 온 패키지
US9418874B2 (en) Method of fabricating semiconductor package
US20230163082A1 (en) Electronic package and manufacturing method thereof
TWI501352B (zh) 具有翹曲控制系統之積體電路封裝系統及其製造方法
US20140099755A1 (en) Fabrication method of stacked package structure
TWI845113B (zh) 多晶粒封裝及其製造方法
US20230260886A1 (en) Electronic package and manufacturing method thereof