TWI499883B - 電壓緩衝器 - Google Patents
電壓緩衝器 Download PDFInfo
- Publication number
- TWI499883B TWI499883B TW103109031A TW103109031A TWI499883B TW I499883 B TWI499883 B TW I499883B TW 103109031 A TW103109031 A TW 103109031A TW 103109031 A TW103109031 A TW 103109031A TW I499883 B TWI499883 B TW I499883B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- current
- output
- control
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
本發明是有關於一種緩衝器,且特別是有關於一種電壓緩衝器。
隨著科技的發展,許多消費型的電子裝置出現在市場上,並且電子裝置的功能不斷的提升,以致於電子裝置的電路複雜度隨之增加。電壓緩衝器被配置於各個電路之間,以區隔各個電路,進而降低各電路間的雜訊干擾。並且,電壓緩衝器可傳送電壓信號,並增強電壓信號的驅動能力,同時也避免各電路的負載影響到電路的輸出電壓準位。其中,電壓緩衝器的輸出電壓的穩定影響電子裝置的運作,因此如何提升電壓緩衝器的輸出電壓的穩定度成為設計的重點之一。
本發明提供一種電壓緩衝器,可提升電壓緩衝器的輸出電壓的穩定度。
本發明的電壓緩衝器,包括第一輸出電晶體、第二輸出
電晶體、第一差動電路、輸出控制電路及電壓反應電路。第一輸出電晶體具有一第一端、一第二端及一控制端,其中第一輸出電晶體的第一端接收一系統高電壓,第一輸出電晶體的第二端輸出一輸出電壓,第一輸出電晶體的控制端接收一第一輸出控制電壓。第二輸出電晶體具有一第一端、一第二端及一控制端,其中第二輸出電晶體的第一端接收輸出電壓,第二輸出電晶體的第二端接收一接地電壓,第二輸出電晶體的控制端接收一第二輸出控制電壓。第一差動電路接收一參考電壓及輸出電壓,以提供一控制參考電壓。輸出控制電路接收控制參考電壓、一第一電壓反應電流及一第二電壓反應電流,以依據控制參考電壓提供第一輸出控制電壓及第二輸出控制電壓,並且利用第一電壓反應電流設定第一輸出控制電壓,以及利用第二電壓反應電流設定第二輸出控制電壓。電壓反應電路耦合輸出電壓,且提供第一電壓反應電流及第二電壓反應電流。當輸出電壓變動時,對應地設定第一電壓反應電流及第二電壓反應電流的流動方向及大小。
基於上述,本發明實施例的電壓緩衝器,當輸出電壓受負載的影響而突然上升或下降時,電壓反應電路會對應輸出電壓的變動來設定第一電壓反應電流及第二電壓反應電流,以對應地設定第一輸出控制電壓及第二輸出控制電壓,進而使輸出電壓回復到原來的電壓準位。藉此,可提升輸出電壓的穩定度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧電壓緩衝器
110‧‧‧第一差動電路
120‧‧‧輸出控制電路
130‧‧‧電壓反應電路
131‧‧‧第一電流鏡
133‧‧‧第二電流鏡
135‧‧‧第三電流鏡
137‧‧‧第一電流設定電路
139‧‧‧第二電流設定電路
CA、CB‧‧‧電容
CS1‧‧‧第一電流源
GND‧‧‧接地電壓
IA1‧‧‧第一內部電流
IA2‧‧‧第二內部電流
IA3‧‧‧第三內部電流
IA4‧‧‧第四內部電流
IO1‧‧‧第一輸出電流
IO2‧‧‧第二輸出電流
IO3‧‧‧第三輸出電流
IO4‧‧‧第四輸出電流
IO5‧‧‧第五輸出電流
IO6‧‧‧第六輸出電流
IR1‧‧‧第一參考電流
ITR1‧‧‧第一電壓反應電流
ITR2‧‧‧第二電壓反應電流
MP、MN、M1~M24‧‧‧電晶體
NI1‧‧‧第一電流節點
NI2‧‧‧第二電流節點
NV1‧‧‧第一電壓節點
NV2‧‧‧第二電壓節點
VB1‧‧‧偏壓
VCN‧‧‧第二輸出控制電壓
VCP‧‧‧第一輸出控制電壓
VCR‧‧‧控制參考電壓
VDD‧‧‧系統高電壓
VIS1‧‧‧第一電流設定電壓
VIS2‧‧‧第二電流設定電壓
Vout‧‧‧輸出電壓
VREF‧‧‧參考電壓
圖1A為依據本發明一實施例的電壓緩衝器的系統示意圖。
圖1B為依據本發明一實施例的電壓反應電路的系統示意圖。
圖1C為依據本發明一實施例的電壓緩衝器的電路示意圖。
圖1A為依據本發明一實施例的電壓緩衝器的系統示意圖。請參照圖1A,在本實施例中,電壓緩衝器100包括電晶體MP、MN(對應第一輸出電晶體及第二輸出電晶體)、第一差動電路110、輸出控制電路120及電壓反應電路130,其中電晶體MP例如是P型電晶體,電晶體MN例如是N型電晶體。
電晶體MP的源極(對應第一端)接收系統高電壓VDD,電晶體MP的汲極(對應第二端)輸出輸出電壓Vout,電晶體MP的閘極(對應控制端)接收第一輸出控制電壓VCP。電晶體MN的汲極(對應第一端)接收輸出電壓Vout,電晶體MN的源極(對應第二端)接收接地電壓GND,電晶體MN的閘極(對應控制端)接收第二輸出控制電壓VCN。
第一差動電路110接收參考電壓VREF及輸出電壓Vout,以比較參考電壓VREF及輸出電壓Vout,並依據比較結果提供控制參考電壓VCR。輸出控制電路120接收控制參考電壓
VCR、第一電壓反應電流ITR1及第二電壓反應電流ITR2,以依據控制參考電壓VCR提供第一輸出控制電壓VCP及第二輸出控制電壓VCN,並且利用第一電壓反應電流ITR1設定第一輸出控制電壓VCP,以及利用第二電壓反應電流ITR2設定第二輸出控制電壓VCN。
電壓反應電路130耦合輸出電壓Vout,且提供第一電壓反應電流ITR1及第二電壓反應電流ITR2至輸出控制電路120。當輸出電壓Vout變動時,對應地設定第一電壓反應電流ITR1及第二電壓反應電流ITR2的流動方向及大小。換言之,當輸出電壓Vout保持穩定時,電壓反應電路130設定第一電壓反應電流ITR1及第二電壓反應電流ITR2的大小為0;當輸出電壓Vout為上升時,電壓反應電路130設定第一電壓反應電流ITR1及第二電壓反應電流ITR1的大小大於0且由電壓反應電路130流向輸出控制電路120,以暫時調高第一輸出控制電壓VCP及第二輸出控制電壓VCN;當輸出電壓Vout為下降時,電壓反應電路130設定第一電壓反應電流ITR1及第二電壓反應電流ITR2的大小大於0且由輸出控制電路120流向電壓反應電路130,以暫時地調低第一輸出控制電壓VCP及第二輸出控制電壓VCN。
依據上述,當輸出電壓Vout受負載的影響而突然上升或下降時,電壓反應電路130會對應輸出電壓Vout的變動來設定第一電壓反應電流ITR1及第二電壓反應電流ITR2,以對應地設定第一輸出控制電壓VCP及第二輸出控制電壓VCN,進而使輸出電
壓Vout回復到原來的電壓準位。藉此,可提升輸出電壓Vout的穩定度。
此外,由於電壓反應電路130是耦合輸出電壓Vout,因此會對輸出電壓Vout的暫態進行反應,但不會對輸出電壓Vout的穩態進行反應,因此不會影響輸出電壓Vout的穩態電壓。
圖1B為依據本發明一實施例的電壓反應電路的系統示意圖。請參照圖1A及圖1B,其中相同或相似元件使用相同或相似標號。在本實施例中,電壓反應電路130包括第一電流源CS1、第一電流鏡131、第二電流鏡133、第三電流鏡135、第一電流設定電路137、第二電流設定電路139、電容CA、CB(對應第一耦合電容及第二耦合電容)。
第一電流源CS1用以提供第一參考電流IR1。第一電流鏡131接收第一參考電流IR1以提供第一輸出電流IO1。第二電流鏡133接收第一輸出電流IO1以提供第二輸出電流IO2、第三輸出電流IO3及第四輸出電流IO4。電容CA耦接於輸出電壓Vout與第二電流鏡133之間,用以耦合輸出電壓Vout至第二電流鏡133以設定第二輸出電流IO2、第三輸出電流IO3及第四輸出電流IO4。
第三電流鏡135接收第二輸出電流IO2以提供第五輸出電流IO5及第六輸出電流IO6。電容CB耦接於輸出電壓Vout與第三電流鏡135之間,用以耦合輸出電壓Vout至第三電流鏡135以設定第五輸出電流IO5及第六輸出電流IO6。依據上述,第一電壓節點NV1會接收第三輸出電流IO3及第五輸出電流IO5以提
供第一電流設定電壓VIS1,並且第二電壓節點NV2會接收第四輸出電流IO4及第六輸出電流IO6以提供第二電流設定電壓VIS2。
第一電流設定電路137會接收第一電流設定電壓VIS1及第二電流設定電壓VIS2以提供第一電壓反應電流ITR1。第二電流設定電路139會接收第一電流設定電壓VIS1及第二電流設定電壓VIS2以提供第二電壓反應電流ITR2。
在本實施例中,當輸出電壓Vout未變動時,第五輸出電流IO5會大於第三輸出電流IO3,以致於第一電流設定電壓VIS1會上升至一高電壓準位(例如系統高電壓VDD),並且第四輸出電流IO4會大於第六輸出電流IO6,以致於第二電流設定電壓VIS2會下降至一低電壓準位(例如接地電壓GND)。此時,第一電流設定電路137設定第一電壓反應電流ITR1為0。並且,第二電流設定電路139會設定第二電壓反應電流ITR2為0。
當輸出電壓Vout上升時,第三輸出電流IO3會大於第五輸出電流IO5,以致於第一電流設定電壓VIS1會下降,並且第四輸出電流IO4會大於第六輸出電流IO6,以致於第二電流設定電壓VIS2會下降。此時,第一電流設定電路137設定第一電壓反應電流ITR1大於0且電流方向會由第一電流設定電路137流向輸出控制電路120。並且,第二電流設定電路139會設定第二電壓反應電流ITR2大於0且電流方向會由第二電流設定電路139流向輸出控制電路120。
當輸出電壓Vout下降時,第五輸出電流IO5會大於第三
輸出電流IO3,以致於第一電流設定電壓VIS1會上升,並且第六輸出電流IO6會大於第四輸出電流IO4,以致於第二電流設定電壓VIS2會上升。此時,第一電流設定電路137設定第一電壓反應電流ITR1大於0且電流方向會由輸出控制電路120流向第一電流設定電路137。並且,第二電流設定電路139會設定第二電壓反應電流ITR2大於0且電流方向會由輸出控制電路120流向第二電流設定電路139。
圖1C為依據本發明一實施例的電壓緩衝器的電路示意圖。請參照圖1A至圖1C,其中相同或相似元件使用相同或相似標號。在本實施例中,第一差動電路110包括電晶體M1~M5(對應第一電晶體至第五電晶體),其中電晶體M1~M3例如是N型電晶體,電晶體M4、M5例如是P型電晶體。
電晶體M1的源極(對應第二端)接收接地電壓GND,電晶體M1的閘極(對應控制端)接收偏壓VB1。電晶體M2的源極(對應第二端)耦接電晶體M1的汲極(對應第一端),電晶體M2的閘極(對應控制端)接收輸出電壓Vout。電晶體M3的源極(對應第二端)耦接電晶體M1的汲極,電晶體M3的閘極(對應控制端)接收參考電壓VREF。電晶體M4的源極(對應第一端)接收系統高電壓VDD,電晶體M4的汲極(對應第二端)耦接電晶體M2的汲極,電晶體M4的閘極(對應控制端)耦接電晶體M4的汲極。電晶體M5的源極(對應第一端)接收系統高電壓VDD,電晶體M5的汲極(對應第二端)耦接電晶體M3的汲極,
電晶體M5的閘極(對應控制端)耦接電晶體M5的汲極且提供控制參考電壓VCR。
在本實施例中,輸出控制電路120包括電晶體M6~M8(對應第六電晶體至第八電晶體),其中電晶體M6、M8例如是P型電晶體,電晶體M7、M9例如是N型電晶體。電晶體M6的源極(對應第一端)接收系統高電壓VDD,電晶體M6的汲極(對應第二端)提供第三內部電流IA3,電晶體M6的閘極(對應控制端)接收控制參考電壓VCR。電晶體M7的汲極(對應第一端)提供第四內部電流IA4,電晶體M7的源極(對應第二端)接收接地電壓GND,電晶體M7的閘極(對應控制端)耦接電晶體M7的汲極且提供第二輸出控制電壓VCN。
電晶體M8的源極(對應第一端)接收系統高電壓VDD,電晶體M8的汲極(對應第二端)提供第一內部電流IA1,電晶體M8的閘極(對應控制端)耦接電晶體M8的汲極且提供第一輸出控制電壓VCP。電晶體M9的汲極(對應第一端)提供第二內部電流IA2,電晶體M9的源極(對應第二端)接收接地電壓GND,電晶體M9的閘極(對應控制端)耦接電晶體M7的閘極。
第一電流節點NI1耦接電晶體M8的汲極以接收第一內部電流IA1,耦接電晶體M9的汲極以接收第二內部電流IA2,以及耦接電壓反應電路130以接收第一電壓反應電流ITR1。第二電流節點NI2耦接電晶體M6的汲極以接收第三內部電流IA3,耦接電晶體M7的汲極以接收第四內部電流IA4,以及耦接電壓反應電
路130以接收第二電壓反應電流ITR2。
依據上述,當第一電壓反應電流ITR1由電壓反應電路130流向第一電流節點NI1時,第一輸出控制電壓VCP會上升以降低電晶體MP的導通程度,甚或關閉電晶體MP;當第二電壓反應電流ITR2由電壓反應電路130流向第二電流節點NI2時,第二輸出控制電壓VCN會上升以提高電晶體MN的導通程度。反之,當第一電壓反應電流ITR1由第一電流節點NI1流向電壓反應電路130時,第一輸出控制電壓VCP會下降以提高電晶體MP的導通程度;當第二電壓反應電流ITR2由第二電流節點NI2流向電壓反應電路130時,第二輸出控制電壓VCN會下降以降低電晶體MN的導通程度,甚或關閉電晶體MN。
第一電流鏡131包括電晶體M10~M13(對應第十電晶體至第十三電晶體),其中電晶體M10~M13例如是P型電晶體。電晶體M10的源極(對應第一端)接收系統高電壓VDD,電晶體M10的汲極(對應第二端)耦接電晶體M10的閘極(對應控制端)。電晶體M11的源極接收系統高電壓VDD,電晶體M11的閘極耦接電晶體M10的閘極。電晶體M12的源極耦接電晶體M10的汲極,電晶體M12的閘極耦接電晶體M12的汲極,電晶體M12的汲極接收第一參考電流IR1。電晶體M13的源極耦接電晶體M11的汲極,電晶體M13的閘極耦接電晶體M12的閘極,電晶體M13的汲極提供第一輸出電流IO1。
第二電流鏡133包括電晶體M14~M17(對應第十四電晶
體至第十七電晶體),其中電晶體M14~M17例如是N型電晶體。電晶體M14的汲極(對應第一端)接收第一輸出電流IO1,電晶體M14的閘極(對應控制端)耦接電晶體M14的汲極及電容CA,電晶體M14的源極(對應第二端)接收接地電壓GND。電晶體M15的汲極提供第二輸出電流IO2,電晶體M15的閘極耦接電晶體M14的閘極,電晶體M15的源極接收接地電壓GND。電晶體M16的汲極提供第三輸出電流IO3,電晶體M16的閘極耦接電晶體M14的閘極,電晶體M16的源極接收接地電壓GND。電晶體M17的汲極提供第四輸出電流IO4,電晶體M17的閘極耦接電晶體M14的閘極,電晶體M17的源極接收接地電壓GND。
第三電流鏡135包括電晶體M18~M20(對應第十八電晶體至第二十電晶體),其中電晶體M18~M20例如是P型電晶體。電晶體M18的源極(對應第一端)接收系統高電壓VDD,電晶體M18的閘極(對應控制端)耦接電晶體M18的汲極(對應第二端)及電容CB,電晶體M18的汲極接收第二輸出電流IO2。電晶體M19的源極接收系統高電壓VDD,電晶體M19的閘極耦接電晶體M18的閘極,電晶體M19的汲極提供第五輸出電流IO5。電晶體M20的源極接收系統高電壓VDD,電晶體M20的閘極耦接電晶體M18的閘極,電晶體M20的汲極提供第六輸出電流IO6。
第一電流設定電路137包括電晶體M21~M22(對應第二十一電晶體至第二十二電晶體),其中電晶體M21例如是P型電晶體,電晶體M22例如是N型電晶體。電晶體M21的源極(對
應第一端)接收系統高電壓VDD,電晶體M21的閘極(對應控制端)接收第一電流設定電壓VIS1,電晶體M21的汲極(對應第二端)提供第一電壓反應電流ITR1。電晶體M22的汲極(對應第一端)耦接電晶體M21的汲極,電晶體M22的閘極(對應控制端)接收第二電流設定電壓VIS2,電晶體M22的源極(對應第二端)接收接地電壓GND。
第二電流設定電路139包括電晶體M23~M24(對應第二十三電晶體至第二十四電晶體),其中電晶體M23例如是P型電晶體,電晶體M24例如是N型電晶體。電晶體M23的源極(對應第一端)接收系統高電壓VDD,電晶體M23的閘極(對應控制端)接收第一電流設定電壓VIS1,電晶體M23的汲極(對應第二端)提供第二電壓反應電流ITR2。電晶體M24的汲極(對應第一端)耦接電晶體M23的汲極,電晶體M24的閘極(對應控制端)接收第二電流設定電壓VIS2,電晶體M24的源極(對應第二端)接收接地電壓GND。
在本實施例中,電晶體M14的長寬比設定為等於電晶體M15的長寬比,電晶體M14的長寬比設定為大於電晶體M16的長寬比,電晶體M17的長寬比設定為大於電晶體M14的長寬比,電晶體M19的長寬比設定為大於電晶體M18的長寬比,電晶體M18的長寬比設定為大於電晶體M20的長寬比。
依據上述,當輸出電壓Vout未變動時,第五輸出電流IO5會大於第三輸出電流IO3,而第一電流設定電壓VIS1會上升至系
統高電壓VDD,以關閉電晶體M21及M23。並且,第四輸出電流IO4會大於第六輸出電流IO6,而第二電流設定電壓VIS2會下降至接地電壓GND,以關閉電晶體M22及M24。
當輸出電壓Vout上升時,電晶體M16及M17的導通程度會上升,而電晶體M19及M20的導通程度會下降,以致於第三輸出電流IO3會大於第五輸出電流IO5,以及第四輸出電流IO4會大於第六輸出電流IO6。接著,第一電流設定電壓VIS1及第二電流設定電壓VIS2會下降,以致於電晶體M21及M23會導通,而電晶體M22及M24會保持關閉。因此,第一電壓反應電流ITR1的電流方向會由第一電流設定電路137流向輸出控制電路120,以及第二電壓反應電流ITR2的電流方向會由第二電流設定電路139流向輸出控制電路120。
當輸出電壓Vout下降時,電晶體M16及M17的導通程度會下降,而電晶體M19及M20的導通程度會上升,以致於第五輸出電流IO5會大於第三輸出電流IO3,以及第六輸出電流IO6會大於第四輸出電流IO4。接著,第一電流設定電壓VIS1及第二電流設定電壓VIS2會上升,以致於電晶體M21及M23保持關閉,而電晶體M22及M24會導通。因此,第一電壓反應電流ITR1的電流方向會由輸出控制電路120流向第一電流設定電路137,以及第二電壓反應電流ITR2的電流方向會由輸出控制電路120流向第二電流設定電路139。
綜上所述,本發明實施例的電壓緩衝器,當輸出電壓受
負載的影響而突然上升或下降時,電壓反應電路會對應輸出電壓的變動來設定第一電壓反應電流及第二電壓反應電流,以對應地設定第一輸出控制電壓及第二輸出控制電壓,進而使輸出電壓回復到原來的電壓準位。藉此,可提升輸出電壓的穩定度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電壓緩衝器
110‧‧‧第一差動電路
120‧‧‧輸出控制電路
130‧‧‧電壓反應電路
GND‧‧‧接地電壓
ITR1‧‧‧第一電壓反應電流
ITR2‧‧‧第二電壓反應電流
MP、MN‧‧‧電晶體
VCN‧‧‧第二輸出控制電壓
VCP‧‧‧第一輸出控制電壓
VCR‧‧‧控制參考電壓
VDD‧‧‧系統高電壓
Vout‧‧‧輸出電壓
VREF‧‧‧參考電壓
Claims (13)
- 一種電壓緩衝器,包括:一第一輸出電晶體,具有一第一端、一第二端及一控制端,該第一輸出電晶體的該第一端接收一系統高電壓,該第一輸出電晶體的該第二端輸出一輸出電壓,該第一輸出電晶體的該控制端接收一第一輸出控制電壓;一第二輸出電晶體,具有一第一端、一第二端及一控制端,該第二輸出電晶體的該第一端接收該輸出電壓,該第二輸出電晶體的該第二端接收一接地電壓,該第二輸出電晶體的該控制端接收一第二輸出控制電壓;一第一差動電路,接收一參考電壓及該輸出電壓,以提供一控制參考電壓;一輸出控制電路,接收該控制參考電壓、一第一電壓反應電流及一第二電壓反應電流,以依據該控制參考電壓提供該第一輸出控制電壓及該第二輸出控制電壓,並且利用該第一電壓反應電流設定該第一輸出控制電壓,以及利用該第二電壓反應電流設定該第二輸出控制電壓;以及一電壓反應電路,耦合該輸出電壓,且提供該第一電壓反應電流及該第二電壓反應電流,當該輸出電壓變動時,對應地設定該第一電壓反應電流及該第二電壓反應電流的流動方向及大小。
- 如申請專利範圍第1項所述的電壓緩衝器,其中當該輸出電壓保持穩定時,該電壓反應電路設定該第一電壓反應電流及該 第二電壓反應電流的大小為0。
- 如申請專利範圍第1項所述的電壓緩衝器,其中當該輸出電壓為上升時,該電壓反應電路設定該第一電壓反應電流及該第二電壓反應電流的大小大於0且由該電壓反應電路流向該輸出控制電路,當該輸出電壓為下降時,該電壓反應電路設定該第一電壓反應電流及該第二電壓反應電流的大小大於0且由該輸出控制電路流向該電壓反應電路。
- 如申請專利範圍第1項所述的電壓緩衝器,其中該第一差動電路包括:一第一電晶體,具有一第一端、一第二端及一控制端,該第一電晶體的該第二端接收一接地電壓,該第一電晶體的該控制端接收一偏壓;一第二電晶體,具有一第一端、一第二端及一控制端,該第二電晶體的該第二端耦接該第一電晶體的該第一端,該第二電晶體的該控制端接收該輸出電壓;一第三電晶體,具有一第一端、一第二端及一控制端,該第三電晶體的該第二端耦接該第一電晶體的該第一端,該第三電晶體的該控制端接收該參考電壓;一第四電晶體,具有一第一端、一第二端及一控制端,該第四電晶體的該第一端接收該系統高電壓,該第四電晶體的該第二端耦接該第二電晶體的該第一端,該第四電晶體的該控制端耦接該第四電晶體的該第二端;以及 一第五電晶體,具有一第一端、一第二端及一控制端,該第五電晶體的該第一端接收該系統高電壓,該第五電晶體的該第二端耦接該第三電晶體的該第一端,該第五電晶體的該控制端耦接該第五電晶體的該第二端且提供該控制參考電壓。
- 如申請專利範圍第1項所述的電壓緩衝器,其中該輸出控制電路包括:一第一電流節點,接收一第一內部電流、一第二內部電流及該第一電壓反應電流;一第二電流節點,接收一第三內部電流、一第四內部電流及該第二電壓反應電流;一第六電晶體,具有一第一端、一第二端及一控制端,該第六電晶體的該第一端接收該系統高電壓,該第六電晶體的該第二端耦接該二電流節點以提供該第三內部電流,該第六電晶體的該控制端接收該控制參考電壓;一第七電晶體,具有一第一端、一第二端及一控制端,該第七電晶體的該第一端耦接該第二電流節點以提供該第四內部電流,該第七電晶體的該第二端接收該接地電壓,該第七電晶體的該控制端耦接該第七電晶體的該第一端且提供該第二輸出控制電壓;一第八電晶體,具有一第一端、一第二端及一控制端,該第八電晶體的該第一端接收該系統高電壓,該第八電晶體的該第二端耦接該一電流節點以提供該第一內部電流,該第八電晶體的該 控制端耦接該第八電晶體的該第二端且提供該第一輸出控制電壓;以及一第九電晶體,具有一第一端、一第二端及一控制端,該第九電晶體的該第一端耦接該第一電流節點以提供該第二內部電流,該第九電晶體的該第二端接收該接地電壓,該第九電晶體的該控制端耦接該第七電晶體的該控制端。
- 如申請專利範圍第1項所述的電壓緩衝器,其中該電壓反應電路包括:一第一電流源,用以提供一第一參考電流;一第一電流鏡,接收該第一參考電流以提供一第一輸出電流;一第二電流鏡,接收該第一輸出電流以提供一第二輸出電流、一第三輸出電流及一第四輸出電流;一第一耦合電容,耦接於該輸出電壓與該第二電流鏡之間,且耦合該輸出電壓至該第二電流鏡以設定該第二輸出電流、該第三輸出電流及該第四輸出電流;一第三電流鏡,接收該第二輸出電流以提供一第五輸出電流及一第六輸出電流;一第二耦合電容,耦接於該輸出電壓與該第三電流鏡之間,且耦合該輸出電壓至該第三電流鏡以設定該第五輸出電流及該第六輸出電流;一第一電壓節點,接收該第三輸出電流及該第五輸出電流以提供一第一電流設定電壓; 一第二電壓節點,接收該第四輸出電流及該第六輸出電流以提供一第二電流設定電壓;一第一電流設定電路,接收該第一電流設定電壓及該第二電流設定電壓以提供該第一電壓反應電流;以及一第二電流設定電路,接收該第一電流設定電壓及該第二電流設定電壓以提供該第二電壓反應電流。
- 如申請專利範圍第6項所述的電壓緩衝器,其中該第一電流鏡包括:一第十電晶體,具有一第一端、一第二端及一控制端,該第十電晶體的該第一端接收該系統高電壓,該第十電晶體的該第二端耦接該第十電晶體的該控制端;一第十一電晶體,具有一第一端、一第二端及一控制端,該第十一電晶體的該第一端接收該系統高電壓,該第十一電晶體的該控制端耦接該第十電晶體的該控制端;一第十二電晶體,具有一第一端、一第二端及一控制端,該第十二電晶體的該第一端耦接該第十電晶體的該第二端,該第十二電晶體的該控制端耦接該第十二電晶體的該第二端,該第十二電晶體的該第二端接收該第一參考電流;以及一第十三電晶體,具有一第一端、一第二端及一控制端,該第十三電晶體的該第一端耦接該第十一電晶體的該第二端,該第十三電晶體的該控制端耦接該第十二電晶體的該控制端,該第十三電晶體的該第二端提供該第一輸出電流。
- 如申請專利範圍第6項所述的電壓緩衝器,其中該第二電流鏡包括:一第十四電晶體,具有一第一端、一第二端及一控制端,該第十四電晶體的該第一端接收該第一輸出電流,該第十四電晶體的該控制端耦接該第十四電晶體的該第一端及該第一耦合電容,該第十四電晶體的該第二端接收該接地電壓;一第十五電晶體,具有一第一端、一第二端及一控制端,該第十五電晶體的該第一端提供該第二輸出電流,該第十五電晶體的該控制端耦接該第十四電晶體的該控制端,該第十五電晶體的該第二端接收該接地電壓;一第十六電晶體,具有一第一端、一第二端及一控制端,該第十六電晶體的該第一端提供該第三輸出電流,該第十六電晶體的該控制端耦接該第十四電晶體的該控制端,該第十六電晶體的該第二端接收該接地電壓;以及一第十七電晶體,具有一第一端、一第二端及一控制端,該第十七電晶體的該第一端提供該第四輸出電流,該第十七電晶體的該控制端耦接該第十四電晶體的該控制端,該第十七電晶體的該第二端接收該接地電壓。
- 如申請專利範圍第8項所述的電壓緩衝器,其中該第十四電晶體的長寬比等於該第十五電晶體的長寬比,該第十四電晶體的長寬比大於該第十六電晶體的長寬比,該第十七電晶體的長寬比大於該第十四電晶體的長寬比。
- 如申請專利範圍第6項所述的電壓緩衝器,其中該第三電流鏡包括:一第十八電晶體,具有一第一端、一第二端及一控制端,該第十八電晶體的該第一端接收該系統高電壓,該第十八電晶體的該控制端耦接該第十八電晶體的該第二端及該第二耦合電容,該第十八電晶體的該第二端接收該第二輸出電流;一第十九電晶體,具有一第一端、一第二端及一控制端,該第十九電晶體的該第一端接收該系統高電壓,該第十九電晶體的該控制端耦接該第十八電晶體的該控制端,該第十九電晶體的該第二端提供該第五輸出電流;以及一第二十電晶體,具有一第一端、一第二端及一控制端,該第二十電晶體的該第一端接收該系統高電壓,該第二十電晶體的該控制端耦接該第十八電晶體的該控制端,該第二十電晶體的該第二端提供該第六輸出電流。
- 如申請專利範圍第10項所述的電壓緩衝器,其中該第十九電晶體的長寬比大於該第十八電晶體的長寬比,該第十八電晶體的長寬比大於該第二十電晶體的長寬比。
- 如申請專利範圍第6項所述的電壓緩衝器,其中該第一電流設定電路包括:一第二十一電晶體,具有一第一端、一第二端及一控制端,該第二十一電晶體的該第一端接收該系統高電壓,該第二十一電晶體的該控制端接收該第一電流設定電壓,該第二十一電晶體的 該第二端提供該第一電壓反應電流;以及一第二十二電晶體,具有一第一端、一第二端及一控制端,該第二十二電晶體的該第一端耦接該第二十一電晶體的該第二端,該第二十二電晶體的該控制端接收該第二電流設定電壓,該第二十二電晶體的該第二端接收該接地電壓。
- 如申請專利範圍第6項所述的電壓緩衝器,其中該第二電流設定電路包括:一第二十三電晶體,具有一第一端、一第二端及一控制端,該第二十三電晶體的該第一端接收該系統高電壓,該第二十三電晶體的該控制端接收該第一電流設定電壓,該第二十三電晶體的該第二端提供該第二電壓反應電流;以及一第二十四電晶體,具有一第一端、一第二端及一控制端,該第二十四電晶體的該第一端耦接該第二十三電晶體的該二端,該第二十四電晶體的該控制端接收該第二電流設定電壓,該第二十四電晶體的該第二端接收該接地電壓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103109031A TWI499883B (zh) | 2014-03-13 | 2014-03-13 | 電壓緩衝器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103109031A TWI499883B (zh) | 2014-03-13 | 2014-03-13 | 電壓緩衝器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI499883B true TWI499883B (zh) | 2015-09-11 |
TW201535084A TW201535084A (zh) | 2015-09-16 |
Family
ID=54608114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103109031A TWI499883B (zh) | 2014-03-13 | 2014-03-13 | 電壓緩衝器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI499883B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112087231A (zh) * | 2020-11-12 | 2020-12-15 | 深圳市汇顶科技股份有限公司 | 参考电压缓冲电路 |
US11824549B2 (en) | 2020-11-12 | 2023-11-21 | Shenzhen GOODIX Technology Co., Ltd. | Reference voltage buffer circuit |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997230B1 (en) * | 2017-06-20 | 2018-06-12 | Elite Semiconductor Memory Technology Inc. | Reference voltage pre-processing circuit and reference voltage pre-processing method for a reference voltage buffer |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200926578A (en) * | 2007-12-07 | 2009-06-16 | Hynix Semiconductor Inc | Circuit for buffering having a coupler |
TW201120607A (en) * | 2009-12-14 | 2011-06-16 | Hynix Semiconductor Inc | Internal voltage generator |
EP2437134A1 (en) * | 2010-10-01 | 2012-04-04 | STMicroelectronics (Rousset) SAS | Low electromagnetic emission driver |
CN102594326A (zh) * | 2012-01-16 | 2012-07-18 | 惠州三华工业有限公司 | 一种电源稳压开关电路 |
CN102436280B (zh) * | 2011-11-09 | 2013-11-20 | 福建星网锐捷网络有限公司 | 电压稳定输出装置和整机中的风扇转速控制***及方法 |
TW201403284A (zh) * | 2012-07-10 | 2014-01-16 | Macronix Int Co Ltd | 電壓緩衝裝置 |
US20140062432A1 (en) * | 2012-08-29 | 2014-03-06 | Kabushiki Kaisha Toshiba | Power supply apparatus |
-
2014
- 2014-03-13 TW TW103109031A patent/TWI499883B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200926578A (en) * | 2007-12-07 | 2009-06-16 | Hynix Semiconductor Inc | Circuit for buffering having a coupler |
TW201120607A (en) * | 2009-12-14 | 2011-06-16 | Hynix Semiconductor Inc | Internal voltage generator |
EP2437134A1 (en) * | 2010-10-01 | 2012-04-04 | STMicroelectronics (Rousset) SAS | Low electromagnetic emission driver |
CN102436280B (zh) * | 2011-11-09 | 2013-11-20 | 福建星网锐捷网络有限公司 | 电压稳定输出装置和整机中的风扇转速控制***及方法 |
CN102594326A (zh) * | 2012-01-16 | 2012-07-18 | 惠州三华工业有限公司 | 一种电源稳压开关电路 |
TW201403284A (zh) * | 2012-07-10 | 2014-01-16 | Macronix Int Co Ltd | 電壓緩衝裝置 |
US20140062432A1 (en) * | 2012-08-29 | 2014-03-06 | Kabushiki Kaisha Toshiba | Power supply apparatus |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112087231A (zh) * | 2020-11-12 | 2020-12-15 | 深圳市汇顶科技股份有限公司 | 参考电压缓冲电路 |
US11824549B2 (en) | 2020-11-12 | 2023-11-21 | Shenzhen GOODIX Technology Co., Ltd. | Reference voltage buffer circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201535084A (zh) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI411903B (zh) | 低壓差穩壓器 | |
US8461812B2 (en) | Shunt regulator having over-voltage protection circuit and semiconductor device including the same | |
CN104656732B (zh) | 电压基准电路 | |
WO2010103931A1 (ja) | パワーオンリセット回路 | |
US7821324B2 (en) | Reference current generating circuit using on-chip constant resistor | |
US10474173B2 (en) | Voltage regulator having a phase compensation circuit | |
CN102722207A (zh) | 一种低压差线性稳压器 | |
TWI499883B (zh) | 電壓緩衝器 | |
CN108762362B (zh) | 适用于高电源噪声抑制比、低输出阻抗的稳压器 | |
WO2012083781A1 (en) | Voltage comparator | |
JP2009266225A (ja) | 分圧回路 | |
TW201919338A (zh) | 主動式負載產生電路及應用其之濾波器 | |
JP6619274B2 (ja) | ボルテージレギュレータ | |
CN106200741B (zh) | 电流沉负载电路及低压差线性稳压器 | |
TWI484148B (zh) | 溫度感測電路 | |
US20080106308A1 (en) | Power-on reset circuit | |
CN102393779B (zh) | 一种带补偿电路的ldo电路 | |
US9432015B2 (en) | Hysteresis comparator circuit having differential input transistors with switched bulk bias voltages | |
TW201547196A (zh) | 封裝式積體電路(ic)元件及其電源彈跳減少方法 | |
TWI389449B (zh) | 訊號接收器以及電壓補償方法 | |
TWI699967B (zh) | 增益調變電路 | |
CN110632970B (zh) | 快瞬态响应ldo及其电路 | |
TWI656737B (zh) | 電壓準位移位器 | |
CN111580437A (zh) | 一种使能控制电路及电子设备 | |
CN204904128U (zh) | 一种带隙基准源电路 |