TWI497843B - 電連接器 - Google Patents

Description

電連接器

本發明係關於一種電連接器；具體而言，本發明係關於一種降低全頻段串音耦合並提升訊號品質之電連接器。

一般而言，高頻訊號藉由連接線及連接器傳輸，其中連接器具有連接器接頭(plug)及連接器插座(jack)。具體而論，連接器接頭包含複數條金屬導線，其中該等金屬導線相互平行排列。請參照圖1，圖1係為習知連接器接頭之部分電路之示意圖。如圖1所示，連接器接頭11包含第一導線12、第二導線13、第三導線14以及第四導線15其中終端電阻25串接於第一導線12與第四導線15之間，終端電阻34串接於第二導線13與第三導線14之間。需說明的是，第一導線12與第四導線15係為一對差動訊號，而第二導線13與第三導線14係為另一對差動訊號。

在實際情況中，高頻訊號分別於第一導線12~第四導線15中傳輸。然而，由於導線之間距很小，使得不同導線中之高頻訊號產生串音耦合(crosstalk coupling)。具體而論，串音耦合能以耦合電容、耦合電感及耦合電阻之形式表現於電路上，尤其耦合電容的效應最為明顯。如圖1所示，第一導線12與第二導線13之間具有耦合電容16，第一導線12與第三導線14之間具有耦合電容17，第二導線13與第四導線15之間具有耦合電容18，第三導線14與第四導線15之間具有耦合電容19。此外，一旦提升高頻訊號之傳輸速度，該等耦合電容16~19 會隨之提高，並影響高頻訊號之完整性。

需說明的是，研發人員通常使用補償向量的作法以降低串音耦合。在實際應用中，補償向量技術容易造成向量間的相位差，使得研發人員需使用額外的補償向量抵銷相位差。然而，上述作法僅能針對單一頻率或窄頻區域降低串音，無法有效解決較寬頻段的串音耦合問題。

請參照圖2，圖2係為連接器接頭與補償後之串音耦合量之曲線圖。如圖2所示，連接器接頭串音耦合量11A於高頻的數值較低頻高。此外，雖然補償後之串音耦合量11B於較低的頻率(0~200MHz)較為有效，但無法針對高頻(300~500MHz)的頻段降低串音耦合量。

綜合上述諸多因素，如何設計降低全頻段之串音耦合量之電連接器，係為現今一大課題。

有鑑於上述先前技術的問題，本發明提出一種具有濾波單元並能夠有效降低串音耦合的電連接器。

於一方面，本發明提供一種調整電訊號與串音耦合之頻率響應之電連接器，以降低串音耦合和值。

於另一方面，本發明提供一種使用調變模組之電連接器，以調整串音耦合和值。

於另一方面，本發明提供一種使用數個濾波單元之電連接器，其中濾波單元係為濾波元件且數個濾波元單元形成調變模組以調整串音耦合和值。

本發明之一方面在於提供一種電連接器，包含複數個通道及至少一調變模組。在一實施例中，該等通道傳輸複數個電訊號，其中各通道與其餘該等通道之間產生至少一串音耦合，且至少一串音耦合依頻率變化，不同通道間之至少一串音耦合加總為串音耦合和值。

此外，每個調變模組連接於該等通道，且至少一調變模組依據至少一串音耦合與其餘至少一串音耦合間之對應關係調整至少一串音耦合以降低串音耦合和值。需說明的是，各至少一串音耦合分別具有至少一串音耦合-頻率曲線，當各串音耦合-頻率曲線相互疊合時，串音耦合和值趨近於0。

本發明之另一方面在於提供一種電連接器，包含複數個通道及至少一濾波單元。在實際情況中，該等通道傳輸複數個電訊號並包含第一通道、第二通道、第三通道及第四通道，其中各通道分別具有電連接端並與其餘該等通道之間產生至少一串音耦合，且至少一串音耦合依頻率變化，不同通道間之至少一串音耦合加總為串音耦合和值。

值得注意的是，至少一濾波單元連接於該等通道並包含至少一第一濾波單元及至少一第二濾波單元，其中至少一第一濾波單元及至少一第二濾波單元連接於第一通道及第四通道以形成第一調變模組，至少一第一濾波單元及至少一第二濾波單元連接於第二通道及第三通道以形成第二調變模組。至少一濾波單元依據至少一串音耦合與其餘至少一串音耦合間之對應關係調整至少一串音耦合以降低串音耦合和值。此外，第一通道、第二通道、第三通道及第四通道之電連接端依照第一順序或第二順序設置。

相較於先前技術，根據本發明之電連接器係使用至少一濾波單元或至少一調變模組連接於該等通道，且根據串音耦合與其餘串音耦合之相對關係設置於電路中，進而降低串音耦合造成的影響。在實際情況中，至少一濾波單元或至少一調變模組不僅在低頻率有效降低串音耦合量，更在高頻率具有明顯的效果。此外，於一變化實施例之電路中，進一步揭示本發明具有低成本及提升傳輸品質之功效。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

根據本發明之一具體實施例係為一種電連接器，能夠有效地達到調整串音耦合之功效。於此實施例中，電連接器可以是應用於數條網路傳輸線中之電連接器，但不以此為限。

請參照圖3，圖3係繪示本發明之電連接器之實施例示意圖。如圖3所示，電連接器1包含至少一電路模組20A/20B複數個通道及本體30。在此實施例中，本體30連接電路模組20A/20B並包含複數條導線311~318，其中該等通道係設置於該等導線，且電路模組20A/20B連接該等通道。在實際應用中，電連接器1係為網路連接器，較佳為RJ45連接器，但不限於此。

如圖3所示，本體30包含8條導線311~318，其中該等導線相鄰排列。在此實施例中，該等導線包含第一導線311、第二導線312、第三導線313、第四導線314、第五導線315、第六導線316、第七導線317及第八導線318。需說明的是，該等導線之兩端係分別連接至電路模組20A及 20B。換句話說，該等導線可延伸至電路模組20A/20B中以形成電路佈局。

在實際應用中，電路模組20A/20B之電路結構係為軟性電路板、硬性電路板、電子套件或其組合。在此實施例中，電路模組20A係為軟性電路板；電路模組20B係為硬性電路板，但不以此為限。

此外，請參照圖4，圖4係為本發明之電訊號傳輸於該等通道之實施例示意圖。如圖4所示，該等通道10傳輸複數個電訊號並包含第一通道110、第二通道120、第三通道130及第四通道140，其中各通道分別具有電連接端。在此實施例中，第一通道110具有第一電連接端111，第二通道120具有第二電連接端121，第三通道130具有第三電連接端131，第四通道140具有第四電連接端141。值得注意的是，終端單元R100連接於第一通道110及第二通道120，且終端單元R100連接於第三通道130及第四通道140。

請參照圖3及圖4，該等電連接端係設置於本體30，且第一通道110、第二通道120、第三通道130及第四通道140之電連接端依照第一順序或第二順序設置。在實際情況中，第一順序係為第一通道110、第三通道130、第四通道140及第二通道120；而第二順序係為第一通道110、第二通道120、第三通道130及第四通道140。在此實施例中，第一通道110~第四通道140係為該等通道中的中間4個通道，但不以此為限。此外，第一通道110~第四通道140之電連接端係依照第一順序設置，使得第一電連接端111設置於第三導線313；第三電連接端131設置於第四導線314；第四電連接端141設置於第五導線315；且第二電連接端121設 置於第六導線316。

在其他實施例中，第一通道110~第四通道140可依照不同順序任意設置。此外，其餘通道可選擇性設置於上述順序中。舉例而言，第一通道110~第四通道140依照第一順序排列，而部分通道能設置於第一通道110與第三通道130之間。需說明的是，第一通道110中之該等電訊號與第二通道120中之該等電訊號係為差動訊號；且第三通道130中之該等電訊號與第四通道140中之該等電訊號係為差動訊號。

值得注意的是，當各通道傳輸電訊號時，各通道與其餘該等通道之間產生至少一串音耦合。請參照圖4，該等通道10具有串音耦合區100。在實際情況中，串音耦合區100係於電連接器接頭中形成並包含串音耦合電容C13、C14、C23及C24。如圖4所示，第一通道110與第三通道130之間具有串音耦合電容C13；第一通道110與第四通道140之間具有串音耦合電容C14；第二通道120與第三通道130之間具有串音耦合電容C23；且第二通道120與第四通道140之間具有串音耦合電容C24。值得注意的是，串音耦合係透過該等串音耦合電容C13、C14、C23、C24之耦合電容形式影響該等通道，並非為實體電容。

在此實施例中，測試訊號T1及測試訊號T2係為差動訊號。需說明的是，當測試訊號T1及測試訊號T2分別傳輸於第一通道110及第二通道120時，測試訊號T1分別藉由串音耦合電容C13/C14耦合至第三通道130/第四通道140，且測試訊號T2分別藉由串音耦合電容C23/C24耦合至第三通道130/第四通道140，使得第三通道130及第四通道140分別具有接收訊號R3及接收訊號R4。值得注意的 是，計算各串音耦合電容之串音耦合值時，僅需考慮與該通道相關的測試訊號。舉例而言，該等串音耦合電容C13、C14、C23及C24分別具有該等串音耦合TC13、TC14、TC23及TC24。具體而論，該等串音耦合與該等訊號之關係式分別為： TC13=R3/T1 | T2=0 TC14=R4/T1 | T2=0

TC23=R3/T2 | T1=0 TC24=R4/T2 | T1=0

其中，在計算串音耦合TC13時，僅考慮相關的測試訊號T1，而不考慮測試訊號T2，故測試訊號T2為0。相對而言，計算串音耦合TC14時，測試訊號T2為0；計算串音耦合TC23及TC24時，測試訊號T1為0。

值得注意的是，該等串音耦合TC13、TC14、TC23及TC24係依頻率變化，不同通道間之串音耦合加總為串音耦合和值CT： CT=TC13+TC14+TC23+TC24=(R3/T1|T2=0)+(R4/T1|T2=0)+(R3/T2|T1=0)+(R4/T2|T1=0)

其中，測試訊號T1與測試訊號T2係為一對差動訊號，故假設T=T1=-T2，則： CT=(R3/T|T2=0)+(R4/T|T2=0)-(R3/T|T1=0)-(R4/T|T1=0)=(R3|T2=0+R4|T2=0-R3|T1=0-R4|T1=0)/T

在實際情況中，當串音耦合和值CT=0時，則整體電路傳輸訊號的品質將得到改善。亦即， (R3|T2=0)+(R4|T2=0)-(R3|T1=0)-(R4|T1=0)=0………(A)

由(A)式可知，僅需降低串音耦合和值CT，則可降低串音耦合對電路的影響。值得注意的是，本發明無須降低各個串音耦合量，而可藉由調整該等串音耦合加總後之數值以提升傳輸訊號品質。

承上，由(A)式可得：(R3|T2=0)-(R3|T1=0)=0………(B)；以及(R4|T2=0)-(R4|T1=0)=0………(C)

換句話說，只要(B)式與(C)式同時成立，則(A)式中之串音耦合和值CT為0。需說明的是，(B)式與(C)式式可以藉由調整串音耦合C13與串音耦合C23之差為0，並調整串音耦合C14與串音耦合C24之差為0，進而降低串音耦合和值CT。

請參照圖5，圖5係為本發明之串音耦合對應頻率之曲線圖。如圖5所示，各串音耦合分別具有串音耦合-頻率曲線，其中串音耦合TC13具有串音耦合-頻率曲線C13A；串音耦合TC23具有串音耦合-頻率曲線C23A；串音耦合TC14具有串音耦合-頻率曲線C14A；以及串音耦合TC24具有串音耦合-頻率曲線C24A。如(B)式及(C)式所示，其中當各串音耦合-頻率曲線C13A/C23A/C14A/C24A相互疊合時，串音耦合和值趨近於0。在實際情況中，當串音耦合-頻率曲線C13A/C23A疊合時，串音耦合TC13與串音耦合TC23之差為0，即(B)式的結果。此外，當串音耦合-頻率曲線C14A/C24A疊合時，串音耦合TC14與串音耦合TC24之差為0，即(C)式的結果。

請參照圖6，圖6係為本發明之電連接器之電路示意圖。如圖6所示之連接器電路10A，電連接器包含至少一濾波單元，其中至少一濾波單元連接於該等通道110~140並包含至少一第一濾波單元L1~L4及至少一第二濾波單元C14-1/C14-2/C23-1/C23-2，其中第一濾波單元L1/L4及第二濾波單元C14-1/C14-2連接於第一通道110及第四通道140以形成第一調變模組。此外，第一濾波單元L2/L3及第二濾波單元C23-1/C23-2連接於第二通道120及第三通道130以形成第二調變模組。需說明的是，至少一濾波單元係為電容、電感、電阻或其他電子元件。在實際應用中，電連接器使用不同各種電子元件以形成具濾波特性的連接器電路10A，進而降低串音耦合的影響。

在此實施例中，各調變模組(第一調變模組或第二調變模組)分別包含至少一濾波單元，其中每個濾波單元係以串聯或並聯之方式連接於該等導線並與電路模組20A/20B形成調變模組。舉例而言，如圖6所示，第一濾波單元L1及第一濾波單元L4係分別串聯連接於第一通道110及第四通道140，而第二濾波單元C14-1及C14-2係並聯連接於第一通道110及第四通道140，進而形成第一調變模組。此外，第一濾波單元L2及第一濾波單元L3係分別串聯連接於第二通道120及第三通道130，而第二濾波單元C23-1及C23-2係並聯連接於第二通道120及第三通道130，進而形成第二調變模組。值得注意的是，上述濾波單元或各調變模組依據串音耦合與其餘串音耦合間之對應關係調整串音耦合以降低串音耦合和值。

需說明的是，第一濾波單元L1~L4係為電感，且第一 濾波單元衰減高頻率之至少一串音耦合。舉例而論，第一濾波單元L1能夠衰減串音耦合電容C13或串音耦合電容C14於高頻率的影響，並依照實際需求搭配其他濾波單元，進而降低串音耦合和值。在實際情況中，電連接器1可透過纏繞該等導線之方式或以筆直導線之方式形成該等第一濾波單元L1~L4。在此實施例中，該等第一濾波單元L1~L4係分別串聯連接於本體30中之該等導線。

此外，第二濾波單元C14-1/C14-2/C23-1/C23-2係為電容，且第二濾波單元衰減低頻率之至少一串音耦合。在實際應用中，第二濾波單元C14-1能夠衰減串音耦合電容C14於低頻率的影響，並依照實際需求搭配其他濾波單元，進而降低串音耦合和值。在實際情況中，電連接器1係透過重疊該等導線截面之方式形成至少一濾波單元。在此實施例中，第二濾波單元C14-1及C23-1係設置於電路模組20A；而第二濾波單元C14-2及C23-2係設置於電路模組20B。

在其他實施例(圖未示)中，濾波單元係為電阻，且電連接器係透過增加該等導線310之長度或減少該等導線截面面積之方式形成濾波單元。此外，至少一調變模組與該等通道形成T型濾波器及π型濾波器之至少其一，但不以此為限。

如圖6所示，此電路結構具有串音耦合區100及第三調變模組300及複數個終端單元R100，其中終端單元R100可為終端電阻。在此實施例中，串音耦合區100係於電連接器接頭中形成，而第三調變模組300具有該等第一濾波單元及該等第二濾波單元以調整串音耦合，進而降低串音耦合和值。

請參照圖7，圖7係為本發明之串音耦合對應頻率之曲線圖。需說明的是，圖7中之該等串音耦合-頻率曲線係使用圖6中連接器電路10A之該等濾波單元以改善串音耦合現象。相對於圖5中之串音耦合-頻率曲線C13A與串音耦合-頻率曲線C23A間並非疊合，圖7中之串音耦合-頻率曲線C13B與C23B趨近疊合。亦即，(B)式中之串音耦合TC13與串音耦合TC23之差趨近於0。此外，串音耦合-頻率曲線C14B與C24B趨近疊合。亦即，(C)式中之串音耦合TC14與串音耦合TC24之差趨近於0。換句話說，由於各串音耦合-頻率曲線C13B/C23B/C14B/C24B幾乎相互疊合，使得串音耦合和值趨近於0，以達到降低串音耦合之功效。

此外，請參照圖8A，圖8A係為本發明之該等通道依照第二順序排列之示意圖。如圖8A所示，當第一通道110~第四通道140之電連接端依照第二順序(第一通道110、第二通道120、第三通道130及第四通道140)設置時，第一電連接端111可設置於第一導線311；第二電連接端121設置於第二導線312；第三電連接端131設置於第三導線313；且第四電連接端141設置於第六導線316。

需說明的是，第一通道110~第四通道140之電連接端係依照第二順序於該等導線中排列，且其餘導線可任意設置於此排列中。如圖8A所示，第四導線314及第五導線315設置於第三電連接端131與第四電連接端141之間，而第一電連接端111、第二電連接端121、第三電連接端131及第四電連接端141依照第二順序排列。值得注意的是，第一電連接端111及第二電連接端121所對應之第一通道110及第二通道120傳輸之電訊號係為一對差動訊號；第三電連接端 131及第四電連接端141所對應之第三通道130及第四通道140傳輸之電訊號係為另一對差動訊號。

請參照圖8B，圖8B係為本發明之該等通道依照第二順序排列之另一示意圖。如圖8B所示，第一電連接端111可設置於第一導線311；第二電連接端121設置於第二導線312；第三電連接端131設置於第四導線314；且第四電連接端141設置於第五導線315。此外，第三導線313設置於第二電連接端121與第三電連接端131之間，而第一電連接端111、第二電連接端121、第三電連接端131及第四電連接端141依照第二順序排列。值得注意的是，第一電連接端111及第二電連接端121所對應之第一通道110及第二通道120傳輸之電訊號係為一對差動訊號；第三電連接端131及第四電連接端141所對應之第三通道130及第四通道140傳輸之電訊號係為另一對差動訊號。

請參照圖8C，圖8C係為本發明之該等通道依照第二順序排列之另一示意圖。如圖8C所示，第一電連接端111可設置於第三導線313；第二電連接端121設置於第六導線316；第三電連接端131設置於第七導線317；且第四電連接端141設置於第八導線318。此外，第四導線314及第五導線315設置於第一電連接端111與第二電連接端121之間，而第一電連接端111、第二電連接端121、第三電連接端131及第四電連接端141依照第二順序排列。值得注意的是，第一電連接端111及第二電連接端121所對應之第一通道110及第二通道120傳輸之電訊號係為一對差動訊號；第三電連接端131及第四電連接端141所對應之第三通道130及第四通道140傳輸之電訊號係為另一對差動訊號。

請參照圖8D，圖8D係為本發明之該等通道依照第二順序排列之另一示意圖。如圖8D所示，第一電連接端111可設置於第四導線314；第二電連接端121設置於第五導線315；第三電連接端131設置於第七導線317；且第四電連接端141設置於第八導線318。此外，第六導線316設置於第二電連接端121與第三電連接端131之間，而第一電連接端111、第二電連接端121、第三電連接端131及第四電連接端141依照第二順序排列。

請參照圖8E，圖8E係為本發明之該等通道依照第二順序排列之另一示意圖。如圖8E所示，第一電連接端111可設置於第一導線311；第二電連接端121設置於第二導線312；第三電連接端131設置於第七導線317；且第四電連接端141設置於第八導線318。此外，第三導線313~第六導線316設置於第二電連接端121與第三電連接端131之間，而第一電連接端111、第二電連接端121、第三電連接端131及第四電連接端141依照第二順序排列。

請參照圖9，圖9係為本發明之電連接器之電路之另一實施例示意圖。需說明的是，圖9係依照圖8A中之排列順序形成的連接器電路10B，其中連接器電路10B具有串音耦合區100A，其中串音耦合區100A係由串音耦合電容C13、C16、C23及C26形成。此外，第一濾波單元L5~L8分別設置於第一導線311、第二導312、第三導線313及第六導線316；第二濾波單元C13-1/C13-2設置於第一導線311與第三導線313之間；且第二濾波單元C26-1/C26-2設置於第二導線312與第六導線316之間。在實際應用中，第二濾波單元C13-1、C13-2係針對串音耦合電容C13進行濾波，而第 二濾波單元C26-1、C26-2係針對串音耦合電容C26進行濾波。值得注意的是，在其他實施例中，上述該等濾波單元可選擇性地設置於圖3或/及圖8B~圖8E對應之電路結構中，並無特定之限制。

請參照圖10，圖10係為本發明之電連接器之電路之另一實施例示意圖。需說明的是，圖10所示之連接器電路10C係結合圖3及圖9之該等濾波單元而形成之電路結構。如圖10所示，連接器電路10C具有串音耦合區100B、第三調變模組300及第四調變模組400，其中第三調變模組300係為圖6所示之電路結構，且第四調變模組400係為圖9所示之電路結構。在此實施例中，串音耦合區100B具有串音耦合電容C13、C16、C23、C34、C35、C26、C46及C56，其中串音耦合電容C13形成於第一導線311與第三導線313之間；串音耦合電容C16形成於第一導線311與第六導線316之間；串音耦合電容C23形成於第二導線312與第三導線313之間；串音耦合電容C34形成於第三導線313與第四導線314之間；串音耦合電容C35形成於第三導線313與第五導線315之間；串音耦合電容C26形成於第二導線312與第六導線316之間；串音耦合電容C46形成於第四導線314與第六導線316之間；串音耦合電容C56形成於第五導線315與第六導線316之間。此外，第三調變模組300及第四調變模組400依據該等串音耦合與其餘串音耦合間之對應關係連接於第一導線311~第八導線318，進而降低串音耦合和值。

請參照圖11，圖11係為本發明之電連接器之電路之另一實施例示意圖。值得注意的是，圖11所示之連接器電路 10D係為圖6中連接器電路10A之進階電路。如圖11所示，相對於連接器電路10A，連接器電路10D更包含第五調變模組500。在此實施例中，第五調變模組500包含該等第一濾波單元L9~L12及該等第二濾波單元C12-1、C24-1、C24-2及C34-1，其中該等濾波單元L9~L12分別串聯連接於第一通道110~第四通道140；該等第二濾波單元C24-1、C24-2並聯連接於第二通道120與第四通道之間；第二濾波單元C12-1並聯連接於第一通道110與第二通道120之間；以及第二濾波單元C34-1並聯連接於第三通道130與第四通道140之間。

請參照圖12，圖12係為本發明之串音耦合對應頻率之曲線圖。如圖12所示，200A係為圖6中連接器電路10A對應之串音耦合量，而200B係為圖11中連接器電路10D對應之串音耦合量。相對於習知補償後之串音耦合量11B，連接器電路10A於全頻段均勻降低電路的串音耦合量，尤其在高頻率250MHz~500MHz具有顯著的功效。此外，相對於連接器電路10A，連接器電路10D之第五調變模組500係於75MHz~350MHz及450MHz~500MHz更能降低串音耦合量。

此外，請參照圖13，圖13係為本發明之電連接器之電路之另一實施例示意圖。需說明的是，圖13所示之連接器電路10E係自圖6中連接器電路10A變化之另一進階電路。如圖13所示，相對於連接器電路10A，連接器電路10E更包含第六調變模組600。在此實施例中，第六調變模組600包含該等第一濾波單元L9~L12及該等第二濾波單元C14-3、C23-3，其中該等濾波單元L9~L12分別串聯連接於 第一通道110~第四通道140；第二濾波單元C14-3並聯連接於第一通道110與第四通道140之間；且第二濾波單元C23-3並聯連接於第二通道120與第三通道130之間。

如圖12所示，200C係為連接器電路10E對應之串音耦合量。值得注意的是，相對於圖11中之連接器電路10D，連接器電路10E僅使用較少的濾波單元而能具有相似的效果。值得注意的是，尤其在高頻率450MHz~500MHz，串音耦合量200C比串音耦合量200B低，故圖13中之連接器電路10E係提供低成本並降低高頻率串音耦合之功效。

相較於先前技術，根據本發明之電連接器係使用至少一濾波單元或至少一調變模組連接於該等通道，且根據串音耦合與其餘串音耦合之相對關係設置於電路中，進而降低串音耦合造成的影響。在實際情況中，至少一濾波單元或至少一調變模組不僅在低頻率有效降低串音耦合量，更在高頻率具有明顯的效果。此外，於變化實施例之電路中，進一步揭示本發明具有低成本及提升傳輸品質之功效。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

1‧‧‧電連接器

10‧‧‧通道

10A~10E‧‧‧連接器電路

11‧‧‧連接器接頭

11A‧‧‧連接器接頭串音耦合量

11B‧‧‧補償後之串音耦合量

12‧‧‧第一導線

13‧‧‧第二導線

14‧‧‧第三導線

15‧‧‧第四導線

16~19‧‧‧耦合電容

20A、20B‧‧‧電路模組

25、34‧‧‧終端電阻

30‧‧‧本體

100、100A、100B‧‧‧串音耦合區

110‧‧‧第一通道

111‧‧‧第一電連接端

120‧‧‧第二通道

121‧‧‧第二電連接端

130‧‧‧第三通道

131‧‧‧第三電連接端

140‧‧‧第四通道

141‧‧‧第四電連接端

200A‧‧‧連接器電路10A對應之串音耦合量

200B‧‧‧連接器電路10D對應之串音耦合量

200C‧‧‧連接器電路10E對應之串音耦合量

300‧‧‧第三調變模組

311~318‧‧‧第一導線~第八導線

400~600‧‧‧第四調變模組~第六調變模組

R100‧‧‧終端單元

C13、C14、C16、C23、C24‧‧‧串音耦合電容

C26、C34、C35、C46、C56‧‧‧串音耦合電容

C13A、C14A、C23A、C24A‧‧‧串音耦合-頻率曲線

C13B、C14B、C23B、C24B‧‧‧串音耦合-頻率曲線

T1、T2‧‧‧測試訊號

R3、R4‧‧‧接收訊號

L1~L12‧‧‧第一濾波單元

C12-1、C13-1、C13-2、C14-1~C14-3‧‧‧第二濾波單元

C23-1~C23-3‧‧‧第二濾波單元

C24-1、C24-2、C26-1、C26-2‧‧‧第二濾波單元

C34-1‧‧‧第二濾波單元

圖1係為習知連接器接頭之電路示意圖；圖2係為連接器接頭與補償後之串音耦合量之曲線圖：圖3係繪示本發明之電連接器之實施例示意圖；圖4係為本發明之電訊號傳輸於該等通道之實施例示意圖；圖5係為本發明之串音耦合對應頻率之曲線圖；圖6係為本發明之電連接器之電路示意圖；圖7係為本發明之串音耦合對應頻率之曲線圖；圖8A係為本發明之該等通道依照第二順序排列之示意圖；圖8B係為本發明之該等通道依照第二順序排列之另一示意圖；圖8C係為本發明之該等通道依照第二順序排列之另一示意圖；圖8D係為本發明之該等通道依照第二順序排列之另一示意圖；圖8E係為本發明之該等通道依照第二順序排列之另一示意圖；圖9係為本發明之電連接器之電路之另一實施例示意圖；圖10係為本發明之電連接器之電路之另一實施例示意圖；圖11係為本發明之電連接器之電路之另一實施例示意圖；圖12係為本發明之串音耦合對應頻率之曲線圖；以及 圖13係為本發明之電連接器之電路之另一實施例示意圖。

10A‧‧‧連接器電路

100‧‧‧串音耦合區

110‧‧‧第一通道

111‧‧‧第一電連接端

120‧‧‧第二通道

121‧‧‧第二電連接端

130‧‧‧第三通道

131‧‧‧第三電連接端

140‧‧‧第四通道

141‧‧‧第四電連接端

300‧‧‧第三調變模組

R100‧‧‧終端單元

C13、C14、C23、C24‧‧‧串音耦合電容

L1~L4‧‧‧第一濾波單元

C14-1、C14-2、C23-1、C23-2‧‧‧第二濾波單元

Claims (19)

1. 一種電連接器，包含：複數個通道，傳輸複數個電訊號，其中各通道與其餘該等通道之間產生至少一串音耦合，且該至少一串音耦合依頻率變化，不同通道間之該至少一串音耦合加總為一串音耦合和值；以及至少一調變模組，其中每個調變模組連接於該等通道，且該至少一調變模組依據該至少一串音耦合與其餘至少一串音耦合間之對應關係調整該至少一串音耦合以降低該串音耦合和值。
2. 如申請專利範圍第1項所述之電連接器，其中各該至少一串音耦合分別具有至少一串音耦合-頻率曲線，當各串音耦合-頻率曲線相互疊合時，該串音耦合和值趨近於0。
3. 如申請專利範圍第1項所述之電連接器，進一步包含：至少一電路模組，連接該等通道；以及一本體，連接該至少一電路模組並包含複數條導線，其中該等通道係設置於該等導線。
4. 如申請專利範圍第3項所述之電連接器，其中該至少一調變模組包含：至少一濾波單元，其中每個濾波單元係以串聯或並聯之方式連接於該等導線並與該至少一電路模組形成該至少一調變模組。
5. 如申請專利範圍第1項所述之電連接器，其中該至少一調變模 組與該等通道形成一T型濾波器及一π型濾波器之至少其一。
6. 如申請專利範圍第4項所述之電連接器，其中該至少一濾波單元係為電容、電感、電阻或其他電子元件。
7. 如申請專利範圍第4項所述之電連接器，其中該至少一濾波單元係為電感，且該至少一濾波單元衰減高頻率之該至少一串音耦合。
8. 如申請專利範圍第4項所述之電連接器，其中該至少一濾波單元係為電容，且該電連接器係透過重疊該等導線截面之方式形成該至少一濾波單元，該至少一濾波單元衰減低頻率之該至少一串音耦合。
9. 如申請專利範圍第4項所述之電連接器，其中該至少一濾波單元係為電阻，且該電連接器係透過增加該等導線之長度或減少該等導線截面面積之方式形成該至少一濾波單元。
10. 如申請專利範圍第3項所述之電連接器，其中該至少一電路模組之電路結構係為軟性電路板、硬性電路板、電子套件或其組合。
11. 一種電連接器，包含：複數個通道，傳輸複數個電訊號並包含一第一通道、一第二通道、一第三通道及一第四通道，其中各通道分別具有一電連接端並與其餘該等通道之間產生至少一串音耦合，且該至少一串音耦合依頻率變化，不同通道間之該至少一串音耦合加總為一串音耦合和值；以及至少一濾波單元，連接於該等通道並包含至少一第一濾波 單元及至少一第二濾波單元，其中該至少一第一濾波單元及該至少一第二濾波單元連接於該第一通道及該第四通道以形成一第一調變模組，該至少一第一濾波單元及該至少一第二濾波單元連接於該第二通道及該第三通道以形成一第二調變模組，且該至少一濾波單元依據該至少一串音耦合與其餘至少一串音耦合間之對應關係調整該至少一串音耦合以降低該串音耦合和值；其中，該第一通道、該第二通道、該第三通道及該第四通道之該電連接端依照一第一順序或一第二順序設置。
12. 如申請專利範圍第11項所述之電連接器，其中該第一順序係為該第一通道、該第三通道、該第四通道及該第二通道。
13. 如申請專利範圍第11項所述之電連接器，其中該第二順序係為該第一通道、該第二通道、該第三通道及該第四通道。
14. 如申請專利範圍第11項所述之電連接器，其中該第一通道中之該等電訊號與該第二通道中之該等電訊號係為差動訊號；且該第三通道中之該等電訊號與該第四通道中之該等電訊號係為差動訊號。
15. 如申請專利範圍第11項所述之電連接器，其中各該至少一串音耦合分別具有至少一串音耦合-頻率曲線，當各串音耦合-頻率曲線相互疊合時，該串音耦合和值趨近於0。
16. 如申請專利範圍第11項所述之電連接器，其中該至少一濾波單元與該等通道形成一T型濾波模組及一π型濾波模組之至少其一。
17. 如申請專利範圍第11項所述之電連接器，該至少一濾波單元係為電容、電感、電阻或其他電子元件。
18. 如申請專利範圍第17項所述之電連接器，其中該至少一第一濾波單元係為電感，且該至少一第一濾波單元衰減高頻率之該至少一串音耦合。
19. 如申請專利範圍第17項所述之電連接器，其中該至少一第二濾波單元係為電容，且該至少一第二濾波單元衰減低頻率之該至少一串音耦合。