TWI497268B - 伺服器系統及其通電後運作時序之控制方法 - Google Patents

伺服器系統及其通電後運作時序之控制方法 Download PDF

Info

Publication number
TWI497268B
TWI497268B TW102147294A TW102147294A TWI497268B TW I497268 B TWI497268 B TW I497268B TW 102147294 A TW102147294 A TW 102147294A TW 102147294 A TW102147294 A TW 102147294A TW I497268 B TWI497268 B TW I497268B
Authority
TW
Taiwan
Prior art keywords
voltage
power
voltage value
reset signal
server system
Prior art date
Application number
TW102147294A
Other languages
English (en)
Other versions
TW201525667A (zh
Inventor
Lan Lan Fang
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to TW102147294A priority Critical patent/TWI497268B/zh
Publication of TW201525667A publication Critical patent/TW201525667A/zh
Application granted granted Critical
Publication of TWI497268B publication Critical patent/TWI497268B/zh

Links

Landscapes

  • Electronic Switches (AREA)

Description

伺服器系統及其通電後運作時序之控制方法
一種伺服器系統及其控制方法,特別係指一種控制通電後運作時序之伺服器系統及其控制方法。
目前伺服器中,包含多個超大型積體電路(VLSI),其中,某些重要的超大型積體電路的重置訊號將會影響伺服器的運作時序,這些重要的超大型積體電路在收到重置訊號而開始初始化並重置後,伺服器才能夠開始正常運作。
然而,在目前之伺服器的電路設計中,某些產生重置訊號之邏輯元件在伺服器剛通電的時候,容易產生突波(glitch),當突波被傳送到伺服器內之重要的超大型積體電路時,可能會被超大型積體電路誤認為是重置訊號,此時,超大型積體電路通常正因為伺服器剛通電而還在初始化的階段,便因為將突波誤認為是重置訊號而開始重置,因而影響伺服器的正常運作。
綜上所述,可知先前技術中長期以來一直存在邏輯元件在伺服器通電時可能產生被誤認為是重置訊號之突波的問題,因此有必要提出改進的技術手段,來解決此一問題。
有鑒於先前技術存在邏輯元件在伺服器通電時可能產生被誤認為是重置訊號之突波的問題,本發明遂揭露一種伺服器系統及其通電後運作時序之控制方法,其中:本發明所揭露之伺服器系統,至少包含:電源管理模組,產生工作電源及電源正常指示訊號,其中,工作電源之電壓於伺服器通電時, 由低電壓向高電壓變化;邏輯控制模組,接收工作電源和電源正常指示訊號,及於接收到該電源正常指示訊號時產生重置(reset)訊號;電壓監控模組,具有電壓閥值(threshold),用以於工作電源之電壓低於電壓閥值時,控制重置訊號之電壓低於第一電壓值,直到工作電源之電壓高於電壓閥值時,控制重置訊號之電位高於第二電壓值並保持一第一時間;基板管理控制器,與邏輯控制模組電性連接,於邏輯控制模組控制重置訊號之電壓由高於第二電壓值變化至低於第一電壓值時,開始重置(reset)並進行初始化,及於初始化完成後對伺服器系統進行管理和監控。
本發明所揭露之伺服器系統通電後運作時序之控制方法,其 步驟至少包括:電源管理模組產生工作電源和一電源正常指示訊號,工作電源之電壓於伺服器通電時由低電壓向高電壓變化;邏輯控制模組接收工作電源和電源正常指示訊號,並於接收到該電源正常指示訊號後產生重置訊號;電壓監控模組於工作電源之電壓低於電壓閥值時,控制重置訊號之電壓低於第一電壓值,直到工作電源之電壓高於電壓閥值時,電壓監控模組控制重置訊號之電壓高於第二電壓值並保持第一時間;邏輯控制模組控制重置訊號之電壓從高於第二電壓值變化至低於第一電壓值並保持第二時間;基板管理控制器於重置訊號低於第一電壓值時,開始重置並初始化。
本發明所揭露之系統與方法如上,與先前技術之間的差異在 於本發明透過在伺服器系統中增設之電壓監控模組於工作電源之電壓低於電壓閥值時,控制重置訊號之電壓低於第一電壓值,而當工作電源的電壓升高至高於電壓監控模組之電壓閥值時,電壓監控模組控制重置訊號之電壓高於第二電壓值,藉以解決先前技術所存在的問題,並可以達成使伺服器能夠穩定的初始化與重置的技術功效。
100‧‧‧伺服器系統
120‧‧‧電源管理模組
130‧‧‧邏輯控制模組
150‧‧‧電壓監控模組
160‧‧‧基板管理控制器
190‧‧‧電阻
步驟210‧‧‧電源管理模組產生工作電源和電源正常指示訊號,工作電源之電壓於伺服器通電時由低電壓向高電壓變化
步驟230‧‧‧邏輯控制模組接收工作電源,並於接收到電源正常指示訊號後產生重置訊號
步驟250‧‧‧電壓監控模組於工作電源之電壓低於電壓閥值時,控制重置訊號之電壓低於第一電壓值,直到工作電源之電壓高於該電壓閥值時,電壓監控模組控制重置訊號之電壓高於第二電壓值並保持一段電第一時間
步驟260‧‧‧邏輯控制模組控制重置訊號之電壓從高於第二電壓值變化至低於第一電壓值並保持一段第二時間
步驟270‧‧‧基板管理控制器於重置訊號低於第一電壓值時開始重置並初始化
步驟280‧‧‧邏輯控制模組在經過第二時間後,控制重置訊號之電壓變化至高於第二電壓值
第1A圖為本發明所提之伺服器系統之系統架構圖。
第1B圖為本發明實施例所提之電路示意圖。
第2圖為本發明所提之伺服器通電後運作時序之控制方法 流程圖。
以下將配合圖式及實施例來詳細說明本發明之特徵與實施方式,內容足以使任何熟習相關技藝者能夠輕易地充分理解本發明解決技術問題所應用的技術手段並據以實施,藉此實現本發明可達成的功效。
本發明是在習知邏輯控制模組傳送重置訊號給基板管理控制器(Baseboard Management Controller,BMC),藉以重置基板管理控制器的電路中,加入可以穩定重置訊號的電壓監控模組,藉以避免伺服器中的邏輯控制模組在初始化階段產生突波(glitch)時,被基板管理控制器認定為重置訊號,造成基板管理控制器尚未完成初始化便開始重置。
以下先以「第1A圖」本發明所提之伺服器系統之系統架構圖來說明本發明的系統運作。如「第1A圖」所示,本發明之伺服器系統100含有電源管理模組120、邏輯控制模組130、電壓監控模組150、以及基板管理控制器160。
電源管理模組120負責產生工作電源。電源管理模組120會在伺服器由未通電的狀態轉變為通電的狀態時開始運作,此時所產生的工作電源會由低電壓向高電壓變化,且當電源管理模組120所產生的工作電源達到一定的電壓後,會一直維持工作電源的電壓。
一般而言,電源管理模組120包含分壓單元以及穩壓單元,分壓單元可以將伺服器系統100獲得的外部交流電源轉換為穩定的直流工作電源,穩壓單元則可以維持分壓單元所轉換產生之工作電源的電壓。
另外,電源管理模組120也負責產生電源正常(power good)指示訊號。一般而言,電源管理模組120會在正常供電給伺服器系統時產生電源正常指示訊號。
邏輯控制模組130負責在獲得電源管理模組120所產生的工作電源後開始工作,也就是在接收到電源管理模組120所產生的電源正常(power good)指示訊號後持續的產生重置(reset)訊號。一般而言,邏輯控制模組130為複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD)或現場可程式閘陣列(Field-Programmable Gate Array,FPGA),但本發明並不以此為限。
邏輯控制模組130所產生的重置訊號的電壓通常高於預定 的電壓值(在本發明中,這個電壓值被稱為「第二電壓值」),但在邏輯控制模組130由剛獲得工作電源開始,到完成初始化而可以正常工作的過程中,邏輯控制模組130所輸出的重置訊號的電壓會由零開始,逐漸增加到第二電壓值。
邏輯控制模組130負責在所輸出的重置訊號的電壓達到第 二電壓值後,將重置訊號的電壓降低到低於另一個預定的電壓值(在本發明中,這個電壓值被稱為「第一電壓值」)。也就是說,邏輯控制模組130在完成初始化後,會控制重置訊號的電壓由高於第二電壓值變化至低於第一電壓值。在本發明中,第一電壓值小於第二電壓值,也就是說,重置訊號的電壓會由高變低。
另外,邏輯控制模組130會在控制重置訊號之電壓低於第一 電壓值後,保持重置訊號的電壓,使重置訊號的電壓在一段時間(S)內都低於第一電壓值。在本發明中,邏輯控制模組130保持重置訊號的電壓低於第一電壓值的時間(S)被稱為「第一時間」,例如,8微秒,但本發明並不以此為限。
在部分的實施例中,邏輯控制模組130所產生的重置訊號可 以是由漏極開路(Open Drain,OD)輸出的開漏極訊號或由集電極開路(Open Collector,OC)輸出的開集極訊號。此時,邏輯控制模組130將所產生之重置訊號傳送到基板管理控制器160的電路還會與電阻190連接,如「第1B圖」所示。其中,電阻190中未與傳送重置訊號之電路連接的另一端連接電源管理模組120,電源管理模組120所輸出的工作電源會通過電阻190。
電壓監控模組150負責控制重置訊號之電壓值的高低。電壓 監控模組150具有一個電壓閥值(threshold),當電源管理模組120所產生之工作電源的電壓低於電壓閥值時,電壓監控模組150會控制進入基板管理控制器160之重置訊號的電壓低於第一電壓值,而隨著電源管理模組120所產生之工作電源的電壓逐漸升高,當電源管理模組120所產生之工作電 源的電壓高於電壓閥值時,電壓監控模組150會控制流入基板管理控制器160之重置訊號的電位高於第二電壓值。
電壓監控模組150在控制流入基板管理控制器160之重置訊 號的電位高於第二電壓值後,會持續的控制流入基板管理控制器160之重置訊號的電壓,使得流入基板管理控制器160之重置訊號的電壓在一段時間(T)內持續保持高於該第二電壓值。在本發明中,電壓監控模組150保持重置訊號的電壓高於第二電壓值的時間(T)被稱為「第二時間」,例如,8微秒,但本發明並不以此為限。
基板管理控制器160與邏輯控制模組130電性連接,負責在 邏輯控制模組130控制重置訊號之電壓由高於第二電壓值變化至低於第一電壓值時,開始重置並開始初始化,並在初始化完成後對伺服器系統100進行管理和監控。
接著以一個實施例來解說本發明的運作系統與方法,並請參 照「第2圖」本發明所提之伺服器系統通電後運作時序之方法流程圖。
在伺服器系統100接上外部電源通電後,電源管理模組120便可以取得外部電源而產生工作電源以及電源正常指示訊號(步驟210)。在本實施例中,假設電源管理模組120為用來管理交流電源的待開機(standby)電源管理模組,在電源管理模組120接收到待開機的控制訊號時,所產生的工作電源為待開機工作電源,所產生的電源正常指示訊號為待開機電源正常指示訊號。
在電源管理模組120產生工作電源與電源正常指示訊號(步驟210)後,可以將所產生的工作電源提供給邏輯控制模組130、電壓監控模組150、以及基板管理控制器160。
邏輯控制模組130在獲得電源管理模組120所產生的工作電源時,便會開始工作,在邏輯控制模組130正常工作時,接收到電源管理模組120所產生的電源正常指示訊號後,開始產生重置訊號(步驟230)。在本實施例中,與習知技術相同的,邏輯控制模組130在電源管理模組120所產生之工作電源的電壓達到正常的工作電壓(例如3.3伏特)的期間,也就是在開始工作至正常工作的期間,所輸出的重置訊號的電壓會由低電壓 逐漸變化為高電壓。不過在重置訊號的電壓逐漸增加的過程中,重置訊號的電壓可能產生突波,也就是在一段短暫的時間內突然降為零,而後又突然的增加到比降為零之前更高的電壓,並繼續向上增加。
同樣的,電壓監控模組150在獲得電源管理模組120所產生 的工作電源時,便會開始工作,也就是會在電源管理模組120所產生的工作電源之電壓低於電壓閥值時,控制流入基板管理控制器160的重置訊號之電壓低於第一電壓值,直到電源管理模組120所產生的工作電源之電壓高於電壓閥值時,電壓監控模組150才會控制流入基板管理控制器160的重置訊號之電壓高於第二電壓值,並在一段第一時間(S)內持續保持流入基板管理控制器160的重置訊號之電壓高於第二電壓值(步驟250)。
也就是說,在本實施例中,電源管理模組120所產生之工作 電源的電壓達到電壓閥值(例如2.8伏特)的期間,電壓監控模組150會持續的控制流入基板管理控制器160的重置訊號之電壓,使得由邏輯控制模組130所產生之流入基板管理控制器160的重置訊號之電壓低於第一電壓值(例如0.5伏特)。因此,即使邏輯控制模組130所產生的重置訊號產生突波,透過本發明的電壓監控模組150,便可以確保流入基板管理控制器160重置訊號的電壓不會受到突波的影響。
之後,隨著電源管理模組120所產生之工作電源的電壓升 高,當電源管理模組120所產生之工作電源的電壓達到電壓監控模組150的電壓閥值後,電壓監控模組150便會控制流入基板管理控制器160的重置訊號之電壓高於第二電壓值(例如3.0伏特),並在流入基板管理控制器160的重置訊號之電壓高於第二電壓值開始的一段第一時間(S)內,持續控制流入基板管理控制器160的重置訊號,使基板管理控制器160的重置訊號之電壓在第一時間(S)內都保持高於第二電壓值。此時,邏輯控制模組130也因為電源管理模組120所產生之工作電源的電壓即將達到正常的工作電壓,而即將可以正常工作。
在邏輯控制模組130開始正常工作後,邏輯控制模組130 可以控制所產生之重置訊號的電壓由高於第二電壓值變化至低於第一電壓值,並重置訊號的電壓低於第一電壓值開始的一段第二時間(T)內,持續 控制所產生之重置訊號的電壓,使得所產生之重置訊號的電壓在第二時間(T)內都保持低於第二電壓值(步驟260),如此,在電壓低於第一電壓值的重置訊號流入基板管理控制器160後,基板管理控制器160將會開始重置並開始初始化(步驟270)。
在基板管理控制器160將會開始重置並開始初始化(步驟270)後,也就是邏輯控制模組130在保持所產生的重置訊號之電壓值低於第一電壓值經過第二時間(T)後,可以控制所產生的重置訊號之電壓由低於第一電壓值變化至高於第二電壓值(步驟280)。
由上述實施例可知,透過本發明,將可以確實避免基板管理控制器160受到邏輯控制模組130所產生之突波的影響,而在尚未完成初始化時便開始重置。
綜上所述,可知本發明與先前技術之間的差異在於具有伺服器系統中增設的電壓監控模組在工作電源之電壓低於電壓閥值時,控制重置訊號之電壓低於第一電壓值,而當工作電源的電壓升高至高於電壓監控模組之電壓閥值時,電壓監控模組控制重置訊號之電壓高於第二電壓值之技術手段,藉由此一技術手段可以解決先前技術所存在邏輯元件在伺服器通電時可能產生被誤認為是重置訊號之突波的問題,進而達成使伺服器能夠穩定的初始化與重置的技術功效。
再者,本發明之伺服器系統通電後運作時序之控制方法,可實現於硬體、軟體或硬體與軟體之組合中,亦可在電腦系統中以集中方式實現或以不同元件散佈於若干互連之電腦系統的分散方式實現。
雖然本發明所揭露之實施方式如上,惟所述之內容並非用以直接限定本發明之專利保護範圍。任何本發明所屬技術領域中具有通常知識者,在不脫離本發明所揭露之精神和範圍的前提下,對本發明之實施的形式上及細節上作些許之更動潤飾,均屬於本發明之專利保護範圍。本發明之專利保護範圍,仍須以所附之申請專利範圍所界定者為準。
步驟210‧‧‧電源管理模組產生工作電源和電源正常指示訊號,工作電源之電壓於伺服器通電時由低電壓向高電壓變化
步驟230‧‧‧邏輯控制模組接收工作電源,並於接收到電源正常指示訊號後產生重置訊號
步驟250‧‧‧電壓監控模組於工作電源之電壓低於電壓閥值時,控制重置訊號之電壓低於第一電壓值,直到工作電源之電壓高於該電壓閥值時,電壓監控模組控制重置訊號之電壓高於第二電壓值並保持一段第一時間
步驟260‧‧‧邏輯控制模組控制重置訊號之電壓從高於第二電壓值變化至低於第一電壓值並保持一段第二時間
步驟270‧‧‧基板管理控制器於重置訊號低於第一電壓值時開始重置並初始化
步驟280‧‧‧邏輯控制模組在經過第二時間後,控制重置訊號之電壓變化至高於第二電壓值

Claims (10)

  1. 一種伺服器系統,至少包括:一電源管理模組,產生一工作電源和一电源正常(power good)指示訊號,其中,該工作電源之電壓於該伺服器通電時,由低電壓向高電壓變化;一邏輯控制模組,接收該工作電源和該電源正常指示訊號,及於接收到該電源正常指示訊號時產生一重置(reset)訊號;一電壓監控模組,具有一電壓閥值(threshold),用以於該工作電源之電壓低於該電壓閥值時,控制該重置訊號之電壓低於一第一電壓值,直到該工作電源之電壓高於該電壓閥值時,控制該重置訊號之電位高於一第二電壓值並保持一第一時間(S);及一基板管理控制器,與該邏輯控制模組電性連接,於該邏輯控制模組控制該重置訊號之電壓由高於該第二電壓值變化至低於該第一電壓值時,開始重置(reset)並進行初始化,及於初始化完成後對該伺服器系統進行管理和監控。
  2. 如申請專利範圍第1項所述之伺服器系統,其中該邏輯控制模組於控制該重置訊號之電壓從高於該第二電壓值變化至低於該第一電壓值並保持一第二時間(T)後,控制該重置訊號之電壓變化至高於該第二電壓值。
  3. 如申請專利範圍第1項所述之伺服器系統,其中該電源管理模組為一待開機(standby)電源管理模組,用以管理交流電源,該工作電源為一待開機工作電源,以及該電源正常指示訊號為一待開機電源正常指示訊號。
  4. 如申請專利範圍第1項所述之伺服器系統,其中該第一電壓值小於該 第二電壓值。
  5. 如申請專利範圍第1項所述之伺服器系統,其中電源管理模組包含一分壓模組和一電源穩壓模組。
  6. 如申請專利範圍第1項所述之伺服器系統,其中該邏輯控制模組為複雜可程式邏輯裝置(Complex Programmable Logic Device,CPLD)或現場可程式閘陣列(Field-Programmable Gate Array,FPGA)。
  7. 如申請專利範圍第1項所述之伺服器系統,其中該邏輯控制模組所產生之該重置訊號為開漏極訊號(OD)或開集電極訊號(OC),该重置讯号连接一电阻,该电阻另一端连接该工作电源。
  8. 一種伺服器系統通電後運作時序之控制方法,係應用於一伺服器系統中,至少包含下列步驟:一電源管理模組產生一工作電源和一電源正常指示訊號,該工作電源之電壓於該伺服器通電時由低電壓向高電壓變化;一邏輯控制模組接收該工作電源和該電源正常指示訊號,並於接收到該電源正常指示訊號後產生一重置訊號;一電壓監控模組於該工作電源之電壓低於一電壓閥值時,控制該重置訊號之電壓低於一第一電壓值,直到該工作電源之電壓高於該電壓閥值時,該電壓監控模組控制該重置訊號之電壓高於一第二電壓值並保持一第一時間(S);該邏輯控制模組控制該重置訊號之電壓從高於該第二電壓值變化至低於該第一電壓值並保持一第二時間(T);一基板管理控制器於該重置訊號低於該第一電壓值時,開始重置並初始化;及該邏輯控制模組在經過該第二時間(T)後,控制該重置訊號之電 壓變化至高於該第二電壓值。
  9. 如申請專利範圍第8項所述之伺服器系統通電後運作時序之控制方法,其中該電源管理模組為一待開機電源管理模組,用以管理交流電源,該工作電源為一待開機工作電源,以及該電源正常指示訊號為一待開機電源正常指示訊號。
  10. 如申請專利範圍第8項所述之伺服器系統通電後運作時序之控制方法,其中該第一電壓值小於該第二電壓值。
TW102147294A 2013-12-19 2013-12-19 伺服器系統及其通電後運作時序之控制方法 TWI497268B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102147294A TWI497268B (zh) 2013-12-19 2013-12-19 伺服器系統及其通電後運作時序之控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102147294A TWI497268B (zh) 2013-12-19 2013-12-19 伺服器系統及其通電後運作時序之控制方法

Publications (2)

Publication Number Publication Date
TW201525667A TW201525667A (zh) 2015-07-01
TWI497268B true TWI497268B (zh) 2015-08-21

Family

ID=54197626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147294A TWI497268B (zh) 2013-12-19 2013-12-19 伺服器系統及其通電後運作時序之控制方法

Country Status (1)

Country Link
TW (1) TWI497268B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6601167B1 (en) * 2000-01-14 2003-07-29 Advanced Micro Devices, Inc. Computer system initialization with boot program stored in sequential access memory, controlled by a boot loader to control and execute the boot program
US6747493B2 (en) * 2002-03-19 2004-06-08 Nec Corporation Power-on reset circuit
US7019417B2 (en) * 2002-07-22 2006-03-28 Hynix Semiconductor Inc. Power-on reset circuit with current detection
TW200820610A (en) * 2006-08-31 2008-05-01 Atmel Corp Multi-threshold reset circuit
TWI342177B (zh) * 2004-02-04 2011-05-11 Ibiden Co Ltd
TWI368372B (en) * 2007-12-20 2012-07-11 Upi Semiconductor Corp Power on reset circuit having protection mechanism and method of controlling the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6601167B1 (en) * 2000-01-14 2003-07-29 Advanced Micro Devices, Inc. Computer system initialization with boot program stored in sequential access memory, controlled by a boot loader to control and execute the boot program
US6747493B2 (en) * 2002-03-19 2004-06-08 Nec Corporation Power-on reset circuit
US7019417B2 (en) * 2002-07-22 2006-03-28 Hynix Semiconductor Inc. Power-on reset circuit with current detection
TWI342177B (zh) * 2004-02-04 2011-05-11 Ibiden Co Ltd
TW200820610A (en) * 2006-08-31 2008-05-01 Atmel Corp Multi-threshold reset circuit
TWI368372B (en) * 2007-12-20 2012-07-11 Upi Semiconductor Corp Power on reset circuit having protection mechanism and method of controlling the same

Also Published As

Publication number Publication date
TW201525667A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN101165354B (zh) 风扇转速自动控制电路
US9255581B2 (en) Fan control system and fan control method
CN107783882B (zh) 一种服务器功耗管理方法及设备
EP3309998B1 (en) Power sourcing equipment, and method and apparatus for power over ethernet
TWI599874B (zh) 脈衝寬度調變之負載分擔匯流排
JP2010529548A5 (zh)
US8729936B2 (en) Power switch module, voltage generating circuit and power control method for electronic device
GB2400698A (en) An arrangement for providing a control signal in response to the cessation of a signal
US8627132B2 (en) Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments
CN106610712A (zh) 基板管理控制器复位***及方法
CN109581911A (zh) 一种双控存储设备在开机上电期间的风扇稳控方法及装置
US9442545B2 (en) Server system and controlling method for operation timing after being powered up
TWI497268B (zh) 伺服器系統及其通電後運作時序之控制方法
CN103746684B (zh) 一种防止电源倒灌的***及其方法
CN112269461A (zh) 多电源***及其上电时序控制方法
TWI668563B (zh) 資料儲存決定裝置
KR101779943B1 (ko) Mcu의 동작전압 검출 회로
TWI468913B (zh) 電腦系統及其啟動與設定方法
TWI487231B (zh) 過電壓防護之控制方法以及用於電源控制器之控制電路
TWI523360B (zh) 電源保護裝置及方法
TWI482422B (zh) 風扇控制系統及風扇控制方法
TWI460435B (zh) 電源供應偵測電路、裝置及方法
CN104199752A (zh) 一种故障恢复电路及装置
CN113760034B (zh) 控制器、计算机***和用于控制计算机***的方法
TWI547050B (zh) 過溫保護裝置及方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees