TWI495217B - 靜電放電防護電路與電子裝置 - Google Patents

Description

靜電放電防護電路與電子裝置

本發明乃是關於一種靜電放電防護電路，特別是指一種能夠使改變靜電放電防護電路之維持電壓大於操作電壓之靜電放電防護電路。

由於積體電路通常係設計以用來執行高於正常範圍之工作電壓的工作，因此一般係藉由暫態電壓抑制器以用來保護積體電路，以避免受到因為產生異常過電壓而衝擊至積體電路內所導致的損害，然而，例如在靜電放電(electrostatic discharge，ESD)、快速電力暫態(electrical fast transient，EFT)與閃爍(lightning)的狀況下，一非預期且無法控制的高電壓可能意外地衝擊到電路上，因此，藉由暫態電壓抑制元件係可提供保護功能，以避免可能因為過電壓的問題而導致在積體電路中產生的損害。又隨著在積體電路中所實現的元件數目逐漸地增加，且此些元件係容易受到過電壓的損害，因此對於暫態電壓抑制器的需求與依賴也隨之增加，其中暫態電壓抑制器的典型應用係在於通用序列匯流排式的電源、資料線保護、數位影像界面、高速乙太網路、筆記型電腦、顯示裝置與平面式面板顯示器。

靜電對電子產品的傷害一直是存在的問題，電子產品一但受到靜電的放電(ESD)的作用時，常會出現一些不穩定的現象，如功能突然失常情形等，輕者須重開機才能排除，有時電子產品內 的電子元件會不堪承受靜電的電壓或電流而損壞。為確保電子產品的功能，國際知名廠商都要求代工的產品必須符合國際規範IES61000-4-2 ESD測試才會接受。然而欲使電子產品具靜電防制能力，除了從半導體元件的防護更需從產品系統設計防制技術等兩方面著手，才能發揮靜電的防護功能。

習知技術中，靜電放電防護電路(ESD protection circuits)是積體電路(IC)上專門用來做靜電放電防護之用。靜電放電防護電路提供了ESD電流路徑，以免ESD放電時，靜電電流流入IC內部電路而造成損傷。人體放電模式(HBM)與機器放電模式(MM)之ESD來自外界，所以ESD防護電路都是做在銲墊(pad)的旁邊。

請同時參照圖1及圖2，圖1為習知技術下之靜電放電防護電路之電路示意圖。圖2為對照圖1中之高壓電晶體之電壓電流曲線圖。如圖1所示，習知靜電放電防護電路100為在電源線110及120之間，並且電源線110及120分別具有電壓VDD’及VSS’。習知靜電放電防護電路100包括電阻R’、電容C’、反向器IV’與高壓電晶體VHN。當積體電路(IC)遭受到靜電電壓影響時，電阻R’與電容C’會偵測到電源線110及120之間之電壓異常變化，進而透過反向器IV’來觸發高壓電晶體VHN，以建立電流放電路徑來釋放靜電放電電流I’，並且導通之高壓電晶體VHN在電壓VDD’與VSS’之間形成一暫時性阻抗，故跨在兩電源線110及120之間的ESD電壓能夠很有效地被箝制住。然而，從圖2可知，當高壓電晶體VHN發生驟迴崩潰而觸發寄生於高壓電晶體VHN之npn BJT元件產生大電流宣洩時，高壓電晶體VHN之汲極電壓會被拉低至小於電源線110上之電壓VDD’，亦即操作電壓。在系統操作電壓回復後，因發生驟迴崩潰後的維持電壓小於系統操作電壓，將會再持續產生大電流宣洩，因此IC內部會出現異常漏電現象，而造成保護元件損毀或是異常耗電流。

本發明實施例提供一種靜電放電防護電路，靜電放電防護電路包括電壓偵測單元、反向電路、驟迴崩潰產生單元與維持電壓控制單元。電壓偵測單元電性連接第一電源線與第二電源線，所述電壓偵測單元依據第一及第二電源線之間的電壓輸出控制信號，其中第一電源線具有操作電壓。反向電路電性連接電壓偵測單元，所述反向電路用以接收控制信號且據此輸出觸發電壓。驟迴崩潰產生單元具有第一電晶體元件，所述驟迴崩潰產生單元之第一端連接反向電路以接收觸發電壓，其第二端連接第一電源線。維持電壓控制單元具有第二電晶體元件，所述維持電壓控制單元之第一端連接反向電路，其第二端連接驟迴崩潰產生單元之第三端，其第三端連接第二電源線，用以調整維持電壓。當偵測到第一及第二電源線之間的電壓變化時，則驟迴崩潰產生單元與維持電壓控制單元會被反向電路觸發，並且於驟迴崩潰產生單元發生驟迴崩潰時，使維持電壓大於操作電壓。

在本發明其中一個實施例中，驟迴崩潰產生單元與維持電壓控制單元提供電流放電通道以宣洩靜電放電電流，其中高壓電晶體為N型金氧半導體電晶體。

在本發明其中一個實施例中，其中該第一電晶體元件為一高壓電晶體，其閘極連接該反向電路以接收該觸發電壓，其汲極連接該第一電源線，其源極連接該維持電壓控制單元。

在本發明其中一個實施例中，其中第一電晶體元件為第一矽控整流器(Silicon-Controlled Rectifier,SCR)，第一矽控整流器之控制端連接反向器以接收觸發電壓，其P型重摻雜擴散區連接第一電源線，其N型重摻雜擴散區連接維持電壓控制單元。

在本發明其中一個實施例中，其中第二電晶體元件為N型電晶體，N型電晶體之閘極連接反向電路，其汲極連接驟迴崩潰產生單元之第三端，其源極連接第二電源線，當發生驟迴崩潰時，透 過N型電晶體之第二寄生電晶體之導通來提高維持電壓並且使得維持電壓大於操作電壓。

在本發明其中一個實施例中，其中第二電晶體元件為第二矽控整流器，第二矽控整流器之控制端連接反向器以接收觸發電壓，其P型重摻雜擴散區連接驟迴崩潰產生單元之第三端，其N型重摻雜擴散區連接第二電源線，當發生驟迴崩潰時，透過第二矽控整流器之導通來提高維持電壓並且使得維持電壓大於操作電壓。

在本發明其中一個實施例中，高壓電晶體具有第一寄生電晶體，N型電晶體具有第二寄生電晶體，第一寄生電晶體以疊接方式連接至第二寄生電晶體，並且高壓電晶體與N型電晶體為同類型之電晶體元件。

在本發明其中一個實施例中，電壓偵測單元包括第一電阻與電容。第一電阻之一端連接第一電源線。電容之一端連接第一電阻之另一端，電容之另一端連接第二電源線。

在本發明其中一個實施例中，透過調整N型電晶體之通道長度來變更N型電晶體之等效阻抗，藉此來調整維持電壓。

在本發明其中一個實施例中，維持電壓控制單元更包括保護電阻。保護電阻之一端連接反向電路，保護電阻之另一端連接N型電晶體之閘極。

在本發明其中一個實施例中，所述N型電晶體為高壓元件、中壓元件與低壓元件其中之一。

本發明實施例另供一種電子裝置，所述電子裝置包括偏壓電路與靜電放電防護電路。靜電放電防護電路包括電壓偵測單元、反向電路、驟迴崩潰產生單元與維持電壓控制單元。電壓偵測單元電性連接第一電源線與第二電源線，所述電壓偵測單元依據第一及第二電源線之間的電壓輸出控制信號，其中第一電源線具有操作電壓。反向電路電性連接電壓偵測單元，所述反向電路用以 接收控制信號且據此輸出觸發電壓。驟迴崩潰產生單元具有第一電晶體元件，所述驟迴崩潰產生單元之第一端連接反向電路以接收觸發電壓，其第二端連接第一電源線。維持電壓控制單元具有第二電晶體元件，所述維持電壓控制單元之第一端連接反向電路，其第二端連接驟迴崩潰產生單元之第三端，其第三端連接第二電源線，用以調整維持電壓。當偵測到第一及第二電源線之間的電壓變化時，則驟迴崩潰產生單元與維持電壓控制單元會被反向電路觸發，並且於驟迴崩潰產生單元發生驟迴崩潰時，使維持電壓大於操作電壓。

綜上所述，本發明實施例所提出之靜電放電防護電路與電子裝置，在當靜電大電壓出現且跨在第一及第二電源線之間時，透過導通兩顆電晶體元件所形成之電流路徑來釋放靜電放電電流，並且因為兩顆電晶體元件是以疊接方式構成，所以能夠進一步將維持電壓調整到大於操作電壓，藉此以避免進入系統工作區。再者，本揭露內容利用原來之製程流程，亦即不需增加額外的光罩成本，僅改變元件架構即可改善並提高原來的維持電壓，並且可維持原本靜電放電防護電路之觸發電壓與電流準位。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

100‧‧‧習知靜電放電防護電路

110、120‧‧‧電源線

300、400、500、600、700、1000‧‧‧靜電放電防護電路

310‧‧‧電壓偵測單元

320‧‧‧反向電路

330‧‧‧維持電壓控制單元

340‧‧‧驟迴崩潰產生單元

B‧‧‧基板

C、C’‧‧‧電容

C1、C2、C3‧‧‧曲線

CS‧‧‧控制信號

HVM‧‧‧高壓電晶體

M1‧‧‧N型電晶體

I、I’‧‧‧靜電放電電流

IV、IV’‧‧‧反相器

ih1、ih2、ih3‧‧‧維持電流

P1、P2、P3‧‧‧維持點

PB1‧‧‧第一寄生電晶體

PB2‧‧‧第二寄生電晶體

PL1‧‧‧第一電源線

PL2‧‧‧第二電源線

R’‧‧‧電阻

R1‧‧‧第一電阻

R2‧‧‧保護電阻

R3‧‧‧第三電阻

RP‧‧‧保護電阻

RV‧‧‧觸發電壓

S1‧‧‧第一矽控整流器

S2‧‧‧第二矽控整流器

VHN‧‧‧高壓電晶體

vh1、vh2、vh3‧‧‧維持電壓

VDD、VDD’‧‧‧電壓

VSS、VSS’‧‧‧電壓

800‧‧‧靜電放電防護電路

1300‧‧‧電子裝置

1310‧‧‧偏壓電路

1320‧‧‧靜電放電防護電路

圖1為習知技術下之靜電放電防護電路之電路示意圖。

圖2為對照圖1中之高壓電晶體之電壓電流曲線圖。

圖3為根據本發明實施例之靜電放電防護電路之電路示意圖。

圖4為根據本發明另一實施例之靜電放電防護電路之電路示意圖。

圖5為根據本發明實施例之具有第一矽控整流器之靜電放電防護電路之電路示意圖。

圖6為根據本發明實施例之具有N型電晶體之靜電放電防護電路之電路示意圖。

圖7為根據本發明實施例之具有第二矽控整流器之靜電放電防護電路之電路示意圖。

圖8為根據本發明另一實施例之靜電放電防護電路之細部電路圖。

圖9為根據本發明實施例之高壓電晶體之電壓電流曲線圖。

圖10為根據本發明再一實施例之靜電放電防護電路之電路示意圖。

圖11為根據本發明再一實施例之高壓電晶體之電壓電流曲線圖。

圖12為本揭露內容之靜電放電防護電路之傳輸線脈衝產生系統(transsimation line pulse,TLP)量測之電壓電流量測圖。

圖13為根據本發明實施例之電子裝置之電路區塊圖。

在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。

應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件，但此等元件不應受此等術語限制。此等術語乃用以 區分一元件與另一元件。因此，下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。如本文中所使用，術語「及/或」包括相關聯之列出項目中之任一者及一或多者之所有組合。

〔靜電放電防護電路的實施例〕

請參照圖3，圖3為根據本發明實施例之靜電放電防護電路之區塊示意圖。如圖3所示，靜電放電(Electric static discharge,ESD)防護電路300包括電壓偵測單元310、反向電路320、驟迴崩潰產生單元340與維持電壓控制單元330。電壓偵測單元310電性連接第一電源線PL1與第二電源線PL2，並位於兩電源線PL1及PL2之間。反向電路320電性連接電壓偵測單元310。驟迴崩潰產生單元340之第一端連接反向電路320以接收觸發電壓RV，驟迴崩潰產生單元340之第二端連接第一電源線PL1。維持電壓控制單元330之第一端、第二端與第三端分別連接反向電路320、驟迴崩潰產生單元340與第二電源線PL2。在第一電源線PL1與第二電源線PL2上分別具有電壓VDD及VSS，其中電壓VDD為操作電壓(operation voltage)，而在一實施例中，電壓VSS為接地電壓(Ground voltage)。

關於電壓偵測單元310，電壓偵測單元310用以偵測第一電源線PL1之電壓VDD是否遭受到靜電影響而使得操作電壓發生異常變化之情形(如瞬間劇烈上升)，亦即電壓偵測單元310用以依據第一及第二電源線PL1、PL2之間的電壓且據此輸出控制信號CS。

關於反向電路320，反向電路320用以接收控制信號CS並據此出一觸發電壓RV，也就是說，反向電路320在本揭露內容中是作為啟動電壓箝制機制之觸發單元(trigger unit)。

關於驟迴崩潰產生單元340與維持電壓控制單元330，其作為靜電放電防護電路300中的一電壓箝制單元(voltage clamping unit)，因此跨壓在第一電源線PL1(具有電壓VDD)與第二電源線PL2(具有電壓VSS)之間的電壓能夠被箝制住。驟迴崩潰產生單元340與維持電壓控制單元330會受控於反向電路320所輸出之觸發電壓RV而形成 短暫的低阻抗狀態，並藉此提供一靜電電流放電通道以宣洩靜電放電電流I至第二電源線PL2。在本揭露內容中，驟迴崩潰產生單元340具有第一電晶體元件，且維持電壓控制單元330具有第二電晶體元件，其中第一電晶體元件可以是N型電晶體或矽控整流器，並且第二電晶體元件可以是N型電晶體或矽控整流器。值得一提的是，維持電壓控制單元330主要用以調整維持電壓(holding voltage)，在本實施例中，可透過維持電壓控制單元330來將維持電壓調整至大於操作電壓(亦即電壓VDD)。

接下來要教示的，是進一步說明靜電放電防護電路300的工作原理。

請繼續參照圖3，當電壓偵測單元310偵測到電源線PL1及PL2之間的電壓變化時，亦即偵測到一靜電電壓出現且跨在兩電源線PL1及PL2之間時，則電壓偵測單元310會根據此偵測結果來傳送一控制信號CS至作為觸發單元之反向電路320。接著，反向電路320會接收控制信號CS並據此對應地傳送一觸發電壓RV至驟迴崩潰產生單元340與維持電壓控制單元330，並分別致能驟迴崩潰產生單元340與維持電壓控制單元330。作為靜電放電防護電路300內之電壓箝制單元之驟迴崩潰產生單元340與維持電壓控制單元330會建立起一電流放電通道並出現暫時性之阻抗狀態以從第一電源線PL1宣洩靜電放電電流I至第二電源線PL2。當驟迴崩潰產生單元340與維持電壓控制單元330發生驟迴崩潰(snapback breakdown)現象，靜電放電防護電路300透過維持電壓控制單元330之調整，能夠將維持電壓(holding voltage)提高並大於第一電源線PL1之電壓VDD(第一電源線PL1之輸入電壓)，亦即使維持電壓大於操作電壓，其中維持電壓意指驟迴崩潰產生單元340第二端的電壓，並且第一電源線PL1上之電壓驟升會受限於高壓電晶體HVM之崩潰電壓。值得一提的是，本揭露內容利用維持電壓控制單元330之暫時 性低阻抗狀態來提高驟迴崩潰產生單元340第二端之電壓，進而使維持電壓(holding voltage)大於第一電源線PL1之電壓VDD。

為了更詳細地說明本發明所述之靜電放電防護電路300的運作流程，以下將舉多個實施例中至少之一來作更進一步的說明。

在接下來的多個實施例中，將描述不同於上述圖3實施例之部分，且其餘省略部分與上述圖3實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔靜電放電防護電路的另一實施例］

請參照圖4，圖4為根據本發明另一實施例之靜電放電防護電路之電路示意圖。與上述圖3實施例不同的是，驟迴崩潰產生單元340內之第一電晶體元件為一高壓電晶體HVM，其中高壓電晶體HVM具有第一寄生電晶體，如圖4所示，靜電放電防護電路400包括電壓偵測單元310、反向電路320、高壓電晶體HVM與維持電壓控制單元330。高壓電晶體HVM之閘極、汲極與源極分別連接反向電路320、第一電源線PL1與維持電壓控制單元330。

接下來要教示的，是進一步說明靜電放電防護電路300的工作原理。

請繼續參照圖4，當電壓偵測單元310偵測到電源線PL1及PL2之間的電壓變化時，亦即偵測到一靜電電壓出現且跨在兩電源線PL1及PL2之間時，則電壓偵測單元310會根據此偵測結果來傳送一控制信號CS至作為觸發單元之反向電路320。接著，反向電路320會接收控制信號CS並據此對應地傳送一觸發電壓RV至高壓電晶體HVM之閘極與維持電壓控制單元330，並分別導通高壓電晶體HVM與致能維持電壓控制單元330。作為靜電放電防護電路300內之電壓箝制單元之高壓電晶體HVM與維持電壓控制單元330會建立起一電流放電通道並出現暫時性之阻抗狀態以從第一電源線PL1宣洩靜電放電電流I至第二電源線PL2。當高壓電晶體HVM與維持電壓控制單元330發生驟迴崩潰(snapback breakdown)現象，靜電 放電防護電路300透過維持電壓控制單元330之調整，能夠將維持電壓(holding voltage)提高並大於第一電源線PL1之電壓VDD，亦即使維持電壓大於操作電壓，其中維持電壓意指高壓電晶體HVM之汲極上的電壓，並且第一電源線PL1上之電壓驟升會受限於高壓電晶體HVM之崩潰電壓。值得一提的是，本揭露內容利用維持電壓控制單元330之暫時性低阻抗狀態來提高高壓電晶體HVM之汲極電壓，進而使維持電壓(holding voltage)大於第一電源線PL1之電壓VDD。此外，以下關於圖5至圖7之三個實施態樣亦屬於本揭露內容之範圍。

同理，請參照圖5，圖5為根據本發明實施例之具有第一矽控整流器之靜電放電防護電路之電路示意圖。與上述圖3實施例不同的是，驟迴崩潰產生單元340內之第一電晶體元件為第一矽控整流器S1。第一矽控整流器S1之控制端連接反向器320以接收觸發電壓RV，其P型重摻雜擴散區連接第一電源線PL1，其N型重摻雜擴散區連接維持電壓控制單元330。請參照圖6，圖6為根據本發明實施例之具有N型電晶體之靜電放電防護電路之電路示意圖。與上述圖3實施例不同的是，維持電壓控制單元330內之第二電晶體元件為N型電晶體M1，其中N型電晶體M1具有第二寄生電晶體，並且N型電晶體M1為高壓元件、中壓元件與低壓元件其中之一。N型電晶體M1之閘極連接反向電路320，N型電晶體M1之汲極連接驟迴崩潰產生單元340之第三端，N型電晶體M1之源極連接第二電源線PL2，當發生驟迴崩潰時，透過N型電晶體M1之第二寄生電晶體之導通來提高維持電壓並且使得維持電壓大於該操作電壓。值得一提的，本領域所謂之高壓意指5伏特以上，中壓意指3.3伏特至5伏特之間，低壓意指3伏特以下。請參照圖7，圖7為根據本發明實施例之具有第二矽控整流器之靜電放電防護電路之電路示意圖。與上述圖3實施例不同的是，維持電壓控制單元330內之第一電晶體元件為第二矽控整流器S2。第二矽控整流器S2之控制端連接反向 器320以接收觸發電壓RV，其P型重摻雜擴散區連接驟迴崩潰產生單元340，其N型重摻雜擴散區連接第二電源線PL2。

為了更清楚瞭解本揭露內容，以下將詳細說明以高壓電晶體與N型電晶體所構成之電壓箝制單元之範例，其他關於圖5~圖7實施例之動作原理可同理推知，以下不再贅述。

〔靜電放電防護電路的另一實施例〕

請參照圖8，圖8為根據本發明另一實施例之靜電放電防護電路之細部電路圖。如圖8所示，與上述圖8實施例不同的是，在本實施例中，電壓偵測單元310包括第一電阻R1與電容C。反向電路320包括一反向器IV。維持電壓控制單元330內之第二電晶體元件為N型電晶體M1。驟迴崩潰產生單元340內之第一電晶體元件為高壓電晶體HVM。第一電阻R1之一端連接至第一電源線PL1。電容C之一端連接至第一電阻R1之另一端，電容C之另一端連接至第二電源線PL2。反向器IV之輸入端連接至第一電阻R1與電容C之間，以接收控制信號CS，反向器IV之輸出端連接至高壓電晶體HVM之閘極與N型電晶體M1之閘極。N型電晶體M1之汲極及源極分別連接至高壓電晶體HVM之源極與第二電源線PL2。從圖8可知，高壓電晶體HVM具有一第一寄生電晶體PB1，而維持電壓控制單元330內之N型電晶體M1亦具有一第二寄生電晶體PB2，並且寄生電晶體PB1、PB2為npn型雙載子接面電晶體且在基板B內彼此互相疊接而成，其基極分別透過電阻R2及R3連接至第二電源線PL2之電壓VSS。

接下來要教示的，是進一步說明靜電放電防護電路800的工作原理。

請同時參照圖8與圖9，圖9為根據本發明實施例之高壓電晶體之電壓電流曲線圖。當一具有靜電放電防護電路800之偏壓電路遭受到靜電電壓影響且此大電壓跨壓在電源線PL1及PL2之間，這會使得電壓VDD(亦即操作電壓)發生異常變化，則作為電壓偵測單元310之第一電阻R1及電容C會偵測到此電壓異常變化並且傳送一控 制信號CS(來自於電容C上之電壓)至反向器IV。接著，反向器IV會將所接收到之控制信號CS予以反相並傳送一觸發電壓RV至高壓電晶體HVM與N型電晶體M1之閘極以觸發或導通高壓電晶體HVM與N型電晶體M1並據此建立起電流放電通道(高壓電晶體HVM與N型電晶體M1會出現暫時性之阻抗狀態)以釋放靜電放電電流I至第二電源線PL2之電壓VSS。在本實施例中，N型電晶體M1為一低壓元件，以使維持電壓與崩潰電壓之間之電壓範圍能夠有較大的餘裕(margin)，但並不以此為限。接著，當高壓電晶體HVM與N型電晶體M1發生驟迴崩潰現象時，寄生電晶體PB1及PB2亦會被觸發而導通，其中高壓電晶體HVM之汲極電壓(即維持電壓)會因為高壓電晶體HVM與N型電晶體M1疊接關係而被提高至大於第一電源線PL1之電壓VDD，亦即維持電壓會被提高至大於操作電壓。

詳細來說，如圖9所示，橫軸表示第一電源線之輸入電壓且縱軸表示高壓電晶體之汲極電流，曲線C1為先前技術下具有單顆N型高壓電晶體之情況，曲線C2為本實施例(對照於靜電放電防護電路800)之具有疊接N型電晶體之情況。由曲線C2可知，透過高壓電晶體HVM本身之崩潰電壓規格能夠箝制住操作電壓之異常上升，亦即能夠壓制住靜電放電電壓之上升。之後，當發生驟迴崩潰時，因為寄生電晶體PB1之導通，會使得高壓電晶體HVM之汲極電壓(亦即操作電壓)會被拉低且其汲極電流會上升，透過N型電晶體M1之與寄生於N型電晶體M1之寄生電晶體PB2之導通，能夠將高壓電晶體HVM之汲極電壓停留在大於電壓VDD之區域，例如維持點P2(維持電壓Vh2、維持電流Ih2)，據此以避免高電壓電晶體HVM進入到系統工作區。所以，在第一電源線PL1之電壓VDD回復後(亦即系統工作電壓回復後)，靜電放電防護電路800就不會持續產生大電流宣洩而出現異常漏電現象，進而造成元件之損毀。故，本發明實施例利用原來之製程流程，亦即不需增加額外的光罩成本， 僅改變元件架構即可改善並提高原來的維持電壓，並且能夠實質上維持原本靜電放電防護電路之觸發電壓與電流準位。

值得一提的是，在另一實施例中，設計者能夠依照電路設計或實際應用需求，透過調整N型電晶體M1之通道長度來變更N型電晶體M1之等效阻抗來調整維持電壓。

為了更詳細地說明本發明所述之靜電放電防護電路800的運作流程，以下將舉多個實施例中至少之一來作更進一步的說明。

在接下來的多個實施例中，將描述不同於上述圖8實施例之部分，且其餘省略部分與上述圖8實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔靜電放電防護電路的再一實施例〕

請參照圖10，圖10為根據本發明再一實施例之靜電放電防護電路之電路示意圖。與上述圖8實施例之相異處在於，維持電壓控制單元330更包括一保護電阻RP。保護電阻RP之一端連接反向電路320之反向器IV之輸出端，保護電阻RP之另一端連接N型電晶體M1之閘極。所述保護電阻RP用以避免當快速電壓供應(產生過電壓)時，而造成N型電晶體M1之毀損，簡言之，保護電阻RP用以保護N型電晶體M1。此外，就時間觀點而言，當反向器IV傳送出觸發電壓RV來觸發高壓電晶體HVM與N型電晶體M1時，高壓電晶體HVM會比N型電晶體M1先導通。接下來，請同時參照圖10與圖11以利了解本揭露內容，圖11為根據本發明再一實施例之高壓電晶體之電壓電流曲線圖。如圖11所示，橫軸表示第一電源線之輸入電壓且縱軸高壓電晶體之汲極電流，曲線C1為先前技術下具有單顆N型高壓電晶體之情況，曲線C2為對照於靜電放電防護電路800之具有疊接N型電晶體之情況，並且曲線C3為本實施例(對照於靜電放電防護電路1000)之具有疊接N型電晶體與一保護電阻RP之情況。在本實施例中，設計者能夠透過保護電阻RP進一步再度提高高壓電晶體HVM之汲極電壓(亦即第一電源線PL1之電壓VDD或操作電壓)。 進一步來說，如圖10與圖11所示，當靜電放電防護電路1000內之高壓電晶體HVM發生驟迴崩潰時，因為寄生電晶體PB1之導通，會使得高壓電晶體HVM之汲極電壓(亦即操作電壓)會被拉低且其汲極電流會上升，透過N型電晶體M1與寄生電晶體PB2之導通，能夠將高壓電晶體HVM之汲極電壓停留在大於電壓VDD之區域，例如維持點P3(維持電壓Vh3、維持電流Ih3)。再者，相較於曲線C2，維持點P3之電壓電流值更大於維持點P2之電壓電流值。在另一實施例中，設計者更能夠根據電路設計或實際應用需求來透過調整保護電阻RP之電阻值以彈性調整維持點P3。

承上述，請參照圖12，圖12為本揭露內容之靜電放電防護電路之傳輸線脈衝產生系統(transsimation line pulse,TLP)量測之電壓電流量測圖，靜電放電防護電路利用傳輸線脈衝產生系統量測為判別防護電路ESD防護能力，及實驗改善狀況。如圖12所示，下橫軸為傳輸線脈衝產生系統用100ns時間之方波脈衝的電壓準位，並施打於待測靜電防護電路電源端高壓電晶體之汲極電壓(單位為伏特)，縱軸為同時施打時間，量測待測靜電防護電路電源端偵測電流(單位為安培)，縱軸為系統同時量待測靜電防護電路電源端汲極電流(單位為安培)之直瞬間值，上橫軸為量測待測靜電防護電路，在施打方波脈衝的電壓後，量測待測靜電防護電路高壓電之漏電流(單位為安培)，以判別待測靜電防護電路是否已損壞，若已損壞元件，將會產生較大電流準位之漏電。在對應圖8實施例中，設計者可以利用實際量測方式來得到圖12之相關數據，從圖12可知，判別靜電防護電路發生驟迴崩潰時，其維持電壓從原本8.8V~10V(伏特)的準位，已明顯提昇到13.5V~14V的準位。而本電路系統的工作電壓為12V，因此靜電防護電路保護電路於靜電測試後能正常操作且不受損。

〔電子裝置的一實施例〕

請參照圖13，圖13為根據本發明實施例之電子裝置之電路區塊圖。電子裝置1300包括偏壓電路1310與靜電放電防護電路1320。靜電放電防護電路1320電性連接至偏壓電路1310。偏壓電路1310用以提供一工作電壓至下一級電路區塊(圖13未繪示)。靜電放電防護電路1320可以是上述靜電放電防護電路300、400、500、600、700及1000其中之一，而電子裝置1300可以是各種類型的電子裝置，例如手持裝置或行動裝置等。

〔實施例的可能功效〕

綜上所述，本發明實施例所提出之靜電放電防護電路與電子裝置，在當靜電大電壓出現且跨在第一及第二電源線之間時，透過導通兩顆電晶體元件所形成之電流路徑來釋放靜電放電電流，並且因為兩顆電晶體元件是以疊接方式構成，所以能夠進一步將維持電壓調整到大於操作電壓，藉此以避免進入系統工作區。再者，本揭露內容利用原來之製程流程，亦即不需增加額外的光罩成本，僅改變元件架構即可改善並提高原來的維持電壓，並且可維持原本靜電放電防護電路之觸發電壓與電流準位。

在本揭露內容多個實施例中至少一實施例，透過保護電阻之作用或調整，能夠進一步調整維持點之維持電壓與維持電流，以符合設計者之電路設計所需。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

300‧‧‧靜電放電防護電路

310‧‧‧電壓偵測單元

320‧‧‧反向電路

330‧‧‧維持電壓控制單元

340‧‧‧驟迴崩潰產生單元

CS‧‧‧控制信號

I‧‧‧靜電放電電流

PL1‧‧‧第一電源線

PL2‧‧‧第二電源線

RV‧‧‧觸發電壓

VDD‧‧‧電壓

VSS‧‧‧電壓

Claims (16)

1. 一種靜電放電防護電路，包括：一電壓偵測單元，電性連接一第一電源線與一第二電源線，該電壓偵測單元依據該第一及該第二電源線之間的電壓輸出一控制信號，其中該第一電源線具有一操作電壓；一反向電路，電性連接該電壓偵測單元，用以接收該控制信號且據此輸出一觸發電壓；一驟迴崩潰產生單元，具有一第一電晶體元件，該驟迴崩潰產生單元之第一端連接該反向電路以接收該觸發電壓，其第二端連接該第一電源線；以及一維持電壓控制單元，具有一第二電晶體元件，該維持電壓控制單元之第一端連接該反向電路，其第二端連接該驟迴崩潰產生單元之第三端，其第三端連接該第二電源線，用以調整一維持電壓，其中該維持電壓係該驟迴崩潰產生單元之該第二端的電壓；其中該驟迴崩潰產生單元與該維持電壓控制單元提供一靜電放電電流宣洩的路徑，該維持電壓控制單元用以於該驟迴崩潰產生單元發生驟迴崩潰時，使該維持電壓大於該操作電壓。
2. 如申請專利範圍第1項所述之靜電放電防護電路，其中該第一電晶體元件為一高壓電晶體，其閘極連接該反向電路以接收該觸發電壓，其汲極連接該第一電源線，其源極連接該維持電壓控制單元，並且該高壓電晶體具有一第一寄生電晶體。
3. 如申請專利範圍第1項所述之靜電放電防護電路，其中該第一電晶體元件為一第一矽控整流器(Silicon-Controlled Rectifier,SCR)，該第一矽控整流器之控制端連接該反向器以接收該觸發電壓，其P型重摻雜擴散區連接該第一電源線，其N型重摻雜擴散區連接該維持電壓控制單元。
4. 如申請專利範圍第1項所述之靜電放電防護電路，其中該第二電晶體元件為一N型電晶體，該N型電晶體之閘極連接該反向電路，其汲極連接該驟迴崩潰產生單元之第三端，其源極連接該第二電源線，並且該N型電晶體具有一第二寄生電晶體，當發生驟迴崩潰時，透過該N型電晶體之該第二寄生電晶體之導通來提高該維持電壓並且使得該維持電壓大於該操作電壓。
5. 如申請專利範圍第1項所述之靜電放電防護電路，其中該第二電晶體元件為一第二矽控整流器，該第二矽控整流器之控制端連接該反向器以接收該觸發電壓，其P型重摻雜擴散區連接該驟迴崩潰產生單元之第三端，其N型重摻雜擴散區連接該第二電源線，當發生驟迴崩潰時，透過該第二矽控整流器之導通來提高該維持電壓並且使得該維持電壓大於該操作電壓。
6. 如申請專利範圍第2或4項所述之靜電放電防護電路，該第一寄生電晶體以疊接方式連接至該第二寄生電晶體，並且該高壓電晶體與該N型電晶體為同類型之電晶體元件。
7. 如申請專利範圍第1項所述之靜電放電防護電路，其中該電壓偵測單元包括：一第一電阻，其一端連接該第一電源線；以及一電容，其一端連接該第一電阻之另一端，該電容之另一端連接該第二電源線。
8. 如申請專利範圍第4項所述之靜電放電防護電路，其中透過調整該N型電晶體之通道長度來變更該N型電晶體之等效阻抗，藉此來調整該維持電壓。
9. 如申請專利範圍第4項所述之靜電放電防護電路，其中該維持電壓控制單元更包括：一保護電阻，其一端連接該反向電路，其另一端連接該N型電晶體之閘極。
10. 如申請專利範圍第4項所述之靜電放電防護電路，其中該N型 電晶體為高壓元件、中壓元件與低壓元件其中之一。
11. 一種電子裝置，包括：一偏壓電路，用以提供一工作電壓；以及一靜電放電防護電路，電性連接該偏壓電路，其中該靜電放電防護電路包括：一電壓偵測單元，電性連接一第一電源線與一第二電源線，該電壓偵測單元依據該第一及該第二電源線之間的電壓輸出一控制信號，其中該第一電源線具有一操作電壓；一反向電路，電性連接該電壓偵測單元，用以接收該控制信號且據此輸出一觸發電壓；一驟迴崩潰產生單元，具有一第一電晶體元件，該驟迴崩潰產生單元之第一端連接該反向電路以接收該觸發電壓，其第二端連接該第一電源線；以及一維持電壓控制單元，具有一第二電晶體元件，該維持電壓控制單元之第一端連接該反向電路，其第二端連接該驟迴崩潰產生單元，其第三端連接該第二電源線，用以調整一維持電壓，其中該維持電壓係該驟迴崩潰產生單元之該第二端的電壓；其中該驟迴崩潰產生單元與該維持電壓控制單元提供一靜電放電電流宣洩的路徑，該維持電壓控制單元用以於該驟迴崩潰產生單元發生驟迴崩潰時，使該維持電壓大於該操作電壓。
12. 如申請專利範圍第11項所述之電子裝置，其中該第一電晶體元件為一高壓電晶體，其閘極連接該反向電路以接收該觸發電壓，其汲極連接該第一電源線，其源極連接該維持電壓控制單元。
13. 如申請專利範圍第11項所述之電子裝置，其中該第一電晶體元件為一第一矽控整流器(Silicon-Controlled Rectifier,SCR)，該第 一矽控整流器之控制端連接該反向器以接收該觸發電壓，其P型重摻雜擴散區連接該第一電源線，其N型重摻雜擴散區連接該維持電壓控制單元。
14. 如申請專利範圍第11項所述之電子裝置，其中該第二電晶體元件為一N型電晶體，該N型電晶體之閘極連接該反向電路，其汲極連接該驟迴崩潰產生單元之第三端，其源極連接該第二電源線，當發生驟迴崩潰時，透過該N型電晶體之該第二寄生電晶體之導通來提高該維持電壓並且使得該維持電壓大於該操作電壓。
15. 如申請專利範圍第12或14項所述之電子裝置，其中該第二電晶體元件為一第二矽控整流器，該第二矽控整流器之控制端連接該反向器以接收該觸發電壓，其P型重摻雜擴散區連接該驟迴崩潰產生單元之第三端，其N型重摻雜擴散區連接該第二電源線，當發生驟迴崩潰時，透過該第二矽控整流器之導通來提高該維持電壓並且使得該維持電壓大於該操作電壓。
16. 如申請專利範圍第11項所述之電子裝置，其中該高壓電晶體具有一第一寄生電晶體，該N型電晶體具有一第二寄生電晶體，該第一寄生電晶體以疊接方式連接至該第二寄生電晶體，並且該高壓電晶體與該N型電晶體為同類型之電晶體元件。