TWI495041B - 半導體裝置、用於半導體裝置之製造方法及電子設備 - Google Patents

半導體裝置、用於半導體裝置之製造方法及電子設備 Download PDF

Info

Publication number
TWI495041B
TWI495041B TW101121190A TW101121190A TWI495041B TW I495041 B TWI495041 B TW I495041B TW 101121190 A TW101121190 A TW 101121190A TW 101121190 A TW101121190 A TW 101121190A TW I495041 B TWI495041 B TW I495041B
Authority
TW
Taiwan
Prior art keywords
electrode
insulating film
film
layer
substrate
Prior art date
Application number
TW101121190A
Other languages
English (en)
Other versions
TW201304064A (zh
Inventor
Yoshihisa Kagawa
Kenichi Aoyagi
Yoshiya Hagimoto
Nobutoshi Fujii
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011168021A external-priority patent/JP5982748B2/ja
Priority claimed from JP2011170666A external-priority patent/JP5803398B2/ja
Priority claimed from JP2011210142A external-priority patent/JP6127360B2/ja
Priority claimed from JP2012006356A external-priority patent/JP6031765B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201304064A publication Critical patent/TW201304064A/zh
Application granted granted Critical
Publication of TWI495041B publication Critical patent/TWI495041B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08123—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting directly to at least two bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08505—Material outside the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

半導體裝置、用於半導體裝置之製造方法及電子設備
本技術係關於一種其中複數個基板彼此接合以在電極或配接線之間實施連結之半導體裝置、一種用於該半導體裝置之製造方法及一種包含該半導體裝置之電子設備。
已開發一種使兩個晶圓或基板彼此接合以使形成於半導體基板上之連結電極彼此連結之技術並在(例如)日本專利特許公開案第2000-299379號中揭示該技術。
進一步言之，已提出其中上面形成元件及配接線之兩個基板經層壓且彼此接合之三維結構作為用於達成半導體裝置之較高整合之結構之一者。當欲製造剛剛描述之此三維結構之一半導體裝置時，首先製備上面形成元件之兩個基板，且將用於連結之電極(即，接合襯墊)引出至該等基板之接合正面。此後，例如，應用稱為鑲嵌技術之一嵌入式佈線技術以形成經組態使得用於連結之由銅(Cu)製成之電極被一絕緣膜包圍之一接合面。此後，該兩個基板被安置為其等之接合面彼此相對，且接著經層壓使得設置在其等之接合面上之電極彼此對應，且在此狀態中，實施熱處理。藉此實施基板(其等之間該等電極連結在一起)之接合。對於所描述之該製造方法，參考(例如)日本專利特許公開案第2006-191081號(在下文稱為專利文件1)。
例如，以下列方式實施一般嵌入式佈線技術形成電極。首先，在覆蓋基板表面之一絕緣膜上形成一溝槽圖案，且 接著在該絕緣膜上形成相對於銅(Cu)具有一障壁性質之一導電基底層或障壁金屬層，形成的狀態係該導電基底層或障壁金屬層覆蓋該溝槽圖案之一內壁。接著，在該障壁金屬層上形成使用銅(Cu)之一電極膜，形成的狀態係該溝槽圖案被填滿，且接著拋光該電極膜直到曝露該障壁金屬層。進一步言之，拋光該障壁金屬層及該電極膜直到曝露該絕緣膜。因此，形成其中一電極膜嵌入形成於該絕緣膜中之溝槽圖案中(該障壁金屬層內插於該電極膜與該溝槽圖案之間)之一嵌入式電極。
運用前述嵌入式佈線技術，該電極膜之拋光可自動地停止在拋光該電極膜直到曝露該障壁金屬層時之一時間點。然而，在隨後實施之電極膜及障壁金屬層之拋光中，該電極膜之拋光無法自動地停止在曝露該絕緣膜時之一時間點。因此，在一拋光面中，其中過度拋光該溝槽圖案中之電極膜之表面凹陷或其中取決於一電極佈置過度拋光該溝槽圖案中之電極膜之腐蝕易於發生，且難以獲得一平坦拋光面。因此，提出一種方法，其中在形成該電極膜之前移除該絕緣膜上之障壁金屬層使得該障壁金屬層僅留在該溝槽圖案之內面上，且接著在剩餘障壁金屬層上形成一電極膜且接著拋光該電極膜。例如，在日本專利特許公開案第2000-12540號(在下文稱為專利文件2)中揭示該方法。
順便提及，對於藉由如上述之此接合獲得之三維結構之一半導體裝置，要求一結構：其中保證兩個基板之接合強 度及電極之間之連結強度，並同時防止一電極材料擴散至一絕緣膜中。然而，專利文件1中揭示之用於一半導體裝置之製造方法未能防止一電極材料擴散至一絕緣膜中。
另一方面，運用專利文件2中揭示之嵌入式佈線技術，因為一電極膜具備一障壁金屬層或一基底層，所以可防止一電極材料擴散至一電極膜中。然而，此嵌入式佈線技術未考慮基板之接合，且將該障壁金屬層置於其中該障壁金屬層曝露於藉由連同該電極膜及該絕緣膜一起拋光而獲得之一平坦面之一狀態中。因此，難以保證該平坦面之總體面積之足夠接合強度。
因此，意欲設置一種三維結構之半導體裝置，其中，在其中藉由使兩個基板彼此接合實施使電極彼此連結之一結構中，保證接合強度並同時防止一電極材料擴散至一絕緣材料中以藉此達成可靠性之增強。而且意欲設置一種用於如剛剛描述之一半導體裝置之製造方法及一種包含該半導體裝置之電子設備。
根據本技術之一第一實施例，設置一種半導體裝置，其包含：一第一基板，其包含一第一電極及由該第一電極之一擴散防止材料組態且覆蓋該第一電極之一周邊之一第一絕緣膜，該第一電極與該第一絕緣膜彼此協調以組態一接合面；及一第二基板，其接合至該第一基板且設置在該第一基板上，且包含連結至該第一電極之一第二電極及由該第二電極之一擴散防止材料組態且覆蓋該第二電極之一周邊之一第二絕緣膜，該第二電極與該第二絕緣膜彼此協調 以組態至該第一基板之一接合面。
根據本技術之第一實施例，可藉由用於一半導體裝置之一製造方法製造該半導體裝置，該方法包含：在兩個基板之各者上形成由一電極材料之一擴散防止材料組態之一絕緣膜且在該絕緣膜上形成一溝槽圖案；在該等基板之各者之絕緣膜上形成由該電極材料組態之一電極膜，形成的狀態為該電極膜填滿形成於該絕緣膜上之溝槽圖案；拋光該等基板之各者之電極膜直到曝露該絕緣膜以形成一電極圖案使得該電極膜嵌入該溝槽圖案中；及接合該兩個基板，電極形成在該兩個基板上，接合的狀態為該等電極連結在一起之一狀態中接合其等之各者上形成該電極之兩個基板。
運用該半導體裝置及該製造方法，在其中藉由兩個基板之接合實施使電極彼此連結之組態中，保證接合強度並同時防止一電極材料之擴散。因此，該三維結構之半導體裝置可達成可靠性之增強。
根據本技術之一第二實施例，設置一半導體裝置，其包含一第一基板，其具有曝露一第一電極及一第一絕緣膜之一接合面、經組態以覆蓋該第一基板之接合面之一絕緣薄膜；及一第二基板，其具有曝露一第二電極及一第二絕緣膜之一接合面且接合至該第一基板，接合的狀態為該絕緣薄膜夾置在該第二基板之接合面與該第一基板之接合面之間且該第一電極與該第二電極透過該絕緣薄膜彼此電連接。
根據本技術之第二實施例，可藉由用於一半導體裝置之一製造方法製造該半導體裝置，該方法包含：製備各自具有曝露一電極及一絕緣膜之一接合面之兩個基板；形成一絕緣薄膜，形成的狀態為該絕緣薄膜覆蓋該兩個基板之至少一者之接合面；及安置該兩個基板使得其等之接合面跨該絕緣薄膜彼此相對；將該兩個基板定位成其中其等之電極透過該絕緣薄膜彼此電連接之一狀態；及在該定位狀態中接合兩個基板。
在本發明之半導體裝置(電子設備)及其製造方法中，連結至該第一金屬膜之第二金屬膜之連結側表面之面積小於該第一金屬膜之連結側表面之面積。進一步言之，在該第一金屬膜在該連結介面側上之面區域之部分(包含其中該第一金屬膜未連結至該第二金屬膜之面區域)中，設置介面障壁膜。運用剛剛描述之組態，可進一步抑制連結介面處之一電特性之劣化，藉此該連結介面具備更高的可靠性。
根據本技術之一第三實施例，設置一種半導體裝置，其包含：一第一半導體部分，其在一連結介面側上具有形成於該第一半導體部分之表面上之一第一金屬膜；一第二半導體部分，其在該連結介面上具有連結至第一金屬膜之一第二金屬膜，且在該連結介面側上具有小於該第一金屬膜在該連結介面側上之一表面積之一表面積，且設置為其中該第二半導體部分在該連結介面上接合至該第一半導體部分之一狀態；及一介面障壁部分，其設置於該第一金屬膜 在該連結介面側上之一面區域之一部分(包含其中該第一金屬膜未連結至該第二金屬膜之一面區域)中。
根據本技術之第三實施例，進一步設置一種電子設備，其包含一半導體裝置，該半導體裝置包含：一第一半導體部分，該第一半導體部分在一連結介面側上具有形成於該第一半導體部分之表面上之一第一金屬膜；一第二半導體部分，其在該連結介面上具有連結至第一金屬膜之一第二金屬膜，且在該連結介面側上具有小於該第一金屬膜在該連結介面側上之一表面積之一表面積，且設置為其中該第二半導體部分在該連結介面上接合至第一半導體部分之一狀態；及一介面障壁部分，其設置於該第一金屬膜在該連結介面側上之一面區域之一部分(包含其中該第一金屬膜未連結至該第二金屬膜之一面區域)中；及一信號處理電路，其經組態以處理該半導體裝置之一輸出信號。
根據本技術之第三實施例，可藉由用於一半導體裝置之一製造方法製造該半導體裝置，該方法包含：製造一第一半導體部分，該第一半導體部分在一連結介面側上具有形成於該第一半導體部分之一表面上之一第一金屬膜；製造一第二半導體部分，其在該連結介面側上具有一第二金屬膜，該第二金屬膜具有小於該第一金屬膜在該連結介面側上之一表面積之一表面積；及使該第一半導體部分在第一金屬膜側上之表面及該第二半導體部分在該第二金屬膜側上之表面彼此接合以使該第一金屬膜與該第二金屬膜彼此連結；及在該第一金屬膜在該連結介面側上之面區域之一 部分(包含其中該第一金屬膜未連結至該第二金屬膜之面區域)處設置一介面障壁部分。
根據本技術之一第四實施例，設置一種半導體裝置，該半導體裝置包含一半導體基板；形成於該半導體基板上之一絕緣層；形成於該絕緣層之一表面上之一連結電極；及一保護層，其形成於該絕緣層之一表面上且包圍該連結電極，其中該絕緣層內插於該保護層與該連結電極之間。
根據本技術之第四實施例，可藉由用於一半導體裝置之一製造方法製造該半導體裝置，該方法包含：在一半導體基板上形成一絕緣層；在該絕緣層之一表面上形成一連結電極；及在該絕緣層之表面之一位置處形成一保護層，該位置在該保護層包圍該連結電極，其中該絕緣層內插於該保護層與該連結電極之間之處。
根據本技術之一第五實施例，設置一種電子設備，其包含一半導體裝置，該半導體裝置包含：一半導體基板；形成於該半導體基板上之一絕緣層；形成於該絕緣層之一表面上之一連結電極；及一保護層，其形成於該絕緣層之一表面上且包圍該連結電極，其中該絕緣層內插於該保護層與該連結電極之間；及一信號處理電路，其用於處理該半導體裝置之一輸出信號。
結合隨附圖式將自下列描述及隨附申請專利範圍明白本技術之上述及其他特徵及優點，其中相同的元件符號標示相同的部件或元件。
第一實施例
<<1.第一實施例之半導體裝置之一般組態之實例>>
圖1展示作為應用本技術之三維結構之一半導體裝置之一實例之一固態影像擷取裝置之一般組態。參考圖1，所示之半導體裝置1係三維結構之一半導體裝置(即，一固態影像擷取設備)，其包含作為一第一基板之一感測器基板2及作為一第二基板以一層壓狀態接合至該感測器基板2之之一電路基板7。在下列描述中，作為一第一基板之感測器基板2僅僅稱為感測器基板2，且作為一第二基板之電路基板7僅僅稱為電路基板7。
在該感測器基板2之一正面上設置其中各包含一光電轉換元件之複數個像素3規則地成二維陣列之一像素區域4。該像素區域4在一列方向上具有位於其中之複數個像素驅動線5及在一行方向上具有位於其中之複數個垂直信號線6。該等像素3經安置使得其等之各者連接至該等像素驅動線5之一者及該等垂直信號線6之一者。該等像素3之各者包含由一光電轉換元件組態之一像素電路、一電荷累積部分、各呈一金氧半導體(MOS)電晶體之形式之複數個電晶體、一電容性元件等等。應注意複數個像素可共同使用某像素電路。
進一步言之，在該電路基板7之一正面上，設置諸如垂直驅動電路8之周邊電路、一行信號處理電路9、一水平驅動電路10及用於控制設置在該感測器基板2上之像素3之一系統控制電路11。
<<2.第一實施例之半導體裝置之組態>>
圖2展示該第一實施例之半導體裝置之一橫截面組態，且展示圖1中所示之三個像素之一橫截面。在下文中，參考圖2之橫截面描述該第一實施例之半導體裝置之一詳細組態。
所示之半導體裝置1係三維結構之一固態影像擷取裝置，其中如上所述該感測器基板2與該電路基板7係以一層壓關係彼此接合。該感測器基板2係由一半導體層2a及安置在該半導體層2a在該電路基板7側上之一面上之一配接線層2b及一電極層2c組態。該電路基板7係由一半導體層7a及安置在半導體層7a在該感測器基板2側上之一面上之一第一配接線層7b、一第二配接線層7c及一電極層7d組態。
以如上所述之一方式組態之感測器基板2與電路基板7在作為接合面的該電極層2c之表面及該電極層7d之表面處彼此接合。本實施例之半導體裝置1之特性在於如下文詳細描述之電極層2c及電極層7d之組態。
進一步言之，在該感測器基板2在與該電路基板7相對之側上之面上，按順序層壓一保護膜15、一彩色濾光片層17及晶片上透鏡19。
現在，繼續描述組態該感測器基板2及該電路基板7之諸層之一詳細組態，且繼續描述該保護膜15、彩色濾光片層17及晶片上透鏡19之一組態。
[半導體層2a(感測器基板2側)]
該感測器基板2側之半導體層2a係由一半導體基板形成，該半導體基板由(例如)呈一薄膜之形式之單晶矽製成。在該半導體層2a中，在上面安置該彩色濾光片層17、晶片上透鏡19等等之一第一正面上給每一像素設置由(例如)一n型雜質層或一p型雜質層形成之一光電轉換部分21。同時，在該半導體層2a之一第二正面上，設置一浮動擴散區FD及由(例如)一n+型雜質層、未展示之一不同雜質層等等製成之一電晶體Tr之一源極/汲極23。
[配接線層2b(感測器基板2側)]
針對每一像素，在該感測器基板2之半導體層2a上設置之配接線層2b在其與該半導體層2a的介面側上具有設置於配接線層2b上的一電晶體Tr之一轉移閘極TG及一閘極電極27(其中一閘極絕緣膜25內插於該半導體層2a與該配接線層2b之間)以及未展示之其他電極。該轉移閘極TG及該閘極電極27覆蓋有一層間絕緣膜29，且在設置該層間絕緣膜29中之一溝槽圖案中設置(例如)Cu之一嵌入式配接線31。
在此情況中，使用(例如)氧化矽組態該層間絕緣膜29。另一方面，若密集地佈置該等嵌入式配接線31，則可使用具有低於氧化矽之一介電常數之一介電常數之一材料組態該層間絕緣膜29以減小該等嵌入式配接線31之間之電容。在剛剛描述之此一層間絕緣膜29中，形成朝該電路基板7側開口之溝槽圖案使得其等部分延伸至該等轉移閘極TG或該等閘極電極27。
在如上所述之此等溝槽圖案之各者中，設置由銅(Cu)製 成之一配接線層31b，其中一障壁金屬層31a內插於該等溝槽圖案與該配接線層31b之間，且該等嵌入式配接線31係由該兩層組態。該障壁金屬層31a係用於防止銅(Cu)擴散至由氧化矽或具有低於氧化矽之一介電常數之一介電常數之一材料製成之層間絕緣膜29中之一層，且係使用(例如)鉭(Ta)或氮化鉭(TaN)組態。
應注意如上所述之此一配接線層2b可組態為一層壓多層配接線層。
[電極層2c(感測器基板2側)]
設置在該配接線層2b上之感測器基板2側上之電極層2c針對每一像素包含引出至該感測器基板2在該電路基板7側上之表面之一第一電極33及用於覆蓋該第一電極33之周邊之一第一絕緣膜35。該第一電極33及該第一絕緣膜35組態該感測器基板2至該電路基板7之一接合面41。
該第一電極33係由(例如)使用銅(Cu)之一單一材料層組態。剛剛描述之此一第一電極33係組態為嵌入該第一絕緣膜35中之一嵌入式配接線。
該第一絕緣膜35係以覆蓋該配接線層2b之方式設置，且包含朝該電路基板7側開口之一溝槽圖案35a及嵌入該溝槽圖案35a中之一第一電極33。換言之，該第一絕緣膜35經設置接觸該第一電極33之周邊。應注意，雖然未展示，但是設置在該第一絕緣膜35中之溝槽圖案35a部分延伸至嵌入該配接線層2b中之嵌入式配接線31，且以此方式嵌入之第一電極33按場合需求連接至該嵌入式配接線31。
如上所述之此一第一絕緣膜35係由相對於組態該第一電極33之一材料之一擴散防止材料組態。使用相對於組態該第一電極33之一材料具有一低擴散係數之一材料作為剛剛描述之此一擴散防止材料。特別係在本實施例中，該第一絕緣膜35組態為使用擴散防止材料的單個材料層。進一步言之，在本實施例中，該第一絕緣膜35係由不僅相對於該第一電極33而且相對於組態引出至該電路基板7在該感測器基板2側上之表面之一第二電極67之一材料之一擴散防止材料組態。
例如，若使用銅(Cu)組態該第一電極33及該第二電極67，則使用具有密度大於氧化矽之一分子結構之一無機絕緣材料或一有機絕緣材料作為組態該第一絕緣膜35之擴散防止材料。氮化矽(SiN)、矽碳氮化物(SiCN)、氮氧化矽(SiON)及碳化矽(SiC)可應用為此一無機絕緣材料。同時，苯環丁烯(BCB)、聚苯并噁唑(PBO)、聚醯亞胺及聚芳醚(PAE)可應用為該有機絕緣材料。應注意，因為該電極層2c係該感測器基板2側上之最上層，所以該等第一電極33之佈置亦粗糙。因此，電容不太可能形成於該等第一電極33之間，且該第一絕緣膜35不要求一低介電常數。
如上所述，感測器基板2在該電路基板7上之表面組態為至該電路基板7之接合面41，且處於其中該表面僅係由該第一電極33及該第一絕緣膜35組態之一狀態。此接合面41組態為一平坦面。
[半導體層7a(電路基板7側)]
藉由形成(例如)由作為薄膜之單晶矽製成之一半導體基板形成該電路基板7側上之該半導體層7a。在該半導體層7a在該感測器基板2側上之表面層上，對每一像素設置一電晶體Tr之一源極/汲極51及圖2中未展示之一雜質層等等。
[第一配接線層7b(電路基板7側)]
針對每一像素，該電路基板7側上之第一配接線層7b在其與半導體層7a之一介面側上具有設置於該第一配接線層7b上(其中一閘極絕緣膜53內插於該半導體層7a與該第一配接線層7b之間)之一閘極電極55及圖2中未展示之其他電極。該閘極電極55及其他電極覆蓋有一層間絕緣膜57，且在設置在該層間絕緣膜57中之溝槽圖案中設置使用(例如)銅(Cu)形成之嵌入式配接線59。
該層間絕緣膜57及該等嵌入式配接線59具有類似於該感測器基板2側之配接線層2b之組態之一組態。特定言之，在該層間絕緣膜57上，形成朝該感測器基板2側開口之溝槽圖案使得其等部分延伸至該閘極電極55或該源極/汲極51。進一步言之，在此等溝槽圖案中設置由銅(Cu)製成之一配接線層59b，其中一障壁金屬層59a內插於該等溝槽圖案與該配接線層59b之間，且該等嵌入式配接線層59係由該兩層組態。
[第二配接線層7c(電路基板7側)]
該電路基板7側上之第二配接線層7c在其與第一配接線層7b之一介面側上包含一層間絕緣膜63，該層間絕緣膜63 層壓有內插於該層間絕緣膜63與該第一配接線層7b之間之一擴散防止絕緣層61。在設置在該擴散防止絕緣層61及該層間絕緣膜63中之溝槽圖案之各者中設置使用(例如)銅(Cu)形成之一嵌入式配接線65。
該擴散防止絕緣層61係由相對於組態設置在該第一配接線層7b中之嵌入式配接線59之材料之一擴散防止材料組態。剛剛描述之此一擴散防止絕緣層61係由(例如)氮化矽(SiN)、矽碳氮化物(SiCN)、氮氧化矽(SiON)或碳化矽(SiC)形成。
該層間絕緣膜63及該等嵌入式配接線65具有類似於該感測器基板2側上之配接線層2b之組態之一組態。特定言之，該層間絕緣膜63在其上形成朝該感測器基板2側開口並部分延伸至該第一配接線層7b之嵌入式配接線59之溝槽圖案。進一步言之，在剛剛描述之此等溝槽圖案中設置由銅(Cu)製成之一配接線層65b，其中一障壁金屬層65a內插於此等溝槽圖案與該配接線層65b之間，且該等嵌入式配接線65係由該兩層組態。
應注意，如上所述之此一第一配接線層7b及一第二配接線層7c可組態為一層壓多層配接線層。
[電極層7d(電路基板7側)]
作為一第二基板之電路基板7之電極層7d針對每一像素包含引出至該電路基板7在該感測器基板2側上之表面且接合至該第一電極33之一第二電極67及覆蓋該第二電極67之周邊之一第二絕緣膜69。該第二電極67及該第二絕緣膜69 組態該電路基板7至該感測器基板2之一接合面71，且類似於如下所述之感測器基板2之電極層2c組態。
特定言之，該第二電極67係由一單一材料層形成，且係由可保持至設置在該感測器基板2側上之第一電極33的良好接合性之一材料組態。因此，該第二電極67可由與該第一電極33之材料相同之材料組態，且使用(例如)銅(Cu)組態。剛剛描述之此一第二電極67組態為嵌入該第二絕緣膜69中之一嵌入式配接線。
進一步言之，該第二絕緣膜69係以覆蓋該第二配接線層7c之方式組態，且針對每一像素具有朝該感測器基板2側開口並具有嵌入其中之一第二電極67之一溝槽圖案69a。換言之，該第二絕緣膜69經設置接觸該第二電極67之周邊。應注意，設置在該第二絕緣膜69中之溝槽圖案69a部分延伸至作為一下伏層之嵌入式配接線65，且嵌入該溝槽圖案69a中之第二電極67按場合需要連接至該嵌入式配接線65。
如上所述之此一第二絕緣膜69係由相對於組態該第二電極67之材料之一擴散防止材料組態。特別係在本實施例中，該第二絕緣膜69組態為使用擴散防止材料的單個材料層。進一步言之，在本實施例中，該第二絕緣膜69係由不僅相對於該第二電極67而且相對於組態引出至該感測器基板2至該電路基板7之接合面之第一電極33之材料之一擴散防止材料組態。
可使用選自關於設置在該感測器基板2側上之第一絕緣 膜35列出之材料之一材料形成剛剛描述之此一第二絕緣膜69。應注意，該第二絕緣膜69係由可保持至該感測器基板2側上之第一絕緣膜35的良好接合性之一材料組態。因此，該第二絕緣膜69可由與該第一絕緣膜35之材料相同之材料組態。進一步言之，因為該電極層7d係該電路基板7側上之最上層，所以亦可粗糙地佈置該等第二電極67。因此，該等第二電極67之間不太可能具有電容，且該第二絕緣膜69不要求一低介電常數。
如上所述，該電路基板7在該感測器基板2側上之表面組態為至該感測器基板2之接合面71，且係僅由該第二電極67及該第二絕緣膜69組態。此接合面71組態為一平坦面。
[保護膜15]
覆蓋該感測器基板2之光電轉換部分21之保護膜15係由具有一鈍化性質之一材料膜組態，且係使用(例如)氧化矽膜、氮化矽膜或氮氧化矽膜組態。
[彩色濾光片層17]
彩色濾光片層17係由以與該等光電轉換部分21之一1：1對應關設置之彩色濾光片組態。未限制若干色彩之彩色濾光片陣列。
[晶片上透鏡19]
該等晶片上透鏡19係以與組態該等光電轉換部分21及該等色彩濾光片層17之色彩之彩色濾光片之各者的一1：1對應關係設置，且經組態以聚集該等光電轉換部分21上之入射光。
[第一實施例之半導體裝置之工作效果]
運用以如上所述之方式組態之半導體裝置1，因為其經結構化使得該第一電極33之周邊覆蓋有由相對於該第一電極33之一擴散防止材料組態之第一絕緣膜35，所以無需在該第一電極33與該第一絕緣膜35之間設置一障壁金屬層。類似地，因為該半導體裝置1經結構化使得該第二電極67之周邊覆蓋有由相對於該第二電極67之一擴散防止材料組態之第二絕緣膜69，所以無需在該第二電極67與該第二絕緣膜69之間設置一障壁金屬層。
因此，當該感測器基板2之接合面41及該電路基板7之接合面71係僅分別由該等絕緣膜35及69以及該等電極33及67組態以保證接合強度時，可防止組態該等電極33及67之材料擴散至該等絕緣膜35及69中。
因此，在其中藉由該感測器基板2與該電路基板7之間之接合建立該等電極33與67之間之接合之三維結構之半導體裝置1中，在防止該等電極材料擴散至該等絕緣膜35及69中的同時，保證接合強度且可預期可靠性之增強。
<<3.第一實施例之半導體裝置之結構中感測器基板之製造程序>>
圖3A至圖3F圖解說明上文結合該第一實施例描述之組態之半導體裝置之製造中使用之感測器基板之一製造程序之不同步驟。在下文中，描述本實施例中使用之感測器基板之一製造程序。
[圖3A]
首先，如圖3A中所示製備由(例如)單晶矽製成之一半導體基板20。針對每一像素，在該半導體基板20之一預定深度處形成由一n型雜質製成之一光電轉換部分21，且接著在該光電轉換部分21之一表面層上形成由一n+型雜質層形成之一電荷轉移部分及用於電洞之由一p+型雜質層形成之一電荷累積部分。在該半導體基板20之表面層上形成一浮動擴散區FD、一源極/汲極23及由一n+型雜質層形成之未展示之一進一步雜質層。
進一步言之，在該半導體基板20之表面上形成一閘極絕緣膜25，且在該閘極絕緣膜25上形成一轉移閘極TG及一閘極電極27。該轉移閘極TG係形成於該浮動擴散區FD與該光電轉換部分21之間，且該閘極電極27係形成於源極/汲極23之間。進一步言之，在相同步驟處，亦形成未展示之其他電極。
此後，在該半導體基板20上形成由(例如)氧化矽製成之一層間絕緣膜29，形成的狀態為該層間絕緣膜29覆蓋該等轉移閘極TG及該等閘極電極27。
[圖3B]
接著，如圖3B中所示在該層間絕緣膜29上形成溝槽圖案29a。該等溝槽圖案29a經形成呈其中其等在必要位置處延伸至該等轉移閘極TG之一形狀。進一步言之，雖然圖3B中未展示，但是延伸至該等源極/汲極23之溝槽圖案係按場合需要形成於該層間絕緣膜29及該閘極絕緣膜25中。
接著，形成一障壁金屬層31a，形成的狀態為該障壁金 屬層31a覆蓋該等溝槽圖案29a之內壁，且形成由銅(Cu)製成之一配接線層31b，形成的狀態為該配接線層31b嵌入該等溝槽圖案29a中。
[圖3C]
此後，如圖3C中所示，藉由化學機械拋光(下文中CMP)移除且平坦化該該配接線層31b直到曝露該障壁金屬層31a，且接著移除且平坦化該障壁金屬層31a直到曝露該層間絕緣膜29。因此，在該等溝槽圖案29a中形成其中嵌入該配接線層31b之嵌入式配接線31，其中該障壁金屬層31a內插於該配接線層31b與該等嵌入式配接線31之間，從而獲得包含該等嵌入式配接線31之一配接線層2b。
上述步驟在步驟程序中未被特別限制且可在一合適的所選擇的普通步驟程序中實施。在本技術中，下列步驟係特性步驟。
[圖3D]
特定言之，如圖3D所示在該配接線層2b上形成一第一絕緣膜35。該第一絕緣膜35係使用相對於組態接下來將形成之一第一電極膜之一材料之一擴散防止材料形成。例如，若該第一電極膜係由銅(Cu)製成，則使用具有密度大於氧化矽之一分子結構之一無機絕緣材料或一有機絕緣材料形成該第一絕緣膜35。氮化矽(SiN)、矽碳氮化物(SiCN)、氮氧化矽(SiON)及碳化矽(SiC)可應用為剛剛描述之此一無機絕緣材料。同時，苯環丁烯(BCB)、聚苯并噁唑(PBO)、聚醯亞胺及聚芳醚(PAE)可應用為該有機絕緣材料。
由如上所述之此等材料之任一者製成之第一絕緣膜35係藉由適合用於該材料之一形成方法形成。例如，若使用一無機絕緣材料，則應用一化學氣相沈積方法(CVD)，但是若使用一有機絕緣材料，則應用一CVD方法或一塗敷方法。
接著，在該第一絕緣膜35中形成溝槽圖案35a。該等溝槽圖案35a具有其中嵌入電極襯墊且電極襯墊在未展示之必要位置處延伸至下層之嵌入式配接線31之一形狀。
以下列方式形成此等溝槽圖案35a。例如，若該第一絕緣膜35係由一無機絕緣材料製成，則首先藉由一光微影方法在該第一絕緣膜35上形成一光阻圖案，且接著使用該光阻圖案作為一遮罩蝕刻該第一絕緣膜35。另一方面，若該第一絕緣膜35係由一有機絕緣材料製成，則首先在該第一絕緣膜35上形成一無機材料層，且接著在該無機材料層上形成一光阻圖案。接著，使用該光阻圖案作為一遮罩以形成一無機遮罩而蝕刻該無機材料層，且自該無機遮罩上方蝕刻該第一絕緣膜35。藉由該蝕刻形成溝槽圖案35a，且此後自該第一絕緣膜35移除該無機遮罩。
[圖3E]
此後，如圖3E中所示，直接在該第一絕緣膜35上形成一第一電極膜33a，形成的狀態為該第一電極膜33a嵌入該等溝槽圖案35a。該第一電極膜33a係由被防止擴散至該第一絕緣膜35中之一材料製成且使用(例如)銅(Cu)組態。例如，藉由憑藉一濺鍍方法形成一薄晶種層且接著使用一電 鍍方法實施剛剛描述之此一第一電極膜33a之形成，其中該晶種層被用作一電極。
[圖3F]
接著，如圖3F中所示，藉由一CMP方法移除並平坦化直接在該第一絕緣膜35上形成之第一電極膜33a直到曝露該第一絕緣膜35。此後使用該第一絕緣膜35作為一拋光止擋件，按順序自周圍於拋光面中曝露該第一絕緣膜35之第一電極膜33a部分實施拋光自動停止之此CMP。僅需要該第一電極膜33a由以銅(Cu)代表之化學活性材料製成以實施此CMP。如下使用各種方法。
例如，在周圍藉由該第一電極膜33a之CMP拋光推進曝露該第一絕緣膜35之一區域中，發生拋光漿料之一局部溫度變動或拋光面上之第一電極膜33a之填充之一局部變動。因此，可推薦一方法，其中利用此等局部變動之一化學作用係用以局部且自動停止周圍曝露該第一絕緣膜35之第一電極膜33a之一區域中之藉由CMP之拋光推進。
可使用另一方法，其中僅該第一電極膜33a之表面降級且僅在未使用一化學蝕刻作用之情況下接觸一拋光襯墊之一位置處推進拋光。在此情況中，在周圍藉由該第一電極膜33a之CMP拋光推進曝露該第一絕緣膜35之第一電極膜33a之區域中，該第一絕緣膜35之表面被用作一參考平面且不再推進該拋光。因此，開始於周圍曝露該第一絕緣膜35之第一電極33之區域按順序自動停止該拋光。特定言之，藉由對Cu「HS-C430」(Hitachi Chemical Co.,Ltd.之 產品名稱)使用研磨顆粒極少的拋光漿料作為拋光漿料實施此CMP。
就前述而言，其中嵌入該第一電極膜33a之第一電極33形成為該等溝槽圖案35a中之嵌入式電極以獲得包含該等第一電極33之電極層2c。藉此，具有由該等第一電極33及該第一絕緣膜35組態之平坦接合面41之感測器基板2製造為一第一基板。
<<4.第一實施例之半導體裝置之製造中電路基板之製造程序>>
圖4A至圖4E圖解說明與製造上文結合該第一實施例描述之組態之半導體裝置一起使用之一電路基板之一製造程序。在下文中，參考圖4A至圖4E描述該實施例中使用之電路基板之製造程序。
[圖4A]
首先，如圖4A中所示，製備由(例如)單晶矽製成之一半導體基板50。在該半導體基板50之一表面層上形成個別導電類型之源極/汲極51及圖4A中未展示之其他雜質層。進一步言之，在該半導體基板50之表面上形成一閘極絕緣膜53，且在該閘極絕緣膜53上形成閘極電極55。該等閘極電極55形成於該等源極/汲極51之間。進一步言之，在相同步驟處，形成未展示之其他電極。
此後，在該半導體基板50上形成由(例如)氧化矽製成之一層間絕緣膜57，形成的狀態為該層間絕緣膜57覆蓋該等閘極電極55。
此後，在該層間絕緣膜57中形成溝槽圖案57a。該等溝槽圖案57a經形成呈其中其等在必要位置處延伸至閘極電極55之一形狀。進一步言之，雖然圖4A中未展示，但是在該層間絕緣膜57及該閘極絕緣膜53中在必要位置處形成延伸至該等源極/汲極51之溝槽圖案。接著，形成一障壁金屬層59a，形成的狀態為其覆蓋該等溝槽圖案57a之內壁，且在該障壁金屬層59a上形成由銅(Cu)製成之一配接線層59b，形成的狀態為該配接線層59b嵌入該等溝槽圖案57a。此後，藉由CMP相繼平坦化且移除該配接線層59b及該障壁金屬層59a。藉此，在該等溝槽圖案57a中形成其中嵌入配接線層59b之嵌入式配接線59，其中該障壁金屬層59a內插於該配接線層59b與該嵌入式配接線59之間以獲得包含該等嵌入式配接線59之一第一配接線層7b。
[圖4B]
如圖4B中所示，一層間絕緣膜63經層壓以在該第一配接線層7b上形成一膜，其中擴散防止絕緣層61內插於該層間絕緣膜63與該第一配接線層7b之間以在該層間絕緣膜63及該擴散防止絕緣層61中形成溝槽圖案63a。該等溝槽圖案63a經形成以在必要位置處延伸至下層之嵌入式配接線59。此後，一配接線層65b嵌入該等溝槽圖案63a中，其中一障壁金屬層65a內插於該配接線層65b與該等溝槽圖案63a之間以形成嵌入式配接線65，藉此以獲得一第二配接線層7c。
上述步驟可以一普通步驟程序實施且並不限於一特定步 驟程序但是可藉由一合適的程序實施。在本技術中，下文描述之步驟係特性步驟。
[圖4C]
首先，如圖4C中所示，在該第二配接線層7c上形成一第二絕緣膜69。使用相對於組態接著將形成之一第二導電膜之材料之一擴散防止材料形成該第二絕緣膜69。例如，若該第二電極層係由銅(Cu)製成，則使用類似於上述感測器基板2側上之第一絕緣膜35之材料之一材料組態該第二絕緣膜69，且該第二絕緣膜69形成為一膜。
接著，在該第二絕緣膜69中形成溝槽圖案69a。該等溝槽圖案69a具有其中嵌入電極襯墊之一形狀，且在必要位置處延伸至形成於該第二配接線層7c中之嵌入式配接線65。類似於形成於上述感測器基板2側上之第一絕緣膜35中之溝槽圖案35a之形成實施此等溝槽圖案69a之形成。
[圖4D]
接著如圖4D中所示，直接在該第二絕緣膜69上形成一第二電極膜67a，形成的狀態為該第二電極膜67a嵌入該等溝槽圖案69a中。該第二電極膜67a由防止擴散至該第二絕緣膜69中之一材料製成，且係使用(例如)銅(Cu)組態。例如，藉由憑藉一濺鍍方法形成一薄晶種膜且接著使用晶種層作為一電極實施一電鍍方法來實施剛剛描述之此第二電極膜67a之形成。
[圖4E]
接著，如圖4E中所示，藉由一CMP方法平坦化並移除該 第二電極膜67a直到曝露該第二絕緣膜69。藉由CMP實施該第二電極膜67a之平坦化，其中類似於上文參考圖3F描述之第一電極膜33a之平坦化使用該第二絕緣膜69作為一拋光止擋件開始於周圍在該拋光面中曝露該第二絕緣膜69之第二電極膜67a之一部分中按順序自動停止拋光。
藉由上述程序，在該等溝槽圖案69a中形成其中嵌入該第二電極膜67a之第二電極67以獲得包含作為嵌入式電極之第二電極67之一電極層7d。進一步言之，具有由該第二電極67及該第二絕緣膜69組態之一接合面71之一電路基板7製造為一第二基板。
<<5.第一實施例之半導體裝置之製造中該等基板之接合>>
現在，參考圖5A及圖5B描述上面形成平坦接合面41之感測器基板2與上面形成平坦接合面71之電路基板7彼此接合之一程序。
[圖5A]
首先，如圖5A中所示，以彼此呈一相對關係安置藉由上述程序組態之感測器基板2及電路基板7，使得該平坦接合面41與該平坦接合面71彼此相對。進一步言之，該感測器基板2及該電路基板7經定位使得該感測器基板2側之第一電極33與該電路基板7側之第二電極67彼此對應。在所示實例中，雖然該等第一電極33與該等第二電極67處於其中其等以一1：1對應關係彼此對應之一狀態中，但是該感測器基板2與該電路基板7之對應關係並不限於此。
應注意，對於該感測器基板2之接合面41及該電路基板7之接合面71，按場合需要藉由一濕式製程或一電漿製程對接合實施預處理。
[圖5B]
接著，如圖5B中所示，該感測器基板2及該電路基板7經層壓使得該接合面41與該接合面71彼此接觸。接著，在此狀態中實施熱處理以使該接合面41之第一電極33與該接合面71之第二電極67彼此接合。進一步言之，該接合面41之第一絕緣膜35與該接合面71之第二絕緣膜69彼此接合。此熱處理係基於組態該等第一電極33及該等第二電極67之材料在對形成於該感測器基板2及該電路基板7上之元件及配接線不具有一影響之一範圍內在一溫度下實行並且持續足以容許該等電極33與67彼此接合之時間。
例如，在其中該等第一電極33及該等第二電極67係由含有銅(Cu)作為一主要組份之材料組態之情況中，在200℃至600℃下實施熱處理持續約1小時至5小時。此熱處理可在一加壓氛圍下實施或可在其中該感測器基板2與該電路基板7自相對正面彼此按壓之一狀態中實施。作為一實例，在400℃下實施熱處理持續4小時以實施Cu-Cu連結。
在以如上所述之此一方式在該等連結面41及71處彼此層壓且接合該感測器基板2與該電路基板7後，將該感測器基板2側之半導體基板20薄化成一半導體層2a以曝露該光電轉換部分21。進一步言之，按場合需要，薄化該電路基板7之半導體基板50以形成一半導體層7a。
[圖2]
此後，如圖2中所示，在該感測器基板2之光電轉換部分21之曝露面上形成一保護膜15，且接著在該保護膜15上形成一彩色濾光片層17及晶片上透鏡19以藉此完成作為一固態影像擷取裝置之一半導體裝置1。
[第一實施例之半導體裝置之製造方法之工作效果]
運用根據上述第一實施例之製造方法，如上文參考圖3F描述，在該感測器基板2之形成中，藉由CMP平坦化並移除直接在該第一絕緣膜35上形成之第一電極膜33a，其中該第一絕緣膜35被用作一拋光止擋件。此後，因為開始於周圍曝露該第一絕緣膜35之第一電極膜33a之部分按順序實施其中拋光自動停止之CMP，所以可防止在該拋光面之總體面積上發生表面凹陷或腐蝕，且可獲得一平坦拋光面作為該接合面41。
進一步言之，亦在上文參考圖4E描述之步驟處，類似於前述描述，可獲得一平坦拋光面作為該接合面71。
因此，在上文參考圖5A及圖5B描述之接合步驟處，該感測器基板2與該電路基板7彼此接合於其等之平坦接合面41與平坦接合面71之間。因此，在該接合面41及該接合面71之總體面積上實施建立該等電極33與67之間之良好連結之接合，且可維持該感測器基板2與該電路基板7之間之高接合強度。
進一步言之，組態該感測器基板2側之接合面41之第一絕緣膜35係由相對於該第一電極33之一擴散防止材料組 態。因此，可防止該等第一電極33擴散至該第一絕緣膜35中。類似地，組態該電路基板7側之接合面71之第二絕緣膜69係由相對於該第二電極67之一擴散防止材料組態。因此，可防止該等第二電極67擴散至該第二絕緣膜69中。因此，可達成其中維持如上所述該等電極33與67之間之此連結強度之接合。
而且，該感測器基板2側之第一絕緣膜35係由相對於該電路基板7側之第二電極67之一擴散防止材料組態，且該電路基板7上之第二絕緣膜69係由相對於該感測器基板2側之第一電極33之一擴散防止材料組態。因此，可防止該感測器基板2與該電路基板7之間之一電極材料互相擴散。
此外，該感測器基板2側上之接合面41係僅由該等第一電極33及該第一絕緣膜35組態，且該電路基板7側上之接合面71係僅由該等第二電極67及該第二絕緣膜69組態。因此，該等接合面41及71並非係由不起化學作用且不太可能維持連結強度之一障壁金屬層組態，且該等接合面之組態得以簡化。而且藉此可維持連結強度。
圖6A至圖6C、圖6A'至圖6C'及圖6D圖解說明一比較性實例之一半導體裝置之一製造程序。以下列方式實施圖6A至圖6D中所示之比較性實例之程序。
首先，如圖6A中所示，在覆蓋諸基板之一者之表面之一第一絕緣膜101上形成一溝槽圖案101a，且沿該溝槽圖案101a形成一電極材料之一障壁金屬層102，隨後在該障壁金屬層102上形成由銅(Cu)製成之一第一電極膜103a。接 著，如圖6B中所示，藉由CMP平坦化並移除該第一電極膜103a以曝露該障壁金屬層102。藉此，實施其中該障壁金屬層102用作一拋光止擋件之CMP。進一步言之，由於此CMP，開始於周圍曝露該障壁金屬層102於拋光面之第一電極膜103a之一部分按順序實施其中拋光自動停止之CMP。
此後，如圖6C中所示，藉由拋光平坦化並移除該障壁金屬層102以曝露該第一絕緣膜101。藉由前述，形成其中由銅(Cu)製成之第一電極膜103a嵌入該第一絕緣膜101之溝槽圖案101a中，其中該障壁金屬層102內插於該第一電極膜103a與該溝槽圖案101a之間之一第一電極103。
同時，如圖6A'至圖6C'中所示，在另一基板之表面側上，亦藉由一類似程序在一第二絕緣膜201之一溝槽圖案201a中形成一第二電極203，在該第二電極203中嵌入由銅(Cu)製成之一第二電極膜203a，其中一障壁金屬層202內插於該第二電極203與該第二電極膜203a之間。
此後，如圖6D中所示，該等基板經安置使得其等之拋光面彼此相對且在其等彼此面對之第一電極103及第二電極203處連結在一起以彼此接合。
在剛剛描述之比較性實例之此一程序中，在圖6B至圖6C中該障壁金屬層102及該第一電極膜103a之拋光中，起化學作用之由銅(Cu)製成之第一電極膜103a之曝露面積並未發生一突變。因此，無法實施其中開始於周圍曝露該第一絕緣膜101之第一電極膜103a之一部分按順序自動停止 拋光之CMP。因此，無法防止在拋光面中發生表面凹陷或腐蝕，且難以獲得一平坦拋光面。此亦類似地應用於圖6C'中所示之步驟。
因此，如圖6D中所示，平坦度較差之拋光面即使彼此相對以使該等基板彼此接合，亦無法獲得足夠的接合強度。而且，亦無法足夠地獲得該第一電極103與該第二電極203之間之連結強度。
進一步言之，圖6C中所示之拋光面係由該第一絕緣膜101、該障壁金屬層102及該第一電極103組態。同時，圖6C'中所示之拋光面亦係由該第二絕緣膜201、該障壁金屬層202及該第二電極203組態。因此，在該等拋光面之一連結介面上，亦產生該第一絕緣膜101及該第一電極103與該障壁金屬層202之間之一連結介面以及該第二絕緣膜201及該第二電極203與該障壁金屬層102之間之一連結介面。然而，因為該等障壁金屬層102及202不起化學作用，所以在接合時難以藉由一電漿製程或一濕式製程進行預處理。為此，在曝露該等障壁金屬層102及202之接合面之部分處，無法獲得高連結強度。此使該等基板之間之接合強度之一因數發生明顯的降級。
與如上所述之此一比較性實例相比，在圖2中所示之本實施例之半導體裝置中，在該平坦接合面41與該平坦接合面71之間實施接合，該接合簡化為兩種類型的接合，第一電極33與第二電極67及第一絕緣膜35與第二絕緣膜69的接合。進一步言之，在該第一電極33與該第二電極67之間、 該第一絕緣膜35與該第二絕緣膜69之間、該第一電極33與該第二絕緣膜69之間及該第二電極67與該第一絕緣膜35之間，可獲得足夠的連結強度。因此，在作為一第一基板之感測器基板2與作為一第二基板之電路基板7之間，可獲得足夠的接合強度。
<<6.第一實施例之半導體裝置之修改>>
圖7展示根據該第一實施例之一修改之一半導體裝置1'。參考圖7，可在作為一第一基板之感測器基板2上設置包含一層間絕緣膜35-1及一擴散防止絕緣膜35-2之一第一絕緣膜35'。在此例項中，在由(例如)氧化矽或一低介電材料製成之層間絕緣膜35-1中設置一溝槽圖案35a，且設置該擴散防止絕緣膜35-2，設置的狀態為該擴散防止絕緣膜35-2覆蓋包含該溝槽圖案35a之一內面之層間絕緣膜35-1。進一步言之，在該溝槽圖案35a中設置一第一電極33，其中該擴散防止絕緣膜35-2內插於該第一電極33與該溝槽圖案35a之間。因此，藉由該擴散防止絕緣膜35-2包圍該第一電極33之周邊，且由該第一電極33及該擴散防止絕緣膜35-2組態一接合面41。
在作為一第二基板之電路基板7上，亦可類似地設置包含一層間絕緣膜69-1及一擴散防止絕緣膜69-2之一第二絕緣膜69'。因此，藉由該擴散防止絕緣膜69-2包圍該第二電極67之周邊，且由該第二電極67及該擴散防止絕緣膜69-2組態一接合面71。
運用具有如上所述之此一組態之半導體裝置1'，亦可僅 由該等擴散防止絕緣膜35-2及69-2及該等電極33及67組態該感測器基板2之接合面41及該電路基板7之接合面71以保證連結強度。而且，可防止組態該等電極33及67之材料擴散至該等層間絕緣膜35-1及69-1中。
因此，在其中藉由接合該兩個基板2及7將該第一電極33及該第二電極67連結在一起之三維結構之半導體裝置1'中，保證接合強度並同時防止一電極材料之擴散。因此，可達成可靠性之改良。
進一步言之，在具有如上所述之此一組態之半導體裝置1'之製造中，當製造作為一第一基板之感測器基板2時，可使用該擴散防止絕緣膜35-2作為一止擋件藉由CMP拋光組態該第一電極33之膜。因此，可精確地偵測到曝露該擴散防止絕緣膜35-2之時間點作為拋光之一結束點，且在不產生表面凹陷之情況下可結束CMP以獲得一平坦拋光面作為該接合面41。
在其中將產生作為一第二基板之電路基板7之情況中，類似地亦可使用該擴散防止絕緣膜69-2作為一止擋件藉由CMP拋光組態該第二電極67之一膜。因此，類似地可獲得一平坦拋光面作為該接合面71。
因此，類似於上述第一實施例之製造方法，實施其中在總體面積上方將該接合面41與該接合面71連結在一起之接合，且可維持該感測器基板2與該電路基板7之間之接合強度。而且，可由相對於該電路基板7側之第二電極67之一擴散防止材料組態該感測器基板2側之擴散防止絕緣膜35- 2，且可由相對於該感測器基板2側之第一電極33之一擴散防止材料組態該電路基板7側之擴散防止絕緣膜69-2。因此，亦可防止該感測器基板2與該電路基板7之間之一電極材料之擴散。此外，該感測器基板2側之接合面41係僅由該第一電極33及該擴散防止絕緣膜35-2組態，且該電路基板7側之接合面71係僅由該第二電極67及該擴散防止絕緣膜69-2組態。因此，該接合面之組態得以簡化，且藉此亦可維持連結強度。
第二實施例
<<1.第二實施例之半導體裝置之組態>>
圖8展示根據本發明之一第二實施例之一半導體裝置之一部分截面組態。在下文中，參考圖8描述本實施例之半導體裝置之一詳細組態。
圖8中所示之半導體裝置301係三維結構之一固態影像擷取裝置，其中一第一基板302與一第二基板307彼此接合使得該第一基板302之一接合面341與該第二基板307之一接合面371以一彼此相對關係安置，安置的狀態為一絕緣薄膜312夾置在該接合面341與該接合面371之間。在本實施例中，該半導體裝置301之特性在於該第一基板302與該第二基板307彼此接合，其中該絕緣薄膜312內插於其等之間之結構。
該第一基板302包含自與該第二基板307相對之側按順序層壓之一半導體層302a、一配接線層302b及一電極層302c。該電極層302c之表面組態為至該第二基板307之一 接合面341。同時，該第二基板307包含自與該第一基板302相對之側按順序層壓之一半導體層307a、一配接線層307b及一電極層307c。該電極層307c之表面組態為至該第一基板302之一接合面371。
在該第一基板302在與該第二基板307相對之側上之面上，按如圖8中所示之順序層壓一保護膜315、一彩色濾光片層317及晶片上透鏡319。
現在，相繼描述組態該第一基板302及該第二基板307及該絕緣薄膜312之層之一詳細組態，且接著相繼描述該保護膜315、該彩色濾光片層317及該等晶片上透鏡319之一組態。
[半導體層302a(第一基板302側)]
一第一基板302之半導體層302a係由(例如)單晶矽製成之半導體基板320之一薄膜。在上面安置該彩色濾光片層317、晶片上透鏡319等等之半導體層302a之第一正面上，對每一像素設置由(例如)一n型雜質或一p型雜質形成之一光電轉換部分321。同時，在該半導體層302a之第二面上，設置一浮動擴散區FD及由一n+型雜質層以及未展示之其他雜質層等等形成之一電晶體Tr之一源極/汲極區域323。
[配接線層302b(第一基板302側)]
設置在該第一基板302之半導體層302a上之配接線層302b在其與半導體層302a的介面側上具有該電晶體Tr之一轉移閘極TG及一閘極電極327以及未展示之其他電極，其 等設置為一閘極絕緣膜325內插於該配接線層302b與該半導體層302a之間。該轉移閘極TG及該閘極電極327覆蓋有一層間絕緣膜329，且在該層間絕緣膜329上形成之一溝槽圖案中設置一嵌入式配接線331。該嵌入式配接線331係由覆蓋該溝槽圖案之內壁之一障壁金屬層331a及由銅(Cu)製成且嵌入該溝槽圖案中之一配接線層331b組態，其中該障壁金屬層331a內插於該嵌入式配接線331與該配接線層331b之間。
應注意，如上所述之此一配接線層302b可進一步組態為一層壓多層配接線層。
[電極層302c(第一基板302側)]
設置在該第一基板302之配接線層302b上之電極層302c在與該配接線層302b的介面側上包含銅(Cu)之一擴散防止絕緣膜332及層壓在該擴散防止絕緣膜332上之一第一絕緣膜335。該第一絕緣膜335係由(例如)一TEOS膜形成，且在形成於該第一絕緣膜335上之溝槽圖案中設置一第一電極333作為一嵌入式電極。應注意，該TEOS膜係藉由一化學氣相沈積方法(在下文稱為CVD方法)形成之氧化矽膜，其中TEOS氣體(正矽酸乙酯氣體：組合物Si(OC2 H5 )4 )用作源氣體。該第一電極333係由覆蓋該溝槽圖案之內壁之一障壁金屬層333a及由銅(Cu)製成且嵌入該溝槽圖案中之一第一電極膜333b組態，其中該障壁金屬層333a內插於該第一電極膜333b與該溝槽圖案之間。
具有如上所述之此一組態之電極層302c之表面被用作該 第一基板302側上至該第二基板307之一接合面。該接合面341經組態使得該第一電極333及該第一絕緣膜335曝露於該接合面341且處於藉由(例如)化學機械拋光(在下文中稱為CMP)平坦化之狀態。
應注意，雖然圖8中未展示，但是設置在該第一絕緣膜335中之溝槽圖案部分延伸至設置在該配接線層302b中之嵌入式配接線331，且按場合需求嵌入該溝槽圖案中之第一電極333處於連接至該嵌入式配接線331之一狀態。
[半導體層307a(第二基板307側)]
同時，該第二基板307之半導體層307a係由一半導體基板350之一薄膜形成，該半導體基板350由(例如)單晶矽製成。在該半導體層307a在第一基板302側上之表面層上，設置該電晶體Tr之一源極/汲極351及未展示之雜質層。
[配接線層307b(第二基板307側)]
設置在該第二基板307之半導體層307a上之配接線層307b在與該半導體層307a之介面側上具有具備內插於該半導體層307a與該配接線層307b之間之一閘極絕緣膜353之一閘極電極355及未展示之其他電極。該閘極電極355及該等其他電極覆蓋有一層間絕緣膜357，且在形成在該層間絕緣膜357上之一溝槽圖案中設置一嵌入式配接線359。該嵌入式配接線359係由覆蓋該溝槽圖案之內壁之一障壁金屬層359a及由銅(Cu)製成且嵌入該溝槽圖案中之一配接線層359b組態，其中該障壁金屬層359a內插於該配接線層359b與該溝槽圖案之間。
應注意，如上所述之此一配接線層307b可具有一多層配接線層結構。
[電極層307c(第二基板307側)]
設置在該第二基板307之配接線層307b上之電極層307c在其與該配接線層307b之介面側上包含相對於銅(Cu)之一擴散防止絕緣膜361及層壓在該擴散防止絕緣膜361上之一第二絕緣膜369。該第二絕緣膜369係由(例如)一TEOS膜形成，且在形成於該第二絕緣膜369中之一溝槽圖案中設置一第二電極367作為一嵌入式電極。該第二電極367係由覆蓋該溝槽圖案之內壁之一障壁金屬層367a及由銅(Cu)製成且嵌入該溝槽圖案中之一第二電極膜367b組態，其中該障壁金屬層367a內插於該溝槽圖案與該第二電極膜367b之間。該第二電極367經安置以對應於該第一基板302側之第一電極333且電連接至該第一基板302側上之第一電極333，其中絕緣薄膜312內插於該第一電極333與該該第二電極367之間
如上所述之此一電極層307c之表面形成為該第二基板307上至該第一基板302之接合面371。該接合面371經組態使得該第二電極367及該第二絕緣膜369曝露於該接合面371且該接合面371處於藉由(例如)CMP平坦化之一狀態。
[絕緣薄膜312]
該絕緣薄膜312夾置在該第一基板302側之接合面341與該第二基板307側之接合面371之間，且覆蓋該接合面341及該接合面371之總體面積。換言之，該第一基板302與該 第二基板307彼此接合，其中該絕緣薄膜312內插於其等之間。
如上所述之此一絕緣薄膜312係由(例如)氧化物膜及氮化物膜形成，且該絕緣薄膜312使用半導體普遍使用的氧化物膜及氮化物膜。在下文中，詳細描述該絕緣薄膜312之一組份材料。
在其中該絕緣薄膜312係由氧化物膜形成之情況中，使用(例如)氧化矽(SiO2 )或氧化鉿(HfO2 )。在其中該絕緣薄膜312係由氧化物膜形成且該第一電極333及該第二電極367係由銅(Cu)製成之情況中，作為用於該第一電極333及該第二電極367之一電極材料之銅(Cu)易於擴散至該絕緣薄膜312中。因為該絕緣薄膜312之電阻隨著銅(Cu)之此擴散而降低，所以該第一電極333與該第二電極367(其中該絕緣薄膜312內插於其等之間)之間之介電質增強。因此，在其中該絕緣薄膜312係由氧化物膜形成之情況中，可形成相當厚之絕緣薄膜312。
在其中該絕緣薄膜312係由氮化物膜形成之情況中，使用(例如)氮化矽(SiN)。相對於該第一電極333及該第二電極367，由氮化物膜形成之絕緣薄膜312具有一擴散防止性質。
因此，在相同基板內，可防止出現在相同基板之電極之間之洩漏電流穿過該絕緣薄膜312。換言之，在該第一基板302中，可防止出現在相鄰第一電極333之間之洩漏電流穿過該絕緣薄膜312。類似地，在該第二基板307中，可防 止出現在相鄰第二電極367之間之洩漏電流穿過該絕緣薄膜312。
另一方面，在不同基板之間，可防止一電極材料擴散至相對電極側上之一絕緣膜中。換言之，可防止該第一基板302側上之第一電極333擴散至該相對第二基板307側上之第二絕緣膜369中。類似地，可防止該第二基板307側上之第二電極367擴散至該相對第一基板302側上之第一絕緣膜335中。因此，無需在曝露一絕緣膜之基板之接合面之各者之一部分處設置由相對於相對電極側之一電極之一擴散防止材料製成之一障壁膜。
進一步言之，特別係在本實施例中，重要的是該第一基板302側之第一電極333及該第二基板307側之第二電極367彼此電連接，其中該絕緣薄膜312內插於該第一電極333與該第二電極367之間。因此，該絕緣薄膜312之厚度極小。該絕緣薄膜312之膜厚度取決於該絕緣薄膜312之材料而不同且例如就諸如氧化矽(SiO2 )及氧化鉿(HfO2 )之氧化物及幾乎全部其他材料而言厚度等於或小於約2奈米。然而，取決於該絕緣薄膜312之膜品質，可使用一更厚的膜。在以一相對關係安置之第一電極333與第二電極367(其中該絕緣薄膜312內插於其等之間)之間，隧道電流流動。進一步言之，若施加等於或高於一固定位準之一電壓以引起崩潰，則該第一電極333及該第二電極367相互之間被置於一完全導電狀態中且流動在其等之間電流。
應注意，在本實施例之半導體裝置301中，該絕緣薄膜 312不一定具有上述一單層結構但可具有相同材料之一層壓結構或不同材料之一層壓結構。
[保護膜315、彩色濾光片層317及晶片上透鏡319]
該保護膜315經設置覆蓋該第一基板302之光電轉換部分321。該保護膜315係由具有一鈍化性質之一材料膜組態，且該保護膜315使用(例如)氧化矽膜、氮化矽膜、氮氧化矽膜或一類似膜。
該彩色濾光片層317係由以與該等光電轉換部分321之逐一對應關係設置之不同色彩之彩色濾光片組態。該等色彩之彩色濾光片之陣列並無特別限制。
該等晶片上透鏡319係以與該等光電轉換部分321及組態該彩色濾光片層317之不同色彩之彩色濾光片之逐一對應關係設置且經組態使得入射光聚集在該等光電轉換部分321處。
[本實施例之半導體裝置之組態之效果]
在以如上所述之此一方式組態之本實施例之半導體裝置301中，因為該第一基板302與該第二基板307如圖8中所示般彼此接合，其中該絕緣薄膜312內插於其等之間，所以該第一基板302之接合面341與該第二基板307之接合面371並未彼此直接接觸。因此，防止在其中該等基板之接合面彼此直接連結之組態中沿連結介面產生通常產生之空隙。因此，運用該半導體裝置，該兩個基板之間之連結強度增加並達成可靠性之增強。
特別係在其中該第一絕緣膜335及該第二絕緣膜369係由 一TEOS膜形成之情況中，因為該TEOS膜之表面上存在許多OH基團，所以沿連結介面藉由脫水縮合產生空隙，各呈一TEOS膜接觸件之形式之絕緣膜沿該連結介面彼此直接連結。而且在其中一絕緣膜係一TEOS膜之情況中，因為在本實施例之半導體裝置301中基板彼此接合，其中該絕緣薄膜312內插於該等基板之間，所以該等TEOS膜未彼此直接連結且可防止藉由脫水縮合產生空隙。因此，運用該半導體裝置，該兩個基板之間之連結強度增加並達成可靠性之增強。
<<2.第二實施例之半導體裝置之製造中該第一基板(感測器基板)之製造程序>>
圖9A至圖9E圖解說明與該第二實施例之半導體裝置之製造一起使用之一第一基板302之一製造程序。在下文中，參考圖9A至圖9E描述作為本實施例中使用之一感測器基板之第一基板302之一製造程序。
如圖9A中所示，製備由(例如)單晶矽製成之一半導體基板320。在該半導體基板320之一預定深度處形成由一n型雜質層製成之一光電轉換部分321，且接著在該光電轉換部分321之一表面層上形成由一n+型雜質層形成之一電荷轉移部分及用於電洞之由一p+型雜質層形成之一電荷累積部分。在該半導體基板320之表面層上針對每一像素形成一浮動擴散區FD、一源極/汲極323及由一n+型雜質層形成之未展示之一進一步雜質層。
接著，在該半導體基板320之表面上形成一閘極絕緣膜 325，且在該閘極絕緣膜325上形成一轉移閘極TG及一閘極電極327。該轉移閘極TG係形成於該浮動擴散區FD與該光電轉換部分321之間，且該閘極電極327係形成於該源極/汲極323之間。進一步言之，在相同步驟處，亦形成未展示之其他電極。
應注意，上述步驟可在經適當選擇之一普通製造程序中實施。
此後，在閘極絕緣膜325上形成由(例如)氧化矽製成之一層間絕緣膜329，形成的狀態為該層間絕緣膜329覆蓋該等轉移閘極TG及該等閘極電極327。進一步言之，針對每一像素，在該層間絕緣膜329中形成一溝槽圖案，且在該溝槽圖案中形成其中嵌入一配接線層331b之一嵌入式配接線331，其中一障壁金屬層331a內插於該嵌入式配接線331與該配接線層331b之間。該等嵌入式配接線331經形成使得其等在必要位置處連接至該等轉移閘極TG。進一步言之，雖然未展示，但是一些嵌入式配接線331被形成為接觸該等源極/汲極23。因此，獲得包含該等嵌入式配接線331之一配接線層302b。應注意，為形成該等嵌入式配接線331，應用下文參考圖9B描述之一嵌入式佈線技術等等。
接著，在該配接線層302b上形成一擴散防止絕緣膜332，且在該擴散防止絕緣膜332上形成一第一絕緣膜335。例如，應用其中使用正矽酸乙酯(TEOS)氣體之一CVD方法以形成由一TEOS膜形成之第一絕緣膜335。此 後，應用下文描述之一嵌入式佈線技術在該第一絕緣膜335上形成第一電極333。
如圖9B中所示，針對每一像素在第一絕緣膜335上形成一溝槽圖案335a。雖然未展示，但是該溝槽圖案335a經形成呈其中其在一必要位置處延伸至該嵌入式配接線331之一形狀。
如圖9C中所示，形成一障壁金屬層333a，形成的狀態為該障壁金屬層333a覆蓋該溝槽圖案335a之內壁，且在該障壁金屬層333a上形成一第一電極膜333b，形成的狀態為該第一電極膜333b中嵌入該溝槽圖案335a。該障壁金屬層333a係由具有該第一電極膜333b擴散至該第一絕緣膜335中之一障壁性質之一材料組態，同時該第一電極膜333b係由銅(Cu)製成。然而，該第一電極膜333b之材料並不限於此，但是該第一電極膜333b可由一導電材料組態。
如圖9D中所示，藉由一CMP平坦化並移除該第一電極膜333b直到曝露該障壁金屬層333a，且平坦化並移除該障壁金屬層333a直到曝露該第一絕緣膜335。藉此，在該溝槽圖案335a中形成其中嵌入該第一電極膜333b之第一電極333，其中該障壁金屬層333a內插於該第一電極333與該第一電極膜333b之間。因此，獲得包含該等第一電極333之一電極層302c。
藉由上述步驟，製造具有曝露該等第一電極333及該第一絕緣膜335之一平坦接合面341之第一基板302作為一感測器基板。應注意，按場合需要，藉由一濕式製程或一電 漿製程對該接合面341實施預處理。
前述步驟可按一普通步驟順序實施，且該步驟程序並無特別限制，但是該等步驟可按一合適順序實施。在本技術中，下文一絕緣薄膜之形成係一特性步驟。
[絕緣薄膜之形成步驟]
如圖9E中所示，藉由一原子層沈積方法(在下文稱為ALD方法)形成一絕緣薄膜312a，形成的狀態為該絕緣薄膜312a覆蓋該第一基板302之接合面341之總體面積。
描述該ALD方法之一程序之一概述。
首先，製備含有待形成之一薄膜之組份元素之一第一反應物及一第二反應物。實施供應含有該第一反應物之氣體給一基板以使該基板吸收該氣體之一第一步驟及供應含有該第二反應物之氣體給該基板以使該基板吸收該氣體之一第二步驟作為一膜形成步驟。進一步言之，在該等步驟之間，供應惰性氣體以淨化未吸收的反應物。藉由實施該膜形成步驟持續一循環，累積一原子層，且藉由重複該膜形成循環，獲得一所要厚度之一膜。應注意，首先可實施該第一步驟及該第二步驟之任一者。
如上所述之此一膜形成方法係該ALD方法且具有如下文所述之此等特性。
該ALD方法係重複該膜形成步驟之一循環以形成一膜之一方法。藉由調整循環次數，可實施一膜之形成，該膜之膜厚度被控制在以一原子層為一單位之一高精確度。若應用剛剛描述之此一ALD方法以形成該絕緣薄膜312a，則即 使該絕緣薄膜312a極薄，其亦可經形成具有高膜厚度可控性。
進一步言之，該ALD方法係可在低於約500℃之一溫度下藉由一低溫製程形成一膜之一方法。因為在形成該絕緣薄膜312a時已形成該電極層302c，所以考慮組態該電極層302c之一金屬之耐熱性質，且為形成該絕緣薄膜312a，要求一低溫製程。因此，若應用此一ALD方法以形成該絕緣薄膜312a，則可藉由該低溫製程形成該絕緣薄膜312a而不損害該電極層302c。
該ALD方法係逐層沈積原子層以形成如上所述之一膜之一方法。若應用此一ALD方法以形成該絕緣薄膜312a，則該接合面341之總體面積可覆蓋有該平坦且均勻絕緣薄膜312而未損害藉由CMP極度平坦化之基板表面之平坦度。
在下文中，特別描述憑藉由氧化物膜或氮化物膜形成之絕緣薄膜312a之ALD方法之膜形成條件作為一實例。
在其中該絕緣薄膜312a係由諸如SiO2 或HfO2 之一膜之氧化物膜形成之情況中，在上述ALD方法中使用含有Si之反應物或含有Hf之反應物作為該第一反應物，同時使用含有O之反應物作為該第二反應物。交替地實施供應該等反應物以進行一吸收反應之步驟以在該接合面341上形成由SiO2 或HfO2 之氧化物膜形成之一絕緣薄膜312a。此處，使用可以諸如矽烷(SiH4 )或二氯矽烷(H2 SiCl2 )之氣體之形式供應之一物質作為含有Si之反應物。使用四-(二甲胺基)-鉿(Hf[N(CH3 )2 ]4 )或類似物作為含有Hf之反應物。使用水 蒸氣氣體、臭氧氣體或類似物作為含有O之反應物。
另一方面，在其中該絕緣薄膜312a係由氮化物膜(SiN)或類似物形成之情況中，在上述ALD方法中使用含有Si之反應物作為該第一反應物，同時使用含有N之反應物作為該第二反應物。藉由交替重複供應此等反應物以進行一吸收反應之步驟，在該接合面341上形成由氮化物膜(SiN)形成之一絕緣薄膜312a。此處，使用(例如)氮氣、氨氣或類似物作為含有N之反應物。使用水蒸氣氣體、臭氧氣體或類似物作為含有O之反應物。
藉由前述製程，在該第一基板302上形成一極薄且均勻的絕緣薄膜312a，形成的狀態為該絕緣薄膜312a覆蓋該接合面341之總體面積。
<<3.第二實施例之半導體裝置之製造中該第二基板(電路基板)之製造程序>>
圖10A及圖10B圖解說明用於製造上述第二實施例之半導體裝置之一第二基板307之一製造程序。在下文中，參考圖10A及圖10B描述該第二實施例中使用之第二基板或電路基板307之一製造程序。
如圖10A中所示，製備由(例如)單晶矽製成之一半導體基板350。在該半導體基板350之一表面層上針對每一像素形成個別導電型之源極/汲極351及未展示之其他雜質層。藉此獲得一半導體層307a。
接著，在該半導體層307a上形成一閘極絕緣膜353，且在該閘極絕緣膜353上形成一閘極電極355。該閘極電極 355形成於該源極/汲極351之間。進一步言之，在相同步驟處，形成未展示之其他電極。
接著，在該閘極絕緣膜353上形成由(例如)氧化矽製成之一層間絕緣膜357，形成的狀態為該層間絕緣膜357覆蓋該閘極電極355。在該層間絕緣膜357之溝槽圖案中形成其中嵌入一配接線層359b之一嵌入式配接線359(其中一障壁金屬層359a內插於該嵌入式配接線359與該配接線層359b之間)以獲得包含該嵌入式配接線359之一配接線層307b。類似於上述第一電極333之形成應用該嵌入式佈線技術在此處實施該嵌入式配接線359之形成。
此後，沈積由(例如)一TEOS膜形成之一第二絕緣膜369以在該配接線層307b上形成一膜，其中一擴散防止絕緣層361內插於其等之間。因此，在該第二絕緣膜369之每一溝槽圖案中形成其中嵌入一第二電極膜367b之一第二電極367(其中一障壁金屬層367a內插於該第二電極367與該第二電極膜367b之間)，藉此以獲得包含該第二電極367之一電極層307c。類似於上述第一電極333之形成在此處實施該第二電極367之形成。
藉由上述步驟，製造具有曝露該第二電極367及該第二絕緣膜369之一平坦接合面371之一第二基板307作為一電路基板。
上述步驟可以一普通步驟程序實施，且該步驟程序並不限於一特殊步驟程序，且該等步驟可以一合適程序實施。在本技術中，下文描述之一絕緣薄膜之形成及基板之接合 係特性步驟。
如圖10B中所示，類似於在該第一基板302側上形成該絕緣薄膜312a，藉由一ALD方法在該接合面371上形成一絕緣薄膜312b。
因此，在該第二基板307上形成該極薄且均勻絕緣薄膜312b，形成的狀態為該絕緣薄膜312b覆蓋該接合面371之總體面積。應注意，該絕緣薄膜312b可為與該第一基板302側上之絕緣薄膜312a相同或不同之一膜。
<<4.第二實施例之半導體裝置之製造中該等基板之接合程序>>
參考圖11A及圖11B描述其中在該接合面341上形成該絕緣薄膜312a之第一基板302與其中在該接合面371上形成該絕緣薄膜312b之第二基板307之一接合程序。
如圖11A中所示，該第一基板302之接合面341與該第二基板307之接合面371彼此以一相對關係安置，其中一絕緣薄膜內插於該接合面341與該接合面371之間，且接著該接合面341及該接合面371經定位使得該第一基板302之第一電極33與該第二基板307之第二電極367彼此對應。雖然所示之實例圖解說明其中該等第一電極333與該等第二電極以一1：1對應關係彼此對應之一狀態，但是該對應關係並不限於此。
如圖11B中所示，該第一基板302及該第二基板307在其中該第一基板302之絕緣薄膜312a與該第二基板307上之絕緣薄膜312b彼此相對之一狀態中經歷熱處理以使該絕緣薄 膜312a與該絕緣薄膜312b彼此連結。在對形成於該第一基板302及該第二基板307上之元件及配接線不具有影響之一範圍內在一溫度下實施此熱處理並持續足以容許該等絕緣薄膜312充分連結在一起的一段時間。
例如，在其中使用含有銅(Cu)作為一主要組份之材料組態該等第一電極333及該等第二電極367之情況中，在200℃至600℃下實施熱處理持續約1小時至5小時。此熱處理可在一加壓氛圍下實施或可在其中該第一基板302與該第二基板307自其等相對正面彼此按壓之一狀態中實施。作為一實例，在400℃下實施熱處理持續4小時以實施該等第一電極333與該等第二電極367之間之連接，其中該等絕緣薄膜312內插於其等之間。因此，該絕緣薄膜312a與該絕緣薄膜312b連結在一起，同時該第一基板302與該第二基板307彼此接合。
此處，如上所述，在其中該第一基板302及該第二基板307二者之接合面341及371上形成該等絕緣薄膜312a及312b之情況中，可由一相同材料或由彼此不同之材料組態該等絕緣薄膜312a及312b。
應注意，在本實施例之半導體裝置之製造方法中，僅在該第一基板302及該第二基板307之一者之接合面上形成一絕緣薄膜。例如，可僅在該第一基板302之接合面341上形成該絕緣薄膜312a使得該第一基板302與該第二基板307藉由該第一基板302側之絕緣薄膜312a與該第二基板307側之接合面371之間之連結而彼此接合。
在該第一基板302與該第二基板307如上所述般彼此接合後，將該第一基板302側之半導體基板320薄化成該半導體層302a中以曝露該光電轉換部分321。進一步言之，按場合需求，可在該第二基板307側之半導體層307a上薄化該半導體基板350。
此後，在該第一基板302之光電轉換部分321之曝露面上形成一保護膜315，且在該保護膜315上形成一彩色濾光片層317及晶片上透鏡319以完成一半導體裝置1或一固態影像擷取裝置。
[第二實施例之半導體裝置之製造方法之效果]
在如上所述之本實施例之半導體裝置之此一製造方法中，在該第一基板302及該第二基板307上形成該等絕緣薄膜312a及312b，且該第一基板302與該第二基板307藉由連結上面分別形成該等絕緣薄膜312a及312b之第一基板302及第二基板307之諸面而彼此接合。因此，與其中藉由該CMP平坦化之接合面341及371彼此直接連結之一替代情況相比，其中該第一基板302與該第二基板307藉由連結其等上面分別形成該等絕緣薄膜312a及312b之諸面而彼此接合之本實施例之半導體裝置1之連結性質較優。應注意，在其中僅於該第一基板302之接合面341上形成該絕緣薄膜312a之情況中，該第一基板302側之絕緣薄膜312a與該第二基板307側之接合面371亦連結在一起，且該等基板之連結性質優於其中該等接合面341與371彼此直接連結之替代情況中該等基板之連結性質。
例如，存在以下可能性：在CMP步驟處組態藉由該CMP平坦化之接合面341及371之第一絕緣膜335及第二絕緣膜369可含有水。進一步言之，若組態該等接合面341及371之第一絕緣膜335及第二絕緣膜369係由一TEOS膜形成，則該第一絕緣膜335及該第二絕緣膜369形成為歸因於該TEOS膜之形成條件最初具有一高水分含量之膜。因此，在其中依此方式含有水之接合面341與371彼此直接連結之情況中，在該接合後之熱處理中，輸出氣體集中在連結介面上以形成空隙。然而，在本實施例中，因為該等絕緣薄膜312a及312b覆蓋在該等接合面341及371之總體面積上方，所以可防止輸出氣體集中在該連結介面上，以藉此抑制空隙之產生。
尤其係在其中該第一基板302之接合面341上之絕緣薄膜312a及該第二基板307之接合面371上之絕緣薄膜312b係由相同材料之膜組態之情況中，因為該等相同材料膜彼此連結，所以可達成更堅固的連結。因此，可獲得該等基板之連結強度增強且因此可靠性增強之一半導體裝置。
進一步言之，藉由使用該ALD方法以形成該等絕緣薄膜312a及312b，亦可達成下列優點。
首先，該ALD方法係膜厚度可控性由於以一原子層為一單位之膜形成而良好之一方法。因此，即使運用其中該第一基板302側之第一電極333與該第二基板307之第二電極367彼此以一相對關係安置(其中該絕緣薄膜312內插於該第一電極333與該第二電極307之間)之一結構，因為 該絕緣薄膜312係一極薄膜，所以亦允許在該等第一電極333與該等第二電極367之間進行電連接。
進一步言之，因為該ALD方法係膜厚度均勻性歸因於以一原子層為一單位之膜形成而良好之一方法，所以分別在該第一基板302及該第二基板307上形成該等均勻絕緣薄膜312a及312b，維持藉由CMP平坦化之接合面341及371之平坦度。因為該等絕緣薄膜312a及312b之平坦連結面之間之連結得以達成，所以所得連結之緊密接觸性較優，且可預期連結強度改良之基板之連結。
進一步言之，因為該ALD方法使用一低溫製程以形成一膜，所以可在該第一基板302側之電極層302c及該第二基板307之電極層307c上形成該等絕緣薄膜312a及312b而不會因高熱而經歷該第一基板302側之電極層302c及該第二基板307側之電極層307c之損害。
最後，因為該ALD方法係以一原子層為一單位之一膜形成方法，所以所形成之絕緣薄膜312a及312b係精細膜且具有一極低水分含量。因此，因為所形成的具有一低水分含量之絕緣薄膜312a及312b的連結面連結在一起，所以該連結面上不可能出現空隙。
因此，其中該等基板之連結強度增加之一半導體裝置達成可靠性之增強。
第三實施例 <<1. 第一工作實例>> [相關技術中之一Cu-Cu連結技術之問題]
在描述根據本發明之一第三實施例之一第一工作實例之一半導體裝置之前，參考圖12A、圖12B及圖13描述相關技術中之一Cu-Cu連結技術可能發生之問題。圖12A展示兩個半導體部件連結在一起之前半導體部件之一般組態，且圖12B展示該兩個半導體部件在一連結介面附近連結後之一般橫截面。進一步言之，圖13圖解說明在其中該兩個半導體部件接合時發生連結錯位之情況中可能發生之問題。
在圖12A、圖12B及圖13中，展示一實例，其中包含一第一SiO2 層611、一第一Cu電極612及一第一Cu障壁層613之一第一半導體部件610以及包含一第二SiO2 層621、一第二Cu電極622及一第二Cu障壁層623之一第二半導體部件620連結在一起。
應注意，在圖12A及圖12B中所示之實例中，以一嵌入式方式在該等半導體部件之SiO2 層之一表面上形成該等Cu電極。特定言之，該等Cu電極經形成使得其等曝露於該SiO2 層之該一表面，且所曝露面大致上與該SiO2 層之該一表面齊平。進一步言之，在一Cu電極與一SiO2 層之間設置每一Cu障壁層。進一步言之，該第一Cu電極612側上之第一半導體部件610之表面與該第二Cu電極622側上之第二半導體部件620之表面彼此接合。
當該第一半導體部件610與該第二半導體部件620彼此接合時，若其等之間發生連結錯位，則如圖12B中所示在一連結介面Si上產生該等半導體部件之一者之一Cu電極與另 一半導體部件之一SiO2 層之間之一接觸區域。
在此例項中，存在下列可能性：在連結時藉由一退火製程或類似製程，Cu 630可自該等Cu電極擴散至該等SiO2 層中直到相鄰Cu電極在如圖13中所示之一連結介面Sj上短路。進一步言之，若該Cu 630自該等Cu電極擴散至該等SiO2 層中之量大，則因為該等Cu電極中之Cu量降低，所以(例如)由於接觸電阻之一增加或導電故障發生可發生此一故障。
若如上所述之連結介面Sj上之電特性發生此一故障，則該半導體裝置之效能受到損害。因此，在本工作實例中，描述可消除如上所述之連結介面Sj上之電特性之此等故障之一半導體裝置之組態。
[半導體裝置之組態]
圖14及圖15展示根據該第一工作實例之半導體裝置之一般組態。特定言之，圖14展示一連結介面附近該第一工作實例之半導體裝置之一般橫截面，且圖15展示該連結介面附近之一示意俯視圖並圖解說明下文描述之Cu連結部分與一介面Cu障壁膜之間之一配置關係。應注意，在圖14及圖15中，為簡化描述，僅展示一連結介面之一組態。
首先參考圖14，所示之一半導體裝置401包含作為一第一半導體截面之一第一半導體部件410及作為一第二半導體截面之一第二半導體部件420。進一步言之，在本工作實例之半導體裝置401中，該第一半導體部件410在該第一半導體部件410在一第一層間絕緣415側上之一面處連結該 第二半導體部件420在至下文描述之一介面Cu障壁膜428側上之一面。
該第一半導體部件410包含未展示之一第一半導體基板、一第一SiO2 層411、一第一Cu配接線部分412、一第一Cu障壁膜413、一第一Cu擴散防止膜414、該第一層間絕緣膜415、一第一Cu連結部分416及一第一Cu障壁層417。
該第一SiO2 層411係形成於該第一半導體基板上。該第一Cu配接線部分412係以一嵌入式狀態形成於該第一SiO2 層411在與該第一半導體基板側相對之側上之表面上。應注意，該第一Cu配接線部分412係在如圖15中所示之一預定方向上延伸之一Cu膜且連接至該半導體裝置401中未展示或包含該半導體裝置401之一電子設備中之一預定裝置、一信號處理電路或類似物。
該第一Cu障壁膜413係形成於該第一SiO2 層411與該第一Cu配接線部分412之間。應注意，該第一Cu障壁膜413係用於防止銅(Cu)自該第一Cu配接線部分412擴散至該第一SiO2 層411中之一薄膜，且係由(例如)Ti、Ta、Ru或其等任一者之氮化物(TiN、TaN、RuN)形成。
該第一Cu擴散防止膜414形成於除該第一Cu障壁層417之一形成區域外之第一SiO2 層411及第一Cu配接線部分412之一區域中。應注意，該第一Cu擴散防止膜414係用於防止Cu自該第一Cu配接線部分412擴散至該第一層間絕緣膜415中之一薄膜，且係由(例如)SiC、SiN或SiCN之一薄膜組態。
該第一層間絕緣膜415係形成於該第一Cu擴散防止膜414上，且由諸如SiO2 膜之氧化物膜組態。
作為一第一金屬膜之第一Cu連結部分416係以一嵌入式方式設置於該第一層間絕緣膜415在與該第一Cu擴散防止膜414側相對之側上之表面上。應注意，在本工作實例中，該第一Cu連結部分416係由具有如圖15中所示之一正方形形狀之一表面(膜面)之一Cu膜組態。然而，本發明並不限於此，但是考慮諸如一所需接觸電阻及一設計規則之各種條件可適當地改變該第一Cu連結部分416之表面形狀。
該第一Cu障壁層417係以覆蓋該第一Cu連結部分416之一方式設置於該第一Cu連結部分416與該第一Cu配接線部分412、該第一Cu擴散防止膜414與該第一層間絕緣膜415之間。因此，該第一Cu連結部分416透過該第一Cu障壁層417電連接至該第一Cu配接線部分412。應注意，該第一Cu障壁層417係用於防止Cu自該第一Cu連結部分416擴散至該第一層間絕緣膜415中之一薄膜，且係由(例如)Ti、Ta、Ru或其等任一者之氮化物形成。
該第二半導體部件420包含未展示之一第二半導體基板、一第二SiO2 層421、一第二Cu配接線部分422、一第二Cu障壁膜423、一第二Cu擴散防止膜424、該第二層間絕緣膜425、一第二Cu連結部分426、一第二Cu障壁層427及該介面Cu障壁膜428。
應注意，該第二半導體部件420之第二半導體基板、第 二SiO2 層421及第二Cu配接線部分422具有類似於該第一半導體部件410之第一半導體基板、第一SiO2 層411及第一Cu配接線部分412之組態之一組態。進一步言之，該第二半導體部件420之第二Cu障壁膜423、第二Cu擴散防止膜424及第二層間絕緣膜425具有類似於該第一半導體部件410之第一Cu障壁膜413、第一Cu擴散防止膜414及第一層間絕緣膜415之組態之一組態。
作為一第二金屬膜之第二Cu連結部分426係以一嵌入式方式設置於呈一絕緣膜之形式之第二層間絕緣膜425在與該第二Cu擴散防止膜424側相對之側上之表面上。應注意，在本工作實例中，該第二Cu連結部分426係由具有如圖15中所示之一正方形形狀之一表面之一Cu膜組態。然而，本發明並不限於此，但是考慮諸如一所需接觸電阻及一設計規則之各種條件可適當地改變該第二Cu連結部分426之表面形狀。
進一步言之，在本工作實例中，該第二Cu連結部分426在該連結側上(即，該連結介面Sj側上)之表面面積或該連結側表面之尺寸小於如圖14及圖15中所示之第一Cu連結部分416。此後，該第二Cu連結部分426之大小經設定使得即使發生該第一半導體部件410與該第二半導體部件420之間估計之最大連結錯位，該第二Cu連結部分426與該第一層間絕緣膜415亦不在該連結介面Si上彼此接觸。更特定言之，該第二Cu連結部分426之大小經設定使得(例如)若由如圖14中所示之△a表示該第二Cu連結部分426之一側面與 該第一Cu障壁層417之一側面之間之最小距離，則△a係大於所估計最大連結錯位之一尺寸。
該第二Cu障壁層427係以覆蓋該第二Cu連結部分426之一方式設置於該第二Cu連結部分426與該第二Cu配接線部分422、該第二Cu擴散防止膜424與該第二層間絕緣膜425之間。因此，該第二Cu連結部分426透過該第二Cu障壁層427電連接至該第二Cu配接線部分422。應注意，類似於該第一Cu障壁層417，該第二Cu障壁層427係用於防止Cu自該第二Cu連結部分426擴散至該第二層間絕緣膜425中之一薄膜，且係由(例如)Ti、Ta、Ru或其等任一者之氮化物形成。
該介面Cu障壁膜428(即，一介面障壁膜或一介面障壁區段)係形成於該第二層間絕緣膜425上。在此例項中，該介面Cu障壁膜428經形成使得該介面Cu障壁膜428之表面與該第二Cu連結部分426之表面在該連結側上可大致上彼此齊平。換言之，該介面Cu障壁膜428係設置於包括自該第一Cu連結部分416在該連結介面Si側上之面區域內開始之未連結至該第二Cu連結部分426之一面區域。藉由在剛剛描述之一區域或位置中設置該介面Cu障壁膜428，可防止Cu自該Cu連結部分透過該連結介面Sj與該第一Cu連結部分416相對之區域擴散至呈一SiO2 膜之形式之層間絕緣膜及該第二層間絕緣膜425中。
應注意，可使用舉例而言諸如SiN、SiON、SiCN或有機樹脂之材料形成該介面Cu障壁膜428。然而，就增強與一 Cu膜之緊密接觸而言，較佳地特別由SiN形成該介面Cu障壁膜428。
[半導體裝置之製造技術]
現在，參考圖16A至圖16M描述本工作實例之半導體裝置401之一製造技術。應注意，圖16A至圖16L展示在不同步驟處製造之一半導體部件之Cu連結部分附近之示意橫截面，且圖16M圖解說明該第一半導體部件410與該第二半導體部件420之一連結製程之一方式。
首先，參考圖16A至圖16F描述該第一半導體部件410之一製造技術。在本工作實例中，雖然未展示，但是在作為一接地絕緣層之第一SiO2 層411之表面之一者之一預定區域中按此順序形成一第一Cu障壁膜413及一第一Cu配接線部分412。此後，該第一Cu配接線部分412係以其嵌入該第一SiO2 層411之表面之一者中(即，曝露於該第一SiO2 層411之表面)之一方式形成。
接著，如圖16A中所示，在由該第一SiO2 層411、該第一Cu配接線部分412及該第一Cu障壁膜413組態之半導體部件之第一Cu配接線部分412側上之表面上形成一第一Cu擴散防止膜414。應注意，可藉由類似於舉例而言諸如日本專利特許公開案第2004-63859號中揭示之相關技術中之一固態影像擷取裝置之一半導體裝置之此一製造方法之一方法形成該第一SiO2 層411、該第一Cu配接線部分412、該第一Cu障壁膜413及該第一Cu擴散防止膜414。
接著在該第一Cu擴散防止膜414上形成一第一層間絕緣 膜415。特定言之，在該第一Cu擴散防止膜414上形成一厚度為約50奈米至500奈米之一SiO2 膜或一含碳氧化矽(SiOC)膜以形成一第一層間絕緣膜415。應注意，可藉由(例如)一化學氣相沈積(CVD)方法或一旋塗方法形成剛剛描述之此第一層間絕緣膜415。
此後，如圖16B中所示，在該第一層間絕緣膜415上形成一光阻膜450。接著，使用一光微影技術以對該光阻膜450實施一圖案化製程以移除一第一Cu連結部分416之一形成區域中之光阻膜450以形成一開口450a。
接著，例如，使用磁電管類型之一已知蝕刻設備以在開口450a側上對上面形成該光阻膜450之半導體部件之表面實施一乾式蝕刻製程。因此，蝕刻曝露於該光阻膜450之開口450a之第一層間絕緣膜415之區域。藉由此蝕刻製程，如圖16C中所示，移除該光阻膜450之開口450a之區域中之第一層間絕緣膜415及第一Cu擴散防止膜414以使該第一Cu配接線部分412曝露於該第一層間絕緣膜415之一開口415a。應注意，在本工作實例中，該第一層間絕緣膜415之開口415a之開口直徑係(例如)約4微米至100微米。
此後，對已實施該蝕刻製程之面實施(例如)其中使用氧氣(O2 )電漿之一灰化製程及其中使用有機胺基藥物之溶液之一沖洗製程。藉由該等製程，移除留在該第一層間絕緣膜415上之光阻膜450及該蝕刻製程中產生之殘留沈積物。
接著，如圖16D中所示，在該第一層間絕緣膜415及曝露於該第一層間絕緣膜415之開口415a之第一Cu配接線部分 412上形成由Ti、Ta、Ru或其等氮化物之任一者製成之一第一Cu障壁層417。特定言之，使用舉例而言諸如一射頻(RF)濺鍍方法之一技術以在Ar/N2 氛圍中於該第一層間絕緣膜415及該第一Cu配接線部分412上形成一厚度為約5奈米至50奈米之第一Cu障壁層417。
接著，如圖16E中所示，使用諸如一濺鍍方法或一電解電鍍方法之技術在該第一Cu障壁層417上形成一Cu膜451。藉由此製程，該Cu膜451嵌入該第一層間絕緣膜415之開口415a之一區域中。
此後，在一氮氣氛圍中或真空中使用諸如一加熱板之一加熱設備或一燒結退火設備將上面形成該Cu膜451之半導體部件加熱至約100℃至400℃持續1分鐘至60分鐘。藉由此加熱製程，加固該Cu膜451以形成精細膜品質之一Cu膜451。
此後，如圖16F中所示，藉由一化學機械拋光(CMP)方法移除該Cu膜451及該第一Cu障壁層417之不必要部分。特定言之，藉由一CMP方法拋光該Cu膜451之表面直到該第一層間絕緣膜415曝露於該表面。
在本工作實例中，實施上文參考圖16A至圖16F描述之步驟以製造一第一半導體部件410。現在，參考圖16G至圖16L描述該第二半導體部件420之一製造技術。
首先，類似於該第一半導體部件410之製造(圖16A之步驟)按此順序在一第二SiO2 層421之諸面之一者之一預定區域中形成一第二Cu障壁膜423及一第二Cu配接線部分 422。接著，在由該第二SiO2 層421、該第二Cu配接線部分422及該第二Cu障壁膜423形成之半導體部件在該第二Cu配接線部分422側上之表面上形成一第二Cu擴散防止膜424。
接著在該第二Cu擴散防止膜424上形成一第二層間絕緣膜425。特定言之，例如，在該第二Cu擴散防止膜424上形成一厚度為約50奈米至500奈米之SiO2 膜或SiOC膜作為一第二層間絕緣膜425。應注意，可藉由(例如)一CVD方法或一旋塗方法形成剛剛描述之此第二層間絕緣膜425。接著，使用諸如一CVD方法或一旋塗方法之一技術在該第二層間絕緣膜425上形成一厚度為約5奈米至100奈米之一介面Cu障壁膜428。此後，使用諸如一CVD方法或一旋塗方法之一技術在該介面Cu障壁膜428上形成一厚度為約50奈米至200奈米之SiO2 膜或SiOC膜，藉此形成一絕緣膜452。
接著，如圖16G中所示，在該絕緣膜452上形成一光阻膜453。接著，使用一光微影技術對該光阻膜453實施一圖案化製程以移除該第二Cu連結部分426之一形成區域中之光阻膜453以形成一開口453a。應注意，設定該開口453a之開口直徑小於於上文參考圖16B描述之步驟處形成之光阻膜450之開口450a之開口直徑。
然而，其中在上述光阻膜453中形成該開口453a之半導體部件之製造步驟並不限於圖16G中所示之實例，且例如，該光阻膜453可直接設置於該介面Cu障壁膜428上且在該光阻膜453中形成該開口453a。圖16H展示藉由剛剛描述 之技術形成該開口453a時該半導體部件之一示意橫截面。
然而，若採用圖16H中所示之技術，則透過一第二Cu障壁層427直接在該介面Cu障壁膜428上形成一Cu膜，且接著藉由一CMP製程拋光該Cu膜以形成一第二Cu連結部分426。然而，因為通常該介面Cu障壁膜428係難以藉由一CMP方法拋光之一膜，所以若採用圖16H中所示之技術，則一旦進行CMP處理，該介面Cu障壁膜428上可出現仍未移除之Cu膜之一部分。
相比而言，在圖16G中所示之開口453a之形成方法中，因為在該介面Cu障壁膜428上形成該絕緣膜452，所以在CMP處理該Cu膜時亦藉由拋光該絕緣膜452可高度確定地消除仍未移除之Cu膜之該部分。換言之，就形成該第二Cu連結部分426時防止該Cu膜出現一未移除部分而言，圖16G中所示之開口453a之形成技術比圖16H中所示之開口453a之形成技術更佳。
接著，在該開口453上使用磁控管類型之一已知蝕刻設備對上面形成該光阻膜453之半導體部件之表面實施一乾式蝕刻製程。因此，蝕刻曝露於該光阻膜453之開口453a之絕緣膜452之一區域。藉由此蝕刻製程，如圖16I中所示般移除該開口453a之區域中之絕緣膜452、介面Cu障壁膜428、第二層間絕緣膜425及第二Cu擴散防止膜424以使該第二Cu配接線部分422曝露於該第二層間絕緣膜425之一開口425a。應注意，該第二層間絕緣膜425之開口425a之開口直徑係(例如)約1微米至95微米。
此後，對已實施該蝕刻之面實施(例如)其中使用氧氣(O2 )電漿之一灰化製程及其中使用有機胺基藥物之溶液之一沖洗製程。藉由該等製程，移除留在該絕緣膜452上之光阻膜453及該蝕刻製程中產生之殘留沈積物。
接著，如圖16J中所示，在該絕緣膜452及曝露於該第二層間絕緣膜425之開口425a之第二Cu配接線部分422上形成由Ti、Ta、Ru或其等氮化物之任一者製成之一第二Cu障壁層427。特定言之，使用舉例而言諸如一RF濺鍍方法之一技術以在Ar/N2 氛圍中於該絕緣膜452及該第二Cu配接線部分422上形成一厚度為約5奈米至50奈米之第二Cu障壁層427。
接著，如圖16K中所示，使用諸如一濺鍍方法或一電解電鍍方法之技術在該第二Cu障壁層427上形成一Cu膜454。藉由此製程，該Cu膜454嵌入該第二層間絕緣膜425之開口425a之一區域中。
此後，在一氮氣氛圍中或真空中使用諸如一加熱板之一加熱設備或一燒結退火設備將上面形成該Cu膜454之半導體部件加熱至約100℃至400℃持續1分鐘至60分鐘。藉由此加熱製程，加固該Cu膜454以形成精細膜品質之一Cu膜454。
此後，如圖16L中所示，藉由一化學機械拋光(CMP)方法移除該Cu膜454、該第二Cu障壁層427及該絕緣膜452之不必要部分。特定言之，藉由一CMP方法拋光該Cu膜454側之表面直到該介面Cu障壁膜428曝露於該表面。在本工 作實例中，實施上文參考圖16G至圖16L描述之各種步驟以製造該第二半導體部件420。
此後，藉由上述程序製造之圖16F中所示之第一半導體部件410及圖16L中所示之第二半導體部件420彼此接合。該接合步驟(即，一連結步驟)之特定處理物質係諸如下文描述之處理物質。
首先，對該第一半導體部件410在該第一Cu連結部分416側上之表面及該第二半導體部件420在第二Cu連結部分426側上之表面實施一還原製程以移除該等Cu連結部分之表面上之氧化物膜(即，移除氧化物)。藉由此移除，使純淨的Cu曝露於該等Cu連結部分之表面。應注意，使用其中使用諸如甲酸之藥物溶液之一濕式蝕刻製程或其中使用(例如)Ar、NH3 或H2 之電漿之一乾式蝕刻製程作為此例項中之還原製程。
接著，如圖16M中所示，該第一半導體部件410在該第一Cu連結部分416側上之表面與該第二半導體部件420在第二Cu連結部分426側上之表面彼此接觸或彼此接合。此後，該第一Cu連結部分416與對應的第二Cu連結部分426在其等彼此相對定位後彼此接合。
接著，在其中該第一半導體部件410與該第二半導體部件420彼此接合之狀態中，使用諸如一加熱板之一加熱設備或一快速熱退火(RTA)設備以使所接合部件退火以使該第一Cu連結部分416與該第二Cu連結部分426彼此連結。特定言之，在(例如)大氣壓力之N2 氛圍中或真空中將該等 所接合部件加熱至約100℃至400℃持續約5分鐘至兩個小時。
進一步言之，藉由此連結製程，在自該第一Cu連結部分416在該連結介面Sj側上之面區域內開始、包含未連結至該第二Cu連結部分426之面區域之區域中安置一介面Cu障壁膜428。更特定言之，如圖14中所示，在包含其中該第一Cu連結部分416與該第二層間絕緣膜425彼此相對之連結介面Sj之區域之區域中安置一介面Cu障壁膜428。
在本工作實例中，以此方式實施一Cu-Cu連結製程。應注意，惟上述連結步驟除外，用於該半導體裝置401之製造技術可類似於用於諸如一固態影像擷取裝置(例如，參考日本專利特許公開案第2007-234725號)之一半導體裝置之一製造技術。
如上所述，在本工作實例之半導體裝置401中，在包含其中該第一半導體部件410之第一Cu連結部分416與該第二半導體部件420之第二層間絕緣膜425彼此相對之連結介面區域之區域中設置該介面Cu障壁膜428。因此，在本工作實例中，即使在連結半導體部件時發生連結錯位，該連結介面Sj上亦不會出現該Cu連結部分與該層間絕緣膜之間之一接觸區域，且亦可消除上述連結介面Sj上之電特性之故障。
進一步言之，在本工作實例中，使該第一Cu連結部分416在該連結側上之表面面積充分大於如上所述之第二Cu連結部分426之表面面積。因此，在本工作實例中，即使 在該第一半導體部件410與該第二半導體部件420彼此連結時發生錯位，亦不會改變該等Cu連結部分之間之接觸面積且因此不會改變其等之間之接觸電阻，且亦可抑制該半導體裝置401之電特性或效能之損害。特定言之，在本工作實例中，因為可抑制該連結介面Sj之接觸電阻之增加，所以可抑制該半導體裝置401之電力消耗之增加及處理速度之下降。
進一步言之，在本工作實例中，因為該介面Cu障壁膜428係設置於該第一Cu連結部分416與該第二層間絕緣膜425之間，所以可增強其等之間之緊密接觸力。因此，在本工作實例中，可增加該第一半導體部件410與該第二半導體部件420之間之連結強度。
就前述而言，根據本工作實例，可設置該半導體裝置401，其中可進一步抑制該連結介面上之一電特性之劣化且具有一較高可靠度之一連結介面Sj。
<<2.第二工作實例>>
[半導體裝置之組態]
圖17及圖18展示根據第三實施例之一第二工作實例之一半導體裝置之一般組態。特定言之，圖17展示一連結介面附近根據該第二工作實例之半導體裝置之一示意橫截面，且圖18展示該連結介面附近之一示意俯視圖並圖解說明Cu連結部分與一介面Cu障壁膜之一配置關係。應注意，在圖17及圖18中，為便於簡單描述僅展示一連結介面附近之一組態。進一步言之，在圖17及圖18中所示之本工作實例之 半導體裝置402中，藉由相同的元件符號標示類似於圖14及圖15中所示之第一工作實例之半導體裝置401之元件。
首先參考圖17，該半導體裝置402包含作為一第一半導體區段之一第一半導體部件430及作為一第二半導體截面之一第二半導體部件440及作為一介面障壁膜或介面障壁區段之一介面Cu障壁膜450。
該第一半導體部件430包含未展示之一第一半導體基板、一第一SiO2 層411、一第一Cu配接線部分412、一第一Cu障壁膜413、一第一Cu擴散防止膜414、一第一層間絕緣膜415、一第一Cu連結部分416、一第一Cu障壁層417及一第一Cu晶種層431。
如可自圖17與圖14之間之比較認知，本工作實例中之第一半導體部件430經組態使得在該第一工作實例之第一半導體部件410中之第一Cu連結部分416與第一Cu障壁層417之間設置該第一Cu晶種層431。該第一半導體部件430之另一部分之組態類似於上述第一工作實例之第一半導體部件410之組態。因此，下文僅給定對該第一Cu晶種層431之組態之描述。
作為一晶種層之第一Cu晶種層431係如上所述般設置於該第一Cu連結部分416與該第一Cu障壁層417之間，且經設置以覆蓋該第一Cu連結部分416。
該第一Cu晶種層431係由一Cu層或含有有可能與氧氣發生反應之一金屬材料之一Cu合金層形成。可使用(例如)更可能與氧氣而非氫氣發生反應之一金屬材料作為該第一Cu 晶種層431中含有之金屬材料。特定言之，可使用Fe、Mn、V、Cr、Mg、Si、Ce、Ti、Al等等之金屬材料。應注意，在所提及之金屬材料中，Mn、Mg、Ti或Al係適合用於該半導體裝置之一材料。進一步言之，就該連結介面Sj之配接線電阻之減小而言，特定較佳地使用Mn或Ti作為待包含於該第一Cu晶種層431中之金屬材料。
該第二半導體部件440包含未展示之一第二半導體基板、一第二SiO2 層421、一第二Cu配接線部分422、一第二Cu障壁膜423、一第二Cu擴散防止膜424、一第二層間絕緣膜425、一第二Cu連結部分426、一第二Cu障壁層427及一第二Cu晶種層441。
如自圖17與圖14明顯地認知，本工作實例中之第二半導體部件440經組態使得該第一工作實例之第二半導體部件420並不包含該介面Cu障壁膜428但包含設置在該第二Cu連結部分426與該第二Cu障壁層427之間之第二Cu晶種層441。該第二半導體部件440之另一部分之組態類似於上述第一工作實例之第二半導體部件420之組態。因此，下文僅描述該第二Cu晶種層441之組態。
該第二Cu晶種層441係如上所述般設置於該第二Cu連結部分426與該第二Cu障壁層427之間，且經形成以覆蓋該第二Cu連結部分426。類似於該第一Cu晶種層431，該第二Cu晶種層441係由一Cu層或含有有可能與氧氣發生反應之一金屬材料之一Cu合金層形成。進一步言之，該第二Cu晶種層441中含有之金屬材料可適當地選自關於該第一Cu 晶種層431描述之金屬材料。應注意，在本工作實例中，該第二Cu晶種層441中含有之金屬材料與該第一Cu晶種層431中含有之金屬材料相同。
該介面Cu障壁膜450係在藉由該等Cu晶種層中含有之金屬材料與有關層間絕緣膜中(主要係該第二層間絕緣膜425中)之氧氣發生反應將該第一半導體部件430與該第二半導體部件440連結在一起時藉由加熱處理(即，藉由一退火製程)製造之一膜。換言之，該介面Cu障壁膜450係一自成形膜。因此，該介面Cu障壁膜450係形成於該連結介面Sj之一區域中(跨該區域該第一半導體部件430之第一Cu連結部分416與該第二半導體部件440之第二層間絕緣膜425彼此相對)，且係由(例如)MnOx、MgOx、TiOx或AlOx之氧化膜組態。
應注意，在圖17中，為清晰地指示該介面Cu障壁膜450之形成位置，展示該介面Cu障壁膜450經形成以自該第二Cu連結部分426之一側面沿該連結介面Sj延伸至該第一Cu障壁層417之一側面。然而，該介面Cu障壁膜450之形成區域並不限於此。
該介面Cu障壁膜450係用於防止Cu自一Cu連結部分透過該第一Cu連結部分416與該第二層間絕緣膜425之間之相對區域擴散至一層間絕緣膜之一膜。因此，該介面Cu障壁膜450可沿該連結介面Sj至少形成於該第一Cu連結部分416與該第二層間絕緣膜425之間之相對區域中。應注意，可藉由(例如)調整在該第一半導體部件430與該第二半導體部件 440之間進行一連結製程時之退火條件、每一Cu晶種層中之一金屬材料之含量等等適當地設定該介面Cu障壁膜450之形成區域。
[半導體裝置之製造技術]
現在，參考圖19A至圖19E描述本工作實例之半導體裝置402之一製造技術。應注意，圖19A至圖19D展示在個別步驟處製造之半導體部件之一Cu連結部分附近之示意橫截面，且圖19E圖解說明該第一半導體部件430與該第二半導體部件440之間之一連結製程之一方式。應注意，在下列描述中，適當地參考圖解說明該第一工作實例中之步驟之圖式(即，圖16A至圖16M)給定類似於用於根據該第一工作實例之一半導體裝置之製造技術之步驟之步驟之描述。
首先，在本工作實例中，類似於上文參考圖16A描述之第一工作實例中之第一半導體部件410之製造製程，按此順序在一第一SiO2 層411上形成一第一Cu障壁膜413、一第一Cu配接線部分412及一第一Cu擴散防止膜414。接著，類似於上文參考圖16B及圖16C描述之第一工作實例中之第一半導體部件410之製造製程，在該第一Cu擴散防止膜414上形成作為一第一氧化物膜之一第一層間絕緣膜415及該第一層間絕緣膜415之一開口415a。應注意，在本工作實例中，該第一層間絕緣膜415之開口415a之開口直徑亦係(例如)約4微米至100微米。進一步言之，類似於上文參考圖16D描述之第一工作實例中之第一半導體部件410之製造製程，在該第一層間絕緣膜415及曝露於該第一層間絕 緣膜415之開口415a之第一Cu配接線部分412上形成一第一Cu障壁層417。
接著，如圖19A中所示，在Ar/N2 氛圍中使用(例如)一RF濺鍍方法之一技術在該第一Cu障壁層417上形成一厚度為約5奈米至50奈米之一第一Cu晶種層431。該第一Cu晶種層431可為(例如)一CuMn層、一CuAl層、一CuMg層或一CuTi層。
接著，如圖19B中所示，使用諸如一濺鍍方法或一電解電鍍方法之一技術在該第一Cu晶種層431上形成一Cu膜455。藉由此製程，該Cu膜455嵌入該第一層間絕緣膜415之開口415a之區域中。
此後，在一氮氣氛圍中或真空中使用諸如一加熱板之一加熱設備或一燒結退火設備將上面形成該Cu膜455之半導體部件加熱至約100℃至400℃持續1分鐘至60分鐘。藉由此加熱製程，加固該Cu膜455以形成精細膜品質之一Cu膜455。
接著，如圖19C中所示，藉由一CMP方法移除該Cu膜455、該第一Cu晶種層431及該第一Cu障壁層417之不必要部分。特定言之，藉由一CMP方法拋光該Cu膜455之表面直到該第一層間絕緣膜415曝露於該表面。
在本工作實例中，以如上所述之此一方式製造該第一半導體部件430。進一步言之，在本工作實例中，類似於上述第一半導體部件430製造該第二半導體部件440。
圖19D展示根據本工作實例製造之第二半導體部件440之 一示意橫截面。然而，在本工作實例中，當在作為製造該半導體部件440中途之一第二氧化物膜之第二層間絕緣膜425中形成一開口時，使該開口之開口直徑小於上文參考圖16C描述之第一層間絕緣膜415中之開口直徑(即，小於約4微米至100微米)。更特定言之，該第二層間絕緣膜425中之開口之開口直徑被設定為約1微米至95微米。
此後，類似於該第一工作實例，皆以如上所述之此一方式製造之圖19C中所示之第一半導體部件430及圖19D中所示之第二半導體部件440彼此接合。
特定言之，對該第一半導體部件430在該第一Cu連結部分416側上之表面及該第二半導體部件440在該第二Cu連結部分426側上之表面實施一還原製程以移除每一Cu連結部分之表面上之氧化物膜或氧化物以使純淨的Cu曝露於每一Cu連結部分之該表面。應注意，使用其中使用諸如甲酸之藥物溶液之一濕式蝕刻製程或其中使用(例如)Ar、NH3 或H2 之電漿之一乾式蝕刻製程作為此例項中之還原製程。
接著，如圖19E中所示，該第一半導體部件430在該第一Cu連結部分416側上之表面與該第二半導體部件440在該第二Cu連結部分426側上之表面彼此接觸或彼此接合。接著，在其中該第一半導體部件430與該第二半導體部件440彼此接合之狀態中，使用諸如一加熱板之一加熱設備或一RTA設備以使所接合部件退火以使該第一Cu連結部分416與該第二Cu連結部分426彼此連結。特定言之，在(例如)大氣壓力之N2 氛圍中或真空中在約100℃至400℃下加熱所 接合部件持續約5分鐘至兩個小時。
進一步言之，當進行上述連結製程時，該等Cu晶種層中之金屬材料(諸如Mn、Mg、Ti或Al)選擇性地與該等層間絕緣膜中(特別係該第二層間絕緣膜425中)之氧氣發生反應。因此，在其中該第一半導體部件430之第一Cu連結部分416與該第二半導體部件440之第二層間絕緣膜425彼此相對之連結介面Sj之一區域中形成一介面Cu障壁膜450。特定言之，藉由上述連結製程，該介面Cu障壁膜450係設置於自該第一Cu連結部分416在該連結介面Si側上之面區域內開始包含其中該第一Cu連結部分416未連結至該第二Cu連結部分426之面區域之一區域中。
在本工作實例中，以如上所述之此一方式實施一Cu-Cu連結製程。應注意，惟上述連結步驟除外，該半導體裝置402之製造製程可類似於諸如一固態影像擷取裝置之一半導體裝置之一現有製造技術中之製造製程，且類似於(例如)日本專利特許公開案第2007-234725號中揭示之製造技術。
如上所述，在本工作實例之半導體裝置402中，類似於上述第一工作實例，亦在其中該第一半導體部件430之第一Cu連結部分416與該第二半導體部件440之第二層間絕緣膜425彼此相對之連結介面Sj之區域中設置該介面Cu障壁膜450。因此，在本工作實例中，亦達成類似於藉由該第一工作實例達成之效果之若干效果。
進一步言之，在其中設置一Cu晶種層且藉由如本工作實 例中之一電解電鍍方法在該Cu晶種層上形成一Cu連結區段之情況中，該Cu晶種層中之Cu用作一Cu電鍍膜之一核心。因此，在本工作實例中，可增強該Cu連結部分與相關聯之層間絕緣膜之間之緊密接觸力。
<<3.第三工作實例>>
[半導體裝置之組態]
圖20及圖21展示根據本技術之第三實施例之一第三工作實例之一半導體裝置之一般組態。特定言之，圖20展示根據本工作實例之半導體裝置之一連結介面附近之一示意橫截面，且圖21展示該連結介面附近之一示意俯視圖並圖解說明Cu連結部分與下文描述之一第二Cu障壁層之一介面層部分之間之一配置關係。應注意，在圖20及圖21中，為簡化描述，僅展示一連結介面之一組態。進一步言之，在圖20及圖21中所示之本工作實例之半導體裝置403中，藉由相同的元件符號標示類似於上文參考圖14及圖15中描述之第一工作實例之半導體裝置401之元件。
首先參考圖20，該半導體裝置403包含作為一第一半導體區段之一第一半導體部件410及作為一第二半導體區段之一第二半導體部件460。應注意，本工作實例之半導體裝置403中之第一半導體部件410具有類似於上文參考圖14描述之第一工作實例之半導體裝置401中之一組態之一組態。因此，本文省略該第一半導體部件410之重疊描述以避免冗餘。
該第二半導體部件460包含未展示之一第二半導體基 板、一第二SiO2 層421、一第二Cu配接線部分422、一第二Cu障壁膜423、一第二Cu擴散防止膜424、一第二層間絕緣膜425、一第二Cu連結部分426及作為一障壁金屬層之一第二Cu障壁層461。
如自圖20與圖14之間之比較認知，本工作實例中之第二半導體部件460經組態使得在該第一工作實例中之第二半導體部件420並不包含該介面Cu障壁層428但該第二Cu障壁層427之組態改變。該第二半導體部件460之另一部分之組態類似於上述第一工作實例之第二半導體部件420之對應部分之組態。因此，下文僅描述第二Cu障壁層461之組態。
參考圖20，該第二Cu障壁層461包含經設置以覆蓋該第二Cu連結部分426之一障壁本體部分461a及經形成以沿一連結介面Sj自該連結介面Sj側上之障壁本體部分461a之一端部分延伸之一介面層部分461b(其作為一介面障壁部分)。
特定言之，在本工作實例中，該第二Cu障壁層461之介面層部分461b被安置在其中該第一半導體部件410之第一Cu連結部分416與該第二半導體部件460之第二層間絕緣膜425彼此相對之連結介面Sj之一區域中。進一步言之，該第二Cu障壁層461之介面層部分461b防止Cu透過該第一Cu連結部分416與該第二層間絕緣膜425之相對區域自該Cu連結部分擴散至該層間絕緣膜中。因此，在本工作實例中，該介面層部分461b在沿該連結介面Sj之一方向上之寬度， 經設定使得即使在連結時發生估計最大錯位，該連結介面Sj上亦不一定出現該第一Cu連結部分416與該第二層間絕緣膜425之間之一接觸區域。應注意，類似於上述第一工作實例，該第二Cu障壁層461係由(例如)Ti、Ta、Ru或其等之氮化物組態。
[半導體裝置之製造技術]
現在，參考圖22A至圖22H描述本工作實例之半導體裝置403之一製造技術。應注意，圖22A至圖22G展示個別步驟處製造之半導體部件之一Cu連結部分附近之示意橫截面，且圖22H圖解說明第一半導體部件410與第二半導體部件460之一連結製程之一方式。進一步言之，在類似於上述第一工作實例之半導體裝置之製造技術之步驟之步驟描述中，適當地參考該第一工作實例中之步驟處之圖式(即，圖16A至圖16M)。進一步言之，因為本工作實例中之第一半導體部件410之製造技術類似於上文參考圖16A至圖16F描述之第一工作實例中之半導體部件之製造技術，所以此處省略該第一半導體部件410之製造技術之描述以避免冗餘。因此，下文描述該第二半導體部件460之一製造技術及一Cu-Cu連結技術。
首先，在本工作實例中，以類似於上文參考圖16A描述之第一工作實例之第一半導體部件410之製造步驟之一方式，按此順序在一第二SiO2 層421上形成一第二Cu障壁膜423、一第二Cu配接線部分422及一第二Cu擴散防止膜424。接著，以類似於上文參考圖16B描述之第一工作實例 中之第一半導體部件410之製造步驟之一方式，在該第二Cu擴散防止膜424上形成一第二層間絕緣膜425。
接著，如圖22A中所示，在該第二層間絕緣膜425上形成一光阻膜456。接著，使用一光微影技術對該光阻膜456實施一圖案化製程以移除一第二Cu障壁層461之一形成區域中之光阻膜456以形成一開口456a。因此，該第二層間絕緣膜425曝露於該光阻膜456之開口456a。
接著，在該開口456a側上使用磁控管類型之一已知蝕刻設備對上面形成該光阻膜456之半導體部件之表面實施一乾式蝕刻製程。因此，蝕刻曝露於該光阻膜456之開口456a之第二層間絕緣膜425之區域。此後，藉由該蝕刻移除該第二層間絕緣膜425約10奈米至50奈米。因此，如圖22B中所示，在該第二層間絕緣膜425之表面上形成一深度為約10奈米至50奈米之一凹陷部分425b。
此後，對已實施該蝕刻之面實施(例如)其中使用氧氣(O2 )電漿之一灰化製程及其中使用有機胺基藥物之溶液之一沖洗製程。藉由該等製程，移除留在該第二層間絕緣膜425上之光阻膜456及該蝕刻製程中產生之殘留沈積物。
接著，如圖22C中所示，在該第二層間絕緣膜425上形成一光阻膜457。接著，使用一光微影技術對該光阻膜457實施一圖案化製程以移除一第二Cu障壁層461之一障壁本體部分461a之一形成區域中之光阻膜457以形成一開口457a。因此，該第二層間絕緣膜425之凹陷部分425b之底部曝露於該光阻膜457之開口457a。
此後，在該開口457a側上使用磁控管類型之一已知蝕刻設備對上面形成該光阻膜457之半導體部件之表面實施一乾式蝕刻製程。因此，部分蝕刻曝露於該光阻膜457之開口457a之第二層間絕緣膜425之凹陷部分425b之區域。
在此蝕刻製程中，如圖22D中所示，移除該開口457a之區域中之第二層間絕緣膜425及第二Cu擴散防止膜424以使該第二Cu配接線部分422曝露於該第二層間絕緣膜425之一開口425a。進一步言之，在本工作實例中，該第二層間絕緣膜425之開口425a之開口直徑被設定為(例如)約1微米至95微米。應注意，在此蝕刻製程中未移除該第二層間絕緣膜425之第二層間絕緣膜425之凹陷部分425b之區域係該第二Cu障壁層461之介面層部分461b之一形成區域。
此後，對已實施該蝕刻製程之面實施(例如)其中使用氧氣(O2 )電漿之一灰化製程及其中使用有機胺基藥物之溶液之一沖洗製程。藉由該等製程，移除留在該第二層間絕緣膜425上之光阻膜457及該蝕刻製程中產生之殘留沈積物。
接著，如圖22E中所示，在該第二層間絕緣膜425及曝露於該第二層間絕緣膜425之開口425a之第二Cu配接線部分422上形成由Ti、Ta、Ru或其等氮化物之任一者製成之一第二Cu障壁層461。特定言之，使用舉例而言諸如一RF濺鍍方法之一技術以在Ar/N2 氛圍中於該第二層間絕緣膜425及該第二Cu配接線部分422上形成一厚度為約5奈米至50奈米之一第二Cu障壁層461。藉由此製程，在曝露於該第二層間絕緣膜425之開口425a之第二Cu配接線部分422上及該 第二層間絕緣膜425之一側面上形成一障壁本體部分461a。進一步言之，藉由上述製程，在該第二層間絕緣膜425之凹陷部分425b上形成一介面層部分461b。
此後，如圖22F中所示，使用(例如)一濺鍍方法或一電解電鍍方法之一技術在該第二Cu障壁層461上形成一Cu膜458。藉由此製程，該Cu膜458嵌入該第二層間絕緣膜425之開口425a之區域中。
接著，在氮氣氛圍中或真空中使用諸如一加熱板之一加熱設備或一燒結退火設備在約100℃至400℃下加熱上面形成該Cu膜458之半導體部件持續1分鐘至60分鐘。藉由此加熱製程，加固該Cu膜458以形成精細膜品質之一Cu膜458。
接著，如圖22G中所示，藉由一化學機械拋光(CMP)方法移除該Cu膜458及該第二Cu障壁層461之不必要部分。此後，該CMP方法之處理條件經調整使得該介面層部分461b仍可留在該第二層間絕緣膜425之凹陷部分425b上。特定言之，藉由一CMP方法拋光該Cu膜458之表面直到該第二層間絕緣膜425曝露於該表面。在本工作實例中，以如上所述之此一方式製造一第二半導體部件460。
此後，以上述之此一方式製造之圖22G中所示之第二半導體部件460及以類似於上述第一工作實例之一方式製造之圖16F中所示之第一半導體部件410以類似於該第一工作實例中之一方式彼此接合。
特定言之，對該第一半導體部件410在該第一Cu連結部 分416側上之表面及該第二半導體部件460在該第二Cu連結部分426側上之表面實施一還原製程以移除每一Cu連結部分之表面上之氧化物膜或氧化物以使純淨的Cu曝露於每一Cu連結部分之表面。應注意，使用其中使用諸如甲酸之藥物溶液之一濕式蝕刻製程或其中使用(例如)Ar、NH3 或H2 之電漿之一乾式蝕刻製程作為此例項中之還原製程。
接著，如圖22H中所示，該第一半導體部件410在該第一Cu連結部分416側上之表面與該第二半導體部件460在該第二Cu連結部分426側上之表面彼此接觸或彼此接合。接著，在其中該第一半導體部件410與該第二半導體部件460彼此接合之狀態中，使用諸如一加熱板之一加熱設備或一RTA設備使所接合部件退火以使該第一Cu連結部分416與該第二Cu連結部分426彼此連結。特定言之，在(例如)大氣壓力之N2 氛圍中或真空中於約100℃至400℃下加熱所接合部件持續約5分鐘至兩個小時。
進一步言之，藉由上述連結製程，在自該第一Cu連結部分416在該連結介面Sj側上之一面區域內開始包含未連結至該第二Cu連結部分426之一面區域的區域中安置該第二Cu障壁層461之一介面層部分461b。更特定言之，如圖20中所示，在包含其中該第一Cu連結部分416與該第二層間絕緣膜425彼此相對之連結介面Sj之區域之區域中安置該第二Cu障壁層461之一介面層部分461b。
在本工作實例中，以如上所述之此一方式實施一Cu-Cu連結製程。應注意，惟上述連結步驟除外，該半導體裝置 402之製造技術可類似於諸如一固態影像擷取裝置之一半導體裝置之一現有製造技術，且類似於(例如)日本專利特許公開案第2007-234725號中揭示之製造技術。
如上所述，在本工作實例中，類似於上述第一工作實例，亦在其中該第一半導體部件410之第一Cu連結部分416與該第二半導體部件460之第二層間絕緣膜425彼此相對之連結介面Sj之區域中設置該第二Cu障壁層461之介面層部分461b。因此，在本工作實例中，亦達成類似於藉由該第一工作實例達成之效果之若干效果。
<<4.各種修改及參考實例>>
現在，描述上述工作實例之半導體裝置之各種修改。
[修改1]
在上文參考圖14描述之第一工作實例之半導體裝置401中，雖然該第二Cu擴散防止膜424、該第二層間絕緣膜425及該介面Cu障壁層428係設置於該第二半導體部件420之第二Cu配接線部分422上，但是本發明並不限於此組態。例如，可使用其中僅設置在該第二Cu配接線部分422上之一介面Cu障壁膜之另一組態。
圖23中展示該組態之一實例(即，一修改1)。圖23特別展示該連結介面Sj附近之修改1之一半導體裝置404之一示意橫截面。應注意，在該修改1之半導體裝置404中，藉由相同的元件符號標示類似於上文參考圖14描述之第一工作實例之半導體裝置401之元件。
參考圖23，該半導體裝置404包含一第一半導體部件410 及一第二半導體部件470。應注意，因為本修改1之半導體裝置404之第一半導體部件410具有類似於上文參考圖14描述之第一工作實例之半導體部件之一組態，所以本文省略該第一半導體部件410之描述以避免冗餘。
該第二半導體部件470包含未展示之一第二半導體基板、一第二SiO2 層421、一第二Cu配接線部分422、一第二Cu障壁膜423、作為一介面障壁膜或介面障壁區段之一介面Cu障壁膜471、一第二Cu連結部分426及一第二Cu障壁層427。應注意，該第二半導體部件470之非介面Cu障壁膜471之另一部分之組態類似於上述第一工作實例中之第二半導體部件420之對應部分。
作為一Cu擴散防止膜之介面Cu障壁膜471設置於該第二SiO2 層421、該第二Cu配接線部分422及該第二Cu障壁膜423上，且以覆蓋該第二Cu障壁層427之一側部分之一方式設置。因此，在本實例中，該介面Cu障壁膜471不僅防止Cu自該Cu連結部分擴散至該層間絕緣膜中，而且起到類似於上述該第一工作實例之第二半導體部件420之第二Cu擴散防止膜424及第二層間絕緣膜425之作用。
應注意，類似於該第一工作實例中之介面Cu障壁膜428，該介面Cu障壁膜471可由諸如SiN、SiON、SiCN或有機樹脂之一材料形成。
可以(例如)下方式製造本修改中之第二半導體部件470。首先，以類似於上文參考圖16A描述之第一工作實例之第一半導體部件410之製造步驟處之一方式按此順序在 一第二SiO2 層421上形成一第二Cu障壁膜423及一第二Cu配接線部分422。接著，在該第二SiO2 層421、該第二Cu配接線部分422及該第二Cu障壁膜423上形成一厚度為約5奈米至500奈米之一介面Cu障壁膜471。
接著，如圖24中所示，在該介面Cu障壁膜471上形成一光阻膜459。此後，使用一光微影技術以對該光阻膜459實施一圖案化製程以移除該第二Cu連結部分426之一形成區域中之光阻膜459以形成一開口459a。因此，該介面Cu障壁膜471曝露於該光阻膜459之開口459a。此後，實施上文參考圖16I至圖16L描述之第一工作實例中之第二半導體部件420之製造步驟以製造本修改之一第二半導體部件470。
在本修改之組態中，其中該第一Cu連結部分416未連結至該第二Cu連結部分426之該第一Cu連結部分416在該連結介面Sj側上之面區域之一部分被置於其中該部分接觸該介面Cu障壁膜471之一狀態中。因此，在本修改之組態中，該等Cu連結部分之Cu亦並未擴散至一外部氧化物膜中，且因此可達成類似於藉由該第一工作實例達成之效果之若干效果。
[修改2]
雖然該第二工作實例係其中如上文參考圖17描述般在該第一半導體部件430及該第二半導體部件440二者中設置一Cu晶種層之一實例，但是本發明並不限於此。該Cu晶種層可至少設置於在該Cu連結部分之連結側上具有一較大表面面積之半導體部件之一者中。例如，在圖17中所示之半 導體裝置402中，一Cu晶種層可僅設置於該第一半導體部件430之第一Cu連結部分416與該第一Cu障壁層417之間。
在此情況中，亦藉由連結時之退火製程，該第一半導體部件430之Cu晶種層中之一金屬材料(諸如Mn、Mg、Ti或Al)與跨該連結介面Sj與該cu晶種層相對之第二半導體部件440之第二層間絕緣膜425中之氧氣發生反應。因此，在本修改中，亦在該連結介面Sj之區域(跨該連結介面Sj之區域該第一半導體部件430之第一Cu連結部分416與該第二半導體部件440之第二層間絕緣膜425彼此相對)中形成一介面障壁膜，且達成類似於藉由該第一工作實例達成之效果之若干效果。
[修改3]
雖然上述該第三工作實例經組態使得該第二半導體部件460中之第二Cu障壁層461之介面層部分461b以嵌入該第二層間絕緣膜425之連結側表面中之一方式形成，但是本發明並不限於此。例如，亦可其他方式組態該第二Cu障壁層461使得該介面層部分461b設置於該第二層間絕緣膜425之連結側表面上。
圖25中展示該組態之一實例(即，一修改3)。特定言之，圖25展示該連結介面Sj附近之修改3之一半導體裝置405之一示意橫截面。應注意，在圖25中所示之修改3之半導體裝置405中，藉由相同的元件符號標示類似於上文參考圖20中描述之第三工作實例之半導體裝置403之元件。
參考圖25，本修改之半導體裝置405包含一第一半導體 部件410及一第二半導體部件480。應注意，因為本修改之半導體裝置405中之第一半導體部件410之組態類似於上文參考圖20描述之第三工作實例中之半導體部件之組態，所以本文省略該第一半導體部件410之重複描述以避免冗餘。
該第二半導體部件480包含未展示之一第二半導體基板、一第二SiO2 層421、一第二Cu配接線部分422、一第二Cu障壁膜423、一第二Cu擴散防止膜424、一第二層間絕緣膜481、一第二Cu連結部分426、一第二Cu障壁層461及一介面Cu障壁膜482。
應注意，在本修改之第二半導體部件480中，類似於上述該第三工作實例之第二半導體部件460之對應組件組態未展示之第二半導體基板、第二SiO2 層421、第二Cu配接線部分422、第二Cu障壁膜423、及第二Cu擴散防止膜424。進一步言之，類似於上述該第三工作實例之第二半導體部件460之對應組件組態本修改中之第二Cu連結部分426及第二Cu障壁層461。
在本修改中，在該第二層間絕緣膜481之連結側表面上設置該第二Cu障壁層461之介面層部分461b。因此，並未在該第二層間絕緣膜481之該表面上形成設置於該第三工作實例中之第二凹陷部分425b。
進一步言之，在本修改中，該介面Cu障壁膜482係以覆蓋該第二Cu障壁層461之介面層部分461b之一側部分或側面之一方式形成於該第二層間絕緣膜481之表面上。進一 步言之，此後，使該介面Cu障壁膜482之膜厚度與該介面層部分461b之膜厚度大致上彼此相等，使得該介面Cu障壁膜482在該連結介面Sj側上之表面與該介面層部分461b在該連結介面Sj側上之表面大致上彼此齊平。應注意，類似於該第一工作實例中之介面Cu障壁膜428，該介面Cu障壁膜482可由舉例而言諸如SiN、SiON、SiCN或有機樹脂之一材料形成。
在本修改中，在除該第一Cu連結部分416與該第二Cu連結部分426之間之連結區域外之連結介面Sj之一區域中，該第一Cu連結部分416被置於其中其接觸該第二Cu障壁層461之介面層部分461b及/或該介面Cu障壁膜482之一狀態中。因此，在本修改之組態中，亦可防止該等Cu連結部分中之Cu擴散至該層間絕緣膜中，且因此達成類似於藉由該第一工作實例達成之效果之若干效果。
應注意，可進一步修改本修改使得其並不包含該介面Cu障壁膜482。在此例項中，當在該第二Cu障壁層461之介面層部分461b之一側部分周圍形成一氣隙時，因為可藉由該氣隙防止該等Cu連結部分之Cu擴散至該層間絕緣膜中，所以可達成類似於藉由該第一工作實例達成之效果之若干效果。然而，就該連結介面Sj處之連結強度而言，如圖25中所示，較佳地以覆蓋該介面層部分461b之一側部分之一方式設置該介面Cu障壁膜482。
[修改4]
在上述該等工作實例及該等修改中，雖然每一連結部分 之電極膜係由一Cu膜組態，但是本發明並不限於此。該連結部分可以其他方式由由(例如)Al、W、Ti、TiN、Ta、TaN或Ru形成之一金屬膜或此等金屬膜之一層壓膜組態。
例如，在該第一工作實例中，可使用鋁(Al)作為該等連結部分之電極材料。在此例項中，類似於上述該第一工作實例，該介面Cu障壁層428可由舉例而言諸如SiN、SiON、SiCN或一樹脂之一材料組態。進一步言之，在此例項中，覆蓋該Al連結部分之金屬障壁層較佳地由藉由自該Al連結部分側(即，自Ti/TiN層壓膜)按此順序層壓Ti膜及TiN膜形成之一多層膜組態。
進一步言之，例如，在上述該第二工作實例之組態中，亦可使用Al作為該等連結部分之電極材料。然而，在此例項中，因為Al係易於與氧氣發生反應之一材料，所以無需設置用於製造一介面障壁膜之一晶種層(即，Cu晶種層)。
圖26展示在其中在上述該第二工作實例之組態中每一連結部分係由Al形成之情況中之一半導體裝置之連結介面Sj附近之一示意橫截面。應注意，在圖26中，為簡化描述，省略僅Al連結部分附近之一組態同時省略配接線區段之組態。進一步言之，在圖26中所示之半導體裝置406中，藉由相同的元件符號標示類似於圖17中所示之第二工作實例之半導體裝置402之元件。
參考圖26，本修改之半導體裝置406包含一第一半導體部件491、一第二半導體部件492及一介面障壁膜497。該第一半導體部件491包含一第一層間絕緣膜415、以嵌入該 第一層間絕緣膜415之連結側表面中之一方式形成之一第一Al連結部分493及設置於該第一層間絕緣膜415與該第一Al連結部分493之間之一第一障壁金屬層494。同時，該第二半導體部件492包含一第二層間絕緣膜425、以嵌入該第二層間絕緣膜425之連結側表面中之一方式形成之一第二Al連結部分495及設置於該第二層間絕緣膜425與該第二Al連結部分495之間之一第二障壁金屬層496。
在圖26中所示之修改中，亦藉由在連結該第一半導體部件491與該第二半導體部件492時實施之退火製程，該第一Al連結部分493中之Al之部分與跨該連結介面Sj與該第一Al連結部分493相對之第二半導體部件492之第二層間絕緣膜425中之氧氣發生反應。因此，該介面障壁膜497形成於其中該第一Al連結部分493與該第二層間絕緣膜425彼此相對之連結介面Sj之區域中。因此，在本組態實例中，類似於該第一工作實例亦可增加該第一半導體部件491與該第二半導體部件492之間之連結強度，且所得半導體裝置406具有一較高可靠度之一連結介面。
進一步言之，例如，在該第一工作實例中，可使用(例如)鎢(W)作為該等連結部分之電極材料。在此例項中，類似於該第一工作實例，該介面Cu障壁層428可由舉例而言諸如SiN、SiON、SiCN或一有機樹脂之一材料形成。進一步言之，在此例項中，用於覆蓋該W連結部分之金屬障壁層較佳地由藉由自該W連結部分側(即，自Ti/TiN層壓膜)按此順序層壓Ti膜及TiN膜形成之一多層膜組態。然而， 應注意，因為W係不太易於與氧氣發生反應(即，不太易於自我製造一介面障壁膜)之一金屬材料，所以上述該第二工作實例之組態中之連結部分難以使用W。
[修改5]
在上述該等工作實例及該等修改中，雖然被供應一信號之金屬膜係沿該連結介面Sj連結在一起，但是本發明並不限於此。在其中未被供應信號之金屬膜連結在一起之情況中，亦可應用結合該等工作實例及該等修改描述之一Cu-Cu連結技術。
例如，在其中虛設電極連結在一起之情況中，亦可應用上文結合該等工作實例及該等修改描述之Cu-Cu連結技術。進一步言之，在其中(例如)在一固態影像擷取裝置中一感測器區段及一邏輯電路區段之金屬膜連結在一起以形成一光攔截膜之情況中，亦可應用結合該等工作實例及該等修改描述之Cu-Cu連結技術。
[參考實例1]
在上述第二工作實例中，該第一Cu連結部分416在該連結介面Sj側上之表面之尺寸或表面積與該第二Cu連結部分426在該連結介面Sj側上之表面之尺寸或表面積彼此不同。然而，上文結合該第二工作實例描述之Cu-Cu連結技術亦可應用於其中該第一Cu連結部分在該連結介面Sj側上之表面形狀及尺寸與該第二Cu連結部分在該連結介面Sj側上之表面形狀及尺寸彼此相同之一半導體裝置。
圖27展示剛剛描述之此一應用之一實例(即，一參考實 例1)。應注意，圖27展示一連結介面Sj附近本參考實例1之半導體裝置500之一示意橫截面。應注意，在圖27中所示之本參考實例之半導體裝置500中，藉由相同的元件符號標示類似於圖17中所示之第二工作實例之半導體裝置402之元件。
參考圖27，本參考實例之半導體裝置500包含一第一半導體部件501、一第二半導體部件440及一介面Cu障壁膜505。應注意，本參考實例之半導體裝置500中之第二半導體部件440具有類似於上文參考圖17描述之第二工作實例之一組態，且因此，本文省略該第二半導體部件440之重複描述以避免冗餘。
該第一半導體部件501包含未展示之一第一半導體部件、一第一SiO2 層411、一第一Cu配接線部分412、一第一Cu障壁膜413、一第一Cu擴散防止膜414、一第一層間絕緣膜415、一第一Cu連結部分502、一第一Cu障壁層503及一第一Cu晶種層504。
應注意，在本實例中，該第一Cu連結部分502在該連結介面Sj側上之表面形狀及尺寸與該第二Cu連結部分426在該連結介面Sj側上之表面形狀及尺寸相同。該第一半導體部件501之另一部分之組態類似於該第二工作實例中之第一半導體部件430之對應部分之組態。
在本實例中，類似於該第二工作實例，該第一半導體部件501在該第一Cu連結部分502側上之表面與該第二半導體部件440在該第二Cu連結部分426側上之表面亦彼此連結以 製造該半導體裝置500。此後，若該兩個Cu連結部分之間發生連結錯位，則諸如每一Cu晶種層中之Mn、Mg、Ti或Al之一金屬材料在連結時在一退火製程中選擇性地與跨該連結介面Sj與該Cu晶種層相對之層間絕緣膜之氧氣發生反應。因此，如圖27中所示，在該連結介面Sj之一區域中(跨該區域該第一Cu連結部分502與該第二層間絕緣膜425彼此相對)及該連結介面Sj之一區域中(跨該區域該第二Cu連結部分426與該第一層間絕緣膜415彼此相對)形成一介面Cu障壁膜505。
如上所述，在本實例之半導體裝置500中，亦在該連結介面Sj之區域中(跨該區域該半導體部件及另一半導體部件之層間絕緣膜之一者之Cu連結部分)設置該介面Cu障壁膜505。因此，運用本實例，亦達成類似於藉由該第二工作實例達成之效果之若干效果。
[參考實例2]
在該參考實例1中，上文結合該第二工作實例描述之Cu-Cu連結技術應用於其中該第一Cu連結部分在該連結介面Sj側上之表面形狀及尺寸與該第二Cu連結部分在該連結介面Sj側上之表面形狀及尺寸彼此相同之一半導體裝置。因此，描述其中上文結合該第一工作實例描述之Cu-Cu連結技術進一步與該參考實例1之半導體裝置500組合之另一組態實例。
圖28展示剛剛描述之此一應用之一實例(即，一參考實例2)。應注意，圖28展示一連結介面Sj附近本參考實例2之 半導體裝置510之一示意橫截面。應注意，在圖28中所示之本參考實例之半導體裝置510中，藉由相同的元件符號標示類似於圖27中所示之參考實例1之半導體裝置500之元件。
參考圖28，本實例之半導體裝置510包含一第一半導體部件501、一第二半導體部件520及一第一介面Cu障壁膜521。應注意，本參考實例之半導體裝置510中之第一半導體部件501具有類似於上文參考圖27描述之參考實例1之一組態，且因此，本文省略該第一半導體部件501之重複描述以避免冗餘。
該第二半導體部件520包含未展示之一第二半導體基板、一第二SiO2 層421、一第二Cu配接線部分422、一第二Cu障壁膜423、一第二Cu擴散防止膜424、一第二層間絕緣膜425、一第二Cu連結部分426、一第二Cu障壁層427及一第二Cu晶種層441。進一步言之，該第二半導體部件520包含一第二介面Cu障壁膜522。
如可自圖28與圖27之間之比較認知，本參考實例中之第二半導體部件520經組態使得在該參考實例1之第二半導體部件440中之第二層間絕緣膜525上設置該第二介面Cu障壁層522。進一步言之，在本實例中，該第二介面Cu障壁層522經形成使得該第二Cu連結部分426在該連結介面Sj側上之表面與該第二介面Cu障壁層522之表面可大致上彼此齊平。應注意，該第二半導體部件520之非該第二介面Cu障壁層522之另一部分之組態類似於上述該參考實例1之第二 半導體部件440之對應部分之組態。
進一步言之，類似於該第一工作實例中之介面Cu障壁層428，該第二介面Cu障壁膜522可由舉例而言諸如SiN、SiON、SiCN或有機樹脂之一材料形成。然而，就與該Cu膜之緊密接觸而言，較佳地由SiN形成該第二介面Cu障壁膜522。
在本實例中，類似於該第二工作實例，亦藉由使該第一半導體部件501在該第一Cu連結部分502側上之表面與該第二半導體部件520在該第二Cu連結部分426側上之表面彼此連結製造該半導體裝置510。此後，若該兩個Cu連結部分之間發生錯位，則藉由連結時之一退火製程，諸如該等Cu晶種層中之Mn、Mg、Ti或Al之一金屬材料選擇性地與跨該連結介面Sj與該等Cu晶種層相對之層間絕緣膜之氧氣發生反應。因此，在該連結介面Sj之一區域中(跨該區域該等半導體部件之一者之Cu連結部分與另一半導體部件之層間絕緣膜彼此相對)形成一第一介面Cu障壁膜521。
然而，在本實例中，如上所述，該第二介面Cu障壁膜522係設置於該第二半導體部件520在該連結介面Sj側上之表面上。因此，在本實例中，該第一介面Cu障壁膜521係形成於該連結介面Sj之區域(跨該區域該第一Cu連結部分502與該第二層間絕緣膜425彼此相對)及該連結介面Sj之區域(跨該區域該第二Cu連結部分426與該第一層間絕緣膜415彼此相對)之一者中。進一步言之，該第二介面Cu障壁膜522被安置在該連結介面Sj之區域(跨該區域該第一Cu連 結部分502與該第二層間絕緣膜425彼此相對)及該連結介面Sj之區域(跨該區域該第二Cu連結部分426與該第一層間絕緣膜415彼此相對)之另一者中。在圖28中所示之實例中，該第二介面Cu障壁膜522係設置於前一連結介面Sj之區域中，且該第一介面Cu障壁膜521係設置於後一連結介面Sj之區域中。
如上所述，在本實例之半導體裝置510中，該第一介面Cu障壁膜521或該第二介面Cu障壁膜522亦設置於該連結介面Sj之區域中(跨該區域該等半導體部件之一者之Cu連結部分與另一半導體部件之層間絕緣膜彼此相對)。因此，運用本實例，亦可達成類似於藉由該第一工作實例及該第工作實例達成之效果之若干效果。
<<5.第四工作實例>>
通常，當具有面積彼此不同之Cu連結部分之一第一半導體部件與一第二半導體部件彼此接合以實施Cu-Cu連結時，該半導體部件之一者之Cu連結部分與另一半導體部件之層間絕緣膜彼此接觸。圖29展示剛剛描述之連結之一實例中一連結介面附近之一示意橫截面。應注意，在圖29中所示之半導體裝置650中，藉由相同的元件符號標示類似於上文參考圖14描述之第一工作實例之半導體裝置401之元件。
參考圖29，Cu如圖29中之虛線箭頭標記所示自面積大於一第二Cu連結部分426之面積之一第一Cu連結部分416擴散至一第二層間絕緣膜425中，且藉此損害該連結介面Sj 處之一電特性並使該等Cu連結部分及該半導體裝置650之可靠性降級。相比而言，在上述該等工作實例中，沿該第一Cu連結部分416與該第二層間絕緣膜425之間之連結介面形成一介面障壁膜，且可藉此防止Cu自該第一Cu連結部分416擴散至該第二層間絕緣膜425中。因此，可解決上述問題。
進一步言之，可應用其中一第一半導體部件與一第二半導體部件彼此接合(接合的狀態為其中該層間絕緣膜在該第一半導體部件及該第二半導體部件之至少一者之連結介面側上之表面自該Cu連結部分之連結側面收縮)之一技術作為用於防止Cu透過上述連結介面擴散之另一技術。換言之，亦可應用其中該第一半導體部件與該第二半導體部件彼此接合(接合的狀態為其中該第一半導體部件及該第二半導體部件之至少一者之Cu連結部分朝該連結介面側突出)之一技術。
圖30展示在其中一第一半導體部件及一第二半導體部件彼此接合(接合的狀態為其中該第一半導體部件及該第二半導體部件二者之Cu連結部分朝該連結介面側突出)之情況下一連結介面附近之一示意橫截面。應注意，在圖30中所示之半導體裝置660中，藉由相同的元件符號標示類似於圖14中所示之第一工作實例之半導體裝置401之元件。
在此例項中，沿第一半導體部件661與第二半導體部件662之間(特別係一第一層間絕緣膜663與一第二層間絕緣膜664之間)之連結介面Sj形成一間隙。因此，在該第二層 間絕緣664與該第一Cu連結部分416之間形成一氣隙，且防止Cu自該第一Cu連結部分416擴散至該第二層間絕緣664中。然而，在此例項中，外部空氣如概述箭頭標記所示沿該連結介面Sj進入該間隙，且污染該第一Cu連結部分416之表面。因此，損害該連結介面Sj處之一電特性且該等Cu連結部分及該半導體裝置之可靠性降級。
因此，在該第四工作實例中，其中在一第二層間絕緣膜與一第一Cu連結部分之間形成一氣隙之一半導體裝置經組態使得其可防止如上所述之外部空氣之此一影響。
[半導體裝置之組態]
圖31及圖32展示根據一第四工作實例之一半導體裝置之一般組態。特定言之，圖31展示一連結介面附近根據該第四工作實例之半導體裝置之一示意橫截面，且圖32展示該連結介面附近之一示意俯視圖並圖解說明Cu連結部分與沿該連結介面界定之一氣隙之一配置關係。應注意，在圖31及圖32中，為簡化描述，僅展示一連結介面附近之一組態。進一步言之，在圖31中所示之本工作實例之半導體裝置530中，藉由相同的元件符號標示類似於圖14中所示之第一工作實例之半導體裝置401之元件。
首先參考圖31，該半導體裝置530包含作為一第一半導體區段之一第一半導體部件531及作為一第二半導體區段之一第二半導體部件532。
該第一半導體部件531包含未展示之一第一半導體基板、一第一SiO2 層411、一第一Cu配接線部分412、一第一 Cu障壁膜413、一第一Cu擴散防止膜414、一第一層間絕緣膜415、一第一Cu連結部分533及一第一Cu障壁層417。
如自圖31與圖14之間之比較認知，本工作實例中之第一半導體部件531經組態使得在該第一實例之第一半導體部件410在該連結介面Sj側上之表面積上，於該第一Cu連結部分416與該第二層間絕緣膜425相對之表面區域中設置一凹陷部分。該第一半導體部件531之非剛剛描述之組態的另一部分的組態類似於上述第一工作實例之第一半導體部件410之對應部分之組態。
該第二半導體部件532包含未展示之一第二半導體基板、一第二SiO2 層421、一第二Cu配接線部分422、一第二Cu障壁膜423、一第二Cu擴散防止膜424、一第二層間絕緣膜425及一第二Cu連結部分426。
如自圖31與圖14之間之比較認知，本工作實例中之第二半導體部件532經組態使得該第一工作實例中之第二半導體部件420並不包含該介面Cu障壁膜428。該第二半導體部件532之除此之外的另一部分之組態類似於該第一工作實例中之第二半導體部件420之對應部分之組態。
如圖31中所示，在本工作實例中之半導體裝置530中，在該第一半導體部件531在該連結介面Sj側上之表面區域中，於該第一Cu連結部分533與該第二半導體部件532之第二層間絕緣膜425相對之表面區域中設置一凹陷部分534。因此，可形成一結構，其中沿該連結介面Sj在一區域中形成一氣隙，跨該區域該第一半導體部件531之第一Cu連結 部分533與該第二半導體部件532之第二層間絕緣膜531彼此相對且該第一Cu連結部分533並未直接接觸該第二層間絕緣膜425。
特定言之，在本工作實例中之半導體裝置530中，一介面障壁部分由該第一Cu連結部分533之凹陷部分534及該第二半導體部件532與該凹陷部分534相對之連結介面Sj側上之表面區域部分(即，面區域部分)組態。進一步言之，在本工作實例中，藉由該第一Cu連結部分533之凹陷部分534及該第二層間絕緣膜425在該連結介面Sj側上之表面界定之氣隙被置於其中該氣隙如圖31中所示藉由該氣隙周圍之各種膜密封之一狀態中。
[半導體裝置之製造技術]
現在，參考圖33A至圖33D描述本實施例中之半導體裝置530之一製造技術。應注意，圖33A及圖33B展示於不同步驟處製造之半導體部件之一Cu連結部分附近之橫截面，且圖33C及圖33D圖解說明該第一半導體部件531與該第二半導體部件532之一連結製程之一方式。
首先，在本工作實例中，如圖33A中所示以類似於上文參考圖16A至圖16F描述之第一工作實例中之第一半導體部件410之製造步驟處之一方式製造一第一半導體部件531。
進一步言之，在本工作實例中，如圖33B中所示以類似於上文參考圖16A至圖16F描述之第一工作實例中之第一半導體部件410之製造步驟處之一方式製造一第二半導體部件532。然而，應注意，在此例項中，在對應於圖16C之步 驟之第二層間絕緣膜425中形成對應於該第二Cu連結部分426及該第二Cu障壁層427之一形成區域之一開口之步驟處，將該開口之開口直徑設定為約1微米至95微米。
接著，對該第一半導體部件531在該第一Cu連結部分533側上之表面及該第二半導體部件532在該第二Cu連結部分426側上之表面實施一還原製程以移除該等Cu連結部分之表面上之氧化物膜或氧化物以使純淨的Cu曝露於該等Cu連結部分之該表面。應注意，使用其中使用舉例而言諸如甲酸之藥物溶液之一濕式蝕刻製程或其中使用(例如)Ar、NH3 或H2 之電漿之一乾式蝕刻製程作為此例項中之還原製程。
此後，如圖33C中所示，該第一半導體部件531在該第一Cu連結部分533側上之表面與該第二半導體部件532在該第二Cu連結部分426側上之表面彼此接觸或彼此接合。
接著，如圖33D中所示，在其中該第一半導體部件531與該第二半導體部件532彼此接合之狀態中，使用舉例而言諸如一加熱板之一加熱設備或退火設備或一RTA設備以使所接合部件退火以使該第一Cu連結部分533與該第二Cu連結部分426彼此連結。特定言之，在(例如)大氣壓力之N2 氛圍中或真空中在約100℃至400℃下加熱所接合部件持續約5分鐘至兩個小時。
在本工作實例中，藉由圖33D中所示之退火製程進一步加固該第一Cu連結部分533之Cu膜。應注意，在該連結介面Sj上，該第一Cu連結部分533與該第二層間絕緣膜425之 間之接觸區域與另一區域相比在緊密接觸力方面有所降低。因此，藉由圖33D中所示之退火製程，該接觸區域中之第一Cu連結部分533收縮且該第一Cu連結部分533之表面在其中其經間隔遠離該連結介面Sj之一方向上後移。因此，如圖33D中所示，在該第一半導體部件531在該連結介面Sj上之表面區域中，在該第一Cu連結部分533與該第二層間絕緣膜425相對之表面區域中形成一凹陷部分534。
特定言之，藉由圖33D中所示之退火製程，形成一結構，其中沿該第一Cu連結部分533與該第二層間絕緣膜425之間之連結介面Sj形成一氣隙，且該氣隙藉由該氣隙周圍之各種膜密封在該半導體裝置530中。應注意，為藉由圖33D中所示之退火製程形成該凹陷部分534，較佳地在(例如)高於經實施以在製造該等半導體部件時形成精細膜品質之Cu連結部分之退火製程之退火溫度之一溫度下實施該退火。
在本工作實例中，以如上所述之此一方式實施一Cu-Cu連結製程。應注意，該半導體裝置530之製造製程之除上述該連結步驟外的另一部分可類似於舉例而言諸如一固態影像擷取裝置(參考(例如)日本專利特許公開案第2007-234725號)之一當前可用半導體裝置之製造技術。
如上所述，本工作實例中之半導體裝置530經結構化使得沿該第一Cu連結部分533與該第二層間絕緣膜425之間之連結介面Sj形成一氣隙使得該第一Cu連結部分533與該第二層間絕緣膜425彼此不直接接觸。因此，在本工作實例 中，類似於該第一工作實例中，亦可防止Cu自該第一Cu連結部分533擴散至該第二層間絕緣膜425中。應注意，因為沿該連結介面Sj形成之氣隙之區域與該連結介面Sj之總體面積相比足夠小，所以本工作實例之組態中該連結介面Sj之緊密接觸效能類似於上述該等工作實例中之緊密接觸效能。
進一步言之，在本工作實例之半導體裝置530中，沿該第一Cu連結部分533與該第二層間絕緣膜425之間之連結介面Sj形成之氣隙被置於其中該氣隙藉由該氣隙周圍的各種膜密封之一狀態中。因此，在本工作實例中，可防止外部空氣侵入該等Cu連結部分，且可保證該半導體裝置530之可靠性。
<<6.第五工作實例>>
描述其中沿一第一半導體部件之一第一Cu連結部分與一第二半導體部件之一第二層間絕緣膜之間之一連結介面設置一氣隙之一半導體裝置之另一組態實例作為一第五工作實例。
[半導體裝置之組態]
圖34及圖35展示根據一第五工作實例之一半導體裝置之一般組態。特定言之，圖34展示一連結介面附近根據該第五工作實例之半導體裝置之一示意橫截面，且圖35展示該連結介面附近之一示意俯視圖並圖解說明Cu連結部分及介面Cu障壁膜與沿該連結介面界定之一氣隙之一配置關係。應注意，在圖34及圖35中，為簡化描述，僅展示一連結介 面附近之一組態。進一步言之，在圖34中所示之本工作實例之半導體裝置540中，藉由相同的元件符號標示類似於圖31中之第四工作實例之半導體裝置530之元件。
首先參考圖34，該半導體裝置540包含作為一第一半導體區段之一第一半導體部件531及作為一第二半導體區段之一第二半導體部件420。
該第一半導體部件531之組態類似於上文參考圖31描述之第四工作實例中之組態。特定言之，該第一半導體部件531經組態使得在上文參考圖14描述之第一工作實例中該第一半導體部件410之連結介面Sj側上之表面區域中，於該第一Cu連結部分533與該第二半導體部件420之第二層間絕緣膜425相對之表面區域中設置一凹陷部分534。同時，該第二半導體部件420具有類似於上文參考圖14描述之第一工作實例中之組態，相似之處在於：該介面Cu障壁膜428係設置於該第二層間絕緣膜425在該連結介面Sj側上之表面上。
在本工作實例中之半導體裝置540中，在該第一半導體部件531在該連結介面Sj上之表面區域中，該凹陷部分534如上所述般設置於該第一Cu連結部分533與該第二半導體部件420之介面Cu障壁膜428相對之表面區域中。因此，沿該連結介面Sj形成於一氣隙，跨該連結介面Sj該第一半導體部件531之第一Cu連結部分533與該第二半導體部件420之介面Cu障壁膜428彼此相對。進一步言之，在本工作實例中，如圖34中所示，藉由該第一Cu連結部分533之凹陷 部分534及該介面Cu障壁膜428在該連結介面Sj側上之表面界定之氣隙被置於其中該氣隙藉由該氣隙周圍的各種膜密封之一狀態中。
特定言之，在本工作實例中，一介面障壁部分亦由該第一Cu連結部分533之凹陷部分534及該第二半導體部件420與該凹陷部分534相對之連結介面Sj側上之表面區域部分或面區域部分組態。進一步言之，在本工作實例中，藉由形成於該表面障壁部分中之氣隙及亦藉由該介面Cu障壁膜428防止Cu自該第一Cu連結部分533擴散至該第二層間絕緣膜425中。
[半導體裝置之製造技術]
現在，參考圖36A至圖36D描述本工作實例中之半導體裝置540之一製造技術。應注意，圖36A及圖36B展示於不同步驟處製造之半導體部件之一Cu連結部分附近之示意橫截面，且圖36C及圖36D圖解說明該第一半導體部件531與該第二半導體部件420之間之一連結製程之一方式。
首先，在本工作實例中，如圖36A中所示以類似於上文參考圖16A至圖16F描述之第一工作實例中之第一半導體部件410之製造步驟處之一方式製造一第一半導體部件531。
進一步言之，在本工作實例中，如圖36B中所示以類似於上文參考圖16G至圖16L描述之第一工作實例中之第二半導體部件420之製造步驟處之一方式製造一第二半導體部件420。然而，在本工作實例中，可為(例如)SiN膜或SiCN膜之介面Cu障壁膜428之膜厚度係約10奈米至100奈 米，且藉由一CVD方法或一旋塗方法形成一介面Cu障壁膜428。進一步言之，在本工作實例中，在對應於圖16I之步驟之第二層間絕緣膜425中形成對應於該第二Cu連結部分426及該第二Cu障壁層427之一形成區域之一開口之步驟處，將該開口之開口直徑設定為約4微米至100微米。
接著，對該第一半導體部件531在該第一Cu連結部分533側上之表面及該第二半導體部件420在該第二Cu連結部分426側上之表面實施一還原製程以移除該等Cu連結部分之表面上之氧化物膜或氧化物以使純淨的Cu曝露於該等Cu連結部分之該表面。應注意，使用其中使用舉例而言諸如甲酸之藥物溶液之一濕式蝕刻製程或其中使用(例如)Ar、NH3 或H2 之電漿之一乾式蝕刻製程作為此例項中之還原製程。
此後，如圖36C中所示，該第一半導體部件531在該第一Cu連結部分533側上之表面與該第二半導體部件420在該第二Cu連結部分426側上之表面彼此接觸或彼此接合。
接著，如圖36D中所示，在其中該第一半導體部件531與該第二半導體部件420彼此接合之狀態中，使用舉例而言諸如一加熱板之一加熱設備或退火設備或一RTA設備以使所接合部件退火以使該第一Cu連結部分533與該第二Cu連結部分426彼此連結。特定言之，在(例如)大氣壓力之N2 氛圍中或真空中在約100℃至400℃下加熱所接合部件持續約5分鐘至兩個小時。
在本工作實例中，類似於上述該第四工作實例中，藉由 圖36D中所示之退火製程進一步加固該第一Cu連結部分533之Cu膜。此後，在該連結介面Sj上之第一Cu連結部分533與介面Cu障壁膜428之間之接觸區域中，該第一Cu連結部分533收縮且該第一Cu連結部分533之表面在其中其經間隔遠離該連結介面Sj之一方向上後移。因此，如圖36D中所示，在該第一半導體部件531在該連結介面Sj上之表面區域中，在該第一Cu連結部分533與該介面Cu障壁膜428相對之表面區域中形成一凹陷部分534。
特定言之，藉由圖36D中所示之退火製程，形成一結構，其中沿該第一Cu連結部分533與該介面Cu障壁膜428之間之連結介面Sj形成一氣隙，且該氣隙藉由該氣隙周圍之各種膜密封在該半導體裝置540中。應注意，為藉由圖36D中所示之退火製程形成該凹陷部分534，較佳地在(例如)高於經實施以在製造該等半導體部件時形成精細膜品質之Cu連結部分之退火製程之退火溫度之一溫度下實施該退火。
在本工作實例中，以如上所述之此一方式實施一Cu-Cu連結製程。應注意，該半導體裝置540之製造製程除上述連結步驟外之其他部分類似於舉例而言諸如一固態影像擷取裝置(參考(例如)日本專利特許公開案第2007-234725號)之一當前可用半導體裝置之製造技術。
如上所述，本工作實例中之半導體裝置540經結構化使得在沿該第一Cu連結部分533與該介面Cu障壁膜428之間之連結介面Sj之一區域中形成一氣隙使得該第一Cu連結部 分533與該介面Cu障壁膜428彼此不直接接觸。進一步言之，在本工作實例中，該介面Cu障壁膜428形成於與該第一Cu連結部分533之凹陷部分534相對之區域中。因此，在本工作實例中，可較高肯定地防止Cu自該第一Cu連結部分533擴散至該第二層間絕緣膜425中。
進一步言之，在本工作實例之半導體裝置540中，沿該第一Cu連結部分533與該介面Cu障壁膜428之間之連結介面Sj形成之氣隙被置於其中該氣隙藉由該氣隙周圍的各種膜密封之一狀態中。因此，在本工作實例中，類似於上述該第四工作實例中，可防止外部空氣侵入該等Cu連結部分，且可保證該半導體裝置540之可靠性。
應注意，在本工作實例中，雖然上文結合該第四工作實例描述之一介面障壁部分之形成技術應用於上文參考圖14描述之第一工作實例之半導體裝置401，但是本發明並不限於此。例如，上文結合該第四工作實例描述之一介面障壁部分之形成技術亦可應用於上文參考圖17描述之第二工作實例之半導體裝置402或上文參考圖20描述之第三工作實例之半導體裝置403。進一步言之，上文結合該第四工作實例描述之一介面障壁部分之形成技術亦可應用於(例如)上文參考圖23至圖26等等描述之修改之各種半導體裝置。
進一步言之，上文結合該第四工作實例描述之一介面障壁部分之形成技術亦可應用於上文參考圖27及圖34描述之各種參考實例之半導體裝置。然而，在此例項中，不僅在 該第一Cu連結部分與該第二層間絕緣膜相對之表面區域上而且在該第二Cu連結部分與該第一層間絕緣膜相對之表面區域中沿該連結介面Sj形成一凹陷部分。
<<7.應用>>
上文結合各種工作實例及修改描述之半導體裝置及用於該半導體裝置之製造技術(即，該等Cu-Cu連結技術)可應用於需要接合兩個基板以在製造時實施一Cu-Cu連結製程之各種電子設備。特定言之，上述該等工作實例及修改之Cu-Cu連結技術可適當地應用於(例如)一固態影像擷取裝置之製造。
[應用1]
圖37展示可應用上文結合各種工作實例及修改描述之半導體裝置及用於半導體裝置之製造技術之一半導體影像感測器模組之一組態之一實例。參考圖37，半導體影像感測器模組700係由連結在一起之一第一半導體晶片701及一第二半導體晶片702組態。
該第一半導體晶片701具有一光電二極體形成區域703、一電晶體形成區域704及建立在該第一半導體晶片701中之一類比/數位轉換器陣列705。該電晶體形成區域704及該類比/數位轉換器陣列705係按順序層壓在該光電二極體形成區域703上。
在該類比/數位轉換器陣列705中形成滲透接觸部分706。該等滲透接觸部分706之各者經形成使得其在其之一端部分處曝露於該類比/數位轉換器陣列705在該第二半導 體晶片702側上之表面。
同時，該第二半導體晶片702由一記憶體陣列組態且具有形成於其內部之接觸部分707。該等接觸部分707之各者經形成使得其在其之一端部分處曝露於該第二半導體晶片702在該第一半導體晶片701側上之表面。
接著，該等滲透接觸部分706與該等接觸部分707經加熱且彼此接觸接合，接合的狀態為其等彼此鄰接以使該第一半導體晶片701與該第二半導體晶片702彼此連結，以藉此製造該半導體影像感測器模組700。運用具有如上所述之此一組態之半導體影像感測器模組700，可增加每一單位面積之像素數目並可減小厚度。
在本應用之半導體影像感測器模組700中，上述該等工作實例及該等修改之Cu-Cu連結技術可應用於(例如)該第一半導體晶片701與該第二半導體晶片702之間之連結步驟。在此例項中，可進一步改良該第一半導體晶片701與該第二半導體晶片702之間之連結介面之可靠性。
[應用2]
圖38展示可應用上文結合各種工作實例及修改描述之半導體裝置及用於半導體裝置之製造技術(即，該等Cu-Cu連結技術)之背側照明類型之一固態影像擷取裝置之部分之一示意橫截面。
參考圖38，藉由使呈包含一像素陣列之一部分製造物品之形式之一第一半導體基板810及呈包含一邏輯電路之一部分製造物品之形式之一第二半導體基板820彼此連結組 態所示之固態影像擷取裝置800。應注意，在圖38中所示之固態影像擷取裝置800中，按順序在該第一半導體基板810與該第二半導體基板820相對之一面上層壓一平坦膜830、一晶片上彩色濾光片831及一晶片上微透鏡陣列832。
該第一半導體基板810包含P型之一半導體井區域811及一多層配接線層812。該半導體井區域811被安置在該平坦膜830側上之第一半導體基板810上。在該半導體井區域811中，形成(例如)一光電二極體(PD)、一浮動擴散區(FD)、組態一像素之MOS電晶體(Tr1及Tr2)及組態一控制電路之MOS電晶體(Tr3及Tr4)。同時，在該多層配接線層812中，複數個金屬配接線814被形成為一層間絕緣膜813內插於該多層配接線層812與該複數個金屬配接線814之間，且在該層間絕緣膜813中形成連接導體815以使該等金屬配接線814與對應的MOS電晶體彼此連接。
同時，該第二半導體基板820包含形成於(例如)矽基板之表面中之一半導體井區域821及形成於該第一半導體基板810側上之半導體井區域821中之一多層配接線層822。在該半導體井區域821中，形成組態一邏輯電路之MOS電晶體(Tr6、Tr7及Tr8)。同時，在該多層配接線層822中，複數個金屬配接線824被形成為一層間絕緣膜823內插於該多層配接線層822與該複數個金屬配接線824之間，且在該層間絕緣膜823中形成連接導體825以將該等金屬配接線824連接至對應的MOS電晶體。
根據上述本發明之工作實例及修改之Cu-Cu連結技術亦可應用於上述組態之背側照明類型之固態影像擷取裝置800。
第四實施例
<<1.半導體裝置之概述>>
描述一半導體裝置之一連結電極之一組態之一概述。
圖39展示一連結電極之一般組態且特別展示包含一連結電極之一連結部分之一橫截面組態。
在未展示之一半導體基板上形成一第一連結部分910。該第一連結部分910包含一第一配接線層912及透過一通孔913連接至該第一配接線層912之一第一連結電極911。
該第一配接線層912形成於一層間絕緣層919中。在該層間絕緣層919上形成一層間絕緣層917，其中一中間層918內插於其等之間。在該層間絕緣層917上設置另一層間絕緣層915，其中一中間層916內插於其等之間。
該第一連結電極911形成於該層間絕緣層915中，且該第一連結電極911之表面曝露於該層間絕緣層915之表面。此曝露表面經形成與該層間絕緣層915之表面齊平。
該第一配接線層912與該第一連結電極911透過延伸穿過該中間層916、該層間絕緣層917及該中間層918之通孔913而彼此電連接。
在該第一連結電極911與該通孔913及該層間絕緣層915及917與該中間層916之間設置用於防止一電極材料擴散至一絕緣層中之一障壁金屬層914。進一步言之，在該第一 配接線層912與該層間絕緣層919之間設置另一障壁金屬層931。
類似於上述該第一連結部分910，在未展示之一半導體基板上形成一第二連結部分920。該第二連結部分920包含一第二配接線層922及透過一通孔923連接至該第二配接線層922之一第二連結電極921。
該第二配接線層922形成於一層間絕緣層929中。在該層間絕緣層929上形成另一層間絕緣層927，其中一中間層928內插於其等之間。在該層間絕緣層927上設置又一層間絕緣層925，其中一中間層926內插於其等之間。
該第二連結電極921形成於該層間絕緣層925中使得其之表面自該層間絕緣層925之表面曝露。此曝露表面經形成與該層間絕緣層925之表面齊平。
該第二配接線層922與該第二連結電極921透過延伸穿過該中間層926、該層間絕緣層927及該中間層928之通孔923而彼此電連接。
在該第二連結電極921與該通孔923及該層間絕緣層925及927與該中間層926之間設置用於防止一電極材料擴散至一絕緣層中之一障壁金屬層924。在該第二配接線層922與該層間絕緣層929之間設置另一障壁金屬層932。
如上所述，該第一連結部分910與該第二連結部分920彼此接合，接合的狀態為其中該第一連結電極911與該第二連結電極921連結在一起。
進一步言之，該第一連結電極911及該第二連結電極921 經設計使得其等之一者之面積大於其等之另一者之面積，使得即使其等之間之連結位置移位，其等之間之連結面積亦未發生差別以保證高連結可靠性。運用圖39中所示之組態，因為該第二連結電極921具有較大面積，所以克服位置移位之連接可靠性得以保證。
如上所述，在圖39所示之組態中，因為該第一連結電極911及該第二連結電極912在其等之間具有一面積差，所以具有一較大面積之第二連結電極921在其之表面上具有直接接觸該第一連結部分910之層間絕緣膜915之一接觸部分933。
此接觸部分933在Cu或其類似物之一金屬層處直接接觸該層間絕緣層915。
進一步言之，因為組態該層間絕緣層915等等之SiO2 一般具有易於吸收水分之一本質，所以該等層中易於包含水(H2 O)。進一步言之，近年來用於高效能裝置之一低k材料(k<2.4)具有一更高的水分吸收性質。
因此，在上面該第二連結電極921與該層間絕緣層915彼此直接接觸之接觸部分933上，包含於該層間絕緣層915中等等中之水930與該第二連結電極921彼此接觸。在此例項中，存在諸如組態該第二連結電極921之Cu之金屬可能腐蝕之可能性。
如上所述，在其中半導體基板在其等之金屬連結電極處彼此接觸之組態之一半導體裝置中，該等連結電極被包含於該等層間絕緣層中之水發生腐蝕。若水腐蝕該等連結電 極，則此增加電阻、連結產生故障等等，從而妨礙該等半導體裝置之一正常功能。
因此，對於在該等連結電極處連結在一起之半導體裝置，要求用於防止包含於該等層間絕緣層中之水腐蝕該等連結電極之一組態。
<<2.半導體裝置之實施例>>
在下文中，描述根據本實施例之具有一連結電極之一半導體裝置。
圖40A及圖40B展示包含根據本實施例之一連結電極之一半導體裝置之一般組態。特定言之，圖40A展示本實施例之半導體裝置之一連結電極區域附近該半導體裝置之一般組態，且圖40B展示圖40A中所示之一第一連結部分940之一連結面950之一俯視圖。應注意，圖40A及圖40B僅展示一連結電極之一形成區域附近之一般組態，同時省略設置在上面形成該等連結電極之半導體基板及該等連結電極周圍之組件。
首先參考圖40A，形成一半導體裝置，其中一第一連結部分940與一第二連結部分960連結在一起，其中其等之電極形成面彼此相對。
該第一連結部分940包含一連結面950上之一第一連結電極941、一第二連結電極942及一第三連結電極943。同時，該第二連結部分960包含該連結面950上之一第四連結電極961、一第五連結電極962及一第六連結電極963。
該第一連結部分940之第一連結電極941與該第二連結部 分960之第四連結電極961連結在一起。進一步言之，該第二連結電極942與該第五連結電極962連結在一起，且該第三連結電極943與該第六連結電極963連結在一起。
[絕緣層]
該第一連結部分940及該第二連結部分960之各者係由彼此層壓之複數個配接線層及絕緣層組態。
該第一連結部分940之絕緣層包含按此順序自該連結面950側層壓之一第一層間絕緣層951、一第一中間層952、一第二層間絕緣層953、一第二中間層954及一第三層間絕緣層955。同時，該第二連結部分960之絕緣層包含按此順序自該連結面950側層壓之一第四層間絕緣層971、一第三中間層972、一第五層間絕緣層973、一第四中間層974及一第六層間絕緣層975。
[導體層：第一連結部分]
該第一連結部分940之第一連結電極941、第二連結電極942及第三連結電極943形成於該第一層間絕緣膜951中。該第一連結電極941、該第二連結電極942及該第三連結電極943在其等之表面處曝露於該連結面950且經形成與該第一層間絕緣膜951齊平。
在與該第二中間層954呈一接觸關係之第三層間絕緣層955中之位置處形成一第一配接線946、一第二配接線947及一第三配接線948。
該第一連結電極941與該第一配接線946透過延伸穿過該第一中間層952、該第二層間絕緣層953及該第二中間層 954之一第一通孔956而彼此電連接。類似地，該第二連結電極942與該第二配接線947透過一第二通孔957而彼此電連接。該第三連結電極943與該第三配接線948透過一第三通孔958而彼此電連接。
進一步言之，在該第一連結電極941與該第一層間絕緣層951之間設置用於防止該第一連結電極941擴散至該第一層間絕緣層951中之一障壁金屬層941A。同時，在該第二連結電極942及該第三連結電極943與該第一層間絕緣層951之間設置障壁金屬層942A及943A。進一步言之，在該第一配接線946與該第三層間絕緣層955之間設置一障壁金屬層946A；在該第二配接線947與該第三層間絕緣層955之間設置一障壁金屬層947A；且在該第三配接線948與該第三層間絕緣層955之間設置一障壁金屬層948A。
進一步言之，分別在該第一通孔956、該第二通孔957及該第三通孔958與該第一中間層952、該第二層間絕緣層953及該第二中間層954之間設置障壁金屬層956A、957A及958A。該第一通孔956、該第二通孔957及該第三通孔958分別透過該等障壁金屬層956A、957A及958A連接至該第一配接線946、該第二配接線947及該第三配接線948。
[導體層：第二連結部分]
該第二連結部分960之第四連結電極961、第五連結電極962及第六連結電極963形成於該第四層間絕緣膜971中。該第四連結電極961、該第五連結電極962及該第六連結電極963在其等之表面處曝露於該連結面950且經形成與該第 四層間絕緣膜971齊平。
在與該第四中間層974呈一接觸關係之第六層間絕緣層975中之位置處形成一第四配接線966、一第五配接線967及一第六配接線968。
該第四連結電極961與該第四配接線966透過延伸穿過該第三中間層972、該第五層間絕緣層973及該第四中間層974之一第四通孔976而彼此電連接。類似地，該第五連結電極962與該第五配接線967透過一第五通孔977而彼此電連接。該第六連結電極963與該第六配接線968透過一第六通孔978而彼此電連接。
進一步言之，在該第四連結電極961與該第四層間絕緣層971之間設置用於防止該第四連結電極961擴散至該第四層間絕緣層971中之一障壁金屬層961A。進一步言之，分別在該第五連結電極962及該第六連結電極963與該第四層間絕緣層971之間設置障壁金屬層962A及963A。進一步言之，在該第四配接線966與該第六層間絕緣層975之間設置一障壁金屬層966A；在該第五配接線967與該第六層間絕緣層975之間設置一障壁金屬層967A；且在該第六配接線968與該第六層間絕緣層975之間設置一障壁金屬層968A。
在該第四通孔976、該第五通孔977及該第六通孔978與該第三中間層972、該第五層間絕緣層973及該第四中間層974之間亦分別設置障壁金屬層976A、977A及978A。該第四通孔976、該第五通孔977及該第六通孔978分別透過該等障壁金屬層976A、977A及978A連接至該第四配接線 966、該第五配接線967及該第六配接線968。
[材料]
該第一配接線946、該第二配接線947、該第三配接線948、該第四配接線966、該第五配接線967及該第六配接線968係由普遍用於一半導體裝置之配接線之一材料(舉例而言諸如Al或Cu)形成。
同時，該第一連結電極941、該第二連結電極942、該第三連結電極943、該第四連結電極961、該第五連結電極962及該第六連結電極963係由容許連結一半導體基板之一介電材料(舉例而言諸如Cu)形成。
該等障壁金屬層係由普遍用於一半導體裝置中之障壁金屬層之一材料(舉例而言諸如Ta、Ti、Ru、TaN或TiN)形成。
該第一層間絕緣膜951、該第二層間絕緣膜953、該第三層間絕緣膜955、該第四層間絕緣膜971、該第五層間絕緣膜973及該第六層間絕緣膜975係由(例如)SiO2 、由含氟氧化矽(FSG)或聚芳醚(PAE)表示之有機矽基聚合物、由氫化矽倍半氧烷(HSQ)或甲基矽倍半氧烷(MSQ)表示之一無機材料形成，且特別係由具有約2.7或更小之一相對介電常數之一低介電常數(低k)材料形成。
如圖40A中所示，該第一層間絕緣層至該第六層間絕緣層951、953、955、971、973及975由於該等絕緣層之水分吸收而易於包含水(H2 O)970。
該第一中間層952、該第二中間層954、該第三中間層 972及該第四中間層974係由普遍用於組態一半導體裝置中之配接線等等之一金屬材料之一擴散防止層之一材料組態。進一步言之，該等中間層係不太可能容許包含於該等層間絕緣層中之水970滲透之高密度絕緣層。進一步言之，用作剛剛描述之擴散防止層之此等高密度絕緣層係由藉由(例如)一旋塗方法或一CVD方法形成之一相對介電常數4至7之P-SiN或一相對介電常數等於或小於4之SiCN(含有C)或類似物組態。
[連結部分]
如上所述，組態一半導體裝置，其中半導體基板連結在一起，連結的狀態為其中該第一連結電極941、該第二連結電極942及該第三連結電極943與該第四連結電極961、該第五連結電極962及該第六連結電極963連結在一起。
進一步言之，如圖40A中所示，該第一連結部分940之連結電極及該第二連結部分960之連結電極經組態使得其等之一者之面積較大以保證連結可靠性。藉由此組態，當連結位置移位時該等電極之間之連結面積亦不會改變。
在圖40A中所示之組態中，該第二連結電極942、該第四連結電極961及該第六連結電極963經形成具有大於各自相對連結電極之一面積。因此，在該第二連結電極942上，形成直接接觸該第四層間絕緣層971之一接觸部分949。進一步言之，在該第四連結電極961及該第六連結電極963之表面上，分別形成直接接觸該第一層間絕緣層951之接觸部分969及979。
[保護層]
該第一連結部分940包含該第一連結電極941周圍之一第一保護層944。該第一連結部分940進一步包含包圍該第二連結電極942及該第三連結電極943之周邊之一第二保護層945。
如圖40B中所示，該第一保護層944及該第二保護層945係由包圍該第一連結電極941之周邊之一單層形成。進一步言之，如圖40A中所示，該第一保護層944係形成於其透過該第一層間絕緣層951自該第一連結部分940之連結面950延伸至該第一中間層952之一深度之一凹陷部分中。該第二保護層945形成於其透過該第一層間絕緣層951、該第一中間層952及該第二層間絕緣層953自該第一連結部分940之連結面950延伸至該第二中間層954之一深度之一凹陷部分中。
進一步言之，如圖40A中所示，該第二連結部分960具有設置於其上對應於上述該第一保護層944之一位置處之一第三保護層964。進一步言之，該第二連結部分960具有設置於其上對應於上述該第二保護層945之一位置處之一第四保護層965。
該第三保護層964形成於其包圍該第四連結電極961之周邊且透過該第四層間絕緣層971自該第二連結部分960之連結面950延伸至該第三中間層972之一深度之一凹陷部分中。
該第四保護層965形成於其包圍該第五連結電極962及該 第六連結電極963之周邊且透過該第四層間絕緣層971自該第二連結部分960之連結面950延伸至該第三中間層972之一深度之一凹陷部分中。
該第一保護層944及該第三保護層964設置於其等沿該連結面950彼此接觸之位置處。藉由此組態，該第一連結電極941與該第四連結電極961之連結部分係藉由該第一保護層944、該第三保護層964、該第一中間層952及該第三中間層972包圍。
進一步言之，該第二保護層945及該第四保護層965設置於其等沿該連結面950彼此接觸之位置處。因此，該第二連結電極942與該第五連結電極962之連結部分及該第三連結電極943與該第六連結電極963之連結部分係藉由該第二保護層945、該第四保護層965、該第二中間層954及該第三中間層972包圍。
該第一保護層944、該第二保護層945、該第三保護層964及該第四保護層965係由類似於上述該等障壁金屬層之材料之一材料形成，且係由(例如)Ti、Ru、TaN或TiN形成。
[保護層：作用]
如上所述，應用於該第一層間絕緣層951、該第四層間絕緣層971或類似物之SiO2 、一低k材料或類似物具有易於吸收水分之一本質。特別係若使用一電漿連結方法將層間絕緣層連結在一起，則藉由該等絕緣層之表面處理及加熱處理在該等連結面上產生水。因此，水(H2 O)970由於絕緣 層材料之水分吸收而易於包含在該第一層間絕緣層951、該第四層間絕緣層971或類似物中。
在本實施例之半導體裝置之組態中，該第一保護層944、該第二保護層945、該第三保護層964及該第四保護層965設置於該等連結電極周圍。若該等保護層係由類似於該等障壁金屬層之材料之一材料組態，則可防止包含於該等絕緣層中之水970滲透。進一步言之，該第一中間層952及該第三中間層972係由不太容易容許水970滲透之P-SiN之一高密度絕緣層或類似物組態。
因此，可藉由該第一保護層944、該第三保護層964、該第一中間層952及該第三中間層972攔截包含於該第一層間絕緣層951或該第四層間絕緣層971中之水970。
進一步言之，可藉由該第二保護層945、該第四保護層965、該第二中間層954及該第三中間層972攔截包含於該第一層間絕緣層951或該第四層間絕緣層971中之水970。
藉由上述組態，可藉由該第一連結電極941與該第四連結電極961之連結部分抑制水970與該第四連結電極961與該第一層間絕緣層951之間之接觸部分969之接觸。類似地，可藉由該第二連結電極942與該第五連結電極962之連結部分抑制水970與該第二連結電極942與該第四層間絕緣層971之間之接觸部分949之接觸。進一步言之，可藉由該第三連結電極943與該第六連結電極963之連結部分抑制水970與該第六連結電極963與該第一層間絕緣層951之間之接觸部分979之接觸。
應注意，在上述組態中，該第四連結電極961之接觸部分969在藉由該第一保護層944、該第三保護層964、該第一中間層952及該第三中間層972包圍之一區域中接觸包含於該第一層間絕緣層951中之水970。因此，較佳地將該第一連結電極941與該第一保護層944之間之距離及該第四連結電極961與該第三保護層964之間之距離設定為儘可能短。例如，將該等距離設定為用於佈線之設計規則中允許之最小距離，使得其中可存在一絕緣層之區域在藉由該第一保護層944、該第三保護層964等等包圍之一區域內係最小的。可將一連結電極與一保護層之間之最小距離之最小值設定為約50奈米，且可在一普遍半導體裝置的設計規則中將其設定為2微米至4微米。
該第二連結電極942之接觸部分949或該第六連結電極963之接觸部分979在該第三保護層964、該第四保護層965等等之區域中亦接觸包含於該第一層間絕緣層951及該第四層間絕緣層971中之水970。因此，根據用於配線之設計規則，較佳地將該第二保護層945及該第四保護層965定位儘可能分別接近該第二連結電極942及該第六連結電極963。
進一步言之，需要包圍待以此一方式形成之一連結電極之一保護層屏蔽由易於吸收水分之一材料製成之至少一絕緣層。因此，該保護層較佳地形成於自其中設置該連結電極之一層間絕緣層之表面(即，自連結面)至該層間絕緣層上之一絕緣層(即，至一中間層)之一深度。
進一步言之，一保護層可形成於比其中形成一連結電極之一層間絕緣層更深之一位置。例如，一保護層可經形成以透過該第一層間絕緣層951、該第一中間層952及該第二層間絕緣層953自該連結面950延伸至該保護層如該第二保護層945一樣接觸該第二中間層954之一位置。根據該第二保護層945之組態，因為可攔截該第二層間絕緣層953中之水，所以可防止可自該第二層間絕緣層953滲透該第一中間層952之水970。
進一步言之，因為彼此接觸之保護層之一者之寬度被設定為大於另一保護層沿該連結面950之寬度，所以即使該等半導體基板之連結位置發生移位，亦可保證該等保護層之間之連接可靠性。在如圖40A中所示之本實施例之半導體裝置之組態中，在該連結面上該第三保護層964及該第四保護層965之寬度大於該第一保護層944及該第二保護層945之寬度。
特定言之，該第三保護層964及該第一保護層944經組態使得該第三保護層964之連結電極側(即，內側)經定位比該第一保護層944更接近該連結電極，且與該第三保護層964之連結電極相對之側(即，該第三保護層964之外側)經定位比該第一保護層944更遠離該連結電極。依此方式，藉由設定該第三保護層964之寬度為較大，即使在該連結位置發生移位時，該第一保護層944亦在該第三保護層964之寬度內接觸該第三保護層964。
進一步言之，該第四保護層965及該第二保護層945經組 態使得該第四保護層965之連結電極側(即，內側)經定位比該第二保護層945更接近該連結電極，且與該第四保護層965之連結電極相對之側(即，該第四保護層965之外側)經定位比該第二保護層945更遠離該連結電極。依此方式，藉由設定該第四保護層965之寬度為較大，即使在該連結位置發生移位時，該第二保護層945亦在該第四保護層965之寬度內接觸該第四保護層965。
藉由上述組態，可保證克服位置移位之連接可靠性。
[保護層：效果]
運用上述本實施例之半導體裝置之組態，因為形成包圍一連結電極之一保護層，所以可將水的接觸(造成該連結部分及該連結電極被腐蝕的因素)抑制到最小程度。因此，可抑制該連結電極之腐蝕，且可給半導體裝置提供一良好的電特性及可靠性。
因此，可提供電特性及可靠性改良之半導體裝置。進一步言之，因為可抑制由腐蝕引起的電阻值增加，所以可預期半導體裝置之處理速度增強且功率消耗減小。
進一步言之，因為該等連結電極藉由該等保護層包圍，所以亦可減小流過該電極連結部分之一電信號之外部干擾。因此，可預期半導體裝置之雜訊減小。
應注意，該等連結電極及該等保護層之形狀並不限於上文結合本實施例描述之形狀。該等保護層之形狀並不限於圖40B中所示之圓形形狀，而是僅在其等與該等連結電極具有包圍該等保護層之連結面上之一連結電極之一連續形 狀之情況下可為任何其他形狀。該等連結電極之形狀亦不限於如圖40B中所示之一圓形形狀，而是可為任何其他形狀。
<<3.半導體裝置之製造方法>>
現在描述本實施例之半導體裝置之一製造方法之一實例。應注意，在該製造方法之下列描述中，僅描述關於上文參考圖40A及圖40B描述之第一連結電極941與第四連結電極961之間之連結部分之半導體裝置之一製造方法，同時省略半導體裝置之其他部分之組態之一製造方法之描述。可以類似於關於該第一連結電極941與該第四連結電極961之間之連結部分之半導體裝置之製造方法製造該第二連結電極942與該第五連結電極962之間之連結部分、該第三連結電極943與該第六連結電極963之間之連結部分等等。進一步言之，省略半導體基板、配接線層、其他各種電晶體及各種元件之一製造方法之描述，此係因為其等可以已知方法製造。
進一步言之，藉由相同的元件符號標示類似於上文參考圖40A及圖40B描述之本實施例之半導體裝置之元件，且本文省略其等之重複詳細描述以避免冗餘。
首先，如圖41A中所示形成連接至一接地裝置且包含一障壁金屬層946A及一第一配接線946之一第三層間絕緣層955。可使用應用於一半導體裝置之一普遍製造方法或一相同技術之一鑲嵌製程(參考(例如)日本專利特許公開案第2004-63859號)形成包含該第一配接線946之第三層間絕緣 層955。接著，在該第一配接線946及該第三層間絕緣層955上形成10奈米至100奈米厚之一第二中間層954。
接著，如圖41B中所示在該第二中間層954上形成20奈米至200奈米厚之呈SiO2 層、SiOC層或類似物形式之一第二層間絕緣層953。接著，在該二層間絕緣層953上形成10奈米至100奈米厚之呈SiN層、SiCN層或類似物形式之一第一中間層952。在該第一中間層952上形成20奈米至200奈米厚之呈SiO2 層、SiOC層形式之一第一層間絕緣層951。
可使用(例如)一CVD方法或一旋塗方法形成上述該第一層間絕緣層951、該第一中間層952、該二層間絕緣層953、該第二中間層954及該第三層間絕緣層955。
進一步言之，如圖41B中所示在該第一層間絕緣層951上形成一光阻層991。該光阻層991形成於一圖案中，其中該光阻層991在其之一形成位置處朝一第一通孔956等等開口以連接一下層配接線結構(諸如該第一配接線946)。
接著，如圖41C中所示使用磁控管類型之一普遍蝕刻設備藉由一乾式蝕刻方法自該光阻層991上方蝕刻該第一層間絕緣層951、該第一中間層952及該第二層間絕緣層953。
在蝕刻該第一層間絕緣層951、該第一中間層952及該第二層間絕緣層953後，實施基於氧氣(O2 )電漿之一灰化製程及藉由有機胺基藥物之溶液之一製程。藉由該等製程，完全移除該光阻層991及該蝕刻製程中產生之殘留沈積物。
接著，如圖41D中所示藉由一旋塗方法塗敷50奈米至1微米厚之一有機樹脂，且藉由一塗敷設備中設置之一加熱器在30℃至200℃下煆燒該有機樹脂以形成一有機材料層992。接著，藉由一CVD方法或一旋塗方法在該有機材料層992上形成20奈米至200奈米厚之SiO2 層以形成氧化物層993。
此後，如圖41E中所示在該氧化物層993上形成一光阻層994。該光阻層994形成於一圖案中，其中該光阻層994在待形成連結部分之第一連結電極941及第一保護層944之一位置處開口。
接著，使用磁控管類型之一普遍蝕刻設備藉由一乾式蝕刻方法自該光阻層994上方蝕刻該氧化物層993。接著，使用所蝕刻氧化物層993以使用磁控管類型之一普遍蝕刻設備藉由一乾式蝕刻方法蝕刻該有機材料層992及該第一層間絕緣層951。
此後，實施基於氧氣(O2 )電漿之一灰化製程及藉由有機胺基藥物之溶液之一製程以完全移除該氧化物層993、該有機材料層992及該蝕刻製程中產生之殘留沈積物。藉由此製程，同時蝕刻該第一配接線946上之第二中間層954以曝露該第一配接線946以獲得如圖41G中所示之此一形狀。
接著，如圖41H中所示形成用於形成一障壁金屬層956A及該第一保護層944之一障壁材料層995。在Ar/N2 氛圍中藉由一RF濺鍍製程由Ti、Ta、Ru或其等之氮化物之任一者形成一厚度為5奈米至50奈米之障壁材料層995。
接著，如圖41I中所示使用一電解電鍍方法或一濺鍍方法在該障壁材料層995上形成由Cu或類似物製成之一電極材料層996。形成該電極材料層996以填滿形成於該第一層間絕緣層951、該第一中間層952、該第二層間絕緣層953及該第二中間層954中之開口。在形成該電極材料層996後，使用一加熱板或一燒結退火設備以在100℃至400℃下實施熱處理持續約1分鐘至60分鐘。
接著，如圖41J中所示藉由一化學機械拋光(CMP)方法移除並非佈線圖案必需之所沈積障壁材料層995及電極材料層996之部分。藉由此步驟，形成透過該第一通孔956連接至該第一配接線946之一第一連結電極941。同時，形成一障壁金屬層941A及一障壁金屬層956A。
進一步言之，由留在該第一層間絕緣層951之開口中之障壁材料層995形成一第一保護層944。
藉由上述該等步驟形成一第一連結部分940。
進一步言之，重複類似於上文參考圖41A至圖41J描述之方法之步驟以製備具有一第二連結部分960之一半導體裝置。
接著，對藉由上述該製程形成之兩個半導體基板之表面(即，對該第一連結部分940與該第二連結部分960之表面)實施(例如)使用甲酸之一濕式製程或使用Ar、NH3 或類似物之電漿之一乾式製程。藉由該製程，移除該第一連結電極941與該第四連結電極961之表面上之氧化物膜以曝露純淨的金屬面。
接著，如圖41K中所示，在該兩個半導體基板之表面彼此相對後其等彼此接觸以使該第一連結部分940與該第二連結部分960彼此連結。
此後，在(例如)大氣壓力之N2 氛圍中或真空中藉由諸如一加熱板之一退火設備或一RTA在100℃至400℃下實施加熱處理持續約5分鐘至兩個小時。
進一步言之，當連結上述該第一連結部分940與該第二連結部分960時，可使用一電漿連結方法以使該第一層間絕緣層951與該第四層間絕緣層971彼此連結。例如，氧氣電漿輻照在該第一層間絕緣層951與該第四層間絕緣層971之表面上以修改其等之表面。在該修改後，用純淨水清洗該第一層間絕緣層951與該第四層間絕緣層971之表面持續30秒以在該表面上形成矽烷醇基(Si-OH基團)。接著，上面形成矽烷醇基之諸面彼此相對且部分彼此抵靠按壓以藉由范德華力連結在一起。此後，為進一步增加連結介面處之緊密接觸力，應用(例如)400℃/60分鐘之加熱處理以使該等矽烷醇基發生一脫水凝結反應。
藉由上述該等步驟，可製造圖41K中所示之本實施例之一半導體裝置。
藉由上述該製造方法，可同時形成該障壁金屬層956A及該第一保護層944。進一步言之，用於形成該第一保護層944之第一層間絕緣層951之凹陷部分可與用於形成該第一連結電極941之凹陷部分同時形成。
因此，在不增加用於形成一保護層之一步驟之情況下可 藉由用於一半導體裝置之一普遍製造方法製造本實施例之半導體裝置。
下文給定圖41K中所示之半導體裝置之組件之一大小之一實例。
分別連接至該第一配接線946及該第四配接線966之第一通孔956及第四通孔976之開口直徑係50奈米至200奈米。該第一連結電極941及該第四連結電極961之開口直徑係200奈米至20微米。分別形成於該第一連結電極941及該第四連結電極961周圍並包圍該等連結部分之第一保護層944及第三保護層964之開口寬度係10奈米至20微米。
<<4.半導體裝置之修改1>>
現在描述本實施例之半導體裝置之一修改1。圖42A及圖42B展示該修改1之半導體裝置之一組態。應注意，在圖42A及圖42B中所示之半導體裝置中，藉由相同的元件符號標示類似於上述實施例之半導體裝置之元件，且本文省略其等之重複詳細描述以避免冗餘。進一步言之，惟非保護層之另一部分之組態外，圖42A及圖42B中所示之修改1之半導體裝置之組態類似於上述實施例之半導體裝置。因此，本文省略除該等保護層外之組件之組態之描述以避免冗餘。
[保護層]
首先參考圖42A，該第一連結部分940包含該第一連結電極941周圍之一第一保護層981。該第一連結部分940進一步包含包圍該第二連結電極942及該第三連結電極943之一 第二保護層982。
參考圖42B，該第一保護層981係由包圍該第一連結電極941之一單一連續層形成。該第二保護層982係由包圍該第二連結電極942及第三連結電極943之一單一連續層形成。
返回參考圖42A，該第一保護層981包含覆蓋形成於該第一層間絕緣層951中之一凹陷部分之內面之一障壁金屬層981B及經形成以填滿該障壁金屬層981B之一導體層981A。
該第一保護層981經形成具有其透過該第一層間絕緣層951自該第一連結部分940之連結面950延伸至該第一中間層952之此一深度。
同時，該第二保護層982包含覆蓋形成於該第一層間絕緣層951、該第一中間層952及該第二層間絕緣層953中之一凹陷部分之內面之一障壁金屬層982B及經形成以填滿該障壁金屬層982B之一導體層982A。該第二保護層982經形成具有其透過該第一層間絕緣層951、該第一中間層952及該第二層間絕緣層953自該第一連結部分940之連結面950延伸至該第二中間層954之此一深度。
進一步言之，如圖42A中所示，在該第二連結部分960上在對應於上述該第一保護層981之一位置處設置一第三保護層964。進一步言之，在該第二連結部分960上在對應於該第二保護層982之一位置處設置一第四保護層965。該第三保護層964及該第四保護層965具有類似於上文參考圖40A及圖40B描述之實施例中之組態之一組態。
在該連結面950上，該第一保護層981及該第三保護層964設置於其等彼此接觸之位置處。進一步言之，在該連結面950上，該第二保護層982及該第四保護層965設置於其等彼此接觸之位置處。
藉由剛剛描述之組態，在藉由該第一保護層981、該第三保護層964、該第一中間層952及該第三中間層972包圍之一區域中形成該第一連結電極941與該第四連結電極961之間之一連結部分。同時，在藉由該第二保護層982、該第四保護層965、該第二中間層954及該第三中間層972包圍之一區域中形成該第二連結電極942與該第五連結電極962之間之一連結部分及該第三連結電極943與該第六連結電極963之間之一連結部分。
該第一保護層981、該第二保護層982之障壁金屬層981B及982B由類似於上述該等障壁金屬層之材料之一材料(諸如Ta、Ti、Ru、TaN或TiN)形成。進一步言之，該第一保護層981、該第二保護層982之導體層981A及982A由類似於上述該等連結電極之材料之一材料(舉例而言諸如Cu)形成。
[保護層：效果]
運用圖42A中所示之修改1之半導體裝置之組態，將該第一保護層981與該第二保護層982之間之連結面之寬度設定為大於該第三保護層964及該第四保護層965之寬度以保證克服位置移位之連接可靠性。
該第一保護層981及該第二保護層982之組態係適合的， 其中使彼此連結之保護層之一者之寬度大於另一保護層之寬度以保證該等保護層之連接可靠性。例如，在其中該第一保護層981之開口直徑或寬度係約30奈米至20微米之情況中，僅藉由用該等障壁金屬層981B及982B填充難以填滿形成於該等絕緣層中之開口。因此，在用該等障壁金屬層981B及982B覆蓋該開口之內面後藉由用該等導體層981A及982A填滿該等障壁金屬層981B及982B，可組態其等之間具有該連結面之一大寬度之第一保護層981及第二保護層982。
<<5.用於半導體裝置之修改1之製造方法>>
現在描述上述用於該修改1之半導體裝置之一製造方法。在該製造方法之下列描述中，僅描述關於上文參考圖42A及圖42B描述之第一連結電極941與第四連結電極961之間之連結部分之半導體裝置之一製造方法，同時省略半導體裝置之另一部分之組態之一製造方法。
首先，實施類似於上文參考圖41A至圖41D描述之步驟之步驟以在上面形成一第一配接線946之一第三層間絕緣層955上形成一第二中間層954、一第二層間絕緣層953、一第一中間層952、一第一層間絕緣層951、一有機材料層992及氧化物層993。該第二層間絕緣層953、該第一中間層952及該第一層間絕緣層951具有用於在其中形成一第一通孔956之一開口。
接著，如圖43A中所示在該氧化物層993上形成一光阻層997。該光阻層997形成於一圖案中，該光阻層997在形成 一連結部分之一第一連結電極941及一第一保護層981之位置處開口。
接著，如圖43B中所示藉由其中使用磁控管類型之一普遍蝕刻設備之一乾式蝕刻方法自該光阻層997上方蝕刻該氧化物層993。接著，使用所蝕刻氧化物層993作為一遮罩以藉由其中使用磁控管類型之一普遍蝕刻設備之一乾式蝕刻方法蝕刻該有機材料層992及該第一層間絕緣層951。
此後，實施(例如)基於氧氣(O2 )電漿之一灰化製程及藉由有機胺基藥物之溶液之一製程以完全移除該氧化物層993、有機材料層992及該蝕刻製程中產生之殘留沈積物。進一步言之，藉由此製程，同時蝕刻該第一配接線946上之第二中間層954以曝露該第一配接線946以藉此獲得如圖43C中所示之此一形狀。
接著，如圖43D中所示形成用於形成該障壁金屬層956A及該第一保護層981之障壁金屬層981B。在Ar/N2 氛圍中藉由一RF濺鍍製程由Ti、Ta、Ru或其等之氮化物之任一者形成一厚度為5奈米至50奈米之障壁材料層998。
接著，如圖43E中所示使用一電解電鍍方法或一濺鍍方法在該障壁材料層998上形成由Cu或類似物製成之一電極材料層999。藉由填滿其中待形成該第一連結電極941之一開口及其中持形成該第一保護層981之一開口形成該電極材料層999。在形成該電極材料層999後，使用一加熱板或一燒結退火設備以在100℃至400℃下實施熱處理持續約1分鐘至60分鐘。
接著，如圖43F中所示藉由一化學機械拋光(CMP)方法移除並非配接線圖案必需之障壁材料層998及電極材料層999之部分。藉由此步驟，形成透過該第一通孔956連接至該第一配接線946之一第一連結電極941。同時，形成一障壁金屬層941A及一障壁金屬層956A。
進一步言之，由留在該第一層間絕緣層951之開口中之障壁材料層998及電極材料層999形成一第一保護層981。
藉由上述該等步驟形成一第一連結部分940。
重複類似於上文參考圖41A至圖41J描述之方法之步驟以製備具有一第二連結部分960之一半導體裝置。
接著，對藉由上述製程形成之兩個半導體部件之表面(即，對該第一連結部分940與該第二連結部分960之表面)實施(例如)使用甲酸之一濕式製程或使用Ar、NH3 、H2 或類似物之電漿之一乾式製程。藉由該製程，移除該第一連結電極941與該第四連結電極961之表面上之氧化物膜以曝露純淨的金屬面。
接著，如圖43G中所示，在該兩個半導體部件之表面彼此相對後其等彼此接觸以使該第一連結部分940與該第二連結部分960彼此連結。
此後，在(例如)大氣壓力之N2 氛圍中或真空中藉由諸如一加熱板之一退火設備或一RTA在100℃至400℃下實施加熱處理持續約5分鐘至兩個小時。
藉由上述該等步驟，可製造圖43G中所示之本修改之一半導體裝置。
<<6.半導體裝置之修改2>>
現在描述本實施例之半導體裝置之一修改2。圖44展示該修改2之半導體裝置之一組態。應注意，在圖44中所示之半導體裝置中，藉由相同的元件符號標示類似於上述實施例之半導體裝置之元件，且本文省略其等之重複詳細描述以避免冗餘。進一步言之，惟非層間絕緣層之另一部分之組態外，圖44中所示之修改2之半導體裝置之組態類似於上述實施例之半導體裝置。因此，本文省略除該等層間絕緣層外之組件之組態之描述以避免冗餘。
[絕緣層]
藉由層壓複數個配接線層及絕緣層形成該第一連結部分940及該第二連結部分960。
該第一連結部分940之絕緣層自該連結面950側按順序包含一第一層間絕緣層983及一第二層間絕緣層984。同時，該第二連結部分960之絕緣層自該連結面950按順序包含一第三層間絕緣層985及一第四層間絕緣層986。
在該第一連結部分940中，在該第二層間絕緣層984中形成一第一配接線946、一第二配接線947及一第三配接線948。在該第一層間絕緣層983中，形成該第一連結部分940之一第一連結電極941、一第二連結電極942及一第三連結電極943。該第一連結電極941、該第二連結電極942及該第三連結電極943之表面曝露於該連結面950且鋪設為與該第一層間絕緣層983齊平。
進一步言之，在該第一層間絕緣層983中形成一第一通 孔956、一第二通孔957及一第三通孔958。
而且，在該第一層間絕緣層983中設置包圍該第一連結電極941之一第一保護層944及包圍該第二連結電極942及該第三連結電極943之一第二保護層945。
在該第二連結部分960中，在該第四層間絕緣層986中形成一第四配接線966、一第五配接線967及一第六配接線968。在該第三層間絕緣層985中，形成一第四連結電極961、一第五連結電極962及一第六連結電極963。該第四連結電極961、該第五連結電極962及該第六連結電極963之表面曝露於該連結面950且鋪設為與該第三層間絕緣層985齊平。
進一步言之，在該第三層間絕緣層985中形成一第四通孔976、一第五通孔977及一第六通孔978。
而且，在該第三層間絕緣層985中設置包圍該第四連結電極961之一第三保護層964及包圍該第五連結電極962及該第六連結電極963之一第四保護層965。
該第一層間絕緣層983及該第三層間絕緣層985由與上述實施例之半導體裝置之中間層之材料相同之一材料組態。例如，該第一層間絕緣層983及該第三層間絕緣層985係由用於普遍組態一半導體裝置中之配接線等等之一金屬材料之一擴散防止層之一材料組態。進一步言之，該第一層間絕緣層983及該第三層間絕緣層985係不太可能容許包含於該等層間絕緣層中之水970滲透之高密度絕緣層。進一步言之，用作剛剛描述之擴散防止層之此等高密度絕緣層係 由藉由(例如)一旋塗方法或一CVD方法形成之一相對介電常數4至7之P-SiN組態或由一相對介電常數小於4之SiCN或類似物(含有C)組態。
進一步言之，該第二層間絕緣層984及該第四層間絕緣層986係由與上述實施例之半導體裝置之層間絕緣層之材料相同之一材料組態。例如，該第二層間絕緣層984及該第四層間絕緣層986係由(例如)SiO2 、由含氟氧化矽(FSG)或聚芳醚(PAE)表示之有機矽基聚合物、由氫化矽倍半氧烷(HSQ)或甲基矽倍半氧烷(MSQ)表示之一無機材料組態，且特別係由具有約2.7或更小之一相對介電常數之一低介電常數(低k)材料組態。
在上述修改2之半導體裝置之組態中，形成該連結面950之第一層間絕緣層983及第三層間絕緣層985不太可能容許水滲透。因此，在該第一連結電極941與該第四連結電極961之間之連結部分處，可抑制水970接觸該第四連結電極961與該第一層間絕緣層983之間之接觸部分969。類似地，在該第二連結電極942與該第五連結電極962之間之連結部分處，可抑制水970接觸該第二連結電極942與該第三層間絕緣層985之間之接觸部分949。
進一步言之，因為設置該第一保護層944、該第二保護層945、該第三保護層964及該第四保護層965，所以可抑制在進行電漿連結時出現在該連結面上之水或包含於該等層間絕緣層中之水遷移至該等電極連結部分。因此，可抑制該連結電極之腐蝕，且可給該半導體裝置提供一良好的 電特性及可靠性。
[製造方法]
可藉由在上述實施例之半導體裝置之製造方法中改變待層壓之層間絕緣層之材料及該等層間絕緣層之蝕刻條件製造上文參考圖44描述之修改2之半導體裝置。例如，在形成圖41A及圖41B中所示之一層間絕緣層及一中間層之步驟處形成呈一單層之形式之一層間絕緣層。接著，在該蝕刻步驟處，控制蝕刻時間以形成一凹陷部分至該層間絕緣層之一所要深度。藉由依此方式改變製造製程，可藉由類似於用於上述實施例之半導體裝置之方法之一方法製造該修改2之半導體裝置。
<<7.電子設備之實施例>>
上述實施例之半導體裝置可應用於其中兩個半導體部件彼此接合以實施配接線連結之一任意電子設備，舉例而言諸如一固態影像擷取裝置、一半導體記憶體或諸如一積體電路(IC)之一半導體邏輯裝置。
第五實施例
<<使用該等實施例之半導體裝置之任一者之一電子設備之實例>>
根據上文結合該等實施例描述之本技術之半導體裝置之任一者(諸如一固態影像擷取裝置)可應用於各種電子設備，舉例而言諸如一相機系統(諸如一數位相機或一視訊攝影機)、具有一影像擷取功能之一可攜式電話機或具有一影像擷取功能之任何其他設備。
圖45展示其中使用一固態影像擷取裝置作為根據本技術之電子設備之一實例之一相機之一組態。根據本實施例之相機被應用為可擷取一靜態影像或一動態影像之一視訊攝影機。參考圖45，該相機90包含一固態影像擷取裝置91、用於將至其之入射光引入至該固態影像擷取裝置91之一接收光感測器之一光學系統93、一快門設備94、用於驅動該固態影像擷取裝置91之一驅動電路95及用於處理該固態影像擷取裝置91之一輸出信號之一信號處理電路96。
藉由應用上文結合本技術之實施例及修改之半導體裝置之任一者組態該固態影像擷取裝置91。包含一光學透鏡之光學系統93自一影像擷取物體引入影像光(即，入射光)以在該固態影像擷取裝置91之一影像擷取平面上形成一影像。因此，在一固定時間段累積信號電荷至該固態影像擷取裝置91中。如上所述之此一光學系統93可為由複數個光學透鏡組態之一光學透鏡系統。該快門設備94對該固態影像擷取裝置91控制光輻照時間週期及光攔截時間週期。該驅動電路95供應一驅動信號給該固態影像擷取裝置91及該快門設備94，使得根據所供應驅動信號或時序信號實施對該固態影像擷取裝置91至該信號處理電路96之一信號輸出操作及該快門設備94之一快門操作之控制。特定言之，該驅動電路95供應一驅動信號或時序信號以實施自該固態影像擷取裝置91至該信號處理電路96之一信號轉移操作。該信號處理電路96對自該固態影像擷取裝置91供應至該信號處理電路96之信號實施各種信號處理。藉由該等信號處理 之一視訊信號儲存於諸如一記憶體之一儲存媒體中或輸出至一監視器。
本申請案含有關於分別在2011年7月5日、2011年8月1日、2011年8月4日、2011年9月27日及2012年1月16日向日本專利局申請之日本優先權專利申請案JP 2011-148883、JP 2011-168021、JP 2011-170666、JP 2011-210142及P 2012-006356中揭示之標的之標的，該等案之全部內容以引用方式併入本文。
熟習此項技術者應瞭解可取決於設計需求及其他因數想出各種修改、組合、子組合及變更，只要該等修改、組合、子組合及變更屬於隨附申請專利範圍或其等之等效物之範疇內。
1‧‧‧半導體裝置
1'‧‧‧半導體裝置
2‧‧‧感測器基板
2a‧‧‧半導體層
2b‧‧‧配接線層
2c‧‧‧電極層
3‧‧‧像素
4‧‧‧像素區域
5‧‧‧像素驅動線
6‧‧‧垂直信號線
7‧‧‧電路基板
7a‧‧‧半導體層
7b‧‧‧第一配接線層
7c‧‧‧第二配接線層
7d‧‧‧電極層
8‧‧‧垂直驅動電路
9‧‧‧行信號處理電路
10‧‧‧水平驅動電路
11‧‧‧系統控制電路
15‧‧‧保護膜
17‧‧‧彩色濾光片層
19‧‧‧晶片上透鏡
20‧‧‧半導體基板
21‧‧‧光電轉換部分
23‧‧‧源極/汲極
25‧‧‧閘極絕緣膜
27‧‧‧閘極電極
29‧‧‧層間絕緣膜
29a‧‧‧溝槽圖案
31‧‧‧嵌入式配接線
31a‧‧‧障壁金屬層
31b‧‧‧配接線層
33‧‧‧第一電極
33a‧‧‧第一電極膜
35‧‧‧第一絕緣膜
35a‧‧‧溝槽圖案
35'‧‧‧第一絕緣膜
35-1‧‧‧層間絕緣膜
35-2‧‧‧擴散防止絕緣膜
41‧‧‧接合面/連結面
50‧‧‧半導體基板
51‧‧‧源極/汲極
53‧‧‧閘極絕緣膜
55‧‧‧閘極電極
57‧‧‧層間絕緣膜
57a‧‧‧溝槽圖案
59‧‧‧嵌入式配接線
59a‧‧‧障壁金屬層
59b‧‧‧配接線層
61‧‧‧擴散防止絕緣層
63‧‧‧層間絕緣膜
63a‧‧‧溝槽圖案
65‧‧‧嵌入式配接線
65a‧‧‧障壁金屬層
65b‧‧‧配接線層
67‧‧‧第二電極
67a‧‧‧第二電極膜
69‧‧‧第二絕緣膜
69a‧‧‧溝槽圖案
69'‧‧‧第二絕緣膜
69-1‧‧‧層間絕緣膜
69-2‧‧‧擴散防止絕緣膜
71‧‧‧接合面/連結面
90‧‧‧相機
91‧‧‧固態影像擷取裝置
93‧‧‧光學系統
94‧‧‧快門設備
95‧‧‧驅動電路
96‧‧‧信號處理電路
101‧‧‧第一絕緣膜
101a‧‧‧溝槽圖案
102‧‧‧障壁金屬層
103‧‧‧第一電極
103a‧‧‧第一電極膜
201‧‧‧第二絕緣膜
201a‧‧‧溝槽圖案
202‧‧‧障壁金屬層
203‧‧‧第二電極
203a‧‧‧第二電極膜
301‧‧‧半導體裝置
302‧‧‧第一基板
302a‧‧‧半導體層
302b‧‧‧配接線層
302c‧‧‧電極層
307‧‧‧第二基板
307a‧‧‧半導體層
307b‧‧‧配接線層
307c‧‧‧電極層
312‧‧‧絕緣薄膜
312a‧‧‧絕緣薄膜
312b‧‧‧絕緣薄膜
315‧‧‧保護膜
317‧‧‧彩色濾光片層
319‧‧‧晶片上透鏡
320‧‧‧半導體基板
321‧‧‧光電轉換部分
323‧‧‧源極/汲極區域
325‧‧‧閘極絕緣膜
327‧‧‧閘極電極
329‧‧‧層間絕緣膜
331‧‧‧嵌入式配接線
331a‧‧‧障壁金屬層
331b‧‧‧配接線層
332‧‧‧擴散防止絕緣膜
333‧‧‧第一電極
333a‧‧‧障壁金屬層
333b‧‧‧第一電極膜
335‧‧‧第一絕緣膜
335a‧‧‧溝槽圖案
341‧‧‧接合面
350‧‧‧半導體基板
351‧‧‧源極/汲極
353‧‧‧閘極絕緣膜
355‧‧‧閘極電極
357‧‧‧層間絕緣膜
359‧‧‧嵌入式配接線
359a‧‧‧障壁金屬層
359b‧‧‧配接線層
361‧‧‧擴散防止絕緣膜
367‧‧‧第二電極
367a‧‧‧障壁金屬層
367b‧‧‧第二電極膜
369‧‧‧第二絕緣膜
371‧‧‧接合面
401‧‧‧半導體裝置
402‧‧‧半導體裝置
403‧‧‧半導體裝置
404‧‧‧半導體裝置
405‧‧‧半導體裝置
406‧‧‧半導體裝置
410‧‧‧第一半導體部件
411‧‧‧第一氧化矽(SiO2 )層
412‧‧‧第一銅(Cu)配接線部分
413‧‧‧第一銅(Cu)障壁膜
414‧‧‧第一銅(Cu)擴散防止膜
415‧‧‧第一層間絕緣膜
415a‧‧‧第一層間絕緣膜之開口
416‧‧‧第一銅(Cu)連結部分
417‧‧‧第一銅(Cu)障壁層
420‧‧‧第二半導體部件
421‧‧‧第二氧化矽(SiO2 )層
422‧‧‧第二銅(Cu)配接線部分
423‧‧‧第二銅(Cu)障壁膜
424‧‧‧第二銅(Cu)擴散防止膜
425‧‧‧第二層間絕緣膜
425a‧‧‧第二層間絕緣膜之開口
425b‧‧‧凹陷部分
426‧‧‧第二銅(Cu)連結部分
427‧‧‧第二銅(Cu)障壁層
428‧‧‧介面銅(Cu)障壁膜
430‧‧‧第一半導體部件
431‧‧‧第一銅(Cu)晶種層
440‧‧‧第二半導體部件
441‧‧‧第二銅(Cu)晶種層
450‧‧‧光阻膜/介面銅(Cu)障壁膜
450a‧‧‧光阻膜/介面銅(Cu)障壁膜之開口
451‧‧‧銅(Cu)膜
452‧‧‧絕緣膜
453‧‧‧光阻膜
453a‧‧‧開口
454‧‧‧銅(Cu)膜
455‧‧‧銅(Cu)膜
456‧‧‧光阻膜
456a‧‧‧開口
457‧‧‧光阻膜
457a‧‧‧開口
458‧‧‧銅(Cu)膜
459‧‧‧光阻膜
459a‧‧‧光阻膜459之開口
460‧‧‧第二半導體部件
461‧‧‧第二銅(Cu)障壁層
461a‧‧‧障壁本體部分
461b‧‧‧介面層部分
470‧‧‧第二半導體部件
471‧‧‧介面銅(Cu)障壁膜
480‧‧‧第二半導體部件
481‧‧‧第二層間絕緣膜
482‧‧‧介面銅(Cu)障壁膜
491‧‧‧第一半導體部件
492‧‧‧第二半導體部件
493‧‧‧第一鋁(Al)連結部分
494‧‧‧第一障壁金屬層
495‧‧‧第二鋁(Al)連結部分
496‧‧‧第二障壁金屬層
497‧‧‧介面障壁膜
500‧‧‧半導體裝置
501‧‧‧第一半導體部件
502‧‧‧第一銅(Cu)連結部分
503‧‧‧第一銅(Cu)障壁層
504‧‧‧第一銅(Cu)晶種層
505‧‧‧介面銅(Cu)障壁膜
510‧‧‧半導體裝置
520‧‧‧第二半導體部件
521‧‧‧第一介面銅(Cu)障壁膜
530‧‧‧半導體裝置
531‧‧‧第一半導體部件
532‧‧‧第二半導體部件
533‧‧‧第一銅(Cu)連結部分
534‧‧‧凹陷部分
540‧‧‧半導體裝置
610‧‧‧第一半導體部件
611‧‧‧第一氧化矽(SiO2 )層
612‧‧‧第一銅(Cu)電極
613‧‧‧第一銅(Cu)障壁層
620‧‧‧第二半導體部件
621‧‧‧第二氧化矽(SiO2 )層
622‧‧‧第二銅(Cu)電極
623‧‧‧第二銅(Cu)障壁層
630‧‧‧銅(Cu)
650‧‧‧半導體裝置
660‧‧‧半導體裝置
661‧‧‧第一半導體部件
662‧‧‧第二半導體部件
663‧‧‧第一層間絕緣膜
664‧‧‧第二層間絕緣膜
700‧‧‧半導體影像感測器模組
701‧‧‧第一半導體晶片
702‧‧‧第二半導體晶片
703‧‧‧光電二極體形成區域
704‧‧‧電晶體形成區域
705‧‧‧類比/數位轉換器陣列
706‧‧‧滲透接觸部分
707‧‧‧接觸部分
800‧‧‧固態影像擷取裝置
810‧‧‧第一半導體基板
811‧‧‧半導體井區域
812‧‧‧多層配接線層
813‧‧‧層間絕緣膜
814‧‧‧金屬配接線
815‧‧‧連接導體
820‧‧‧第二半導體基板
821‧‧‧半導體井區域
822‧‧‧多層配接線層
823‧‧‧層間絕緣膜
824‧‧‧金屬配接線
825‧‧‧連接導體
830‧‧‧平坦膜
831‧‧‧晶片上彩色濾光片
832‧‧‧晶片上微透鏡陣列
910‧‧‧第一連結部分
911‧‧‧第一連結電極
912‧‧‧第一配接線層
913‧‧‧通孔
914‧‧‧障壁金屬層
915‧‧‧層間絕緣膜/層間絕緣層
916‧‧‧中間層
917‧‧‧層間絕緣層
918‧‧‧中間層
919‧‧‧層間絕緣層
920‧‧‧第二連結部分
921‧‧‧第二連結電極
922‧‧‧第二配接線層
923‧‧‧通孔
924‧‧‧障壁金屬層
925‧‧‧層間絕緣層
926‧‧‧中間層
927‧‧‧層間絕緣層
928‧‧‧中間層
929‧‧‧層間絕緣層
930‧‧‧水
931‧‧‧障壁金屬層
932‧‧‧障壁金屬層
933‧‧‧接觸部分
940‧‧‧第一連結部分
941‧‧‧第一連結電極
941A‧‧‧障壁金屬層
942‧‧‧第二連結電極
942A‧‧‧障壁金屬層
943‧‧‧第三連結電極
943A‧‧‧障壁金屬層
944‧‧‧第一保護層
945‧‧‧第二保護層
946‧‧‧第一配接線
946A‧‧‧障壁金屬層
947‧‧‧第二配接線
947A‧‧‧障壁金屬層
948‧‧‧第三配接線
948A‧‧‧障壁金屬層
949‧‧‧接觸部分
950‧‧‧連結面
951‧‧‧第一層間絕緣層
952‧‧‧第一中間層
953‧‧‧第二層間絕緣層
954‧‧‧第二中間層
955‧‧‧第三層間絕緣層
956‧‧‧第一通孔
956A‧‧‧障壁金屬層
957‧‧‧第二通孔
957A‧‧‧障壁金屬層
958‧‧‧第三通孔
958A‧‧‧障壁金屬層
960‧‧‧第二連結部分
961‧‧‧第四連結電極
961A‧‧‧障壁金屬層
962‧‧‧第五連結電極
962A‧‧‧障壁金屬層
963‧‧‧第六連結電極
963A‧‧‧障壁金屬層
964‧‧‧第三保護層
965‧‧‧第四保護層
966‧‧‧第四配接線
966A‧‧‧障壁金屬層
967‧‧‧第五配接線
967A‧‧‧障壁金屬層
968‧‧‧第六配接線
968A‧‧‧障壁金屬層
969‧‧‧接觸部分
970‧‧‧水
971‧‧‧第四層間絕緣層
972‧‧‧第三中間層
973‧‧‧第五層間絕緣層
974‧‧‧第四中間層
975‧‧‧第六層間絕緣層
976‧‧‧第四通孔
976A‧‧‧障壁金屬層
977‧‧‧第五通孔
977A‧‧‧障壁金屬層
978‧‧‧第六通孔
978A‧‧‧障壁金屬層
979‧‧‧接觸部分
981‧‧‧第一保護層
981A‧‧‧導體層
981B‧‧‧障壁金屬層
982‧‧‧第二保護層
982A‧‧‧導體層
982B‧‧‧障壁金屬層
983‧‧‧第一層間絕緣層
984‧‧‧第二層間絕緣層
985‧‧‧第三層間絕緣層
986‧‧‧第四層間絕緣層
991‧‧‧光阻層
992‧‧‧有機材料層
993‧‧‧氧化物層
994‧‧‧光阻層
995‧‧‧障壁材料層
996‧‧‧電極材料層
997‧‧‧光阻層
998‧‧‧障壁材料層
999‧‧‧電極材料層
FD‧‧‧浮動擴散區
TG‧‧‧轉移閘極
Tr‧‧‧電晶體
圖1係展示應用本技術之一實施例之一半導體裝置之一實例之一方塊圖；圖2係展示根據本技術之一第一實施例之一半導體裝置之一組態之一部分截面圖；圖3A至圖3F係圖解說明在製造圖2之半導體裝置中一感測器基板之一製造程序之不同步驟之示意截面圖；圖4A至圖4E係圖解說明在製造圖2之半導體裝置中一電路板之一製造程序之不同步驟之示意截面圖；圖5A及圖5B係圖解說明在製造圖2之半導體裝置中不同接合步驟之示意截面圖；圖6A至圖6C、圖6A'至圖6C'及圖6D係圖解說明作為圖2 之半導體裝置之一比較實例之一半導體裝置之一製造方法之一實例之示意截面圖；圖7係展示圖2之半導體裝置之一修改之一半導體裝置之一組態之一部分示意截面圖；圖8係展示根據本技術之一第二實施例之一半導體裝置之一組態之一部分截面圖；圖9A至圖9E係圖解說明製造根據本技術之第二實施例之一半導體裝置中一第一基板或感測器基板之一製造程序之示意截面圖；圖10A及圖10B係圖解說明在製造根據該第二實施例之半導體裝置中一第二基板或電路基板之一製造程序之示意截面圖；圖11A及圖11B係圖解說明在製造根據該第二實施例之半導體裝置中不同接合步驟之示意截面圖；圖12A及圖12B係圖解說明在Cu-Cu連結時發生之一問題之示意截面圖；圖13係圖解說明在Cu-Cu連結時發生之另一問題之一示意截面圖；圖14係根據本技術之一第三實施例之一第一工作實例之一半導體裝置之一連結介面附近之一示意截面圖；圖15係圖14之半導體裝置之一連結介面附近之一示意俯視平面圖；圖16A至圖16M係圖解說明圖15之半導體裝置之一製造程序之不同步驟之示意截面圖； 圖17係根據本技術之第三實施例之一第二工作實例之一半導體裝置之一連結介面附近之一示意截面圖；圖18係圖17之半導體裝置之一連結介面附近之一示意俯視平面圖；圖19A至圖19E係圖解說明圖17之半導體裝置之一製造程序之不同步驟之示意截面圖；圖20係根據本技術之第三實施例之一第三工作實例之一半導體裝置之一連結介面附近之一示意截面圖；圖21係圖20之半導體裝置之一連結介面附近之一示意俯視平面圖；圖22A至圖22H係圖解說明圖20之半導體裝置之一製造程序之不同步驟之示意截面圖；圖23係根據一修改1之一半導體裝置之一連結介面附近之一示意截面圖；圖24係圖解說明圖23之半導體裝置之一製造程序之一示意截面圖；圖25及圖26係根據修改3及4之半導體裝置之一連結介面附近之示意截面圖；圖27及圖28係根據參考實例1及2之半導體裝置之一連結介面附近之示意截面圖；圖29及圖30係圖解說明在一現有Cu-Cu連結技術中可發生之問題之示意圖；圖31係根據本技術之第三實施例之一第四工作實例之一半導體裝置之一連結介面附近之一示意截面圖； 圖32係圖31之半導體裝置之一連結介面附近之一示意俯視平面圖；圖33A至圖33D係圖解說明圖31之半導體裝置之一製造程序之不同步驟之示意截面圖；圖34係根據本技術之第三實施例之一第五工作實例之一半導體裝置之一連結介面附近之一示意截面圖；圖35係圖34之半導體裝置之一連結介面附近之一示意俯視平面圖；圖36A至圖36D係圖解說明圖34之半導體裝置之一製造程序之不同步驟之示意截面圖；圖37係展示可應用本技術之Cu-Cu連結技術之一應用實例1之一半導體裝置之一組態之一實例之一示意截面圖；圖38係展示可應用本技術之Cu-Cu連結技術之一應用實例2之一半導體裝置之一組態之一實例之一示意截面圖；圖39係展示根據本技術之一第四實施例之一半導體裝置之一連結電極之一般組態之一示意截面圖；圖40A係展示包含圖39之連結電極之半導體裝置之一般組態之一示意截面圖，且圖40B係圖40A中所示之一第一連結部分之一連結面之一平面圖；圖41A至圖41K係圖解說明圖40A之半導體裝置之不同製造步驟之示意圖；圖42A係展示包含對圖39之連結電極之一修改1之一連結電極之一半導體裝置之一般組態之一示意截面圖，且圖42B係圖42A中所示之一第一連結部分之一連結面之一平 面圖；圖43A至圖43G係圖解說明圖42A之半導體裝置之不同製造步驟之示意截面圖；圖44係展示包含對圖39之連結電極之一修改2之一連結電極之一半導體裝置之一般組態之一示意圖；及圖45係展示包含藉由應用本技術獲得之一半導體裝置之一電子設備之一方塊圖。
1‧‧‧半導體裝置
2‧‧‧感測器基板
2a‧‧‧半導體層
2b‧‧‧配接線層
2c‧‧‧電極層
7‧‧‧電路基板
7a‧‧‧半導體層
7b‧‧‧第一配接線層
7c‧‧‧第二配接線層
7d‧‧‧電極層
15‧‧‧保護膜
17‧‧‧彩色濾光片層
19‧‧‧晶片上透鏡
20‧‧‧半導體基板
21‧‧‧光電轉換部分
23‧‧‧源極/汲極
25‧‧‧閘極絕緣膜
27‧‧‧閘極電極
29‧‧‧層間絕緣膜
31‧‧‧嵌入式配接線
31a‧‧‧障壁金屬層
31b‧‧‧配接線層
33‧‧‧第一電極
35‧‧‧第一絕緣膜
35a‧‧‧溝槽圖案
50‧‧‧半導體基板
51‧‧‧源極/汲極
53‧‧‧閘極絕緣膜
55‧‧‧閘極電極
57‧‧‧層間絕緣膜
59‧‧‧嵌入式配接線
59a‧‧‧障壁金屬層
59b‧‧‧配接線層
61‧‧‧擴散防止絕緣層
63‧‧‧層間絕緣膜
65‧‧‧嵌入式配接線
65a‧‧‧障壁金屬層
65b‧‧‧配接線層
67‧‧‧第二電極
69‧‧‧第二絕緣膜
69a‧‧‧溝槽圖案
FD‧‧‧浮動擴散區
TG‧‧‧轉移閘極
Tr‧‧‧電晶體

Claims (39)

  1. 一種成像裝置，其包含具有複數個像素之一第一基板及具有一驅動電路的一第二基板，該驅動電路經組態以驅動該複數個像素之每一者，該成像裝置包括：位於該第一基板之一接合面之一第一電極，該第一電極至少部分被一第一絕緣膜環繞，該第一絕緣膜包含關於該第一電極之一第一擴散防止材料；及位於該第二基板之一接合面且連結至該第一電極之一第二電極，該第二電極至少部分被一第二絕緣膜環繞，該第二絕緣膜包含關於該第二電極之一第二擴散防止材料，其中該第一基板及該第二基板係堆疊的，且該第一電極之一大小係不同於該第二電極之一大小。
  2. 如請求項1之成像裝置，其中該第一電極及該第二電極係由一單一材料形成。
  3. 如請求項1之成像裝置，其中該第一基板之該接合面及該第二基板之該接合面係組態為一平坦面。
  4. 如請求項1之成像裝置，其中該第一電極嵌入形成於該第一絕緣膜上之一溝槽圖案中；及該第二電極嵌入形成於該第二絕緣膜上之一溝槽圖案中。
  5. 如請求項1之成像裝置，其中該第一基板之該接合面僅包含該第一電極及該第一絕緣膜，及該第二基板之該接合面僅包含該第二電極及該第二絕 緣膜。
  6. 如請求項1之成像裝置，其中該第一絕緣膜係由組態該第二電極以及該第一電極之一材料的一第一擴散防止材料所組態；及該第二絕緣膜係由組態該第一電極以及該第二電極之一材料的一擴散防止材料所組態。
  7. 如請求項1之成像裝置，其中該第一電極及該第二電極係由一相同材料組態。
  8. 如請求項1之成像裝置，其中該第一絕緣膜及該第二絕緣膜係由一相同材料組態。
  9. 如請求項1之成像裝置，其中該第二電極之該大小大於該第一電極之該大小。
  10. 如請求項1之成像裝置，其中該第一絕緣膜係安置於該第一電極及一配接線層之間。
  11. 如請求項10之成像裝置，其中該第二絕緣膜係安置於該第二電極之一部分及一配接線層之間。
  12. 如請求項1之成像裝置，其中該第一絕緣膜之該第一擴散防止材料具有比形成該第一電極之一材料較低之一擴散因數。
  13. 如請求項1之成像裝置，其中該第二絕緣膜之該第二擴散防止材料具有比形成該第二電極之一材料較低之一擴散因數。
  14. 一種用於一影像感測器之製造方法，其包括：在一第一基板上形成一第一絕緣膜，其中該第一絕緣 膜係由一第一擴散防止材料所形成；在一第二基板上形成一第二絕緣膜，其中該第二絕緣膜係由一第二擴散防止材料所形成；在該第一基板之該第一絕緣膜中形成一第一溝槽圖案；在該第二基板之該第二絕緣膜中形成一第二溝槽圖案；形成包含一第一電極材料之之一第一電極膜，使得該第一電極膜安置於該第一溝槽圖案，該第一溝槽圖案係形成於該第一基板之該第一絕緣膜中；形成包含一第二電極材料之之一第二電極膜，使得該第二電極膜安置於該第二溝槽圖案，該第二溝槽圖案係形成於該第二基板之該第二絕緣膜中；拋光該第一基板之該第一電極膜直到該第一絕緣膜被曝露而形成一第一電極之一第一圖案，其中該第一電極膜嵌入該第一溝槽圖案中；拋光該第二基板之該第二電極膜直到該第二絕緣膜被曝露而形成一第二電極之一第二圖案，其中該第二電極膜嵌入該第二溝槽圖案中；及接合該第一基板及該第二基板，使得該第一電極及該第二電極連結在一起。
  15. 如請求項14之用於一影像感測器之製造方法，其進一步包括將該第一絕緣膜及該第二絕緣膜中至少一者用作一止擋件，使得該第一電極及該第二電極之該第一圖案及 該第二圖案中至少一者藉由化學機械拋光而形成。
  16. 如請求項14之用於一影像感測器之製造方法，其中該第一電極及該第二電極係自一單一材料層而形成。
  17. 如請求項14之用於一影像感測器之製造方法，其中該第一基板之一接合面及該第二基板之一接合面係組態為一平坦面。
  18. 如請求項14之用於一影像感測器之製造方法，其中該第一基板之一接合面僅包含該第一電極及該第一絕緣膜，且該第二基板之一接合面僅包含該第二電極及該第二絕緣膜。
  19. 如請求項14之用於一影像感測器之製造方法，其中該第一絕緣膜係由組態該第二電極以及該第一電極之一材料的一第一擴散防止材料所組態；及該第二絕緣膜係由組態該第一電極以及該第二電極之一材料的一擴散防止材料所組態。
  20. 如請求項14之用於一影像感測器之製造方法，其中該第一電極及該第二電極係由一相同材料組態。
  21. 如請求項14之用於一影像感測器之製造方法，其中該第一絕緣膜及該第二絕緣膜係由一相同材料組態。
  22. 如請求項14之用於一影像感測器之製造方法，其中該第二電極之一大小大於該第一電極之一大小。
  23. 如請求項14之用於一影像感測器之製造方法，其中該第一絕緣膜係安置於該第一電極及及一配接線層之間。
  24. 如請求項23之用於一影像感測器之製造方法，其中該第二絕緣膜係安置於該第二電極之一部分及一配接線層之間。
  25. 如請求項14之用於一影像感測器之製造方法，其中該第一絕緣膜之該第一擴散防止材料具有比形成該第一電極之一材料較低之一擴散因數。
  26. 如請求項14之用於一影像感測器之製造方法，其中該第二絕緣膜之該第二擴散防止材料具有比形成該第二電極之一材料較低之一擴散因數。
  27. 一種相機系統，其包括：一光學單元；及一固態成像裝置，其包含具有複數個像素之一第一基板以及具有一驅動電路的一第二基板，該驅動電路經組態以驅動該複數個像素之每一者，該固態成像系統進一步包含：位於該第一基板之一接合面之一第一電極，該第一電極至少部分被一第一絕緣膜環繞，該第一絕緣膜包含關於該第一電極之一第一擴散防止材料；及位於該第二基板之一接合面且連結至該第一電極之一第二電極，該第二電極至少部分被一第二絕緣膜環繞，該第二絕緣膜包含關於該第二電極之一第二擴散防止材料，其中該第一基板及該第二基板係堆疊的，且該第一電極之一大小係不同於該第二電極之一大小。
  28. 如請求項27之相機系統，其中該第一電極及該第二電極係由一單一材料形成。
  29. 如請求項27之相機系統，其中該第一基板之該接合面及該第二基板之該接合面係組態為一平坦面。
  30. 如請求項27之相機系統，其中該第一電極嵌入形成於該第一絕緣膜上之一溝槽圖案中；及該第二電極嵌入形成於該第二絕緣膜上之一溝槽圖案中。
  31. 如請求項27之相機系統，其中該第一基板之該接合面僅包含該第一電極及該第一絕緣膜，及該第二基板之該接合面僅包含該第二電極及該第二絕緣膜組態。
  32. 如請求項27之相機系統，其中該第一絕緣膜係由組態該第二電極以及該第一電極之一材料的一第一擴散防止材料所組態；及該第二絕緣膜係由組態該第一電極以及該第二電極之一材料的一擴散防止材料所組態。
  33. 如請求項27之相機系統，其中該第一電極及該第二電極係由一相同材料組態。
  34. 如請求項27之相機系統，其中該第一絕緣膜及該第二絕緣膜係由一相同材料組態。
  35. 如請求項27之相機系統，其中該第二電極之該大小大於該第一電極之該大小。
  36. 如請求項27之相機系統，其中該第一絕緣膜係安置於該 第一電極及一配接線層之間。
  37. 如請求項36之相機系統，其中該第二絕緣膜係安置於該第二電極之一部分及一配接線層之間。
  38. 如請求項27之相機系統，其中該第一絕緣膜之該第一擴散防止材料具有比形成該第一電極之一材料較低之一擴散因數。
  39. 如請求項27之相機系統，其中該第二絕緣膜之該第二擴散防止材料具有比形成該第二電極之一材料較低之一擴散因數。
TW101121190A 2011-07-05 2012-06-13 半導體裝置、用於半導體裝置之製造方法及電子設備 TWI495041B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011148883 2011-07-05
JP2011168021A JP5982748B2 (ja) 2011-08-01 2011-08-01 半導体装置、半導体装置の製造方法、および電子機器
JP2011170666A JP5803398B2 (ja) 2011-08-04 2011-08-04 半導体装置、半導体装置の製造方法、及び、電子機器
JP2011210142A JP6127360B2 (ja) 2011-09-27 2011-09-27 半導体装置および半導体装置の製造方法
JP2012006356A JP6031765B2 (ja) 2011-07-05 2012-01-16 半導体装置、電子機器、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201304064A TW201304064A (zh) 2013-01-16
TWI495041B true TWI495041B (zh) 2015-08-01

Family

ID=47838244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101121190A TWI495041B (zh) 2011-07-05 2012-06-13 半導體裝置、用於半導體裝置之製造方法及電子設備

Country Status (2)

Country Link
KR (6) KR102030852B1 (zh)
TW (1) TWI495041B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102136845B1 (ko) * 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
US9984191B2 (en) * 2014-08-29 2018-05-29 Taiwan Semiconductor Manufacturing Company Cell layout and structure
KR102211143B1 (ko) * 2014-11-13 2021-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2019054153A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
JP2019110260A (ja) 2017-12-20 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及びその製造方法
US11742374B2 (en) 2018-10-05 2023-08-29 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and imaging element
US11456328B2 (en) 2019-10-09 2022-09-27 Omnivision Technologies, Inc. Stack chip air gap heat insulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993609B2 (en) * 2001-09-17 2006-01-31 Canon Kabushiki Kaisha Method for controlling peripheral device, program for executing same method, storage device storing same program, and computer, peripheral device and system for executing same method
US20110084403A1 (en) * 2009-10-08 2011-04-14 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2816063B2 (ja) * 1992-10-06 1998-10-27 松下電器産業株式会社 電荷転送装置
JP2000012540A (ja) 1998-06-18 2000-01-14 Sony Corp 溝配線の形成方法
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6734568B2 (en) * 2001-08-29 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
US7491582B2 (en) * 2004-08-31 2009-02-17 Seiko Epson Corporation Method for manufacturing semiconductor device and semiconductor device
KR100610481B1 (ko) 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7381635B2 (en) * 2005-07-18 2008-06-03 International Business Machines Corporation Method and structure for reduction of soft error rates in integrated circuits
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
KR101369361B1 (ko) * 2007-10-15 2014-03-04 삼성전자주식회사 일체형 크랙 스탑 구조물을 구비한 반도체 장치
JP2010129693A (ja) * 2008-11-26 2010-06-10 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
JP5407660B2 (ja) * 2009-08-26 2014-02-05 ソニー株式会社 半導体装置の製造方法
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
KR101411800B1 (ko) 2009-12-26 2014-06-24 캐논 가부시끼가이샤 고체 촬상 장치 및 촬상 시스템
US20110156195A1 (en) 2009-12-31 2011-06-30 Tivarus Cristian A Interwafer interconnects for stacked CMOS image sensors
JP5451547B2 (ja) 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993609B2 (en) * 2001-09-17 2006-01-31 Canon Kabushiki Kaisha Method for controlling peripheral device, program for executing same method, storage device storing same program, and computer, peripheral device and system for executing same method
US20110084403A1 (en) * 2009-10-08 2011-04-14 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement

Also Published As

Publication number Publication date
KR20190071647A (ko) 2019-06-24
KR20220126271A (ko) 2022-09-15
KR102298787B1 (ko) 2021-09-07
KR20210107592A (ko) 2021-09-01
KR20240085908A (ko) 2024-06-17
KR20130007972A (ko) 2013-01-21
KR102439964B1 (ko) 2022-09-05
KR102673911B1 (ko) 2024-06-11
KR20200070189A (ko) 2020-06-17
KR102030852B1 (ko) 2019-10-10
TW201304064A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
US11569123B2 (en) Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
TWI495041B (zh) 半導體裝置、用於半導體裝置之製造方法及電子設備
JP6031765B2 (ja) 半導体装置、電子機器、及び、半導体装置の製造方法
US10090352B2 (en) Manufacturing method for semiconductor device and semiconductor device
US9082820B2 (en) Manufacturing method of semiconductor apparatus
US9716076B2 (en) Method for manufacturing semiconductor device with metal-containing film layer at bonding surface thereof
JP5982748B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
TWI427700B (zh) 三維積層構造之半導體裝置之製造方法
JP5803398B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
JP2012204501A (ja) 半導体装置、電子デバイス、及び、半導体装置の製造方法