TWI494984B - 半導體製程 - Google Patents

半導體製程 Download PDF

Info

Publication number
TWI494984B
TWI494984B TW099123937A TW99123937A TWI494984B TW I494984 B TWI494984 B TW I494984B TW 099123937 A TW099123937 A TW 099123937A TW 99123937 A TW99123937 A TW 99123937A TW I494984 B TWI494984 B TW I494984B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor
etching
etching process
recess
Prior art date
Application number
TW099123937A
Other languages
English (en)
Other versions
TW201205663A (en
Inventor
chun yuan Wu
Chiu Hsien Yeh
Chin Cheng Chien
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW099123937A priority Critical patent/TWI494984B/zh
Publication of TW201205663A publication Critical patent/TW201205663A/zh
Application granted granted Critical
Publication of TWI494984B publication Critical patent/TWI494984B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體製程
本發明係有關於一種半導體製程，且特別係有關於一種利用含有H2 O2 的蝕刻劑蝕刻出凹槽的半導體製程。
隨著半導體製程進入到深次微米時代，例如65奈米(nm)以下之製程，對於MOS電晶體元件的驅動電流(drive current)的提昇已顯得日益重要。為了改善元件的效能，目前業界已發展出所謂的「應變矽(strained-silicon)技術」，其原理主要是使閘極通道部分的矽晶格產生應變，使電荷在通過此應變之閘極通道時的移動力增加，進而達到使MOS電晶體運作更快的目的。
第1-2圖係為習知應用於應變矽技術的半導體製程的剖面示意圖。如第1圖所示，一半導體結構10的製程包含提供一基材12，於基材12上形成一閘極結構14，其中閘極結構14可具有一閘極介電層14a、一閘極電極14b、一側壁子14c以及一蓋層14d。接著，進行一離子佈植製程，以在側壁子14c兩側的一特定區域16形成源/汲極區域。之後，於特定區域16進行一乾蝕刻製程，以形成一預定深度的凹槽(如第1圖)。繼之，以氨水(NH4 OH)為蝕刻劑，再於特定區域16進行一濕蝕刻製程，而形成一具有V型結構的凹槽(如第2圖)。其後，進行一磊晶製程，以形成一磊晶層填滿於凹槽中(未繪示)。
值得注意的是，以NH4 OH為蝕刻劑所蝕刻出的凹槽，其底端呈現類似一V形的結構，而此V形結構將使得製造出的半導體元件產生漏電流的問題，因而降低半導體元件的電性品質。然而，隨著產業的發展，在半導體元件的尺寸漸趨縮小的同時，上述蝕刻出的凹槽結構，對於電性品質的影響將更趨嚴重。
本發明提出一種半導體製程，其利用一含有H2 O2 的蝕刻劑，蝕刻出一具有平底狀的凹槽來解決上述問題。
本發明亦提出一種半導體製程，其利用一含有NH4 OH/H2 O2 的蝕刻劑，蝕刻出一具有良好電性品質的半導體元件。
本發明提供一種半導體製程，包含有提供一基材，其上定義有一特定區域，以及進行一蝕刻製程，其利用一含有H2 O2 的蝕刻劑，蝕刻特定區域以形成一凹槽。
在本發明之一實施例中，蝕刻製程包含一溼蝕刻製程，此溼蝕刻製程之蝕刻劑另包含有NH4 OH。
在一較佳實施例中H2 O2 的體積百分比小於NH4 OH的體積百分比的百分之一。此外，在另一較佳的實施例中，NH4 OH/H2 O2 的蝕刻劑之pH值大體上大於10，而NH4 OH/H2 O2 的蝕刻劑之溫度大體上介於25~80℃。
依據本發明一較佳實施例，蝕刻製程另包含一乾蝕刻製程，實施於上述溼蝕刻製程之前。此外，本發明之半導體製程可另包含一磊晶製程，用以於凹槽中形成一磊晶層，其中磊晶層又可包含一矽鍺磊晶層或一矽碳磊晶層，而凹槽可包含一平底的凹槽。在一實施例中，本發明之半導體製程包含一清洗步驟，實施於蝕刻製程之前，用以移除基材表面的一氧化層。在其他實施例中，本發明之半導體製程包含一清洗製程，用以清洗凹槽，其中清洗製程可包含一含有NH4 OH/H2 O2 的清洗液，且此清洗液的H2 O2 的體積百分比大於或等於NH4 OH的體積百分比。
在本發明之一實施例中，閘極結構包含一閘極介電層以及一閘極電極，而特定區域可包含源/汲極區域。基材可為一矽基底，且含有NH4 OH/H2 O2 的蝕刻劑蝕刻矽基底之(100)及(110)面的蝕刻速率大於蝕刻矽基底之(111)面的蝕刻速率。
本發明亦提供一種半導體製程，包含有提供一基材；形成一閘極結構於基材上，其中閘極結構的邊緣定義位於基材上的一特定區域；進行一蝕刻製程，以一含有NH4 OH/H2 O2 的蝕刻劑，蝕除特定區域以形成一凹槽；以及形成一磊晶層以填入凹槽。
在一較佳實施例中溼蝕刻製程之H2 O2 的體積百分比小於NH4 OH的體積百分比的百分之一。此外，在另一較佳的實施例中，NH4 OH/H2 O2 的蝕刻劑具有pH大體上大於，而NH4 OH/H2 O2 的蝕刻劑之溫度大體上介於25~80℃。
依據本發明一較佳實施例，蝕刻製程另包含一乾蝕刻製程，實施於上述溼蝕刻製程之前。此外，本發明之半導體製程可另包含一磊晶製程，用以於凹槽中形成一磊晶層，其中磊晶層又可包含一矽鍺(SiGe)磊晶層或一矽碳(SiC)磊晶層，而凹槽為一平底的凹槽。在一實施例中，本發明之半導體製程包含一清洗步驟，實施於蝕刻製程之前，用以移除基材表面的一氧化層。在其他實施例中，本發明之半導體製程包含一清洗製程，用以清洗凹槽，其中清洗製程可包含一含有NH4 OH/H2 O2 的清洗液，且此清洗液的H2 O2 的體積百分比大於或等於NH4 OH的體積百分比。
在本發明之一實施例中，閘極結構包含一閘極介電層以及一閘極電極，而特定區域可包含源/汲極區域。基材可為一矽基底，且含有NH4 OH/H2 O2 的蝕刻劑蝕刻矽基底之(100)及(110)面的蝕刻速率大於蝕刻矽基底之(111)面的蝕刻速率。
基於上述，本發明係提出一半導體製程，其利用一含有H2 O2 的蝕刻劑，特別是含有NH4 OH/H2 O2 的蝕刻劑，來蝕刻出一凹槽。尤其，此半導體製程可減緩對於基材向下的蝕刻速率，而可蝕刻出一含有平底狀的凹槽，進而避免習知的蝕刻劑所蝕刻出具有V形結構底部的凹槽形狀，造成漏電流的問題，因而提升裝置的電性品質。
第3-6圖係為依據本發明一較佳實施例所繪示的半導體製程的剖面示意圖。
請參閱第3圖，首先，提供一基材110，基材110可為一具有摻質或未具有摻質的單晶矽材。接著，於基材110中形成所需的井摻雜區，以及所需之絕緣層，以使後續於基材110上形成的半導體元件，例如電晶體或其他電子裝置等，與其鄰近的其他類似的半導體元件(未繪示)相絕緣。絕緣層可例如為一溝渠絕緣結構，其製造方法可以先蝕刻出一凹槽，再於凹槽中沉積氧化層而得，在此不多加贅述。在一實施例中，溝渠絕緣結構為一淺溝隔離區(STI)，但本發明並不以此為限。
接著，形成閘極結構120於基材110上。閘極結構120主要包含一閘極介電層122以及一閘極電極124，而製作閘極結構120的方法可先以熱處理或沉積製程，全面性於基材110上形成一閘極介電層122，接著再依序沉積一閘極電極124以及一覆蓋層(cap layer)126於閘極介電層122上，然後再利用一圖案化光阻層(patterned photoresist)(圖未示)進行圖案轉移製程，但本發明並不以此為限。其中，閘極介電層122可以為二氧化矽、氮化矽、氮氧化矽、金屬氧化物等高介電係數材質，而閘極電極124可為重摻雜多晶矽，或是包含鈦、鉭、氮化鈦、氮化鉭或鎢等金屬合金的金屬閘極，而覆蓋層126可為氮化矽等。
此外，閘極結構120可另包含側壁子130，形成於閘極結構120的兩側。如此，其邊緣可定義出位於基材110上的一特定區域140。在本實施例中，特定區域140為源/汲極區域(以下以源/汲極區域140表示特定區域140，但本發明之特定區域140亦可定義於其他需要蝕刻為凹槽的區域)，而側壁子130例如為氮化矽層，其可與覆蓋層126共同作為後續進行離子佈植與蝕刻製程時的硬遮罩，用以形成源/汲極區域140。更進一步而言，本實施例之側壁子130可包含內層側壁子132及外層側壁子134等多層結構。
如此，在形成側壁子132於閘極結構120之後，可先進行一離子佈植製程，以在閘極結構120的相對兩側之基材110中，形成一輕摻雜源/汲極區域150。接著，再於側壁子132的兩側形成側壁子134。繼之，以閘極結構120與側壁子134為硬遮罩進行另一離子佈植，形成源/汲極區域140。上述為本實施例之閘極結構120以及源/汲極區域140的製程方法，但如習知相關技藝者與通常知識者所熟知，閘極結構120、側壁子130、輕摻雜源/汲極區域150以及源/汲極區域140亦可由其他方式或不同之先後順序形成，本發明並不以此為限。例如本發明若應用於後閘極製程(gate last process)，則此時閘極結構120中的閘極電極124僅為一金屬閘極。
接著，請參閱第5圖，於形成源/汲極區域140後，進行一蝕刻製程，此蝕刻製程至少包含一濕蝕刻製程，其係以一含有H2 O2 的蝕刻劑，蝕除源/汲極區域140以形成一凹槽160。值得注意的是，以含有H2 O2 的蝕刻劑所蝕刻出的凹槽160為一平底狀的凹槽。相較於習知技術中，以NH4 OH蝕刻劑所蝕刻出的凹槽，可使其具有尖角底端的V型結構平坦化，進而避免產生半導體元件的漏電流的情形。換言之，含有H2 O2 的蝕刻劑，可減緩蝕刻劑對於基材110向下蝕刻的蝕刻速率。在一較佳的實施態樣下，蝕刻劑為含有NH4 OH/H2 O2 的水溶液，而加入H2 O2 於NH4 OH中的體積小於NH4 OH體積的百分之一。此外，NH4 OH/H2 O2 的蝕刻劑之pH值大體上大於10，且NH4 OH/H2 O2 的蝕刻劑的操作溫度為室溫即可，若在較佳操作下溫度可大體介於25～80℃之間。舉例而言，若以基材110為一矽基底，以含有，NH4 OH/H2 O2 的蝕刻劑蝕刻矽基底，蝕刻劑對矽基底(100)及(110)面的蝕刻速率將大於蝕刻矽基底之(111)面的蝕刻速率，因而可蝕刻出一具有平底的凹槽160。
此外，請參閱第4-5圖，此蝕刻製程較佳更包含一乾蝕刻製程(如第4圖)與一濕蝕刻製程(如第5圖)，亦即在實施蝕刻劑蝕除源/汲極區域140之前，可先進行乾蝕刻製程S，例如為電漿蝕刻。在一較佳的製程操作中，因乾蝕刻製程S的蝕刻速率較快，是以可先以乾蝕刻製程S蝕刻基材110至一預定深度(深度尺寸視實際需求而訂)之後，再進行一以含有NH4 OH/H2 O2 為蝕刻劑的濕蝕刻製程，繼續蝕刻出具有平底狀的凹槽160。如此，不僅可加快蝕刻製程的速率，更可節省濕蝕刻的蝕刻劑之用量及成本。
接續，請參閱第6圖，於蝕刻出凹槽160後，進行一磊晶製程，以形成一磊晶層170填入凹槽160中，其中磊晶層170例如為一矽鍺磊晶層或一矽碳磊晶層。
另外，本發明在進行凹槽的蝕刻製程之前，可另包含一清洗步驟，其中此清洗步驟例如以稀釋氫氟酸(DHF)與去離子水做清洗劑，用以在進行蝕刻製程之前，先移除基材110表面的一原生氧化層(native oxide)等。
而且，本發明於形成凹槽160之後，以及形成一磊晶層之前，亦可進行一清洗製程，用以清洗凹槽160，而去除附著於凹槽160，甚至是基材110表面的微粒子，例如蝕刻後的殘留物。此清洗製程係利用標準濕式清潔步驟1(standard clean,SC-1)，含有NH4 OH/H2 O2 /H2 O(體積比為：1:1:5至1:2:7)，清潔溫度為75~85℃，其主要是利用H2 O2 將基材與凹槽的矽表層氧化並生成氧化層，再利用NH4 OH之弱鹼性來將生成之氧化層水解溶除，進而可使吸附於氧化層上的微粒子脫除。而且在鹼性水溶液中，微粒子與晶圓表面同時帶負電荷，藉由「電雙層(double layer)排斥力」清除微粒子。因此標準濕式清潔步驟1中的比例組成，H2 O2 的體積百分比須大於或等於NH4 OH的體積百分比。此外，標準濕式清潔步驟1高達75~85℃的清洗溶液溫度，更可增加吸附微粒子的動能而脫離晶圓表面。
呈上所述，第3~6圖所示之實施例係為利用一含有NH4 OH/H2 O2 的蝕刻劑，以在源/汲極區域蝕刻出一含有平底狀的凹槽160，進而改善半導體元件的漏電流的問題；但本發明亦可使用於形成其他結構的基材110上，用以蝕刻出一凹槽，且特別的是，本發明特別適用於須要蝕刻出一平底狀凹槽的結構。
綜上所述，本發明係提出一半導體製程，其利用一含有H2 O2 的蝕刻劑，特別是含有NH4 OH/H2 O2 的蝕刻劑，來蝕刻出一凹槽。尤其，此半導體製程可減緩對於基材向下的蝕刻速率，例如矽基底(100)及(110)面的蝕刻速率大於蝕刻矽基底之(111)面的蝕刻速率，而可蝕刻出一含有平底狀的凹槽，進而避免習知的蝕刻劑所蝕刻出的凹槽形狀，造成漏電流的問題，因而提升裝置的電性品質。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．半導體結構
110．．．基材
120．．．閘極結構
122．．．閘極介電層
124．．．閘極電極
130．．．側壁子
132．．．內層側壁子
134．．．外層側壁子
140．．．特定區域(源/汲極區域)
150．．．輕摻雜源/汲極區域
160．．．凹槽
170．．．磊晶層
S．．．乾蝕刻製程
第1-2圖係為習知應用於應變矽技術的半導體製程的剖面示意圖。
第3-6圖係為依據本發明一較佳實施例所繪示的應用於應變矽技術的半導體製程的剖面示意圖。
100．．．半導體結構
110．．．基材
120．．．閘極結構
122．．．閘極介電層
124．．．閘極電極
130．．．側壁子
132．．．內層側壁子
134．．．外層側壁子
160．．．凹槽

Claims (17)

  1. 一種半導體製程，包含有：提供一基材，其中該基材包含一矽基底，以及其上定義有一特定區域；以及進行一蝕刻製程，利用一含有H2 O2 的蝕刻劑，蝕刻該特定區域以形成一凹槽，其中該蝕刻製程包含一溼蝕刻製程，且該溼蝕刻製程蝕刻該矽基底之(100)及(110)面的蝕刻速率大於蝕刻該矽基底之(111)面的蝕刻速率。
  2. 如申請專利範圍第1項所述之半導體製程，其中該蝕刻劑另包含有NH4 OH，且於該蝕刻劑中，H2 O2 的體積百分比小於NH4 OH的體積百分比的百分之一。
  3. 如申請專利範圍第2項所述之半導體製程，其中該蝕刻劑的pH值大體上大於10，該溼蝕刻製程的溫度範圍大體上介於25~80℃。
  4. 如申請專利範圍第1項所述之半導體製程，其中該蝕刻製程另包含一乾蝕刻製程，實施於該溼蝕刻製程之前。
  5. 如申請專利範圍第1項所述之半導體製程，其中該特定區域包含源/汲極區域。
  6. 如申請專利範圍第1項所述之半導體製程，另包含一磊晶製程，用以於該凹槽中形成一磊晶層。
  7. 如申請專利範圍第1項所述之半導體製程，其中該凹槽包含一平底的凹槽。
  8. 如申請專利範圍第1項所述之半導體製程，另包含一清洗步驟，實施於該蝕刻製程之前，用以移除該基材表面的一氧化層。
  9. 如申請專利範圍第1項所述之半導體製程，另包含一清洗製程，用以清洗該凹槽，其中該清洗製程之清洗液包含NH4 OH/H2 O2 ，且H2 O2 的體積百分比大於或等於NH4 OH的體積百分比。
  10. 一種半導體製程，包含有：提供一基材，其中該基材係為一矽基底；形成一閘極結構於該基材上，其中該閘極結構的邊緣定義位於該基材上的一源/汲極區域；進行一蝕刻製程，以一含有NH4 OH/H2 O2 的蝕刻劑，蝕除該源/汲極區域以形成一具有平底的凹槽，其中該蝕刻製程包含一溼蝕刻製程，且該溼蝕刻製程蝕刻該矽基底之(100)及(110)面的蝕刻速率大於蝕刻該矽基底之(111)面的蝕刻速率；以及形成一磊晶層以填入該凹槽。
  11. 如申請專利範圍第10項所述之半導體製程，其中於該蝕刻劑中，H2 O2 的體積百分比小於NH4 OH的體積百分比的百分之一。
  12. 如申請專利範圍第11項所述之半導體製程，其中該蝕刻劑的pH值大體上大於10，該溼蝕刻製程的溫度範圍大體上介於25~80℃。
  13. 如申請專利範圍第11項所述之半導體製程，其中該蝕刻製程另包含一乾蝕刻製程，實施於該溼蝕刻製程之前。
  14. 如申請專利範圍第10項所述之半導體製程，另包含對該源/汲極區域進行至少一離子佈植製程，實施於該蝕刻製程之前。
  15. 如申請專利範圍第10項所述之半導體製程，其中該磊晶層包含一矽鍺磊晶層或一矽碳磊晶層。
  16. 如申請專利範圍第10項所述之半導體製程，另包含一清洗步驟，實施於該蝕刻製程之前，用以移除該基材表面的一氧化層。
  17. 如申請專利範圍第10項所述之半導體製程，另包含一清洗製程，用以清洗該凹槽，其中該清洗製程之清洗液包含NH4 OH/H2 O2 ，且H2 O2 的體積百分比大於或等於NH4 OH的體積百分比。
TW099123937A 2010-07-21 2010-07-21 半導體製程 TWI494984B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099123937A TWI494984B (zh) 2010-07-21 2010-07-21 半導體製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099123937A TWI494984B (zh) 2010-07-21 2010-07-21 半導體製程

Publications (2)

Publication Number Publication Date
TW201205663A TW201205663A (en) 2012-02-01
TWI494984B true TWI494984B (zh) 2015-08-01

Family

ID=46761739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123937A TWI494984B (zh) 2010-07-21 2010-07-21 半導體製程

Country Status (1)

Country Link
TW (1) TWI494984B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1168194A (zh) * 1995-01-13 1997-12-17 大金工业株式会社 基片的洗涤方法
US20050095795A1 (en) * 2003-07-07 2005-05-05 Yong-Hoon Son MOS transistors having recesses with elevated source/drain regions and methods of fabricating such transistors
CN1631673A (zh) * 2003-12-23 2005-06-29 明基电通股份有限公司 流体喷射装置及其制造方法
CN101195917A (zh) * 2006-12-08 2008-06-11 中芯国际集成电路制造(上海)有限公司 蚀刻铜或者铜合金的方法
US20100105184A1 (en) * 2008-10-27 2010-04-29 Fujitsu Microelectronics Limited Method of manufacturing a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1168194A (zh) * 1995-01-13 1997-12-17 大金工业株式会社 基片的洗涤方法
US20050095795A1 (en) * 2003-07-07 2005-05-05 Yong-Hoon Son MOS transistors having recesses with elevated source/drain regions and methods of fabricating such transistors
CN1631673A (zh) * 2003-12-23 2005-06-29 明基电通股份有限公司 流体喷射装置及其制造方法
CN101195917A (zh) * 2006-12-08 2008-06-11 中芯国际集成电路制造(上海)有限公司 蚀刻铜或者铜合金的方法
US20100105184A1 (en) * 2008-10-27 2010-04-29 Fujitsu Microelectronics Limited Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
TW201205663A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
US11908862B2 (en) FinFET and fabrication method thereof
US10269927B2 (en) Semiconductor structures and fabrication methods thereof
US9048087B2 (en) Methods for wet clean of oxide layers over epitaxial layers
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
US20120086053A1 (en) Transistor having notched fin structure and method of making the same
CN105810729B (zh) 鳍式场效应晶体管及其制造方法
KR20140128206A (ko) 스트레인 버퍼 층을 가지는 금속 산화물 반도체 디바이스들 및 그 형성 방법들
CN106847893A (zh) 鳍式场效应晶体管的形成方法
WO2015089951A1 (zh) 制备准soi源漏场效应晶体管器件的方法
CN105280498A (zh) 半导体结构的形成方法
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN108122976A (zh) 半导体结构及其形成方法、以及sram
JP2007281280A (ja) 半導体装置およびその製造方法
CN106486365B (zh) 半导体器件的形成方法
CN109872953B (zh) 半导体器件及其形成方法
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN108807179B (zh) 半导体结构及其形成方法
CN105826364B (zh) 晶体管及其形成方法
CN108573862B (zh) 半导体结构及其形成方法
CN109285888B (zh) 半导体结构及其形成方法
CN109285811A (zh) 半导体结构及其形成方法
CN110047741A (zh) 半导体结构及其形成方法
TWI494984B (zh) 半導體製程
CN103839792B (zh) 半导体器件制造方法
CN108933104B (zh) 半导体结构及其形成方法