TWI493673B - 半導體元件及其製法 - Google Patents
半導體元件及其製法 Download PDFInfo
- Publication number
- TWI493673B TWI493673B TW101140677A TW101140677A TWI493673B TW I493673 B TWI493673 B TW I493673B TW 101140677 A TW101140677 A TW 101140677A TW 101140677 A TW101140677 A TW 101140677A TW I493673 B TWI493673 B TW I493673B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- trench
- metal oxide
- laminated structure
- oxide layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 162
- 229910044991 metal oxide Inorganic materials 0.000 claims description 64
- 150000004706 metal oxides Chemical class 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 52
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000003292 glue Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 12
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明係有關一種半導體元件及其製法，尤係關於一種應用於光學產品之半導體元件及其製法。
隨著電子產業的蓬勃發展，電子產品之功能需求隨之增加，而為滿足多功能之使用需求，部分電子產品中之半導體元件須具備光學特性。是種半導體元件之一製作方法上，係於一透明基板上接合一佈有線路之晶圓，最後切割該晶圓及透明基板，以得到複數個晶片，而該晶片的一側表面上即具有供光幅射穿透之透明介質。
如第3圖所示，前述之半導體元件之製法係包括提供一透明基板30及形成於該透明基板30上之矽基材31，該矽基材31係藉由一膠層32黏合於該透明基板30上，而於較佳的元件製程中，該透明基板30上復形成有一金屬氧化物層33以過濾光輻射的雜訊。此外，該矽基材31表面形成有複數條深度達到足以外露該透明基板30之溝槽310，該溝槽310之槽壁復外露部分金屬氧化物層33。在後續之製程中，該矽基材31表面形成有複數條導腳34，各該導腳34係延伸至溝槽310之槽壁上，其中，各該導腳34上覆蓋有如鎳/金合金的金屬膜，其係於形成導腳34後形成者，並於覆蓋拒銲層(未圖示)之後得到半導體元件。
然而，該半導體元件之製程良率仍存在無法提升的問題，本發明發現製程良率不佳的問題來自於金屬氧化物層
33會於製程中生長或吸附類金屬物質36，導致相鄰導腳產生短路。因此，如何克服上述習知技術中之之問題，實已成目前亟欲解決的課題。
為克服上述習知技術之問題，本發明遂提供一種半導體元件之製法，係包括：提供一透明基板及形成於該透明基板上之疊層結構，該疊層結構包括依序形成於該透明基板上之金屬氧化物層、膠層及半導體層，且該疊層結構具有複數溝槽，以令該金屬氧化物層外露於該溝槽之槽壁；於該疊層結構及其溝槽表面上形成導體層；圖案化該導體層，以形成複數導腳，且外露出部分該疊層結構表面及部分槽壁；於該外露之槽壁的金屬氧化物層上覆蓋絕緣膜；於各該導腳上形成金屬膜；以及於該金屬膜、外露之疊層結構頂面、絕緣膜上及溝槽中形成拒銲層，且該疊層結構頂面之金屬膜上的拒銲層形成有複數開孔，以外露各該導腳上之金屬膜的部份。
根據本發明之製法，本發明復提供一種半導體元件，係包括：一種半導體元件，係包括：透明基板；形成於該透明基板上之疊層結構，該疊層結構包括依序形成於該透明基板上之金屬氧化物層、膠層及半導體層，且該疊層結構具有複數溝槽，以令該金屬氧化物層外露於該溝槽之槽壁；複數導腳，係間隔形成於該疊層結構之頂面上並延伸至該溝槽之槽壁上；絕緣膜，係覆蓋於外露的該金屬氧化物層上；形成於各該導腳上之金屬膜；以及拒銲層，係形
成於該金屬膜、疊層結構頂面、絕緣膜上及溝槽中，且該疊層結構頂面之金屬膜上的拒銲層形成有複數開孔，以外露各該導腳上之金屬膜的部份。
本發明復提供一種半導體元件之製法，其差異在於形成導體層之前，於該溝槽槽壁所外露之金屬氧化物層表面上覆蓋絕緣膜，之後再製作導腳。
此外，本發明復提供一種半導體元件，其與前述半導體元件之差異在於該溝槽槽壁所外露之金屬氧化物層上皆形成有絕緣膜。
於另一態樣中，本發明復提供切割前述半導體元件所得到之經分離的半導體元件。
本發明半導體元件及其製法，主要係於形成導腳上之金屬膜之前，藉由絕緣膜覆蓋在溝槽槽壁外露之金屬氧化物層上，以避免在後續製程中，如形成導腳上之金屬膜時，外露之金屬氧化物層成長或吸附類金屬物質，導致相鄰導腳產生短路現象，俾大幅提升製程良率。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例
關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“一”、“上”、“側”及“頂面”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第1A至1F圖，係為本發明之半導體元件之製法之第一實施例。
如第1A圖所示，提供一透明基板10及形成於該透明基板10上之疊層結構11，該疊層結構11包括依序形成於該透明基板10上之金屬氧化物層110、膠層112及半導體層114，且該疊層結構11具有複數溝槽111，以令該金屬氧化物層110外露於該溝槽111之槽壁。此外，通常，該疊層結構11復包括光阻層116，例如，第1A圖中之該膠層112上方之槽壁係由該光阻層116所構成，以包覆該半導體層114。前述之半導體層114可為材質是矽的晶圓，但不以此為限。
此外，該透明基板10具有凹槽100，係對應銜接該溝槽111底端緣。
如第1B圖所示，於該疊層結構11及其溝槽111表面上形成例如鋁之導體層12，惟，材質不以鋁為限。
接著，如第1C圖所示，圖案化該導體層12，以形成
複數導腳13，且外露出部分該疊層結構11表面及溝槽111部分槽壁。在本實施例中，各該導腳13係延伸至該金屬氧化物層110上。應可瞭解的是，於一實施例中，該導腳13係電性連接至該半導體層114所具有的線路上，例如半導體層114底面上的線路，該電性連接的方式係為本領域所熟知的技術，故不再贅述。
如第1D圖所示，係沿第1C圖之1C-1C剖面線之剖視圖。於該外露之溝槽111槽壁的金屬氧化物層110上覆蓋絕緣膜14，亦即該絕緣膜14係形成在外露於該導腳13和側壁的金屬氧化物層110上。該絕緣膜14之材質可與光阻層116相同，因此，於形成光阻材料後，可進行圖案化製程，使絕緣膜14僅覆蓋於外露之溝槽111槽壁的金屬氧化物層110表面上。
如第1E圖所示，係顯示在沿第1C圖之1C’-1C’剖面線之剖視結構的製程步驟示意圖。於各該導腳13上形成材質如鎳/金合金之金屬膜15；以及於該金屬膜15、外露之疊層結構11頂面、絕緣膜14(未圖示)上及溝槽111中形成拒銲層16，且該疊層結構11頂面之金屬膜15上的拒銲層16形成有複數開孔160，以外露各該導腳13上之金屬膜15的部份，該開孔160係可供植接銲球。最後可沿著切割線S切單，以得到複數個分離之半導體元件，如晶片。
根據第1E圖所示之半導體元件，係包括：透明基板10；疊層結構11，係形成於該透明基板10上，該疊層結構11包括依序形成於該透明基板10上之金屬氧化物層
110、膠層112及半導體層114，且該疊層結構11具有複數溝槽111，以令該金屬氧化物層110外露於該溝槽111之槽壁；複數導腳13，係間隔形成於該疊層結構11之頂面上並延伸至該溝槽111上；絕緣膜14，係覆蓋於外露的該金屬氧化物層110上(如第1D圖所示)；金屬膜15，係形成於各該導腳13上；以及拒銲層16，係形成於該金屬膜15、疊層結構11頂面、絕緣膜14上及溝槽111中，且該疊層結構11頂面之金屬膜15上的拒銲層16形成有複數開孔160，以外露各該導腳13上之金屬膜15的部份。
此外，各該導腳13係可延伸至該金屬氧化物層110上，且該絕緣膜14係形成在外露於該導腳13和溝槽111之槽壁的金屬氧化物層110上。
又，該透明基板10具有凹槽100，係對應銜接該溝槽111底端緣。該疊層結構11復包括光阻層116，且該膠層112上方之槽壁係由該光阻層116所構成，以包覆該半導體層114。
如第1F圖所示，係顯示經切單步驟後的半導體元件。該半導體元件係包括：透明基板10；疊層結構11，係形成於該透明基板10上，該疊層結構11包括依序形成於該透明基板10上之金屬氧化物層110、膠層112及半導體層114，且該金屬氧化物層110延伸至並外露出該疊層結構11之側壁；複數導腳13，係間隔形成於該疊層結構11頂面上並延伸至該側壁上；以及如本圖左側所示意之絕緣膜14，係覆蓋於外露之金屬氧化物層110上，若導腳13係延
伸至該金屬氧化物層110上，則絕緣膜14係覆蓋於該相鄰導腳13之間且為該側壁外露的金屬氧化物層110表面上，導腳13與側壁表面之間則無絕緣膜14。此外，復包括金屬膜15，係形成於各該導腳13上；以及拒銲層16，係形成於該金屬膜15、疊層結構11頂面、其側壁及絕緣膜14上，且該疊層結構11頂面之金屬膜15上的拒銲層16形成有複數開孔160，以外露各該導腳13上之金屬膜15的部份。
此外，如圖所示，該疊層結構11復包括光阻層116，且該膠層112上方之側壁係由該光阻層116所構成，以包覆該半導體層114。
請參閱第2A至2F圖，係為本發明之半導體元件之製法之第二實施例。第二實施例與第一實施例之差異僅在於形成絕緣膜之順序，其他相關製程均大致相同。
如第2A圖所示，提供一透明基板10及形成於該透明基板10上之疊層結構11，該疊層結構11包括依序形成於該透明基板10上之金屬氧化物層110、膠層112及半導體層114，且該疊層結構11具有複數溝槽111，以令該金屬氧化物層110外露於該溝槽111之槽壁。
如第2B圖所示，於該外露之金屬氧化物層110上覆蓋絕緣膜14’。
如第2C圖所示，於該疊層結構11、其溝槽111表面及絕緣膜14’上形成導體層12’。
如第2D圖所示，圖案化該導體層12’，以形成複數導腳13’，且外露出部分該疊層結構11表面、部分槽壁及至少部分絕緣膜14’。
如第2E圖所示，於各該導腳13’上形成金屬膜15’；以及於該金屬膜15’、外露之疊層結構11頂面上及溝槽111中形成拒銲層16’，且該疊層結構11頂面之金屬膜15’上的拒銲層16’形成有複數開孔160’，以外露各該導腳13’上之金屬膜15’的部份。最後可進行切單步驟，以得到複數個分離之半導體元件。
根據第2E圖所示之半導體元件，可知該半導體元件包括透明基板10；疊層結構11，係形成於該透明基板10上，該疊層結構11包括依序形成於該透明基板10上之金屬氧化物層110、膠層112及半導體層114，且該疊層結構11具有複數溝槽111，以令該金屬氧化物層110外露於該溝槽111之槽壁；絕緣膜14’，係覆蓋於該外露之金屬氧化物層110上；複數導腳13’，係間隔形成於該疊層結構11頂面上並延伸至該金屬氧化物層110之上，由於該絕緣膜14’先前已全面覆蓋於該外露之金屬氧化物層110表面上，故該絕緣膜14’除了形成於相鄰導腳13’之間的金屬氧化物層110上外，復形成於該導腳13’與金屬氧化物層110之間；金屬膜15’，係形成於各該導腳13’上；以及拒銲層16’，係形成於該金屬膜15’、疊層結構11頂面、絕緣膜14’上及溝槽111中，且該疊層結構11頂面之金屬膜15’上的拒銲層16’形成有複數開孔160’，以外露各該導腳13’
上之金屬膜15’的部份。
如第2F圖所示，係顯示經切單步驟後的半導體元件。該半導體元件係與第1F圖所示者大致相同，其差異在於該絕緣膜14’復形成於該導腳13’與金屬氧化物層110之間，各該導腳13’係延伸至該側壁外露的金屬氧化物層110之上。
綜上所述，本發明半導體元件及其製法，主要係於形成導腳上之金屬膜之前，藉由絕緣膜覆蓋在溝槽槽壁外露之金屬氧化物層上，以避免在後續製程中，如形成導腳上之金屬膜時，外露之金屬氧化物層成長或吸附類金屬物質，導致相鄰導腳產生短路現象，俾大幅提升製程良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10‧‧‧透明基板
100‧‧‧凹槽
11‧‧‧疊層結構
110‧‧‧金屬氧化物層
111‧‧‧溝槽
112‧‧‧膠層
114‧‧‧半導體層
116‧‧‧光阻層
12,12’‧‧‧導體層
13,13’‧‧‧導腳
14,14’‧‧‧絕緣膜
15,15’‧‧‧金屬膜
16,16’‧‧‧拒銲層
160,160’‧‧‧開孔
30‧‧‧透明基板
31‧‧‧矽基材
32‧‧‧膠層
33‧‧‧金屬氧化物層
310‧‧‧溝槽
34‧‧‧導腳
36‧‧‧類金屬物質
第1A至1F圖係為本發明半導體元件之製法之第一實施例之示意圖，其中，第1D圖係沿第1C圖之1C-1C剖面線之剖視圖，第1E圖係顯示在沿第1C圖之1C’-1C’剖面線之剖視結構的製程步驟示意圖；第2A至2F圖係為本發明半導體元件之製法之第二實施例之剖面示意圖；以及第3圖係為習知半導體元件之製法示意圖。
10‧‧‧透明基板
11‧‧‧疊層結構
110‧‧‧金屬氧化物層
112‧‧‧膠層
114‧‧‧半導體層
116‧‧‧光阻層
13‧‧‧導腳
14‧‧‧絕緣膜
15‧‧‧金屬膜
16‧‧‧拒銲層
160‧‧‧開孔
Claims (16)
- 一種半導體元件，係包括：透明基板；疊層結構，係形成於該透明基板上，該疊層結構包括依序形成於該透明基板上之金屬氧化物層、膠層及半導體層，且該疊層結構具有複數溝槽，以令該金屬氧化物層外露於該溝槽之槽壁；複數導腳，係間隔形成於該疊層結構之頂面上並延伸至該溝槽之槽壁上；絕緣膜，係覆蓋於外露的該金屬氧化物層上；金屬膜，係形成於各該導腳上；以及拒銲層，係形成於該金屬膜、疊層結構頂面、絕緣膜上及溝槽中，且該疊層結構頂面之金屬膜上的拒銲層形成有複數開孔，以外露各該導腳上之金屬膜的部份。
- 如申請專利範圍第1項所述之半導體元件，其中，各該導腳係延伸至該金屬氧化物層上，且該絕緣膜係形成在外露於該導腳和溝槽之槽壁的金屬氧化物層上。
- 如申請專利範圍第1項所述之半導體元件，其中，各該導腳係延伸至金屬氧化物層之上，且該絕緣膜復形成於該導腳與金屬氧化物層之間。
- 如申請專利範圍第1項所述之半導體元件，其中，該透明基板具有凹槽，係對應銜接該溝槽底端緣。
- 如申請專利範圍第1項所述之半導體元件，其中，該疊層結構復包括光阻層，且該膠層上方之槽壁係由該光阻 層所構成，以包覆該半導體層。
- 一種半導體元件，係包括：透明基板；疊層結構，係形成於該透明基板上，該疊層結構包括依序形成於該透明基板上之金屬氧化物層、膠層及半導體層，且該金屬氧化物層外露於該疊層結構之側壁；複數導腳，係間隔形成於該疊層結構頂面上並延伸至該側壁上；絕緣膜，係覆蓋於外露的該金屬氧化物層表面上；金屬膜，係形成於各該導腳上；以及拒銲層，係形成於該金屬膜、疊層結構頂面、其側壁及絕緣膜上，且該疊層結構頂面之金屬膜上的拒銲層形成有複數開孔，以外露各該導腳上之金屬膜的部份。
- 如申請專利範圍第6項所述之半導體元件，其中，各該導腳係延伸至該金屬氧化物層上，且該絕緣膜係形成在外露於該導腳和疊層結構之側壁的金屬氧化物層上。
- 如申請專利範圍第6項所述之半導體元件，其中，各該導腳係延伸至該側壁外露的金屬氧化物層之上，且該絕緣膜復形成於該導腳與金屬氧化物層之間。
- 如申請專利範圍第6項所述之半導體元件，其中，該疊層結構復包括光阻層，且該膠層上方之側壁係由該光阻層所構成，以包覆該半導體層。
- 一種半導體元件之製法，係包括：提供一透明基板及形成於該透明基板上之疊層結 構，該疊層結構包括依序形成於該透明基板上之金屬氧化物層、膠層及半導體層，且該疊層結構具有複數溝槽，以令該金屬氧化物層外露於該溝槽之槽壁；於該疊層結構及其溝槽表面上形成導體層；圖案化該導體層，以形成複數導腳，且外露出部分該疊層結構表面及部分槽壁；於該外露之槽壁的金屬氧化物層上覆蓋絕緣膜；於各該導腳上形成金屬膜；以及於該金屬膜、外露之疊層結構頂面、絕緣膜上及溝槽中形成拒銲層，且該疊層結構頂面之金屬膜上的拒銲層形成有複數開孔，以外露各該導腳上之金屬膜的部份。
- 如申請專利範圍第10項所述之半導體元件之製法，其中，各該導腳係延伸至該金屬氧化物層上，且該絕緣膜係形成在外露於該導腳和側壁的金屬氧化物層上。
- 如申請專利範圍第10項所述之半導體元件之製法，其中，該透明基板具有凹槽，係對應銜接該溝槽底端緣。
- 如申請專利範圍第10項所述之半導體元件之製法，其中，該疊層結構復包括光阻層，且該膠層上方之槽壁係由該光阻層所構成，以包覆該半導體層。
- 一種半導體元件之製法，係包括：提供一透明基板及形成於該透明基板上之疊層結構，該疊層結構包括依序形成於該透明基板上之金屬氧化物層、膠層及半導體層，且該疊層結構具有複數溝 槽，以令該金屬氧化物層外露於該溝槽之槽壁；於該外露之金屬氧化物層表面上覆蓋絕緣膜；於該疊層結構、其溝槽表面及絕緣膜上形成導體層；圖案化該導體層，以形成複數導腳，且外露出部分該疊層結構表面、部分槽壁及至少部分絕緣膜；於各該導腳上形成金屬膜；以及於該金屬膜、外露之疊層結構頂面上及溝槽中形成拒銲層，且該疊層結構頂面之金屬膜上的拒銲層形成有複數開孔，以外露各該導腳上之金屬膜的部份。
- 如申請專利範圍第14項所述之半導體元件之製法，其中，該透明基板具有凹槽，係對應銜接該溝槽底端緣。
- 如申請專利範圍第14項所述之半導體元件之製法，其中，該疊層結構復包括光阻層，且該膠層上方之槽壁係由該光阻層所構成，以包覆該半導體層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161555827P | 2011-11-04 | 2011-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201320271A TW201320271A (zh) | 2013-05-16 |
| TWI493673B true TWI493673B (zh) | 2015-07-21 |
Family
ID=48206635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101140677A TWI493673B (zh) | 2011-11-04 | 2012-11-02 | 半導體元件及其製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9013043B2 (zh) |
| CN (1) | CN103094233B (zh) |
| TW (1) | TWI493673B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI529891B (zh) * | 2014-05-01 | 2016-04-11 | 精材科技股份有限公司 | 半導體結構及其製作方法 |
| CN111435695B (zh) * | 2019-01-11 | 2021-09-14 | 财团法人工业技术研究院 | 发光装置及其电极 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200741829A (en) * | 2005-08-05 | 2007-11-01 | Micron Technology Inc | Methods of forming through-wafer interconnects and structures resulting therefrom |
| US20100080006A1 (en) * | 2008-09-26 | 2010-04-01 | Alex Shaikevitch | Transparent ring led assembly |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8168507B2 (en) * | 2009-08-21 | 2012-05-01 | International Business Machines Corporation | Structure and method of forming enhanced array device isolation for implanted plate EDRAM |
-
2012
- 2012-11-02 CN CN201210433996.6A patent/CN103094233B/zh not_active Expired - Fee Related
- 2012-11-02 TW TW101140677A patent/TWI493673B/zh active
- 2012-11-02 US US13/667,811 patent/US9013043B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200741829A (en) * | 2005-08-05 | 2007-11-01 | Micron Technology Inc | Methods of forming through-wafer interconnects and structures resulting therefrom |
| US20100080006A1 (en) * | 2008-09-26 | 2010-04-01 | Alex Shaikevitch | Transparent ring led assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094233A (zh) | 2013-05-08 |
| US20130119551A1 (en) | 2013-05-16 |
| US9013043B2 (en) | 2015-04-21 |
| CN103094233B (zh) | 2015-09-30 |
| TW201320271A (zh) | 2013-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI505428B (zh) | 晶片封裝體及其形成方法 | |
| US8610250B2 (en) | Packaging substrate having embedded capacitors and fabrication method thereof | |
| US8446000B2 (en) | Package structure and package process | |
| US8258007B2 (en) | Package process | |
| TW201133727A (en) | Chip package and fabrication method thereof | |
| TWI569305B (zh) | 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構 | |
| JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| JP2008311599A (ja) | モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法 | |
| TW201248744A (en) | Package structure and manufacturing method thereof | |
| TW200824055A (en) | Carrier structure embedded with chip and method for fabricating thereof | |
| US20180130727A1 (en) | Fabrication method of electronic package | |
| TWI389613B (zh) | 多層基板的製作方法 | |
| CN106158786A (zh) | 半导体封装体及其制作方法 | |
| TW200820398A (en) | Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof | |
| US7541217B1 (en) | Stacked chip structure and fabrication method thereof | |
| JP2006019429A (ja) | 半導体装置および半導体ウエハならびにそれらの製造方法 | |
| US10964634B2 (en) | Method of manufacturing circuit carrier with embedded semiconductor substrate | |
| TWI491017B (zh) | 半導體封裝件及其製法 | |
| JP5271562B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI493673B (zh) | 半導體元件及其製法 | |
| JP2008135553A (ja) | 基板積層方法及び基板が積層された半導体装置 | |
| TWI552304B (zh) | 堆疊式封裝件及其製法 | |
| TW201601272A (zh) | 封裝結構 | |
| US20130049197A1 (en) | Semiconductor package structure and manufacturing method thereof |