TWI492340B - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TWI492340B
TWI492340B TW101146965A TW101146965A TWI492340B TW I492340 B TWI492340 B TW I492340B TW 101146965 A TW101146965 A TW 101146965A TW 101146965 A TW101146965 A TW 101146965A TW I492340 B TWI492340 B TW I492340B
Authority
TW
Taiwan
Prior art keywords
package structure
interposer
wafer
copper layer
forming
Prior art date
Application number
TW101146965A
Other languages
English (en)
Other versions
TW201423919A (zh
Inventor
Ra Min Tain
Cheng Ta Ko
Wei Chung Lo
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW101146965A priority Critical patent/TWI492340B/zh
Publication of TW201423919A publication Critical patent/TW201423919A/zh
Application granted granted Critical
Publication of TWI492340B publication Critical patent/TWI492340B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

封裝結構及其製造方法
本揭露內容是有關於一種封裝結構及其製造方法，且特別是有關於一種具有矽中介層(silicon interposer)的封裝結構及其製造方法。
隨著電子系統產品的逐漸縮小化，現今的發展趨勢已經從在傳統電路板上佈滿各種元件的方式，逐漸走向將多個元件縮裝在單一封裝結構內的方式，進而走進異質整合單一晶片中。目前常用的其中一種方式是將不同的晶片以凸塊堆疊的方式，疊成一整組晶片(通常會搭配晶圓薄化)整合在一起。因為多層晶片藉由凸塊接合疊在一起，因此增加了結構的複雜度。並且多個晶片以凸塊堆疊之後，因各種不同晶片之熱膨脹係數差異，而對各個晶片及凸塊之間會產生熱應力，或者是外力或重力亦會引發出機械應力，而衍生可靠度問題。
目前傳統作法是將晶片磨薄以提升晶片的熱膨脹係數，而降低與銅質散熱片與晶片的熱膨脹係數之差異。然而，將晶片磨薄的步驟又會引發其他的良率問題。因此，如何提供一種相對於熱應力具有高可靠度且能仍保有良好良率的晶片封裝結構，乃為相關業者努力之課題之一。
本揭露內容係有關於一種封裝結構及其製造方法。藉 形成矽中介層於晶片和散熱片之間，可以緩衝並降低不同材質之晶片和散熱片因為熱膨脹係數的差異而產生的應力，而能夠提高封裝結構的可靠度。
根據本揭露內容之一實施例，係提出一種封裝結構。封裝結構包括一基板、一晶片、一矽中介層(silicon interposer)、一銅層以及一散熱片(integrated heat spreader，IHS)。晶片設置於基板上，矽中介層形成於晶片上，散熱片形成於矽中介層上，銅層形成於矽中介層和晶片之間。矽中介層具有複數個矽穿孔(through silicon via，TSV)，矽穿孔係充填一導電一材料。
根據本揭露內容之另一實施例，係提出一種封裝結構的製造方法。封裝結構的製造方法包括：形成一矽中介層，矽中介層具有複數個矽穿孔，矽穿孔係充填一導電材料，矽中介層具有一第一表面與一第二表面；形成一散熱片於矽中介層之第一表面上；形成一第一銅層於矽中介層之第二表面上；形成一第二銅層於一晶片上；以熱壓(thermal compression)方式接合矽中介層上之第一銅層與晶片上之第二銅層；以及接合晶片之相對於第二銅層的另一側至一基板上。
為了對本揭露內容之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
本揭露內容之實施例中，封裝結構中，矽中介層形成於晶片和散熱片之間，可以緩衝並降低不同材質之晶片和散熱片因為熱膨脹係數的差異而產生的應力，而能夠提高封裝結構的可靠度。以下係參照所附圖式詳細敘述本揭露內容之實施例。圖式中相同的標號係用以標示相同或類似之部分。需注意的是，圖式係已簡化以利清楚說明實施例之內容，實施例所提出的細部結構僅為舉例說明之用，並非對本揭露內容欲保護之範圍做限縮。具有通常知識者當可依據實際實施態樣的需要對該些結構加以修飾或變化。
第1圖繪示本揭露內容之一實施例之封裝結構之示意圖。請參照第1圖。封裝結構100包括基板110、晶片120、矽中介層(silicon interposer)130以及散熱片(integrated heat spreader，IHS)140。實施例中，如第1圖所示，封裝結構100更可包括銅層150形成於矽中介層130和晶片120之間，可進一步幫助熱的有效傳導。晶片120設置於基板110上，矽中介層130形成於晶片120上，散熱片140形成於矽中介層130上。矽中介層130具有複數個矽穿孔(through silicon via，TSV)133，矽穿孔133係充填導電材料。實施例中，導電材料例如是銅金屬。實施例中，矽中介層130形成於晶片120和散熱片140之間，可以緩衝並降低不同材質之晶片120和散熱片140因為熱膨脹係數的差異而產生的應力，不需薄化晶片120，而能夠提高封裝結構100的可靠度。
實施例中，基板110的材質例如是矽、陶瓷或高分子 材料。實施例中，晶片120面向基板110之表面可包括主動電路層(active circuit layer)(未繪示於圖中)。
實施例中，如第1圖所示，矽穿孔133之高度H例如是1~50微米，矽穿孔133之直徑(diameter)DTSV 例如是0.5~20微米。任二鄰近的矽穿孔133之中心間隔的距離，也就是矽穿孔133的間距(pitch)P，例如是1.25~250微米。實施例中，矽中介層130並不具備電性功能，換句話說，矽穿孔133並未與任何元件電性連接。
實施例中，如第1圖所示，矽中介層130更包括二氧化矽層135形成於矽穿孔133之內壁上。實施例中，二氧化矽層135之厚度TSiO2 例如是0.2~2微米。
第2圖繪示本揭露內容之一實施例之矽中介層的等效熱膨脹係數(equivalent coefficient of thermal expansion)之模擬結果。請參照第2圖。曲線S1~S3分別表示當二氧化矽層135之厚度TSiO2 為0.2、0.5及1微米時，矽中介層130的等效熱膨脹係數相對於矽穿孔133之間距P的關係。如第2圖所示，當矽穿孔133之間距P小於50微米時，矽中介層130的等效熱膨脹係數上升至約為10 ppm/K。經由調整矽穿孔133之直徑DTSV 和間距P，可以控制矽中介層130的等效熱膨脹係數。一實施例中，矽中介層130之等效熱膨脹係數例如是4~12 ppm/K。實施例中，矽中介層130之等效熱膨脹係數介於銅金屬之16~18 ppm/K及矽晶片之2.3 ppm/K之間，因此可以有效降低矽晶片與銅質散熱片140之間因為熱膨脹係數的巨大差異而產生的應力可靠度的問題。
第3圖繪示本揭露內容之一實施例之矽中介層的等效熱傳導係數(equivalent thermal conductivity)之模擬結果。請參照第3圖，其中分別表示矽中介層130在水平方向的等效熱傳導係數K1及垂直方向的等效熱傳導係數K2相對於矽穿孔133之間距P的關係，此處所指的水平方向為垂直於矽穿孔133延伸的方向，垂直方向為平行於矽穿孔133延伸的方向。實施例中，矽中介層130具有的散熱效果是非等向性的，等效熱傳導係數根據熱傳導的方向而有所不同。
2011年Chien et al.發表在IMPACT(International Microsystems,Packaging,Assembly and Circuits Technology Conference)會議之論文(TW059-1,pp.152~155)中，提出了矽中介層在水平方向的等效熱傳導係數K1及垂直方向的等效熱傳導係數K2的表示公式如下：K1=(90．TSiO2 -0.33 )．(DTSV /P)．H0.1 +160．TSiO2 0.07
K2=128．exp(DTSV /P)
其中0.2(微米)TSiO2 0.5(微米)，10(微米)DTSV 50(微米)，H20(微米)，0.1DTSV /P0.77。
第3圖繪示的模擬結果係根據以上公式所推得，並且以矽穿孔133的直徑DTSV =30微米，二氧化矽層135之厚度TSiO2 =2微米，以及矽穿孔133之高度H=60微米為例。實施例中，如第3圖所示，當矽穿孔133之間距P小於50微米時，矽中介層130之水平方向的等效熱傳導係數K1例如是80~100 W/m/K，垂直方向等效熱傳導係數K2例如是260~330 W/m/K。如第3圖所示，相較於矽晶片的原始 熱傳導係數(約140 W/m/K)，矽中介層130之垂直方向等效熱傳導係數K2大幅提昇，而水平方向的等效熱傳導係數K1雖然比矽晶片的原始熱傳導係數低，仍大於一般傳統所使用的熱介面材料(thermal interface material，TIM)之熱傳導係數(常用的熱介面材料例如是銦，其熱傳導係數大約為82~86 W/m/K)。
實施例中，如第1圖所示，矽中介層130設置於晶片120和散熱片140之間，矽中介層130例如是直接接觸晶片120和散熱片140。實施例中，晶片120材質例如是矽，散熱片140例如是由銅所製成，或者散熱片140例如包括一表面銅層鄰接於矽中介層130。如此一來，矽中介層130之等效熱膨脹係數介於銅及矽晶片之熱膨脹係數之間，且矽中介層130直接接觸散熱片140的銅材質及矽晶片，可以有效降低矽晶片與散熱片140的銅材質之間因為熱膨脹係數的巨大差異而產生的應力可靠度的問題。並且，矽中介層130具有良好的垂直方向等效熱傳導係數K2，矽中介層130直接接觸散熱片140的銅材質及矽晶片，可以有效地將晶片120產生的熱傳導至散熱片140而排出。
實施例中，如第1圖所示，封裝結構100更可包括複數個銲料凸塊(solder bump)160電性連接晶片120和基板110。實施例中，如第1圖所示，封裝結構100更可包括底部封膠(underfill)170，底部封膠170覆蓋銲料凸塊160，可增加晶片120與銲料凸塊160之間的應力強度，提升可靠度。
第4圖繪示本揭露內容之另一實施例之封裝結構之 示意圖。請參照第4圖。本實施例與第1圖之實施例之差別在於，封裝結構200更包括複數個銲料凸塊260電性連接晶片120和矽中介層130上之銅層150。實施例中，封裝結構200更包括底部封膠270，底部封膠270覆蓋銲料凸塊260，可增加晶片120與銲料凸塊260之間的應力強度，提升可靠度。本實施例中，矽中介層130並不具備電性功能，換句話說，矽穿孔133並未與任何元件電性連接。本實施例中與前述實施例相同之元件係沿用同樣的元件標號，且相同元件之相關說明請參考前述，在此不再贅述。
以下係提出實施例之一種封裝結構100的製造方法，然該些步驟僅為舉例說明之用，並非用以限縮本發明。具有通常知識者當可依據實際實施態樣的需要對該些步驟加以修飾或變化。請參照第5A圖至第5H圖。第5A圖至第5H圖繪示依照本發明之一實施例之一種封裝結構之製造方法示意圖。
請參照第5A圖，形成一矽中介層130，矽中介層130具有複數個矽穿孔133，矽穿孔133係充填導電材料。實施例中，導電材料例如是銅金屬。實施例中，形成矽中介層130之製造方法例如包括以下步驟：提供一矽層131、形成複數個矽穿孔133於矽層131中以及充填導電材料於矽穿孔133之內。
實施例中，充填導電材料於矽穿孔133之內之前，更可形成一二氧化矽層於矽穿孔133之內壁上(如第1圖所示)。實施例中，充填導電材料於矽穿孔133之內之後，更可薄化矽中介層130。
請參照第5B~5C圖，形成散熱片140於矽中介層130上。實施例中，矽中介層130具有一第一表面與一第二表面，散熱片形成於矽中介層130之第一表面上。
一實施例中，散熱片140例如是由銅所製成，形成散熱片140於矽中介層130上之製造方法例如包括以下步驟：如第5B圖所示，形成第三銅層510於矽中介層130之第一表面上上。接著，如第5C圖所示，提供銅製的散熱片140’，然後以熱壓方式(thermal compression)接合第三銅層510至銅製的散熱片140’，熱壓溫度大約是低於300℃。經由銅對銅熱壓合方式(copper to copper bonding)形成散熱片140於矽中介層130上，第三銅層510於製程中與銅製的散熱片140’結合而成為散熱片140的一部份，使得散熱片140和矽中介層130之間不具有其他膜層(例如黏著層)，而能夠提高整體的散熱性。
另一實施例中，散熱片140例如包括一表面銅層(未繪示於圖中)，形成散熱片140於矽中介層130上之製造方法例如包括以下步驟：如第5B圖所示，形成第三銅層510於矽中介層130上。接著，以熱壓方式接合第三銅層510至散熱片140之表面銅層。經由銅對銅熱壓合方式形成散熱片140於矽中介層130上，第三銅層510於製程中結合而成為散熱片140的表面銅層的一部份，使得散熱片140的表面銅層和矽中介層130之間不具有其他膜層(例如黏著層)，而能夠提高整體的散熱性。
請參照第5D~5E圖，設置晶片120於矽中介層130上。實施例中，設置晶片120於矽中介層130上之製造方 法例如包括以下步驟：如第5D圖所示，形成第二銅層520於晶片120上，以及形成第一銅層530於矽中介層130之第二表面上。接著，如第5E圖所示，以熱壓(thermal compression)方式接合晶片120上的第二銅層520與矽中介層130上的第一銅層530。實施例中，熱壓之後，第二銅層520和第一銅層530結合而形成一層銅層150於矽中介層130和晶片120之間。經由銅對銅熱壓合方式設置晶片120於矽中介層130上，使得矽中介層130和晶片120之間僅具有銅層150，而不具有其他膜層(例如黏著層)，而銅具有良好的熱傳導特性，因此能夠提高整體的散熱性。
一實施例中，請參照第4圖，以熱壓方式接合矽中介層130上之第一銅層530與晶片120之第二銅層520之前，更包括形成複數個第一銲料凸塊260於晶片120上。
一實施例中，設置晶片120於矽中介層130上之製造方法例如更可包括以下步驟：請參照第4圖，形成一層銅層150於矽中介層130上，接著，形成複數個銲料凸塊260電性連接晶片120和矽中介層130上之銅層150。
請參照第5F~5H圖，接合晶片120之相對於第二銅層520的另一側至基板110上。實施例中，接合晶片120至基板110上之製造方法例如包括以下步驟：如第5F圖所示，形成複數個第二銲料凸塊160於晶片120上。接著，如第5G圖所示，以一大片散熱片140上設置多個晶片120為例，依據各個晶片120切割矽中介層130及散熱片140，切割完成的各個組件包括晶片120、矽中介層130及散熱 片140。接著，如第5H圖所示，藉由第二銲料凸塊160接合晶片120和基板110以完成晶片120和基板110之間的電性連接。
實施例中，例如是以雷射切割矽中介層130及散熱片140。由於矽中介層130不具有電性功能，因此即使切割完成後的組件邊緣有些許剝落(peeling)或破裂(crack)，並不會影響完成後的整個封裝結構100的可靠度，因此可以放寬製程的要求，提高良率。
實施例中，更可形成底部封膠170覆蓋第二銲料凸塊160。至此，形成如第5H圖(第1圖)所示之封裝結構100。
綜上所述，雖然本揭露內容已以實施例揭露如上，然其並非用以限定本揭露內容之保護範圍。本揭露內容所屬技術領域中具有通常知識者，在不脫離本揭露內容之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露內容之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧封裝結構
110‧‧‧基板
120‧‧‧晶片
130‧‧‧矽中介層
131‧‧‧矽層
133‧‧‧矽穿孔
135‧‧‧二氧化矽層
140‧‧‧散熱片
150、250‧‧‧銅層
160、260‧‧‧銲料凸塊
170、270‧‧‧底部封膠
510‧‧‧第三銅層
520‧‧‧第二銅層
530‧‧‧第一銅層
DTSV ‧‧‧直徑
H‧‧‧高度
K1、K2‧‧‧等效熱傳導係數
P‧‧‧間距
S1~S3‧‧‧曲線
TSiO2 ‧‧‧厚度
第1圖繪示本揭露內容之一實施例之封裝結構之示意圖。
第2圖繪示本揭露內容之一實施例之矽中介層的等效熱膨脹係數(equivalent coefficient of thermal expansion)之模擬結果。
第3圖繪示本揭露內容之一實施例之矽中介層的等效熱傳導係數(equivalent thermal conductivity)之模擬結 果。
第4圖繪示本揭露內容之另一實施例之封裝結構之示意圖。
第5A圖至第5H圖繪示依照本發明之一實施例之一種封裝結構之製造方法示意圖。
100‧‧‧封裝結構
110‧‧‧基板
120‧‧‧晶片
130‧‧‧矽中介層
133‧‧‧矽穿孔
135‧‧‧二氧化矽層
140‧‧‧散熱片
150‧‧‧銅層
160‧‧‧銲料凸塊
170‧‧‧底部封膠
DTSV ‧‧‧直徑
H‧‧‧高度
P‧‧‧間距
TSiO2 ‧‧‧厚度

Claims (17)

  1. 一種封裝結構，包括：一基板；一晶片設置於該基板上；一矽中介層(silicon interposer)，形成於該晶片上，該矽中介層具有複數個矽穿孔(through silicon via，TSV)，該些矽穿孔係充填一導電材料；一銅層，形成於該矽中介層和該晶片之間；以及一散熱片(integrated heat spreader，IHS)，形成於該矽中介層上。
  2. 如申請專利範圍第1項所述之封裝結構，其中該導電材料為銅。
  3. 如申請專利範圍第1項所述之封裝結構，其中該矽中介層之等效熱膨脹係數(equivalent coefficient of thermal expansion)係為4~12ppm/K。
  4. 如申請專利範圍第1項所述之封裝結構，其中該矽中介層之垂直方向等效熱傳導係數(equivalent thermal conductivity)係為150~330W/m/K。
  5. 如申請專利範圍第1項所述之封裝結構，其中該些矽穿孔之直徑(diameter)係為0.5~20微米。
  6. 如申請專利範圍第1項所述之封裝結構，其中該些矽穿孔之任二鄰近者之中心間隔的距離係為1.25~250微米。
  7. 如申請專利範圍第1項所述之封裝結構，其中該散熱片更包括一表面銅層鄰接於該矽中介層。
  8. 如申請專利範圍第1項所述之封裝結構，更包括複數個銲料凸塊(solder bump)電性連接該晶片和該基板。
  9. 一種封裝結構之製造方法，包括：形成一矽中介層，該矽中介層具有複數個矽穿孔，該些矽穿孔係充填一導電材料，該矽中介層具有一第一表面與一第二表面；形成一散熱片於該矽中介層之該第一表面上；形成一第一銅層於該矽中介層之該第二表面上；形成一第二銅層於一晶片上；以熱壓(thermal compression)方式接合該矽中介層上之該第一銅層與該晶片上之該第二銅層；以及接合該晶片之相對於該第二銅層的另一側至一基板上。
  10. 如申請專利範圍第9項所述之封裝結構之製造方法，其中該導電材料為銅。
  11. 如申請專利範圍第9項所述之封裝結構之製造方法，其中形成該矽中介層之步驟包括：提供一矽層；形成該些矽穿孔於該矽層中；以及充填該導電材料於該些矽穿孔之內。
  12. 如申請專利範圍第11項所述之封裝結構之製造方法，其中充填該導電材料於該些矽穿孔之內之前，更包括：形成一二氧化矽層於該些矽穿孔之內壁上。
  13. 如申請專利範圍第9項所述之封裝結構之製造方 法，其中以熱壓方式接合該矽中介層上之該第一銅層與該晶片上之該第二銅層之前，更包括形成複數個第一銲料凸塊於該晶片上。
  14. 如申請專利範圍第9項所述之封裝結構之製造方法，其中該散熱片之表面包括一表面銅層，形成該散熱片於該矽中介層上之步驟包括：形成一第三銅層於該矽中介層之該第一表面上；以及以熱壓方式接合該第三銅層至該散熱片之該表面銅層。
  15. 如申請專利範圍第14項所述之封裝結構之製造方法，其中該散熱片係由銅所製成。
  16. 如申請專利範圍第9項所述之封裝結構之製造方法，更包括：形成複數個第二銲料凸塊電性連接該晶片和該基板。
  17. 如申請專利範圍第16項所述之封裝結構之製造方法，更包括：形成一底部封膠(underfill)覆蓋該些第二銲料凸塊。
TW101146965A 2012-12-12 2012-12-12 封裝結構及其製造方法 TWI492340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101146965A TWI492340B (zh) 2012-12-12 2012-12-12 封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146965A TWI492340B (zh) 2012-12-12 2012-12-12 封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201423919A TW201423919A (zh) 2014-06-16
TWI492340B true TWI492340B (zh) 2015-07-11

Family

ID=51394142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146965A TWI492340B (zh) 2012-12-12 2012-12-12 封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI492340B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201203492A (en) * 2010-07-15 2012-01-16 Nanya Technology Corp Die package and related die package structure manufacturing method
US8158456B2 (en) * 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US20120193778A1 (en) * 2011-01-27 2012-08-02 Texas Instruments Incorporated Integrated circuit having protruding bonding features with reinforcing dielectric supports
US8242611B2 (en) * 2008-07-21 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding metallurgy for three-dimensional interconnect

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242611B2 (en) * 2008-07-21 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding metallurgy for three-dimensional interconnect
US8158456B2 (en) * 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
TW201203492A (en) * 2010-07-15 2012-01-16 Nanya Technology Corp Die package and related die package structure manufacturing method
US20120193778A1 (en) * 2011-01-27 2012-08-02 Texas Instruments Incorporated Integrated circuit having protruding bonding features with reinforcing dielectric supports

Also Published As

Publication number Publication date
TW201423919A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
TWI418269B (zh) 嵌埋穿孔中介層之封裝基板及其製法
TWI541954B (zh) 半導體封裝件及其製法
US8258007B2 (en) Package process
US10354891B2 (en) Electronic package and method for fabricating the same
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
TWI496270B (zh) 半導體封裝件及其製法
JP2017022398A (ja) 窓介在型ダイパッケージング
TWI595613B (zh) 半導體封裝件及其製法
JP2008109046A (ja) 半導体パッケージおよび積層型半導体パッケージ
TWI614848B (zh) 電子封裝結構及其製法
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
TWI575673B (zh) 雙面覆晶薄膜封裝結構及其製造方法
TW201507064A (zh) 半導體封裝件及其製法
US9627307B2 (en) Semiconductor package and fabrication method thereof
TW201533882A (zh) 覆晶堆疊封裝
TWI497616B (zh) 半導體封裝件之製法
TWI600133B (zh) 半導體元件及其製作方法
US8970038B2 (en) Semiconductor substrate and method of fabricating the same
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
TWI715970B (zh) 低翹曲扇出型封裝結構
TW201738974A (zh) 半導體裝置之中介層製造方法
TWI492340B (zh) 封裝結構及其製造方法
JP6792322B2 (ja) 半導体装置及び半導体装置の製造方法
TWI546920B (zh) 半導體裝置及其製法