TWI491040B - 主動元件陣列基板及其製造方法 - Google Patents

Description

主動元件陣列基板及其製造方法

本發明是有關於一種主動元件陣列基板及其製造方法。

電泳顯示器(Electro-Phoretic Display；EPD)最初發展於1970年代，其特色是包含帶電荷的小球。此球的一面是白色，另一面則是黑色。當電場改變時，球會上下轉動，而呈現不同顏色。第二代的電泳顯示器是發展於1990年代，其特色是以微膠囊代替傳統的小球，並且在膠囊內填充彩色的油(oil)與帶電荷的白色顆粒。經由外在電場的控制使白色顆粒往上或是往下移動，其中當白色顆粒往上(接近閱讀者方向時)則顯示出白色，當白色顆粒往下時(遠離讀者方向時)則顯示出油的顏色。

一般來說，電泳顯示器大多是以玻璃作為其主動元件陣列基板的材質。雖然這種電泳顯示器具有較佳的硬度，但重量偏重不易攜帶，且不耐碰撞容易發生碎裂的問題。

近來，業界推出了以塑膠材料作為主動元件陣列基板材質的電泳顯示器，這種電泳顯示器本身具有一定程度的可撓性，因此可用來取代傳統的紙張或廣告看板。由於主動元件陣列基板的材質為塑膠，因此為了方便製程進行，製造者需要將主動元件陣列基板固定在玻璃載板上以適用於現有的機台。然而，由於塑膠的熱膨脹係數與玻璃載板的熱膨脹係數，甚至與主動元件陣列基板上之無機介電層(例如：閘介電層、保護層)的熱膨脹係數都相差甚大，因此在熱製程時容易造成主動元件陣列基板與玻璃載板內的應力累積，使得主動元件陣列基板與玻璃載板變形而導致撞片或機台吸附不良等情事。

本發明之一技術態樣是在提供一種主動元件陣列基板，其透光區之介電層的厚度較薄，因此能夠在提供足夠保護的前提下，降低製程中主動元件陣列基板與玻璃載板的變形量。

根據本發明一實施方式，一種主動元件陣列基板包含軟質基板、閘極、介電層、通道層、源極、汲極與畫素電極。軟質基板上定義有電晶體區與透光區。電晶體區與透光區相毗鄰。閘極位於電晶體區之軟質基板上。介電層覆蓋閘極與軟質基板。位於閘極上方的部分介電層具有第一厚度。位於透光區中心之軟質基板上的部分介電層具有第二厚度。第二厚度小於第一厚度。通道層、源極與汲極均位於電晶體區之介電層上。通道層位於閘極的上方。源極與汲極位於通道層兩側且分別電性連接通道層。畫素電極位於透光區之介電層上。此畫素電極電性連接汲極。

在本發明一或多個實施方式中，上述之軟質基板的材質包含塑膠。

在本發明一或多個實施方式中，上述之軟質基板的材質包含聚醯亞胺(Polyimide；PI)、聚對苯二甲酸乙二酯(Polyethylene terephthalate；PET)、聚2，6-萘二酸乙二醇酯(Polyethylene Naphthalate；PEN)或上述之任意組合。

在本發明一或多個實施方式中，上述之介電層的材質包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。

在本發明一或多個實施方式中，上述之主動元件陣列基板更包含儲存電容。上述之儲存電容位於軟質基板上，且此儲存電容包含下電極、電容介電層與上電極。

在本發明一或多個實施方式中，上述之電容介電層為介電層的一部分。

在本發明一或多個實施方式中，上述之主動元件陣列基板更包含連接墊。上述之連接墊位於軟質基板上，且此連接墊包含下層連接墊與上層連接墊。

在本發明一或多個實施方式中，上述之通道層的材質包含非晶矽、複晶矽、氧化物半導體或上述之任意組合。

在本發明一或多個實施方式中，上述之主動元件陣列基板更包含保護層。此保護層覆蓋通道層、源極與汲極。

在本發明一或多個實施方式中，上述之畫素電極的材質包含銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。

在本發明一或多個實施方式中，上述之主動元件陣列基板更包含金屬氧化物介電層。此金屬氧化物介電層位於介電層及軟質基板之間。

在本發明一或多個實施方式中，上述之金屬氧化物介電層更位於介電層及閘極之間。

在本發明一或多個實施方式中，上述之金屬氧化物介電層的材質包含銦氧化物、鋅氧化物、鎵氧化物或上述之任意組合。

本發明之另一技術態樣是在提供上述之主動元件陣列基板的製造方法。

根據本發明一實施方式，一種主動元件陣列基板的製造方法，包含下列步驟(應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)：

(1)提供軟質基板，此軟質基板上定義有電晶體區與透光區。

(2)於軟質基板之電晶體區上形成閘極。

(3)依序形成介電層與半導體層，此介電層與半導體層覆蓋閘極與軟質基板。

(4)去除部分半導體層，以於閘極上方形成通道層，並一併去除位於透光區之介電層的部份厚度，使位於閘極上方的部分介電層具有第一厚度，位於透光區中心之軟質基板上的部分介電層具有第二厚度，其中第二厚度小於第一厚度。

(5)於通道層之兩側分別形成源極與汲極，且分別電性連接通道層。

(6)形成保護層，此保護層覆蓋通道層、源極、汲極與介電層。

(7)　於保護層中形成電晶體接觸孔，以分別暴露出汲極，並同時去除位於透光區之保護層，以暴露出位於透光區之介電層。

(8)　在位於透光區之介電層上形成畫素電極，此畫素電極透過電晶體接觸孔電性連接汲極。

在本發明一或多個實施方式中，上述之軟質基板的材質包含塑膠。

在本發明一或多個實施方式中，上述之軟質基板的材質包含聚醯亞胺(Polyimide；PI)、聚對苯二甲酸乙二酯(Polyethylene terephthalate；PET)、聚2，6-萘二酸乙二醇酯(Polyethylene Naphthalate；PEN)或上述之任意組合。

在本發明一或多個實施方式中，上述之介電層的材質包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。

在本發明一或多個實施方式中，上述之步驟(2)更包含：

(2.1)　形成下電極於軟質基板上。

在本發明一或多個實施方式中，上述之步驟(4)包含：

(4.1)　形成光阻層，覆蓋半導體層。

(4.2)　以半色調光罩製程，使光阻層圖案化，形成圖案化光阻層。

(4.3)　以圖案化光阻層為罩幕，去除透光區暴露的半導體層，同時去除下電極上方的部分光阻層。

(4.4)　以剩下的圖案化光阻層為罩幕，去除透光區的部分介電層，使透光區的介電層具有第二厚度，同時去除下電極上的部分半導體層。

在本發明一或多個實施方式中，上述之步驟(5)更包含：

(5.1)　形成上電極於介電層上，且位於下電極的上方。

在本發明一或多個實施方式中，上述之步驟(2)更包含：

(2.2)　形成下層連接墊於軟質基板上。

在本發明一或多個實施方式中，上述之步驟(8)更包含：

(8.1)　形成上層連接墊於下層連接墊上。

根據本發明另一實施方式，一種主動元件陣列基板的製造方法，包含下列步驟(應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)：

(a)　提供軟質基板，軟質基板上定義有電晶體區與透光區。

(b)　於軟質基板之電晶體區上形成閘極。

(c)　形成介電層，覆蓋閘極與軟質基板。

(d)　於介電層上形成通道層、源極與汲極，源極與汲極分別形成於通道層之兩側，且分別電性連接通道層。

(e)　形成保護層，保護層覆蓋通道層、源極、汲極與介電層。

(f)　於保護層中形成電晶體接觸孔，以分別暴露出汲極，並同時去除位於透光區之保護層，以及透光區之介電層，使位於閘極上方的部分介電層具有第一厚度，位於透光區中心之軟質基板上的部分介電層具有第二厚度，其中第二厚度小於第一厚度。

(g)在位於透光區之介電層上形成畫素電極，此畫素電極透過電晶體接觸孔電性連接汲極。

在本發明一或多個實施方式中，上述之主動元件陣列基板的製造方法更包含：(h)在形成閘極後，並在形成介電層前，形成金屬氧化物介電層覆蓋閘極及軟質基板，使得在形成介電層後，金屬氧化物介電層位於閘極和軟質基板以及介電層之間。

在本發明一或多個實施方式中，上述之金屬氧化物介電層的材質包含銦氧化物、鋅氧化物、鎵氧化物或上述之任意組合。

在本發明一或多個實施方式中，上述之主動元件陣列基板的製造方法更包含：(i)在形成閘極前，形成金屬氧化物介電層覆蓋軟質基板，使得在形成閘極後，金屬氧化物介電層位於閘極與軟質基板之間。

在本發明一或多個實施方式中，上述之步驟(b)包含：(b1)形成第一導電層覆蓋金屬氧化物介電層；(b2)去除位於透光區之第一導電層，並一併去除位於透光區之金屬氧化物介電層的部份厚度；以及(b3)去除部分位於電晶體區之第一導電層，以形成閘極。

在本發明一或多個實施方式中，上述之金屬氧化物介電層的材質包含銦氧化物、鋅氧化物、鎵氧化物或上述之任意組合。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

第一實施方式

第1～9圖繪示依照本發明第一實施方式之主動元件陣列基板的製造流程剖面圖。第46圖繪示依照本發明第一、第二、第三及第四實施方式之主動元件陣列基板之俯視示意圖。在第1～9圖中，I-I區域繪示沿第46圖之線段I的剖面，II-II區域繪示沿第46圖之線段II的剖面，III-III區域繪示沿第46圖之線段III的剖面。本發明之主動元件陣列基板的俯視設計僅用以說明，並不限於上述的圖式，該領域通常知識者可依照需求適當變化設計。

請先參照第1圖。如圖所示，製造者在此時可先提供軟質基板110，此軟質基板110較佳是具有可撓性(flexible)，使後續製作完成的顯示面板亦具有可撓性。此軟質基板110上可預先定義有相毗鄰之電晶體區112、透光區113、電容區114與連接墊區116。在本發明一或多個實施方式中，為了方便後續製程操作，製造者可先將軟質基板110設置於玻璃載板上進行製程，待主動元件陣列基板製造完成後，再將軟質基板110從玻璃載板上剝離取下。在本實施方式中，上述之軟質基板110的材質可包含塑膠，例如：聚醯亞胺(Polyimide；PI)、聚對苯二甲酸乙二酯(Polyethylene terephthalate；PET)、聚2，6-萘二酸乙二醇酯(Polyethylene Naphthalate；PEN)或上述之任意組合，或者是其他共聚物塑膠材料。應了解到，以上所舉之軟質基板110的材質均僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇軟質基板110的材質。

接著，製造者可在軟質基板110上形成一圖案化第一導電層，例如是先形成一第一導電層，隨之以微影與蝕刻製程圖案化此第一導電層，藉此在軟質基板110上形成圖案化第一導電層，至少包括電晶體區112上形成閘極122，並且圖案化第一導電層更包括連接閘極122的閘極線，以及在軟質基板110之電容區114與連接墊區116上分別形成下電極124與下層連接墊126。在本實施方式中，第一導電層(亦即，閘極122、下電極124與下層連接墊126)的材質可包含鈦、鉬、鉻、銥、鋁、銅、銀、金等上述之任意組合或合金，其形成方法可為物理氣相沉積法，如濺鍍法，或是化學氣相沉積法，而圖案化第一導電層的方法則可為微影及蝕刻法。

接著請參照第2圖。如圖所示，製造者在此時可依序形成介電層130、半導體層140與歐姆接觸層150。上述之介電層130、半導體層140與歐姆接觸層150覆蓋閘極122、下電極124、下層連接墊126與軟質基板110。上述之介電層130的材質可包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。上述之半導體層140的材質可包含非晶矽、複晶矽、氧化物半導體(oxide semiconductor)或上述之任意組合。上述之歐姆接觸層150的材質可包含N型摻雜非晶矽或P型摻雜非晶矽等。

然後，製造者可在歐姆接觸層150上形成光阻層，此光阻層覆蓋歐姆接觸層150以及位於歐姆接觸層150下的半導體層140。接著，製造者可以半色調光罩製程，使光阻層圖案化，以形成圖案化光阻層。上述之圖案化光阻層可包含厚光阻層162與薄光阻層164。厚光阻層162位於軟質基板110之電晶體區112上方，薄光阻層164分別位於軟質基板110之電容區114與連接墊區116上方。至於軟質基板110之透光區113上方則是沒有光阻層保護。

接著請參照第3圖。如圖所示，製造者在此時可以圖案化光阻層(包含厚光阻層162與薄光阻層164)為罩幕，去除透光區113上方暴露的半導體層140與歐姆接觸層150，並一併去除透光區113上方暴露之介電層130的部份厚度。在本實施方式中，去除半導體層140、歐姆接觸層150與介電層130的具體方式例如可為乾式蝕刻或濕式蝕刻。

接著請參照第4圖，如圖所示，製造者在此時可去除下電極124與下層連接墊126上方的部分光阻層。更具體地說，製造者在此時可去除薄光阻層164，並同時減薄厚光阻層162。在本實施方式中，去除薄光阻層164以及減薄厚光阻層162的方法可為灰化(ashing)。

接著請參照第5圖。如圖所示，製造者在此時可以剩下的圖案化光阻層(亦即，減薄後的厚光阻層162)為罩幕，去除透光區113的部分介電層130，使透光區113的介電層130具有第二厚度T2，並同時去除下電極124與下層連接墊126上方的部分半導體層140與歐姆接觸層150。在本實施方式中，去除半導體層140、歐姆接觸層150與介電層130的具體方式例如可為乾式蝕刻或濕式蝕刻。此外，在本步驟完成後，製造者可以剝離液(stripper)去除剩下的的圖案化光阻層(亦即，減薄後的厚光阻層162)。

在本實施方式中，透光區113上方之介電層130係採兩階段蝕刻。在第3圖所繪示之第一階段中，透光區113上方之介電層130會被初步減薄。而在第5圖所繪示之第二階段中，由於蝕刻半導體層140與歐姆接觸層150時也會蝕刻到透光區113上方之介電層130，因此透光區113上方之介電層130還會被進一步地減薄至第二厚度T2。

應了解到，雖然本實施方式為減少光罩的使用數量而在第2～5圖的製程中使用半色調光罩製程，但此並不限制本發明，本發明所屬技術領域中具有通常知識者，亦可依實際需要，使用一道光罩製程來去除透光區113的部分介電層130，並使用另一道光罩製程來去除下電極124與下層連接墊126上方的部分半導體層140與歐姆接觸層150。

在第5圖的製程後，閘極122上方將形成由半導體層140所構成的通道層142，且位於閘極122上方的部分介電層130具有第一厚度T1，位於透光區113中心之軟質基板110上的部分介電層130具有第二厚度T2。此第二厚度T2小於第一厚度T1，此第二厚度T2相對於第一厚度T1的比例介於0.05~0.95之間，且較佳是介於0.1~0.8之間，且更佳是介於0.3~0.6之間。此外，由於在第4圖中，灰化厚光阻層162與薄光阻層164將無可避免地造成厚光阻層162內縮(如箭頭S所示)，因此後續蝕刻製程將會傷到電晶體區112邊緣上方的介電層130，使得電晶體區112邊緣上方之介電層130具有第三厚度T3，此第三厚度T3小於電晶體區112中央上方之介電層130的厚度(例如：第一厚度T1)。此外，若軟質基板110上具有金屬氧化物介電層，此金屬氧化物介電層也可能被後續蝕刻製程傷到，使得金屬氧化物介電層的厚度有所不同。

接著請參照第6圖。如圖所示，製造者在此時可於通道層142之兩側分別形成源極172與汲極174，並可於介電層130上形成連接源極172的資料線以及上電極176，此上電極176位於下電極124的上方。上述之源極172與汲極174分別電性連接通道層142。具體而言，製造者在此時可先在軟質基板110上方形成第二導電層，此第二導電層全面覆蓋軟質基板110上所有的結構。接著，製造者可圖案化此第二導電層，藉此於通道層142之兩側分別形成源極172與汲極174，並於下電極124上方之介電層130上形成上電極176。在圖案化第二導電層的過程中，製造者可選擇一併向下蝕刻源極172與汲極174之間的歐姆接觸層150，使得歐姆接觸層150斷開而構成源極歐姆接觸層152與汲極歐姆接觸層154。上述實施例是以源極172與汲極174覆蓋部分通道層142為例進行說明，在一變化實施例中，通道層142亦可覆蓋部份源極172與汲極174，僅需調整製程順序，並使用兩道光罩分別定義其圖案，此為本領域通常知識者所熟知，因此不再贅述。

在本實施方式中，第二導電層(亦即，源極172、汲極174與上電極176)的材質可包含鈦、鉬、鉻、銥、鋁、銅、銀、金等上述之任意組合或合金，其形成方法可為物理氣相沉積法，如濺鍍法，或是化學氣相沉積法，而圖案化第二導電層的方法則可為微影及蝕刻法。

在第6圖的製程後，閘極122、閘極122上之介電層130(亦即，閘介電層)、通道層142、源極歐姆接觸層152、汲極歐姆接觸層154、源極172與汲極174將構成薄膜電晶體，而下電極124、下電極124上之介電層130(亦即，電容介電層)與上電極176將構成儲存電容。應了解到，雖然本實施方式所揭露之源極172與汲極174均堆疊於通道層142上方，但本發明所屬技術領域中具有通常知識者，亦可視實際情況調整薄膜電晶體的實施態樣，例如在本發明部分實施方式中，通道層亦可堆疊於源極與汲極上方而構成薄膜電晶體。

接著請參照第7圖。如圖所示，製造者在此時可形成保護層180，此保護層180覆蓋源極172、通道層142、汲極174、介電層130與上電極176。在本實施方式中，上述之保護層180的材質可包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。

接著請參照第8圖。如圖所示，製造者在此時可於保護層180中形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186，以分別暴露出汲極174、上電極176與下層連接墊126，並同時去除位於透光區113之保護層180，以暴露出位於透光區113之介電層130。在本實施方式中，形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186並去除位於透光區113之保護層180的方法可為微影及蝕刻法。

接著請參照第9圖。如圖所示，製造者在此時可在位於透光區113之介電層130上形成畫素電極192。此畫素電極192可分別透過電晶體接觸孔182與電容接觸孔184電性連接汲極174與上電極176。在此同時，製造者也可以在下層連接墊126上形成上層連接墊194。具體而言，製造者在此時可先在軟質基板110上方形成透明導電層，此透明導電層全面覆蓋軟質基板110上所有的結構。接著，製造者可圖案化此透明導電層，藉此形成畫素電極192與上層連接墊194。在本實施方式中，上述之透明導電層(亦即，畫素電極192與上層連接墊194)的材質可包含銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。在第9圖的製程後，下層連接墊126與上層連接墊194將構成連接墊，此連接墊位於軟質基板110之連接墊區116上，用以連接外部電路。

在第一實施方式中，由於透光區113中心之介電層130 的第二厚度T2較薄，因此能夠降低介電層130在熱製程中應力累積所造成的影響，並進而降低軟質基板110以及乘載軟質基板110之玻璃載板的變形量。此外，由於透光區113上仍然具有介電層130，因此本實施方式仍然可以提供主動元件陣列基板足夠的保護，在介電層130後續的半導體製程，由於透光區113上方仍有部分介電層130存在，因此可以避免軟質基板110受到後續半導體製程的破壞，造成表面粗糙化，降低顯示品質。再者，由於本實施方式使用半色調光罩製程來減少光罩的使用量，因此製造者能夠在製造成本不致大幅上升的情況下，降低介電層130應力累積所造成的影響。

第二實施方式

第10~20圖繪示依照本發明第二實施方式之主動元件陣列基板的製造流程剖面圖。第46圖繪示依照本發明第一、第二、第三及第四實施方式之主動元件陣列基板的俯視示意圖。在第10~20圖中，I-I區域繪示沿第46圖之線段I的剖面，II-II區域繪示沿第46圖之線段II的剖面，III-III區域繪示沿第46圖之線段III的剖面。

請先參照第10圖。如圖所示，製造者在此時可先提供軟質基板110，此軟質基板110較佳是具有可撓性(flexible)，使後續製作完成的顯示面板亦具有可撓性。此軟質基板110上可預先定義有相毗鄰之電晶體區112、透光區113、電容區114與連接墊區116。在本發明一或多個實施方式中，為了方便後續製程操作，製造者可先將軟質基板110設置於玻璃載板上進行製程，待主動元件陣列基板製造完成後2再將軟質基板110從玻璃載板上剝離取下。在本實施方式中，上述之軟質基板110的材質可包含塑膠，例如：聚醯亞胺(Polyimide；PI)、聚對苯二甲酸乙二酯(Polyethylene terephthalate；PET)、聚2，6-萘二酸乙二醇酯(Polyethylene Naphthalate；PEN)或上述之任意組合，或者是其他共聚物塑膠材料。應了解到，以上所舉之軟質基板110的材質均僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇軟質基板110的材質。

接著，製造者可在軟質基板110上形成一圖案化第一導電層，例如可先形成第一導電層，隨之以微影與蝕刻製程圖案化此第一導電層，藉此在軟質基板110上形成圖案化第一導電層，至少包括電晶體區112上形成閘極122，並且圖案化第一導電層更包括連接閘極122的閘極線，以及在軟質基板110之電容區114與連接墊區116上分別形成下電極124與下層連接墊126。在本實施方式中，第一導電層(亦即，閘極122、下電極124與下層連接墊126)的材質可包含鈦、鉬、鉻、銥、鋁、銅、銀、金等上述之任意組合或合金，其形成方法可為物理氣相沉積法，如濺鍍法，或是化學氣相沉積法，而圖案化第一導電層的方法則可為微影及蝕刻法。

接著請參照第11圖。如圖所示，製造者在此時可依序形成介電層130、半導體層140與歐姆接觸層150。上述之介電層130、半導體層140與歐姆接觸層150覆蓋閘極122、下電極124、下層連接墊126與軟質基板110。上述之介電層130的材質可包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。上述之半導體層140的材質可包含非晶矽、複晶矽、氧化物半導體(oxide semiconductor)或上述之任意組合。上述之歐姆接觸層150的材質可包含N型摻雜非晶矽或P型摻雜非晶矽等。

接著請參照第12圖。如圖所示，製造者在此時可圖案化半導體層140與歐姆接觸層150，以去除透光區113、電容區114與連接墊區116上方之半導體層140與歐姆接觸層150，並僅留下電晶體區112上方之半導體層140與歐姆接觸層150，其中電晶體區112上方之半導體層140將作為通道層142用。在本實施方式中，圖案化半導體層140與歐姆接觸層150的方法可為微影及蝕刻法。

接著請參照第13圖。如圖所示，製造者在此時可於通道層142之兩側分別形成源極172與汲極174，並於介電層130上形成上電極176，此上電極176位於下電極124的上方。上述之源極172與汲極174分別電性連接通道層142。具體而言，製造者在此時可先在軟質基板110上方形成第二導電層，此第二導電層全面覆蓋軟質基板110上所有的結構。接著，製造者可圖案化此第二導電層，藉此於通道層142之兩側分別形成源極172與汲極174，並可於介電層130上形成連接源極172的資料線以及在下電極124上方之介電層130上形成上電極176。在圖案化第二導電層的過程中，製造者可選擇一併向下蝕刻源極172與汲極174之間的歐姆接觸層150，使得歐姆接觸層150斷開而構成源極歐姆接觸層152與汲極歐姆接觸層154。上述實施例是以源極172與汲極174覆蓋部分通道層142為例進行說明，在一變化實施例中，通道層142亦可覆蓋部份源極172與汲極174，僅需調整製程順序，並使用兩道光罩分別定義其圖案，此為本領域通常知識者所熟知，因此不再贅述。

在本實施方式中，第二導電層(亦即，源極172、汲極174與上電極176)的材質可包含鈦、鉬、鉻、銥、鋁、銅、銀、金等上述之任意組合或合金，其形成方法可為物理氣相沉積法，如濺鍍法，或是化學氣相沉積法，而圖案化第二導電層的方法則可為微影及蝕刻法。

在第13圖的製程後，由於通道層142、源極172與汲極174已形成於介電層130上，因此閘極122、閘極122上之介電層130(亦即，閘介電層)、通道層142、源極歐姆接觸層152、汲極歐姆接觸層154、源極172與汲極174將構成薄膜電晶體，而下電極124、下電極124上之介電層130(亦即，電容介電層)與上電極176將構成儲存電容。應了解到，雖然本實施方式所揭露之源極172與汲極174均堆疊於通道層142上方，但本發明所屬技術領域中具有通常知識者，亦可視實際情況調整薄膜電晶體的實施態樣，例如在本發明部分實施方式中，通道層亦可堆疊於源極與汲極上方而構成薄膜電晶體。

接著請參照第14圖。如圖所示，製造者在此時可形成保護層180，此保護層180覆蓋源極172、通道層142、汲極174、介電層130與上電極176。在本實施方式中，上述之保護層180的材質可包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。

接著請參照第15圖。製造者可在保護層180上形成光阻層，此光阻層覆蓋保護層180。接著，製造者可以半色調光罩製程，使光阻層圖案化，以形成圖案化光阻層。上述之圖案化光阻層可包含厚光阻層162與薄光阻層164。厚光阻層162分別位於軟質基板110之電晶體區112、電容區114與連接墊區116上方，薄光阻層164位於軟質基板110之透光區113上方。此外，厚光阻層162中形成有電晶體蝕刻孔166、電容蝕刻孔167與連接墊蝕刻孔168，其分別暴露出汲極174上方之保護層180、上電極176上方之保護層180以及下層連接墊126上方之保護層180。

接著請參照第16圖。如圖所示，製造者在此時可以圖案化光阻層(包含厚光阻層162與薄光阻層164)為罩幕，在保護層180中形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186，以分別暴露出汲極174、上電極176與下層連接墊126。在本實施方式中，形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186的具體方式例如可為乾式蝕刻或濕式蝕刻。

接著請參照第17圖，如圖所示，製造者可去除薄光阻層164，並同時減薄厚光阻層162，以暴露出透光區113上方之保護層180。在本實施方式中，去除薄光阻層164以及減薄厚光阻層162的方法可為灰化(ashing)。

接著請參照第18圖。如圖所示，製造者在此時可以剩下的圖案化光阻層(亦即，減薄後的厚光阻層162)為罩幕，去除位於透光區113之保護層180，以及透光區113之介電層130，使位於閘極122上方的部分介電層130具有第一厚度T1，位於透光區113中心之軟質基板110上的部分介電層130具有第二厚度T2。此第二厚度T2小於第一厚度T1，此第二厚度T2相對於第一厚度T1的比例介於0.05~0.95之間，且較佳是介於0.1~0.8之間，且更佳是介於0.3~0.6之間。在本實施方式中，去除保護層180與介電層130的具體方式例如可為乾式蝕刻或濕式蝕刻。

應了解到，雖然本實施方式為減少光罩的使用數量而在第15~18圖的製程中使用半色調光罩製程，但此並不限制本發明，本發明所屬技術領域中具有通常知識者，亦可依實際需要，使用一道光罩製程來形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186，並使用另一道光罩製程來去除位於透光區113之保護層180，以及透光區113之介電層130。

此外，由於在第17圖中，灰化厚光阻層162與薄光阻層164將無可避免地造成厚光阻層162內縮(如箭頭S所示)，因此後續蝕刻製程將會傷到電晶體區112邊緣上方的保護層180，使得電晶體區112邊緣上方之保護層180具有第四厚度T4，此第四厚度T4小於電晶體區112中央上方之保護層180的厚度(例如：第三厚度T3)。此外，若軟質基板110上具有金屬氧化物介電層，此金屬氧化物介電層也可能被後續蝕刻製程傷到，使得金屬氧化物介電層的厚度有所不同。

接著請參照第19圖。如圖所示，製造者在此時可以剝 離液(stripper)去除剩下的的圖案化光阻層(亦即，減薄後的厚光阻層162)。

接著請參照第20圖。如圖所示，製造者在此時可在位於透光區113之介電層130上形成畫素電極192。此畫素電極192可分別透過電晶體接觸孔182與電容接觸孔184電性連接汲極174與上電極176。在此同時，製造者也可以在下層連接墊126上形成上層連接墊194。具體而言，製造者在此時可先在軟質基板110上方形成透明導電層，此透明導電層全面覆蓋軟質基板110上所有的結構。接著，製造者可圖案化此透明導電層，藉此形成畫素電極192與上層連接墊194。在本實施方式中，上述之透明導電層(亦即，畫素電極192與上層連接墊194)的材質可包含銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。在第20圖的製程後，下層連接墊126與上層連接墊194將構成連接墊，此連接墊位於軟質基板110之連接墊區116上，用以連接外部電路。

同樣地，在第二實施方式中，由於透光區113中心之介電層130的第二厚度T2較薄，因此能夠降低介電層130在熱製程中應力累積所造成的影響，並進而降低軟質基板110以及乘載軟質基板110之玻璃載板的變形量。此外，由於透光區113上仍然具有介電層130，因此本實施方式仍然可以提供主動元件陣列基板足夠的保護，在介電層130後續的半導體製程，由於透光區113上方仍有部分介電層130存在，因此可以避免軟質基板110受到後續半導體製程的破壞，造成表面粗糙化，降低顯示品質。再者，由於 本實施方式使用半色調光罩製程來減少光罩的使用量，因此製造者能夠在製造成本不致大幅上升的情況下，降低介電層130應力累積所造成的影響。

第三實施方式

第21~31圖繪示依照本發明第三實施方式之主動元件陣列基板的製造流程剖面圖。第46圖繪示依照本發明第一、第二、第三及第四實施方式之主動元件陣列基板之俯視示意圖。在第21~31圖中，I-I區域繪示沿第46圖之線段I的剖面，II-II區域繪示沿第46圖之線段II的剖面，III-III區域繪示沿第46圖之線段III的剖面。本發明之主動元件陣列基板的俯視設計僅用以說明，並不限於上述的圖式，該領域通常知識者可依照需求適當變化設計。

請先參照第21圖。如圖所示，製造者在此時可先提供軟質基板110，此軟質基板110較佳是具有可撓性(flexible)，使後續製作完成的顯示面板亦具有可撓性。此軟質基板110上可預先定義有相毗鄰之電晶體區112、透光區113、電容區114與連接墊區116。在本發明一或多個實施方式中，為了方便後續製程操作，製造者可先將軟質基板110設置於玻璃載板上進行製程，待主動元件陣列基板製造完成後，再將軟質基板110從玻璃載板上剝離取下。在本實施方式中，上述之軟質基板110的材質可包含塑膠，例如：聚醯亞胺(Polyimide；PI)、聚對苯二甲酸乙二酯(Polyethylene terephthalate；PET)、聚2，6-萘二酸乙二醇酯(Polyethylene Naphthalate；PEN)或上述之任意組合，或者是其他共聚物塑膠材料。應了解到，以上所舉之軟質基板110的材質均僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇軟質基板110的材質。

接著，製造者可在軟質基板110上形成一圖案化第一導電層，例如可先形成第一導電層，隨之以微影與蝕刻製程圖案化此第一導電層，藉此在軟質基板110上形成圖案化第一導電層，至少包括電晶體區112上形成閘極122，並且圖案化第一導電層更包括連接閘極122的閘極線，以及在軟質基板110之電容區114與連接墊區116上分別形成下電極124與下層連接墊126。在本實施方式中，第一導電層(亦即，閘極122、下電極124與下層連接墊126)的材質可包含鈦、鉬、鉻、銥、鋁、銅、銀、金等上述之任意組合或合金，其形成方法可為物理氣相沉積法，如濺鍍法，或是化學氣相沉積法，而圖案化第一導電層的方法則可為微影及蝕刻法。

接著請參照第22圖。如圖所示，製造者在此時可依序形成金屬氧化物介電層135、介電層130、半導體層140與歐姆接觸層150。上述之金屬氧化物介電層135、介電層130、半導體層140與歐姆接觸層150覆蓋閘極122、下電極124、下層連接墊126與軟質基板110。上述之金屬氧化物介電層135的材質可包含銦氧化物、鋅氧化物、鎵氧化或上述之任意組合。上述之介電層130的材質可包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。上述之半導體層140的材質可包含非晶矽、複晶矽、氧化物半導體(oxide semiconductor)或上述之任意組合。上述之歐姆接觸層150的材質可包含N型摻雜非晶矽或P型摻雜非晶矽等。

接著請參照第23圖。如圖所示，製造者在此時可圖案化半導體層140與歐姆接觸層150，以去除透光區113、電容區114與連接墊區116上方之半導體層140與歐姆接觸層150，並僅留下電晶體區112上方之半導體層140與歐姆接觸層150，其中電晶體區112上方之半導體層140將作為通道層142用。在本實施方式中，圖案化半導體層140與歐姆接觸層150的方法可為微影及蝕刻法。

接著請參照第24圖。如圖所示，製造者在此時可於通道層142之兩側分別形成源極172與汲極174，並於介電層130上形成上電極176，此上電極176位於下電極124的上方。上述之源極172與汲極174分別電性連接通道層142。具體而言，製造者在此時可先在軟質基板110上方形成第二導電層，此第二導電層全面覆蓋軟質基板110上所有的結構。接著，製造者可圖案化此第二導電層，藉此於通道層142之兩側分別形成源極172與汲極174，並可於介電層130上形成連接源極172的資料線以及在下電極124上方之介電層130上形成上電極176。在圖案化第二導電層的過程中，製造者可選擇一併向下蝕刻源極172與汲極174之間的歐姆接觸層150，使得歐姆接觸層150斷開而構成源極歐姆接觸層152與汲極歐姆接觸層154。上述實施例是以源極172與汲極174覆蓋部分通道層142為例進行說明，在一變化實施例中，通道層142亦可覆蓋部份源極172與汲極174，僅需調整製程順序，並使用兩道光罩分別定義其圖案，此為本領域通常知識者所熟知，因此不再贅述。

在本實施方式中，第二導電層(亦即，源極172、汲極174與上電極176)的材質可包含鈦、鉬、鉻、銥、鋁、銅、銀、金等上述之任意組合或合金，其形成方法可為物理氣相沉積法，如濺鍍法，或是化學氣相沉積法，而圖案化第二導電層的方法則可為微影及蝕刻法。

在第24圖的製程後，由於通道層142、源極172與汲極174已形成於介電層130上，因此閘極122、閘極122上之金屬氧化物介電層135、介電層130(亦即，閘介電層)、通道層142、源極歐姆接觸層152、汲極歐姆接觸層154、源極172與汲極174將構成薄膜電晶體，而下電極124、下電極124上之金屬氧化物介電層135、介電層130(亦即，電容介電層)與上電極176將構成儲存電容。應了解到，雖然本實施方式所揭露之源極172與汲極174均堆疊於通道層142上方，但本發明所屬技術領域中具有通常知識者，亦可視實際情況調整薄膜電晶體的實施態樣，例如在本發明部分實施方式中，通道層亦可堆疊於源極與汲極上方而構成薄膜電晶體。

接著請參照第25圖。如圖所示，製造者在此時可形成保護層180，此保護層180覆蓋源極172、通道層142、汲極174、介電層130與上電極176。在本實施方式中，上述之保護層180的材質可包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。

然後，參照第26圖，製造者可在保護層180上形成光阻層，此光阻層覆蓋保護層180。接著，製造者可以半色調光罩製程，使光阻層圖案化，以形成圖案化光阻層。上述之圖案化光阻層可包含厚光阻層162與薄光阻層164。厚光阻層162分別位於軟質基板110之電晶體區112、電容區114與連接墊區116上方，薄光阻層164位於軟質基板110之透光區113上方。此外，厚光阻層162中形成有電晶體蝕刻孔166、電容蝕刻孔167與連接墊蝕刻孔168，其分別暴露出汲極174上方之保護層180、上電極176上方之保護層180以及下層連接墊126上方之保護層180。

接著請參照第27圖。如圖所示，製造者在此時可以圖案化光阻層(包含厚光阻層162與薄光阻層164)為罩幕，在保護層180中形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186，以分別暴露出汲極174、上電極176與下層連接墊126。在本實施方式中，形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186的具體方式例如可為乾式蝕刻或濕式蝕刻。

接著請參照第28圖，如圖所示，製造者可去除薄光阻層164，並同時減薄厚光阻層162，以暴露出透光區113上方之保護層180。在本實施方式中，去除薄光阻層164以及減薄厚光阻層162的方法可為灰化(ashing)。

接著請參照第29圖。如圖所示，製造者在此時可以剩下的圖案化光阻層(亦即，減薄後的厚光阻層162)為罩幕，去除位於透光區113之保護層180，以及透光區113之介電層130，使位於閘極122上方的部分介電層130具有第一厚度T1，位於透光區113中心之軟質基板110上的部分介 電層130具有第二厚度T2。此第二厚度T2小於第一厚度T1，此第二厚度T2相對於第一厚度T1的比例介於0.05~0.95之間，且較佳是介於0.1~0.8之間，且更佳是介於0.3~0.6之間。在本實施方式中，去除保護層180與介電層130的具體方式例如可為乾式蝕刻或濕式蝕刻。

應了解到，雖然本實施方式為減少光罩的使用數量而在第26~29圖的製程中使用半色調光罩製程，但此並不限制本發明，本發明所屬技術領域中具有通常知識者，亦可依實際需要，使用一道光罩製程來形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186，並使用另一道光罩製程來去除位於透光區113之保護層180，以及透光區113之介電層130。

此外，由於在第28圖中，灰化厚光阻層162與薄光阻層164將無可避免地造成厚光阻層162內縮(如箭頭S所示)，因此後續蝕刻製程將會傷到電晶體區112邊緣上方的保護層180，使得電晶體區112邊緣上方之保護層180具有第四厚度T4，此第四厚度T4小於電晶體區112中央上方之保護層180的厚度(例如：第三厚度T3)。

接著請參照第30圖。如圖所示，製造者在此時可以剝離液(stripper)去除剩下的圖案化光阻層(亦即，減薄後的厚光阻層162)。

接著請參照第31圖。如圖所示，製造者在此時可在位於透光區113之介電層130上形成畫素電極192。此畫素電極192可分別透過電晶體接觸孔182與電容接觸孔184電性連接汲極174與上電極176。在此同時，製造者也可 以在下層連接墊126上形成上層連接墊194。具體而言，製造者在此時可先在軟質基板110上方形成透明導電層，此透明導電層全面覆蓋軟質基板110上所有的結構。接著，製造者可圖案化此透明導電層，藉此形成畫素電極192與上層連接墊194。在本實施方式中，上述之透明導電層(亦即，畫素電極192與上層連接墊194)的材質可包含銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。在第31圖的製程後，下層連接墊126與上層連接墊194將構成連接墊，此連接墊位於軟質基板110之連接墊區116上，用以連接外部電路。

同樣地，在第三實施方式中，由於透光區113中心之介電層130的第二厚度T2較薄，因此能夠降低介電層130在熱製程中應力累積所造成的影響，並進而降低軟質基板110以及乘載軟質基板110之玻璃載板的變形量。另一方面，由於金屬氧化物介電層135存在於介電層130及軟質基板110之間，增加了軟質基板110上的結構對軟質基板110的附著能力，因此可減少製程中兩者剝離的機會。此外，由於透光區113上仍然具有介電層130，因此本實施方式仍然可以提供主動元件陣列基板足夠的保護，在介電層130後續的半導體製程，由於透光區113上方仍有部分介電層130存在，因此可以避免軟質基板110受到後續半導體製程的破壞，造成表面粗糙化，降低顯示品質。再者，由於本實施方式使用半色調光罩製程來減少光罩的使用量，因此製造者能夠在製造成本不致大幅上升的情況下，降低介電層130應力累積所造成的影響。

第四實施方式

第32～45圖繪示依照本發明第四實施方式之主動元件陣列基板的製造流程剖面圖。第46圖繪示依照本發明第一、第二、第三及第四實施方式之主動元件陣列基板的俯視示意圖。在第32～45圖中，I-I區域繪示沿第46圖之線段I的剖面，II-II區域繪示沿第46圖之線段II的剖面，III-III區域繪示沿第46圖之線段III的剖面。

請先參照第32圖。如圖所示，製造者在此時可先提供軟質基板110，此軟質基板110較佳是具有可撓性(flexible)，使後續製作完成的顯示面板亦具有可撓性。此軟質基板110上可預先定義有相毗鄰之電晶體區112、透光區113、電容區114與連接墊區116。在本發明一或多個實施方式中，為了方便後續製程操作，製造者可先將軟質基板110設置於玻璃載板上進行製程，待主動元件陣列基板製造完成後，再將軟質基板110從玻璃載板上剝離取下。在本實施方式中，上述之軟質基板110的材質可包含塑膠，例如：聚醯亞胺(Polyimide；PI)、聚對苯二甲酸乙二酯(Polyethylene terephthalate；PET)、聚2，6-萘二酸乙二醇酯(Polyethylene Naphthalate；PEN)或上述之任意組合，或者是其他共聚物塑膠材料。應了解到，以上所舉之軟質基板110的材質均僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇軟質基板110的材質。

接著，製造者可在軟質基板110上依序形成金屬氧化物介電層135與第一導電層120。在本實施方式中，金屬氧化物介電層135的材質可包含銦氧化物、鋅氧化物、鎵氧化物或上述之任意組合。第一導電層120的材質可包含鈦、鉬、鉻、銥、鋁、銅、銀、金等上述之任意組合或合金，其形成方法可為物理氣相沉積法，如濺鍍法，或是化學氣相沉積法。

製造者可在第一導電層120上形成光阻層，此光阻層覆蓋第一導電層120。接著，製造者可以半色調光罩製程，使光阻層圖案化，以形成圖案化光阻層。上述之圖案化光阻層可包含厚光阻層161與薄光阻層163。厚光阻層161分別位於預計形成閘極122、下電極124與下層連接墊126(繪示於第35～45圖)的位置上方，薄光阻層163毗鄰厚光阻層161設置，並暴露出位於透光區113之第一導電層120。

接著，如第33圖所繪示，製造者可以圖案化光阻層(包含厚光阻層161與薄光阻層163)為罩幕，去除位於透光區113之第一導電層120，並一併去除位於透光區113之金屬氧化物介電層135的部份厚度。在本實施方式中，去除部分第一導電層120與金屬氧化物介電層135的具體方式例如可為乾式蝕刻或濕式蝕刻。

接著請參照第34圖，如圖所示，製造者可去除薄光阻層163，並同時減薄厚光阻層161。在本實施方式中，去除薄光阻層163以及減薄厚光阻層161的方法可為灰化(ashing)。

接著，如第35圖所繪示，製造者在此時可以剩下的圖案化光阻層(亦即，減薄後的厚光阻層161)為罩幕，去除部分位於電晶體區112、電容區114與連接墊區116之第一導電層120，以形成閘極122、連接閘極122的閘極線、下電極124與下層連接墊126。

應了解到，雖然本實施方式為減少光罩的使用數量而在第32～35圖的製程中使用半色調光罩製程，但此並不限制本發明，本發明所屬技術領域中具有通常知識者，亦可依實際需要，使用一道光罩製程來形成第33圖所繪示的結構，並使用另一道光罩製程來形成第35圖所繪示的結構。

接著請參照第36圖。如圖所示，製造者可先以剝離液(stripper)去除剩下的的圖案化光阻層(亦即，減薄後的厚光阻層161)。接著製造者在此時可依序形成介電層130、半導體層140與歐姆接觸層150。上述之介電層130、半導體層140與歐姆接觸層150覆蓋閘極122、下電極124、下層連接墊126、金屬氧化物介電層135與軟質基板110。上述之介電層130的材質可包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。上述之半導體層140的材質可包含非晶矽、複晶矽、氧化物半導體(oxide semiconductor)或上述之任意組合。上述之歐姆接觸層150的材質可包含N型摻雜非晶矽或P型摻雜非晶矽等。

接著請參照第37圖。如圖所示，製造者在此時可圖案化半導體層140與歐姆接觸層150，以去除透光區113、電容區114與連接墊區116上方之半導體層140與歐姆接觸層150，並僅留下電晶體區112上方之半導體層140與歐姆接觸層150，其中電晶體區112上方之半導體層140將作為通道層142用。在本實施方式中，圖案化半導體層140與歐姆接觸層150的方法可為微影及蝕刻法。

接著請參照第38圖。如圖所示，製造者在此時可於通道層142之兩側分別形成源極172與汲極174，並於介電層130上形成上電極176，此上電極176位於下電極124的上方。上述之源極172與汲極174分別電性連接通道層142。具體而言，製造者在此時可先在軟質基板110上方形成第二導電層，此第二導電層全面覆蓋軟質基板110上所有的結構。接著，製造者可圖案化此第二導電層，藉此於通道層142之兩側分別形成源極172與汲極174，並可於介電層130上形成連接源極172的資料線以及在下電極124上方之介電層130上形成上電極176。在圖案化第二導電層的過程中，製造者可選擇一併向下蝕刻源極172與汲極174之間的歐姆接觸層150，使得歐姆接觸層150斷開而構成源極歐姆接觸層152與汲極歐姆接觸層154。上述實施例是以源極172與汲極174覆蓋部分通道層142為例進行說明，在一變化實施例中，通道層142亦可覆蓋部份源極172與汲極174，僅需調整製程順序，並使用兩道光罩分別定義其圖案，此為本領域通常知識者所熟知，因此不再贅述。

在本實施方式中，第二導電層(亦即，源極172、汲極174與上電極176)的材質可包含鈦、鉬、鉻、銥、鋁、銅、銀、金等上述之任意組合或合金，其形成方法可為物理氣相沉積法，如濺鍍法，或是化學氣相沉積法，而圖案化第二導電層的方法則可為微影及蝕刻法。

在第38圖的製程後，由於通道層142、源極172與汲極174已形成於介電層130上，因此閘極122、閘極122上之介電層130(亦即，閘介電層)、通道層142、源極歐姆接觸層152、汲極歐姆接觸層154、源極172與汲極174將構成薄膜電晶體，而下電極124、下電極124上之介電層130(亦即，電容介電層)與上電極176將構成儲存電容。應了解到，雖然本實施方式所揭露之源極172與汲極174均堆疊於通道層142上方，但本發明所屬技術領域中具有通常知識者，亦可視實際情況調整薄膜電晶體的實施態樣，例如在本發明部分實施方式中，通道層亦可堆疊於源極與汲極上方而構成薄膜電晶體。

接著請參照第39圖。如圖所示，製造者在此時可形成保護層180，此保護層180覆蓋源極172、通道層142、汲極174、介電層130與上電極176。在本實施方式中，上述之保護層180的材質可包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。

然後，請參照第40圖。製造者可在保護層180上形成光阻層，此光阻層覆蓋保護層180。接著，製造者可以半色調光罩製程，使光阻層圖案化，以形成圖案化光阻層。上述之圖案化光阻層可包含厚光阻層162與薄光阻層164。厚光阻層162分別位於軟質基板110之電晶體區112、電容區114與連接墊區116上方，薄光阻層164位於軟質基板110之透光區113上方。此外，厚光阻層162中形成有電晶體蝕刻孔166、電容蝕刻孔167與連接墊蝕刻孔168，其分別暴露出汲極174上方之保護層180、上電極176上方之保護層180以及下層連接墊126上方之保護層180。

接著請參照第41圖。如圖所示，製造者在此時可以圖案化光阻層(包含厚光阻層162與薄光阻層164)為罩幕，在保護層180中形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186，以分別暴露出汲極174、上電極176與下層連接墊126。在本實施方式中，形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186的具體方式例如可為乾式蝕刻或濕式蝕刻。

接著請參照第42圖，如圖所示，製造者可去除薄光阻層164，並同時減薄厚光阻層162，以暴露出透光區113上方之保護層180。在本實施方式中，去除薄光阻層164以及減薄厚光阻層162的方法可為灰化(ashing)。

接著請參照第43圖。如圖所示，製造者在此時可以剩下的圖案化光阻層(亦即，減薄後的厚光阻層162)為罩幕，去除位於透光區113之保護層180，以及透光區113之介電層130，使位於閘極122上方的部分介電層130具有第一厚度T1，位於透光區113中心之軟質基板110上的部分介電層130具有第二厚度T2。此第二厚度T2小於第一厚度T1，此第二厚度T2相對於第一厚度T1的比例介於0.05~0.95之間，且較佳是介於0.1~0.8之間，且更佳是介於0.3~0.6之間。在本實施方式中，去除保護層180與介電層130的具體方式例如可為乾式蝕刻或濕式蝕刻。

應了解到，雖然本實施方式為減少光罩的使用數量而在第40~43圖的製程中使用半色調光罩製程，但此並不限制本發明，本發明所屬技術領域中具有通常知識者，亦可依實際需要，使用一道光罩製程來形成電晶體接觸孔182、電容接觸孔184與連接墊接觸孔186，並使用另一道光罩製程來去除位於透光區113之保護層180，以及透光區113之介電層130。

此外，由於在第42圖中，灰化厚光阻層162與薄光阻層164將無可避免地造成厚光阻層162內縮(如箭頭S所示)，因此後續蝕刻製程將會傷到電晶體區112邊緣上方的保護層180，使得電晶體區112邊緣上方之保護層180具有第四厚度T4，此第四厚度T4小於電晶體區112中央上方之保護層180的厚度(例如：第三厚度T3)。此外，在部分實施方式中，金屬氧化物介電層135也可能被蝕刻製程傷到，使得金屬氧化物介電層135的厚度有所不同。

接著請參照第44圖。如圖所示，製造者在此時可以剝離液(stripper)去除剩下的的圖案化光阻層(亦即，減薄後的厚光阻層162)。

接著請參照第45圖。如圖所示，製造者在此時可在位於透光區113之介電層130上形成畫素電極192。此畫素電極192可分別透過電晶體接觸孔182與電容接觸孔184電性連接汲極174與上電極176。在此同時，製造者也可以在下層連接墊126上形成上層連接墊194。具體而言，製造者在此時可先在軟質基板110上方形成透明導電層，此透明導電層全面覆蓋軟質基板110上所有的結構。接著，製造者可圖案化此透明導電層，藉此形成畫素電極192與上層連接墊194。在本實施方式中，上述之透明導電層(亦即，畫素電極192與上層連接墊194)的材質可包含銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。在第45圖的製程後，下層連接墊126與上層連接墊194將構成連接墊，此連接墊位於軟質基板110之連接墊區116上，用以連接外部電路。

同樣地，在第四實施方式中，由於透光區113中心之介電層130的第二厚度T2較薄，因此能夠降低介電層130在熱製程中應力累積所造成的影響，並進而降低軟質基板110以及乘載軟質基板110之玻璃載板的變形量。另一方面，由於金屬氧化物介電層135存在於介電層130及軟質基板110之間，增加了軟質基板110上的結構對軟質基板110的附著能力，因此可減少製程中兩者剝離的機會。此外，由於透光區113上仍然具有介電層130，因此本實施方式仍然可以提供主動元件陣列基板足夠的保護，在介電層130後續的半導體製程，由於透光區113上方仍有部分介電層130存在，因此可以避免軟質基板110受到後續半導體製程的破壞，造成表面粗糙化，降低顯示品質。再者，由於本實施方式使用半色調光罩製程來減少光罩的使用量，因此製造者能夠在製造成本不致大幅上升的情況下，降低介電層130應力累積所造成的影響。

本發明之主動元件陣列基板，可以提供可撓式基板，後續可以製作成各種平面顯示器，例如液晶顯示器、有機發光顯示器、電泳顯示器等等。可以使上述的平面顯示器同樣具有可撓的特性，增進平面顯示器的應用範圍。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

110．．．軟質基板

112．．．電晶體區

113．．．透光區

114．．．電容區

116．．．連接墊區

120．．．第一導電層

122．．．閘極

124．．．下電極

126．．．下層連接墊

130．．．介電層

135．．．金屬氧化物介電層

140．．．半導體層

142．．．通道層

150．．．歐姆接觸層

152．．．源極歐姆接觸層

154．．．汲極歐姆接觸層

161．．．厚光阻層

162．．．厚光阻層

163．．．薄光阻層

164．．．薄光阻層

166．．．電晶體蝕刻孔

167．．．電容蝕刻孔

168．．．連接墊蝕刻孔

172．．．源極

174．．．汲極

176．．．上電極

180．．．保護層

182．．．電晶體接觸孔

184．．．電容接觸孔

186．．．連接墊接觸孔

192．．．畫素電極

194．．．上層連接墊

T1．．．第一厚度

T2．．．第二厚度

T3．．．第三厚度

T4．．．第四厚度

S．．．箭頭

I-I．．．區域

II-II．．．區域

III-III．．．區域

I．．．線段

II．．．線段

III．．．線段

第1～9圖繪示依照本發明第一實施方式之主動元件陣列基板的製造流程剖面圖。

第10～20圖繪示依照本發明第二實施方式之主動元件陣列基板的製造流程剖面圖。

第21～31圖繪示依照本發明第三實施方式之主動元件陣列基板的製造流程剖面圖。

第32～45圖繪示依照本發明第四實施方式之主動元件陣列基板的製造流程剖面圖。

第46圖繪示依照本發明第一、第二、第三及第四實施方式之主動元件陣列基板的俯視示意圖。

110．．．軟質基板

112．．．電晶體區

113．．．透光區

114．．．電容區

116．．．連接墊區

122．．．閘極

124．．．下電極

126．．．下層連接墊

130．．．介電層

142．．．通道層

152．．．源極歐姆接觸層

154．．．汲極歐姆接觸層

172．．．源極

174．．．汲極

176．．．上電極

180．．．保護層

182．．．電晶體接觸孔

184．．．電容接觸孔

186．．．連接墊接觸孔

192．．．畫素電極

194．．．上層連接墊

T1．．．第一厚度

T2．．．第二厚度

T3．．．第三厚度

I-I．．．區域

II-II．．．區域

III-III．．．區域

Claims (29)

1. 一種主動元件陣列基板，包含：一軟質基板，該軟質基板上定義有至少一電晶體區與至少一透光區，該電晶體區與該透光區相毗鄰；一閘極，位於該電晶體區之該軟質基板上；一介電層，覆蓋該閘極與該軟質基板，位於該閘極上方的部分該介電層具有一第一厚度，位於該透光區中心之該軟質基板上的部分該介電層具有一第二厚度，其中該第二厚度小於該第一厚度；一通道層、一源極與一汲極，位於該電晶體區之該介電層上，該通道層位於該閘極的上方，該源極與該汲極位於該通道層兩側且分別電性連接該通道層；以及一畫素電極，位於該透光區之該介電層上，該畫素電極電性連接該汲極。
2. 如請求項1所述之主動元件陣列基板，其中該軟質基板的材質包含塑膠。
3. 如請求項1所述之主動元件陣列基板，其中該軟質基板的材質包含聚醯亞胺(Polyimide；PI)、聚對苯二甲酸乙二酯(Polyethylene terephthalate；PET)、聚2，6-萘二酸乙二醇酯(Polyethylene Naphthalate；PEN)或上述之任意組合。
4. 如請求項1所述之主動元件陣列基板，其中該介電層的材質包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。
5. 如請求項1所述之主動元件陣列基板，更包含至少一儲存電容，該儲存電容位於該軟質基板上，該儲存電容包含一下電極、一電容介電層與一上電極。
6. 如請求項5所述之主動元件陣列基板，其中該電容介電層為該介電層的一部分。
7. 如請求項1所述之主動元件陣列基板，更包含至少一連接墊，該連接墊位於該軟質基板上，該連接墊包含一下層連接墊與一上層連接墊。
8. 如請求項1所述之主動元件陣列基板，其中通道層的材質包含非晶矽、複晶矽、氧化物半導體或上述之任意組合。
9. 如請求項1所述之主動元件陣列基板，更包含一保護層覆蓋該通道層、該源極與該汲極。
10. 如請求項1所述之主動元件陣列基板，其中該畫素電極的材質包含銦錫氧化物、銦鋅氧化物、鋁鋅氧化物 或上述之任意組合。
11. 如請求項1所述之主動元件陣列基板，更包含一金屬氧化物介電層，該金屬氧化物介電層位於該軟質基板及該介電層之間。
12. 如請求項11所述之主動元件陣列基板，其中該金屬氧化物介電層更位於該軟質基板及該閘極之間。
13. 如請求項11所述之主動元件陣列基板，其中該金屬氧化物介電層更位於該介電層及該閘極之間。
14. 如請求項11所述之主動元件陣列基板，其中該金屬氧化物介電層的材質包含銦氧化物、鋅氧化物、鎵氧化物或上述之任意組合。
15. 一種主動元件陣列基板的製造方法，包含下列步驟：提供一軟質基板，該軟質基板上定義有至少一電晶體區與至少一透光區；於該軟質基板之該電晶體區上形成一閘極；依序形成一介電層與一半導體層，該介電層與該半導體層覆蓋該閘極與該軟質基板；去除部分該半導體層，以於該閘極上方形成一通道 層，並一併去除位於該透光區之該介電層的部份厚度，使位於該閘極上方的部分該介電層具有一第一厚度，位於該透光區中心之該軟質基板上的部分該介電層具有一第二厚度，其中該第二厚度小於該第一厚度；於該通道層之兩側分別形成一源極與一汲極，且分別電性連接該通道層；形成一保護層，該保護層覆蓋該通道層、該源極、該汲極與該介電層；於該保護層中形成一電晶體接觸孔，以分別暴露出該汲極，並同時去除位於該透光區之該保護層，以暴露出位於該透光區之該介電層；以及在位於該透光區之該介電層上形成一畫素電極，該畫素電極透過該電晶體接觸孔電性連接該汲極。
16. 如請求項15所述之主動元件陣列基板的製造方法，其中該軟質基板的材質包含塑膠。
17. 如請求項15所述之主動元件陣列基板的製造方法，其中該軟質基板的材質包含聚醯亞胺(Polyimide；PI)、聚對苯二甲酸乙二酯(Polyethylene terephthalate；PET)、聚2，6-萘二酸乙二醇酯(Polyethylene Naphthalate；PEN)或上述之任意組合。
18. 如請求項15所述之主動元件陣列基板的製造方 法，其中該介電層的材質包含氮化矽、氧化矽、氮氧化矽或上述之任意組合。
19. 如請求項15所述之主動元件陣列基板的製造方法，其中於該軟質基板之該電晶體區上形成該閘極之步驟，更包含形成一下電極於該軟質基板上。
20. 如請求項19所述之主動元件陣列基板的製造方法，其中去除部份該半導體層與該介電層之步驟，包含：形成一光阻層，覆蓋該半導體層；以一半色調光罩製程，使該光阻層圖案化，形成一圖案化光阻層；以該圖案化光阻層為罩幕，去除該透光區暴露的該半導體層，同時去除該下電極上方的部分該光阻層；以及以剩下的該圖案化光阻層為罩幕，去除該透光區的部分該介電層，使透光區的該介電層具有該第二厚度，同時去除該下電極上的部分該半導體層。
21. 如請求項19所述之主動元件陣列基板的製造方法，其中於該通道層之兩側分別形成該源極與該汲極之步驟，更包含形成一上電極於該介電層上，且位於該下電極的上方。
22. 如請求項15所述之主動元件陣列基板的製造方 法，其中於該軟質基板之該電晶體區上形成該閘極之步驟，更包含形成一下層連接墊於該軟質基板上。
23. 如請求項22所述之主動元件陣列基板的製造方法，其中在位於該透光區之該介電層上形成該畫素電極之步驟，更包含形成一上層連接墊於該下層連接墊上。
24. 一種主動元件陣列基板的製造方法，包含下列步驟：提供一軟質基板，該軟質基板上定義有至少一電晶體區與至少一透光區；於該軟質基板之該電晶體區上形成一閘極；形成一介電層，覆蓋該閘極與該軟質基板；於該介電層上形成一通道層、一源極與一汲極，該源極與該汲極分別形成於該通道層之兩側，且分別電性連接該通道層；形成一保護層，該保護層覆蓋該通道層、該源極、該汲極與該介電層；於該保護層中形成一電晶體接觸孔，以分別暴露出該汲極，並同時去除位於該透光區之該保護層，以及該透光區之該介電層，使位於該閘極上方的部分該介電層具有一第一厚度，位於該透光區中心之該軟質基板上的部分該介電層具有一第二厚度，其中該第二厚度小於該第一厚度；以及 在位於該透光區之該介電層上形成一畫素電極，該畫素電極透過該電晶體接觸孔電性連接該汲極。
25. 如請求項24所述之主動元件陣列基板的製造方法，更包含：在形成該閘極後，並在形成該介電層前，形成一金屬氧化物介電層覆蓋該閘極及該軟質基板，使得在形成該介電層後，該金屬氧化物介電層位於該閘極和該軟質基板以及該介電層之間。
26. 如請求項25所述之主動元件陣列基板的製造方法，其中該金屬氧化物介電層的材質包含銦氧化物、鋅氧化物、鎵氧化物或上述之任意組合。
27. 如請求項24所述之主動元件陣列基板的製造方法，更包含：在形成該閘極前，形成一金屬氧化物介電層覆蓋該軟質基板，使得在形成該閘極後，該金屬氧化物介電層位於該閘極與該軟質基板之間。
28. 如請求項27所述之主動元件陣列基板的製造方法，其中形成該閘極之步驟包含：形成一第一導電層覆蓋該金屬氧化物介電層；去除位於該透光區之該第一導電層，並一併去除位於 該透光區之該金屬氧化物介電層的部份厚度；以及去除部分位於該電晶體區之該第一導電層，以形成該閘極。
29. 如請求項27所述之主動元件陣列基板的製造方法，其中該金屬氧化物介電層的材質包含銦氧化物、鋅氧化物、鎵氧化物或上述之任意組合。