TWI487288B - 用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法 - Google Patents

用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法 Download PDF

Info

Publication number
TWI487288B
TWI487288B TW101100275A TW101100275A TWI487288B TW I487288 B TWI487288 B TW I487288B TW 101100275 A TW101100275 A TW 101100275A TW 101100275 A TW101100275 A TW 101100275A TW I487288 B TWI487288 B TW I487288B
Authority
TW
Taiwan
Prior art keywords
parity check
constraint
density parity
cyclic low
zero
Prior art date
Application number
TW101100275A
Other languages
English (en)
Other versions
TW201330516A (zh
Inventor
Yeong Luh Ueng
Chung Jay Yang
Chen-Yap Leong
Kuo Shuan Liao
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Priority to TW101100275A priority Critical patent/TWI487288B/zh
Priority to US13/436,995 priority patent/US8650452B2/en
Publication of TW201330516A publication Critical patent/TW201330516A/zh
Application granted granted Critical
Publication of TWI487288B publication Critical patent/TWI487288B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Description

用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法
本發明係關於一種用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法，特別是一種利用桶形移位器大量減少硬體架構中之乘法運算複雜度之用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法。
低密度奇偶檢查碼係由一同位檢查矩陣(parity-check matrix)H所定義。低密度奇偶檢查碼因對應之同位檢查矩陣H內的「1」密度低，故名為「低密度」(low-density)。此特性使其在解碼動作上可降低複雜度。由於其優異的改錯效能，次世代的通道編碼技術多採用低密度奇偶檢查碼，例如IEEE802.16e之無線都會區域網路(Worldwide Interoperability foe Microwave Access，簡稱WiMAX)。
WiMAX標準採用準循環低密度奇偶檢查碼(quasi-cyclic LDPC，簡稱QC-LDPC)，為區塊(block)型的錯誤更正碼。於定義一個準循環低密度奇偶檢查碼，通常需要定義與其對應的同位檢查矩陣H。H可表示為一個大小為M×N(M by N)的矩陣，其可由一個大小為Mb×Nb的二進位基底矩陣(binary base matrix)Hb所展開，其中M=z×Mb以及N=z×Nb，而z為一正整數，稱為展開因子(expansion factor)。於Hb矩陣中，每一個對應0(zeros)的位置皆可為一個z×z之零矩陣(zero matrix)所取代，而每一個對應1(ones)的位置皆可為一個z×z之排列矩陣(permutation matrix)所取代。該z×z之排列矩陣(permutation matrix)係將一個單位矩陣(identity matrix)循環右移(cyclically right shit)所得。
因每一排列矩陣由一單位矩陣循環右移而得，因此二進位基底矩陣以及由排列矩陣取代之資料可以相互結合，而形成單一較為簡潔之原型矩陣(prototype matrix)Hbm，其與基底矩陣Hb具有相同的大小，每一個基底矩陣Hb的0(zeros)由一個空白或者負值，例如-1取代，表示一個完全零所構成之零矩陣；而每一個基底矩陣Hb的1(ones)，則由其循環右移的位移量所取代。該原型矩陣Hbm亦可直接展開而得同位檢查矩陣H。
低密度奇偶檢查碼的錯誤更正效率與迭代(iteration)次數呈正相關，因此對於不佳之通道，必須進行較多之迭代，以期提高錯誤更正效率。為了增加部分平行(partially-parallel)解碼器的產出量(throughput)，完成一次迭代的處理週期(processing cycles)的數目或是需要獲致一個給定位元誤碼率(bit error rate，簡稱BER)所需要迭代數目必須減少。
習用技藝中提出一種重疊解碼(overlapped decoding)，將變數節點(variable node)以及檢查節點(check node)的運算(operations)排程(scheduling)，使兩者其中的一些部分可以同步(concurrently)執行，因此可減少處理週期的數目。尚有習用雙相位信息傳遞(two phase message passing，簡稱TPMP)解碼，變數節點僅能使用上一次迭代所產生之檢查節點至變數節點(C2V)信息來進行更新。因此，需要較多之迭代次數，才可獲致一個給定的BER效能，且於其硬體架構在處理乘法運算所需要付出的複雜度也較高。
低密度奇偶檢查碼(LDPC codes)可進一步分為二進制低密度奇偶檢查碼以及非二進制低密度奇偶檢查碼，其中非二位元低密度奇偶檢查碼最初發表於Davey與MacKay的研究。非二位元低密度奇偶檢查碼之同位檢查 矩陣(parity-check matrix)H內之非零輸入元素係為一有限場GF(qs)之元素。且根據Davey與MacKay的研究，在同樣的碼長和碼率下，非二進制LDPC碼的除錯性能係優於二進制LDPC碼。
然而，非二位元低密度奇偶檢查碼因為受限於它的解碼複雜度和在硬體實現上的難度，所以無法作進一步的應用。
因此，如何設計出一降低硬體架構在處理乘法運算所需要付出的複雜度之用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法，便成為相關廠商以及相關研發人員所共同努力的目標。
本發明人有鑑於習知之低密度奇偶檢查碼解碼裝置與方法之硬體架構在處理乘法運算所需要付出的複雜度較高之缺失，乃積極著手進行開發，以期可以改進上述既有之缺點，經過不斷地試驗及努力，終於開發出本發明。
本發明之目的，係為減少低密度奇偶檢查碼解碼裝置與方法之硬體架構在處理乘法運算所需要付出的複雜度。
為了達成上述之目的，本發明之用於非二進制類循環低密度奇偶檢查碼之解碼裝置，其輸入之非二進制類循環低密度奇偶檢查碼係為一對數概似比(log-likelihood ratio)，並由一同位檢查矩陣(parity-check matrix)H所定義，且為q進制，q為一非負整數，該同位檢查矩陣H係與一有限場GF(q)相關i0 和j0 分別為範圍在0到(q-1)間之一整數指標，一組輸入包含q個元素，該用於非二進制類循環低密度奇偶檢查碼之解碼裝置係遵守一限制條件h’v’+h”v”=hv，其中h，h’以及h”係為該有限場GF(q)之固定非零元素，v、 v’以及v”為以非二進制類循環低密度奇偶檢查碼表示之輸入碼符(code symbol)，並與該有限場GF(q)之元素相關，該用於非二進制類循環低密度奇偶檢查碼之解碼裝置包括：一第一桶形移位器，係利用該限制條件h’v’+h”v”=hv，將該組輸入中之q-1個元素桶式位移j0 個位置，以產生一組第一臨時元素；一路由網路，係與該第一桶形移位器連接，若該限制條件之v’不為零，則重新排列該組第一臨時元素，以產生一組第二臨時元素，若該限制條件之v’為零，則不重新排列該組第一臨時元素，該組第一臨時元素等於該組第二臨時元素；以及一第二桶形移位器，係與該路由網路連接，並利用該限制條件h’v’+h”v”=hv，將該組第二臨時元素中之q-1個元素桶式位移i0 個位置。
為了達成上述之目的，本發明之用於非二進制類循環低密度奇偶檢查碼之解碼方法，其輸入之非二進制類循環低密度奇偶檢查碼係為一對數概似比(log-likelihood ratio)，並由一同位檢查矩陣(parity-check matrix)H所定義，且為q進制，q為一非負整數，該同位檢查矩陣H係與一有限場GF(q)相關，i0 和j0 分別為範圍在0到(q-1)間之一整數指標，一組輸入包含q個元素，該用於非二進制類循環低密度奇偶檢查碼之解碼方法係遵守一限制條件h’v’+h”v”=hv，其中h，h’以及h”係為該有限場GF(q)之固定非零元素，v、v’以及v”為以非二進制類循環低密度奇偶檢查碼表示之輸入碼符(code symbol)，並與該有限場GF(q)之元素相關，該用於非二進制類循環低密度奇偶檢查碼之解碼方法係包括步驟：利用該限制條件h’v’+h”v”=hv，將該組輸入中之q-1個元素桶式 位移j0 個位置，以產生一組第一臨時元素；判斷該限制條件之v’是否為零；若該限制條件之v’不為零，則重新排列該組第一臨時元素，以產生一組第二臨時元素；若該限制條件之v’為零，則不重新排列該組第一臨時元素，該組第一臨時元素等於該組第二臨時元素；以及利用該限制條件h’v’+h”v”=hv，將該組第二臨時元素中之q-1個元素桶式位移i0 個位置。
透過上述之結構及方法，本發明可有效的執行核對方程式限制條件(check equation constraint)所拆解成之基礎步驟(elementary step)，而大量的減少硬體架構所需要付出的複雜度。
為使熟悉該項技藝人士瞭解本發明之目的，兹配合圖式將本發明之較佳實施例詳細說明如下。
請參考第一圖所示，本發明之用於非二進制類循環低密度奇偶檢查碼之解碼裝置(1)，其輸入之非二進制類循環低密度奇偶檢查碼係為一對數概似比(log-likelihood ratio)，並由一同位檢查矩陣(parity-check matrix)H所定義，且為q進制，q為一非負整數，該同位檢查矩陣H係與一有限場GF(q)相關，i0 和j0 分別為範圍在0到(q-1)間之一整數指標，一組輸入包含q個元素，該用於非二進制類循環低密度奇偶檢查碼之解碼裝置(1)係遵守一限制條件h’v’+h”v”=hv，其中h，h’以及h”係為該有限場GF(q)之固定非零元素，v、v’以及v”為以非二進制類循環低密度奇偶檢查碼表示之輸入碼符(code symbol)，並與該有限場GF(q)之元素相關，該用於非二進制類循環低密度奇偶檢查碼之解碼裝置(1)包括：一第一桶形移位器(10)，係利用該限制條件h’v’+h”v”=hv，將該組輸入中之q-1個元素桶式位移j0 個位置，以產生一組第一臨時元素；一路由網路(11)，係與該第一桶形移位器(10)連接，若該限制條件之v’不為零，則重新排列該組第一臨時元素，以產生一組第二臨時元素，若該限制條件之v’為零，則不重新排列該組第一臨時元素，該組第一臨時元素等於該組第二臨時元素；以及一第二桶形移位器(12)，係與該路由網路(11)連接，並利用該限制條件h’v’+h”v”=hv，將該組第二臨時元素中之q-1個元素桶式位移i0 個位置。
其中，該限制條件之h=αr0 ，h’=αr1 ，h”=αr2 ，r0、r1以及r2屬於0以及1至q-2之正整數的集合，v’=αs1 ，s1屬於0以及1至q-2之正整數的集合，該限制條件可改寫為：v=αr1-r0 v’+αr2-r0 v”；若v’不等於零，該限制條件等於v=αr1-r0+s1 (1+αr2-r0-s1 v”)；若v’等於零，該限制條件等於v=αr2-r0 v”；在本發明之一實施例中，係以B為一基礎矩陣(base matrix)，該非二進制類循環低密度奇偶檢查碼係為4進制，該基礎矩陣B係依據一有限場GF(4)以及一基本多項式(primitive polynomial)1+X+X2 建立，該有限場GF(4)之四個元素為別為：1=α0 ，α，α2 =1+α以及0，若v’等於零，其輸入各層元素由上而下依序為αi0 (α0 )，αi0 (α1 )，αi0 (α2 )，0，i0=r2-r0，如下所示： 若v’不等於零而為αs1 ，其輸入各層元素由上而下依序為αi0 (1+αj0 )，αi0 (1+αj0+1 )，αi0 (1+αj0+2 )，αi0 (1+0)，i0=r1-r0+s1，j0=r2-r1-s1，如下所示： 若i0=2，j0=1，其輸入各層元素由上而下依序為α2 (1+α)，α2 (1+α2 )，α2 (1+α0 )，α2 (1+0)，其中由於j0為0以及1至4-2之正整數的集合因此j0+2=0，如下所示： 藉由該第一桶形移位器(10)將基礎矩陣B的q-1=3個元素向下桶式位移一j0=1個位置，即可得到一矩陣D0 ，其各層元素由上而下依序為α2 (1+α0 )，α2 (1+α)，α2 (1+α2 )，α2 (1+0)，如下所示： 接著將該矩陣D0 輸入該路由網路(11)，以將該矩陣D0 之各列元素重新排列，即可得到一矩陣D1 ，該矩陣D1 之各層元素由上而下依序為α2 ‧α0 ，α2 ‧ α1 ，α2 ‧α2 ，α2 ‧0，如下所示： 最後將該矩陣D1 輸入該第二桶形移位器(12)，藉由將該矩陣D0 的q-1個元素桶式位移i0=2個位置，可得到矩陣I，該矩陣I之各層元素由上而下依序為α0 ，α1 ，α2 ，0，如下所示：
請參考第二圖所示，本發明之用於非二進制類循環低密度奇偶檢查碼之解碼方法(2)，其輸入之非二進制類循環低密度奇偶檢查碼係為一對數概似比(log-likelihood ratio)，並由一同位檢查矩陣(parity-check matrix)H所定義，且為q進制，q為一非負整數，該同位檢查矩陣H係與一有限場GF(q)相關，i0 和j0 分別為範圍在0到(q-1)間之一整數指標，一組輸入包含q個元素，該用於非二進制類循環低密度奇偶檢查碼之解碼方法係遵守一限制條件h’v’+h”v”=hv，其中h，h’以及h”係為該有限場GF(q)之固定非零元素，v、v’以及v”為以非二進制類循環低密度奇偶檢查碼表示之輸入碼符(code symbol)，並與該有限場GF(q)之元素相關，該用於非二進制類循環低密度奇偶檢查碼之解碼方法(2)係包括步驟：步驟200：利用該限制條件h’v’+h”v”=hv，將該組輸入中之q-1個元素桶式位移j0 個位置，以產生一組第一臨時元素；步驟201：判斷該限制條件之v’是否為零； 步驟2010：若該限制條件之v’不為零，則重新排列該組第一臨時元素，以產生一組第二臨時元素；步驟2011：若該限制條件之v’為零，則不重新排列該組第一臨時元素，該組第一臨時元素等於該組第二臨時元素；以及步驟202：利用該限制條件h’v’+h”v”=hv，將該組第二臨時元素中之q-1個元素桶式位移i0 個位置。。
其中該限制條件之h=αr0 ，h’=αr1 ，h”=αr2 ，r0、r1以及r2屬於0以及1至q-2之正整數的集合，v’=αs1 ，s1屬於0以及1至q-2之正整數的集合，該限制條件可改寫為：v=αr1-r0 v’+αr2-r0 v”。若v’不等於零，該限制條件等於v=αr1-r0+s1 (1+αr2-r0-s1 v”)，若v’等於零，該限制條件等於：v=αr2-r0 v”。
由於本發明透過桶形移位器，可有效處理在檢查點(check node)運算中之乘法運算，而大量的減少了硬體架構中在處理乘法運算所需要付出的複雜度；再者，其結構型態以及步驟方法並非所屬技術領域中之人士所能輕易思及而達成者，實具有新穎性以及進步性無疑。
透過上述之詳細說明，即可充分顯示本發明之目的及功效上均具有實施之進步性，極具產業之利用性價值，且為目前市面上前所未見之新發明，完全符合發明專利要件，爰依法提出申請。唯以上所述著僅為本發明之較佳實施例而已，當不能用以限定本發明所實施之範圍。即凡依本發明專利範圍所作之均等變化與修飾，皆應屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
(1)‧‧‧用於非二進制類循環低密度奇偶檢查碼之解碼裝置
(10)‧‧‧第一桶形移位器
(11)‧‧‧路由網路
(12)‧‧‧第二桶形移位器
(2)‧‧‧用於非二進制類循環低密度奇偶檢查碼之解碼方法
200‧‧‧步驟
201‧‧‧步驟
2010‧‧‧步驟
2011‧‧‧步驟
202‧‧‧步驟
H‧‧‧同位檢查矩陣
h、h’以及h”‧‧‧有限場GF(q)之固定非零元素
GF(qs )‧‧‧有限場
q‧‧‧非負整數
i0 、j0 ‧‧‧整數指標
v、v以及’v”‧‧‧以非二進制類循環低密度奇偶檢查碼表示之輸入碼符
第一圖係為本發明之用於非二進制類循環低密度奇偶檢查碼之解碼 裝置之結構方塊圖；以及第二圖係為本發明之非二進制類循環低密度奇偶檢查碼之解碼方法之步驟流程圖。
(1)‧‧‧用於非二進制類循環低密度奇偶檢查碼之解碼裝置
(10)‧‧‧第一桶形移位器
(11)‧‧‧路由網路
(12)‧‧‧第二桶形移位器

Claims (6)

  1. 一種用於非二進制類循環低密度奇偶檢查碼之解碼裝置，其輸入之非二進制類循環低密度奇偶檢查碼係為一對數概似比(log-likelihood ratio)，並由一同位檢查矩陣(parity-check matrix)H所定義，且為q進制，q為一非負整數，該同位檢查矩陣H係與一有限場GF(q)相關i0 和j0 分別為範圍在0到(q-1)間之一整數指標，一組輸入包含q個元素，該用於非二進制類循環低密度奇偶檢查碼之解碼裝置係遵守一限制條件h’v’+h”v”=hv，其中h，h’以及h”係為該有限場GF(q)之固定非零元素，v、v’以及v”為以非二進制類循環低密度奇偶檢查碼表示之輸入碼符(code symbol)，並與該有限場GF(q)之元素相關，該用於非二進制類循環低密度奇偶檢查碼之解碼裝置包括：一第一桶形移位器，係利用該限制條件h’v’+h”v”=hv，將該組輸入中之q-1個元素桶式位移j0 個位置，以產生一組第一臨時元素；一路由網路，係與該第一桶形移位器連接，若該限制條件之v’不為零，則重新排列該組第一臨時元素，以產生一組第二臨時元素，若該限制條件之v’為零，則不重新排列該組第一臨時元素，該組第一臨時元素等於該組第二臨時元素；以及一第二桶形移位器，係與該路由網路連接，並利用該限制條件h’v’+h”v”=hv，將該組第二臨時元素中之q-1個元素桶式位移i0 個位置。
  2. 如申請專利範圍第1項所述之用於非二進制類循環低密度奇偶檢查碼之解碼裝置，其中該限制條件之h=αr0 ，h’=αr1 ，h”=αr2 ，r0、r1以及r2屬於0以及1至q-2之正整數的集合，v’=αs1 ，s1屬於0以及1至q-2之正整數的集合，該限制條件可改寫為：v=αr1-r0 v’+αr2-r0 v”。
  3. 如申請專利範圍第2項所述之用於非二進制類循環低密度奇偶檢查碼之解碼裝置，其中若v’不等於零，該限制條件等於v=αr1-r0+s1 (1+αr2-r0-s1 v”)，若v’等於零，該限制條件等於v=αr2-r0 v”。
  4. 一種用於非二進制類循環低密度奇偶檢查碼之解碼方法，其輸入之非二進制類循環低密度奇偶檢查碼係為一對數概似比(log-likelihood ratio)，並由一同位檢查矩陣(parity-check matrix)H所定義，且為q進制，q為一非負整數，該同位檢查矩陣H係與一有限場GF(q)相關，i0 和j0 分別為範圍在0到(q-1)間之一整數指標，一組輸入包含q個元素，該用於非二進制類循環低密度奇偶檢查碼之解碼方法係遵守一限制條件h’v’+h”v”=hv，其中h，h’以及h”係為該有限場GF(q)之固定非零元素，v、v’以及v”為以非二進制類循環低密度奇偶檢查碼表示之輸入碼符(code symbol)，並與該有限場GF(q)之元素相關，該用於非二進制類循環低密度奇偶檢查碼之解碼方法係包括步驟：利用該限制條件h’v’+h”v”=hv，將該組輸入中之q-1個元素桶式位移j0 個位置，以產生一組第一臨時元素；判斷該限制條件之v’是否為零；若該限制條件之v’不為零，則重新排列該組第一臨時元素，以產生一組第二臨時元素；若該限制條件之v’為零，則不重新排列該組第一臨時元素，該組第一臨時元素等於該組第二臨時元素；以及利用該限制條件h’v’+h”v”=hv，將該組第二臨時元素中之q-1個元素桶式位移i0 個位置。
  5. 如申請專利範圍第4項所述之用於非二進制類循環低密度奇偶檢查碼 之解碼方法，其中該限制條件之h=αr0 ，h’=αr1 ，h”=αr2 ，r0、r1以及r2屬於0以及1至q-2之正整數的集合，v’=αs1 ，s1屬於0以及1至q-2之正整數的集合，該限制條件可改寫為：v=αr1-r0 v’+αr2-r0 v”。
  6. 如申請專利範圍第5項所述之用於非二進制類循環低密度奇偶檢查碼之解碼方法，其中若v’不等於零，該限制條件等於v=αr1-r0+s1 (1+αr2-r0-s1 v”)，若v’等於零，該限制條件等於：v=αr2-r0 v”。
TW101100275A 2012-01-04 2012-01-04 用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法 TWI487288B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101100275A TWI487288B (zh) 2012-01-04 2012-01-04 用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法
US13/436,995 US8650452B2 (en) 2012-01-04 2012-04-02 Non-binary QC-LDPC code decoding device and associated method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101100275A TWI487288B (zh) 2012-01-04 2012-01-04 用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法

Publications (2)

Publication Number Publication Date
TW201330516A TW201330516A (zh) 2013-07-16
TWI487288B true TWI487288B (zh) 2015-06-01

Family

ID=48695957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100275A TWI487288B (zh) 2012-01-04 2012-01-04 用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法

Country Status (2)

Country Link
US (1) US8650452B2 (zh)
TW (1) TWI487288B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649963B (zh) * 2018-07-09 2024-07-16 卓荣集成电路科技有限公司 Qc-ldpc解码器、分层解码方法、存储设备及通信模组

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100179975A1 (en) * 2009-01-09 2010-07-15 Ralink Technology Corporation Method for decomposing barrel shifter, decomposed circuit and control method thereof
US20110029845A1 (en) * 2009-03-27 2011-02-03 University Of Connecticut Apparatus, Systems and Methods Including Nonbinary Low Density Parity Check Coding For Enhanced Multicarrier Underwater Acoustic Communications
US20110252286A1 (en) * 2010-04-08 2011-10-13 Shu Li Non-binary ldpc code decoder

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799592B1 (fr) 1999-10-12 2003-09-26 Thomson Csf Procede de construction et de codage simple et systematique de codes ldpc
US8516347B1 (en) * 2010-05-25 2013-08-20 Marvell International Ltd. Non-binary LDPC extrinsic calculation unit (LECU) for iterative decoding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100179975A1 (en) * 2009-01-09 2010-07-15 Ralink Technology Corporation Method for decomposing barrel shifter, decomposed circuit and control method thereof
US20110029845A1 (en) * 2009-03-27 2011-02-03 University Of Connecticut Apparatus, Systems and Methods Including Nonbinary Low Density Parity Check Coding For Enhanced Multicarrier Underwater Acoustic Communications
US20110252286A1 (en) * 2010-04-08 2011-10-13 Shu Li Non-binary ldpc code decoder

Also Published As

Publication number Publication date
US8650452B2 (en) 2014-02-11
US20130173981A1 (en) 2013-07-04
TW201330516A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
US10320419B2 (en) Encoding method, decoding method, encoding device and decoding device for structured LDPC
JP7152394B2 (ja) Ｌｄｐｃコードを符号化および復号化するための方法および装置
US11323134B2 (en) Encoding method and device and decoding method and device for structured LDPC
CN105075128B (zh) 用于经提升ldpc码的方法、计算机可读存储介质和设备
CN103152056B (zh) 一种基于原模图的准循环ldpc码构造方法及装置
JP4602418B2 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器
CN102394659B (zh) Ldpc码校验矩阵构造方法及对应矩阵乘法运算装置
WO2015135298A1 (zh) 一种支持低码率编码的方法及装置、计算机存储介质
JP4832447B2 (ja) チャネルコードを用いた復号化装置及び方法
CN112204888A (zh) 具有高效编码和良好误码平层特性的一类qc-ldpc码
CN103199877A (zh) 一种结构化ldpc卷积码构造编码方法
Chen et al. Cyclic and convolutional codes with locality
TWI487288B (zh) 用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法
JP5542634B2 (ja) 最短経路演算装置、最短経路演算方法及び検査行列生成方法
WO2017193614A1 (zh) 结构化ldpc的编码、译码方法及装置
Shi et al. Design of time-invariant SC-LDPC codes based on PEG algorithm
Yoon et al. A hardware efficient LDPC encoding scheme for exploiting decoder structure and resources
JP5582088B2 (ja) 符号化装置、復号装置、符号化方法、復号方法、送信装置、送信方法
Tan et al. Quantum convolutional codes: Practical syndrome decoder
Yoon et al. A Reduced Complexity Linear QC-LDPC Encoding with Parity Vector Correction Technique