TWI486108B - Wiring substrate and manufacturing method thereof - Google Patents

Wiring substrate and manufacturing method thereof Download PDF

Info

Publication number
TWI486108B
TWI486108B TW098117955A TW98117955A TWI486108B TW I486108 B TWI486108 B TW I486108B TW 098117955 A TW098117955 A TW 098117955A TW 98117955 A TW98117955 A TW 98117955A TW I486108 B TWI486108 B TW I486108B
Authority
TW
Taiwan
Prior art keywords
copper
insulating layer
electrically insulating
wiring pattern
wiring
Prior art date
Application number
TW098117955A
Other languages
English (en)
Other versions
TW201014486A (en
Inventor
Tadahiro Ohmi
Tetsuya Goto
Original Assignee
Univ Tohoku Nat Univ Corp
Daisho Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Tohoku Nat Univ Corp, Daisho Denshi Co Ltd filed Critical Univ Tohoku Nat Univ Corp
Publication of TW201014486A publication Critical patent/TW201014486A/zh
Application granted granted Critical
Publication of TWI486108B publication Critical patent/TWI486108B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

配線基板及其製造方法
本發明係有關於配線基板及其製造方法。
一般而言，配線基板係作為裝載電子元件等而構成電子機器的印刷配線板而被廣泛使用。在要求電子機器等小型化的同時，對於印刷配線板亦要求高精度化、高密度化。通常，在配線基板中之配線材料係使用銅，被電解鍍敷成預定圖案而形成。以該銅配線電解鍍敷形成中之供電層的形成方法而言，在使用濕式製程作為前處理之後進行無電解銅鍍敷。之後將無電解鍍敷層作為種層(供電層)而進行銅的電解鍍敷。無電解鍍敷係比電解鍍敷更加難以抑制品質的不均，另外有需要大量的藥液，且所需製程數多的問題點。因此，以取代無電解鍍敷的製程而言，藉由濺鍍製程來形成種層的銅的方法亦已被探討。
但是，以濺鍍製程所形成的銅係會有與印刷基板的電性絕緣層，亦即熱硬化樹脂的密接性差，而不耐於實用的問題。
為了解決該問題，在藉由濺鍍所造成之銅種層之下形成CuN作為密接層之技術內容已被提出(專利文獻1、專利文獻2)。
(先前技術文獻)
(專利文獻)
專利文獻1：日本特開2003-218516號公報
專利文獻2：日本特開平10-133597號公報
專利文獻1及2係在藉由濺鍍所造成之銅種層之下濺鍍形成CuN作為密接層，但本發明人等發現儘管如此，密接強度並不充分，而不耐於實用。
因此，本發明之目的在提供藉由濺鍍所造成之銅種層具有優異密接強度的配線基板及其製造方法。
藉由本發明，獲得一種配線基板，係在電性絕緣層上形成有配線圖案的配線基板，其特徵在於：在前述電性絕緣層之表面之中至少前述配線圖案相密接的區域中，前述電性絕緣層被氮化而且與構成前述配線圖案之至少一部分的金屬氮化物相密接。
此外，藉由本發明，獲得一種配線基板，係具有第一配線圖案，以覆蓋前述第一配線圖案的方式形成有電性絕緣層，在前述電性絕緣層形成露出前述第一配線圖案之一部分的通孔，在前述通孔埋入配線材料，與被埋入前述通孔的配線材料作電性連接的第二配線圖案被形成在前述電性絕緣層表面，其特徵在於：在前述電性絕緣層之表面之中至少前述第二配線圖案相密接的區域中，前述電性絕緣層被氮化而且與構成前述第二配線圖案之至少一部分的金屬氮化物相密接。
此外，藉由本發明，獲得的配線基板中，前述配線材料係含有與構成前述第二配線圖案之至少一部分的金屬為相同的金屬，在前述通孔側壁中，前述電性絕緣層被氮化而且與前述金屬氮化物相密接。
此外，藉由本發明，獲得的配線基板中，前述電性絕緣層係將含有氮氣的氣體電漿化而生成活性氮且藉由照射而被氮化。
此外，藉由本發明，獲得的配線基板中，前述電性絕緣層係含有羧基之熱硬化樹脂，前述經氮化的電性絕緣層為經氮化之含有羧基之熱硬化樹脂，前述金屬氮化物為氮化銅。
此外，藉由本發明，獲得的配線基板中，前述金屬氮化物係比電阻為10μ Ω cm以下的氮化銅。
此外，藉由本發明，獲得的配線基板中，前述金屬氮化物係膜厚為1nm以上、100nm以下的氮化銅，前述金屬為銅且密接於前述氮化銅。
此外，藉由本發明，獲得一種配線基板之製造方法，其特徵在於至少包含有：將電性絕緣層表面的至少一部分氮化的步驟；在經氮化的前述電性絕緣層表面形成氮化銅的步驟；在前述氮化銅之上藉由濺鍍形成膜厚500nm以下的銅的步驟；及將前述銅作為種層，藉由電解鍍敷來形成銅的步驟。
此外，藉由本發明，獲得的配線基板之製造方法中，前述氮化步驟係包含將含氫氣體電漿化而生成活性氮，在前述電性絕緣層表面的至少一部分照射前述活性氮的步驟。
此外，藉由本發明，獲得一種配線基板之製造方法，其特徵在於包含有：形成第一配線圖案的步驟；以覆蓋前述第一配線圖案的方式形成電性絕緣層的步驟；將前述電性絕緣層表面的至少一部分氮化的步驟；在前述電性絕緣層形成露出前述第一配線基板之一部分的孔洞的步驟；在藉由前述孔洞所被露出之前述第一配線圖案的表面部分，藉由電漿來照射具有30eV以上之照射能量之離子的離子照射步驟；在經氮化的前述電性絕緣層的表面及經離子照射的前述第一配線圖案的表面部分形成氮化銅的步驟；在前述氮化銅之上藉由濺鍍形成膜厚500nm以下的銅的步驟；及將前述銅作為種層，藉由電解鍍敷來形成銅的步驟。
此外，藉由本發明，獲得的配線基板之製造方法中，前述將電性絕緣層表面的至少一部分氮化的步驟係在前述電性絕緣層形成露出前述第一配線基板之一部分的孔洞的步驟之後或在前述離子照射步驟之後被進行。
此外，藉由本發明，獲得的配線基板之製造方法中，前述離子照射步驟所使用的電漿係藉由含氫的氣體而被電漿化，為含有活性氫的電漿。
此外，藉由本發明，獲得的配線基板之製造方法中，使用含有氮及氫的氣體作為進行電漿化的氣體而同時進行前述氮化步驟及前述離子照射步驟。
此外，藉由本發明，獲得的配線基板之製造方法中，前述形成氮化銅的步驟係包含在濺鍍裝置中使用銅靶材，藉由導入含氮氣體之氣體的反應性濺鍍而形成氮化銅的步驟。
此外，藉由本發明，獲得的配線基板之製造方法中，在前述氮化銅之上藉由濺鍍形成銅的步驟係包含在前述濺鍍裝置中在反應性濺鍍之後接著導入惰性氣體而藉由濺鍍來形成銅的步驟。
藉由本發明，可獲得藉由濺鍍所得的銅種層具有優異密接強度的配線基板。
以下參照圖示，說明本發明之實施例。
(實施例1)
在第1圖中顯示第一實施例。在第1圖所示之配線基板100中，101係含有羧基之熱硬化樹脂的基板。
發明人等發現與在基板101直接形成有銅的情形相比較，藉由電漿將基板101的表面氮化，形成經氮化後的樹脂層，另外在將銅進行成膜前將氮化銅成膜為較薄，藉此提升配線層與樹脂層的密接性。
以下亦參照第2圖，說明具體的配線形成方法。
首先，將基板101搬入至裝設有銅靶材的磁控管濺鍍裝置，俾以形成銅配線(步驟201)
接著，在裝置內，將氬、氮分別導入流量500sccm、200sccm，將壓力設定在100mTorr(步驟202)。
接著，將頻率13.56MHz的RF電力以0.3W/cm2 的電力密度施加至銅靶材而激發電漿，以5分鐘將基板101曝露在電漿。結果，以電漿所發生的電子會衝撞氮分子，藉此生成活性的氮自由基或氮離子，使基板101的表面氮化，而形成有氮化樹脂層102(步驟203)。其中，電力密度低、壓力亦設定為較高的100mTorr，因此成膜率非常低，但是在基板101係成膜出0.8nm的氮化銅。
接著，一面將氬、氮保持為相同流量，一面將壓力降低至5mTorr，將DC電力以3W/cm2 的電力密度導入，進行反應性濺鍍(reactive sputter)，形成50nm的氮化銅103(步驟204)，另外停止導入氮氣，僅以氬氣設定為5mTorr，以3W/cm2 的電力密度將銅104成膜100nm(步驟205)。
其中，在步驟204與步驟205之間，將銅靶材作空濺鍍(移動基板而對基板並不濺鍍)亦為有效。
接著，將該銅104作為種層，藉由電解鍍敷而將銅105成膜25μm(步驟206)。
之後，藉由濕式蝕刻，形成第1圖所示之配線圖案(步驟207)。氮化銅係可以與銅相同的藥液，例如硫酸/過氧化氫水等進行蝕刻。
藉由以上製程，完成配線基板100。
在第3圖中顯示經氮化後之樹脂層及已導入氮化銅之情形的效果。第3圖係顯示配線層與樹脂層之界面的膜構成與剝離強度試驗的結果。在第3圖之結果中，所謂樹脂係指含有羧基的熱硬化樹脂，而且所謂氮化銅係指膜厚50nm的氮化銅。在進行剝離強度試驗時，若界面為氮化銅時，在形成氮化銅50nm之後藉由連續的濺鍍成膜而形成100nm的銅，若界面為銅時，則藉由濺鍍而在樹脂上形成100nm的銅。之後，針對任何情形，均藉由電解鍍敷而形成有25μm的銅。由第3圖可知，僅在界面為氮化銅/經氮化後之樹脂的情形下，獲得0.92kN/m之良好的剝離強度，在除此以外的組合中，剝離強度非常弱。其中，在界面為銅/經氮化後之樹脂的情形下，係在將樹脂進行氮化處理時，如上所述形成有0.8nm的氮化銅，因此雖與未氮化的樹脂相比，剝離強度較高，為0.53kN/m，但與界面為氮化銅/經氮化後之樹脂的結果相比則為較低。亦即，為了提升密接性，必須要有某一程度膜厚的氮化銅，較佳以形成有1nm以上的氮化銅為宜。
(實施例2)
使用第4圖，說明本發明之第二實施例。其中，與第一實施例重複的部分係省略說明。
在第4圖所示之配線基板300中，301係銅配線圖案，302係由含有羧基的熱硬化樹脂等所構成的樹脂層，303係供形成接觸用的通孔(VIA hole)，亦即以縱方向貫穿絕緣層的孔洞。為了形成由銅配線圖案301朝向樹脂層302表面上經由通孔而呈導通的配線圖案，將藉由氬/氮電漿而氮化的氮化樹脂層304，藉由氬/氮的反應性濺鍍而將氮化銅305形成50nm，另外藉由濺鍍與電解鍍敷來形成銅的配線層306，藉由濕式蝕刻而形成配線圖案。當由銅配線圖案301朝向銅的配線層306流通電流時，在通孔底部必須一定要通過氮化銅305。與銅相比，氮化銅的電阻較高，因此若加太厚，並不理想。為了一面使其具有提高密接性的效果，一面使電阻不會極端地上升，氮化銅的膜厚係以100nm以下為佳。
(實施例3)
為了確認本發明中之經氮化的樹脂層的結合狀態，對樹脂層進行採用XPS(X-ray Photoelectron Spectroscopy，X線光電子分光)的試驗，且將結果作比較。
試驗條件係如以下所示。
首先，備妥環狀聚烯烴(COP)熱硬化性樹脂作為樹脂，備妥3個在Si晶圓上成膜100nm者，對其施行如以下所示之分別不同的處理。
處理條件1：Initial品：照處理前原樣的試樣。
處理條件2：Ar/N2 清淨品
對Initial品分別以流量500sccm、200sccm導入氮，以壓力100mTorr、RF電力100W進行10秒鐘電漿處理者(與實施例之步驟202、203相同的條件)。
處理條件3：Ar電漿清淨品
對Initial品以流量500sccm導入氬，以壓力100mTorr、RF電力100W進行10秒鐘電漿處理者(未導入氮者)。
對於該等試料的樹脂層測定出C1s、O1s、N1s的XPS光譜。其中，XPS的取出角度為5°。
首先，將C1s的XPS光譜顯示於第5圖。
由第5圖可知，在Ar/N2 電漿清淨品中，增加了朝向2.8eV左右高能量側移位的成分。
此情形係暗示在Ar/N2 電漿清淨品的樹脂中，產生N-C-O或N-C=O鍵結的任一者。
接著，將O1s的XPS光譜顯示於第6圖。
由第6圖可知，在Ar/N2 電漿清淨品中，並未化學位移(Chemical shift)，亦即鍵結並未改變。另一方面，可知在Ar電漿清淨品中，C-O鍵結已破壞。此係表示樹脂橋接材之氧的部分已被切開的情形。可知在Ar電漿的清淨中，由於並未切開C-O的鍵結，因此必須將離子照射能量設為4.2eV以下(亦即將電子溫度設為0.76eV以下)。為了降低電漿的電子溫度，以使用Xe電漿為佳。
接著，將N1s的XPS光譜顯示於第7圖。
由第7圖可知，在Ar/N2 電漿清淨品中，係觀測出摻入有氮且被預測為因C-N鍵結而起的化學位移。
由以上可知，Ar/N2 電漿清淨品的樹脂層係與N相鍵結，亦即形成為氮化層。
因此，關於實施例1、2亦確認出確實地進行氮化。
(實施例4)
為了確認本發明中之氮化銅的膜質，將利用氬氣/氮氣放電而以反應性濺鍍所形成的氮化銅的X-Ray Diffraction(XRD)測定及比電阻的調查，利用使氮化銅沈積在矽熱氧化膜基板上的膜來進行。
第8圖係比電阻之氮流量比依存性。
以壓力5mTorr、13.56MHZ的RF電力為2W/cm2 、靶材DC電壓為-300V來進行。所謂氮流量比係指氮流量對氬與氮之總流量的比率。可知氮流量比若超過10%，比電阻即會急遽上升。
接著，在第9圖中顯示將氮化銅之XRD測定結果針對各氮流量比而作調查後的結果。氮流量為零時，係大致獲得Cu(111)配向(43.3°)的銅薄膜，藉由僅導入氮2.5%，(111)配向性即破壞，在接近於Cu(200)的50°附近呈現峰值。隨著氮流量比的增加，愈接近Cu4 N(200)配向(47.9°)。但是，由第8圖亦可知，隨著組成愈接近Cu4 N，比電阻愈增大，當形成為配線圖案時，會有配線電阻，尤其通孔的接觸增大的缺點。為了一面保持與樹脂的密接性，一面使電阻極端地上升，氮化銅係以10μ Ω cm以下為宜。亦即，在本實施例之成膜條件下，以將氮流量比抑制在8%左右以下為宜。其中，在氮流量比2.5%中所成膜的氮化銅中，與樹脂的密接性係亦藉由剝離強度試驗而確認出為足夠。
(實施例5)
參照第10圖，說明本發明之第五實施例。
在本實施例中，針對配線圖案的可靠性，藉由熱油(hot oil)試驗來進行調查。所謂熱油試驗係指將已作成鏈狀電阻的印刷基板以分別浸漬在加熱至260℃的油與20℃的水10sec為1週期，在每次反覆該動作10週期時即測定導體電阻，而試驗是否有因斷線等所造成的電阻上升。在進行50週期之後，若導體電阻值的變化在±10%以內，即為合格。
第10圖係已作成鏈狀電阻圖案之印刷基板的概略圖。
在樹脂基板500上形成多數銅配線圖案501，在其上及沒有配線圖案501的基板表面上形成由含有羧基的熱硬化樹脂所構成的絕緣樹脂層502，且形成有在該絕緣樹脂層502中對於配線圖案501之預定部位(兩端部)之形成接觸用的通孔(VIA)，亦即以縱向貫穿絕緣層502的孔洞503-1、503-2、503-3、503-4。
為了形成由銅配線圖案501朝向樹脂層502表面上經由通孔所導通的上層配線圖案506，藉由氬/氮電漿而將樹脂層502的表面氮化而形成氮化樹脂層504，藉由氬/氮的反應性濺鍍設置氮化銅505，另外藉由濺鍍與電解鍍敷而形成銅的上層配線層506，藉由濕式蝕刻而形成配線圖案。
第10圖的配線基板的尺寸為140mm×140mm，通孔503-1至503-4等的孔徑為50μm，孔數為1萬(100×100)，下層配線圖案501的各個配線寬幅為100μm，配線長度為1000μm(在各配線中兩端之通孔孔洞的中心之間的長度為800μm)，內層配線層501的導體厚度12μm，外層配線層506的導體厚度12μm。
在第11圖中顯示使用濺鍍所形成的試樣(濺鍍適用試樣)及作為參考而使用無電解銅鍍敷所作成之鏈狀電阻試樣的熱油試驗結果。濺鍍適用試樣係如上所述進行樹脂的氮化、氮化銅形成製程。其中，關於導體電阻值的初期值，兩試樣均在140Ω±3Ω內，濺鍍適用試樣中之氮化銅導入所造成之顯著的電阻上升並未被發現。
但是，如第11圖所示，可知在熱油試驗中，無電解銅鍍敷試樣係電阻並未劣化，相對於此，濺鍍適用試樣係電阻會上升，而在可靠性方面會有問題。為了調查原因，經進行熱油試驗後之通孔剖面的SEM觀察，在濺鍍適用試樣中，係可確認出被認為在下層配線層501的Cu與通孔底部的界面產生有剝離的痕跡。另一方面，在應用無電解銅鍍敷的試樣中並未看到如上所示之痕跡。亦即，濺鍍適用試樣由於下層配線層501之Cu上與濺鍍銅(氮化銅)的密接性低，因此被預測可靠性劣化。因此，為了提升下層配線層501對於Cu的密接性，對試樣基板施加RF偏壓，使其發生Ar離子的電漿，適用適度地增加藉由該電漿所造成之照射離子之運動能量的RF偏壓清淨。
第12圖係對基板RF偏壓功率RF(W)標繪在此時被施加至試樣基板的自偏壓電壓Vdc(V)者。若施加RF功率，可知會發生負的自偏壓電壓。若將該自偏壓電壓設為Vdc、將電漿電位設為Vp時，被照射至基板的離子照射能量係以大約e(Vp-Vdc)而被提供。在此e係元電荷。亦即，由於電漿電位為15V左右，因此例如基板RF偏壓功率為50W時的Vdc為約-30V，因此此時的離子照射能量為45eV。
此外，為了有效去除下層配線層501之Cu的氧化被膜，亦針對用以形成為還原性環境的Ar/H2 電漿加以探討。所實施的清淨條件顯示於第13圖。
基板RF偏壓功率係設為50W，且設定為離子照射能量確實超過30eV。在第14圖中顯示熱油試驗結果。
其中，第14圖所示之試樣係全部在形成通孔後進行藉由Ar氣體或Ar/H2 氣體電漿所造成的離子照射(為供比較例之用亦製作出未照射的試樣)，接著導入樹脂層的表面氮化及氮化銅形成步驟，最後形成銅之濺鍍形成者，樹脂與金屬層的密接性充分獲得，關於導體電阻值的初期值，所有試樣均在140Ω±3Ω內。
由第14圖所示結果可知，導入使離子照射能量增大的RF偏壓清淨的試樣係Ar電漿、Ar/H2 電漿均在熱油試驗中合格，而可得可靠性。另一方面，關於未實施RF偏壓清淨的試樣，可知仍然未獲得可靠性。尤其已進行Ar/H2 電漿之RF偏壓清淨的試樣由於利用Ar/H2 電漿所發生的活性氫可有效去除下層配線層501之Cu的氧化被膜，因此在熱油試驗的任何週期中，導體電阻變化率均在±1%以內，可知可靠性非常高。其中，明顯可知即使使用Ar/H2 電漿，若未進行施加有基板RF偏壓的清淨，則熱油試驗並無法合格。
以上顯示具有可靠性的配線基板及其製造方法，但電漿清淨條件中的氣體壓力或氣體流量比率、時間等並非限定為本實施例。此外，藉由Ar氣體或Ar/H2 氣體電漿所進行的離子照射步驟是在樹脂層的表面氮化及氮化銅形成步驟之前進行，但是亦可在表面氮化之後、氮化銅形成步驟之前進行，亦可取代Ar/H2 氣體電漿而利用在Ar/H2 氣體添加N2 氣體所得的氣體、或在Ar氣體添加氨氣所得的混合氣體、或含氫氣體與含氮氣體與惰性氣體的混合氣體來進行電漿照射，而同時進行上述之離子照射步驟與樹脂層之表面氮化步驟。
(產業上可利用性)
以上使用上述實施例來進行說明，但是當然有別於濺鍍處理室而另外設置將樹脂氮化的電漿處理室亦可獲得相同的效果，另外，樹脂或金屬並非被限定為本實施例。
此外，在上述實施例中，藉由電解鍍敷將銅進行成膜之後，藉由濕式蝕刻來形成配線圖案，但是預先在濺鍍成膜前先形成舉離層，在銅電解鍍敷後藉由舉離法來形成配線圖案等配線圖案的形成方法並非限定為實施例。總之利用經氮化的樹脂表面與氮化銅相密接的手法來形成即可。
100‧‧‧配線基板
101‧‧‧基板
102‧‧‧氮化樹脂層
103‧‧‧氮化銅
104‧‧‧銅
105‧‧‧銅
300‧‧‧配線基板
301‧‧‧銅配線圖案
302‧‧‧樹脂層
303‧‧‧通孔
304‧‧‧氮化樹脂層
305‧‧‧氮化銅
306‧‧‧配線層
500‧‧‧樹脂基板
501‧‧‧配線圖案
502‧‧‧絕緣樹脂層
503-1、503-2、503-3、503-4‧‧‧孔洞
504‧‧‧氮化樹脂層
505‧‧‧氮化銅
506‧‧‧上層配線圖案
第1圖係顯示配線基板100的剖面圖。
第2圖係顯示實施例1中之配線基板100之製程的流程圖。
第3圖係顯示實施例1中之剝離強度試驗之結果的圖。
第4圖係顯示配線基板300的剖面圖。
第5圖係顯示實施例3中之C1s之XPS光譜的圖。
第6圖係顯示實施例3中之O1s之XPS光譜的圖。
第7圖係顯示實施例3中之N1s之XPS光譜的圖。
第8圖係顯示實施例4中之比電阻之氮流量比依存性的圖。
第9圖係顯示將實施例4中之氮化銅之XRD測定結果針對各氮流量比作調查後之結果的圖。
第10圖係製成實施例5中之鏈狀電阻圖案的印刷基板的概略圖。
第11圖係顯示實施例5中使用濺鍍所形成的試樣(濺鍍適用試樣)及作為參考而使用無電解銅鍍敷所作成的鏈狀電阻試樣的熱油試驗結果的圖。
第12圖係將對實施例5中的試樣基板所施加的自偏壓電壓Vdc(V)對基板RF偏壓功率RF(W)標繪的圖。
第13圖係顯示實施例5中所實施之圖案化條件的圖。
第14圖係顯示實施例5中之熱油試驗結果的圖。

Claims (14)

  1. 一種配線基板，在電性絕緣層上形成有配線圖案，其特徵在於：在前述電性絕緣層之表面之中至少前述配線圖案相密接的區域中，前述電性絕緣層被氮化而且與構成前述配線圖案之至少一部分的金屬氮化物相密接，前述配線圖案由前述金屬氮化物及未氮化之銅配線圖案所構成，前述氮化之電性絕緣層與前述銅配線圖案之間存在前述金屬氮化物，前述金屬氮化物係比電阻為10μΩcm以下的氮化銅，前述電性絕緣層係將含有氮氣的氣體電漿化而生成活性氮且藉由照射而被氮化。
  2. 一種配線基板，具有第一配線圖案，以覆蓋前述第一配線圖案的方式形成有電性絕緣層，在前述電性絕緣層形成露出前述第一配線圖案之一部分的通孔，在前述通孔埋入配線材料，與被埋入前述通孔的配線材料作電性連接的第二配線圖案被形成在前述電性絕緣層表面，其特徵在於：在前述電性絕緣層之表面之中至少前述第二配線圖案相密接的區域中，前述電性絕緣層被氮化而且與構成前述第二配線圖案之至少一部分的金屬氮化物相密接，前述第二配線圖案由前述金屬氮化物及未氮化之銅配線圖案所構成，前述氮化之電性絕緣層與前述銅配線圖案之間存在前述金屬氮化物，前述金屬氮化物係比電阻為10 μΩcm以下的氮化銅，前述配線材料係含有與構成前述第二配線圖案之至少一部分的金屬為相同的金屬，在前述通孔側壁中，前述電性絕緣層被氮化而且與前述金屬氮化物相密接。
  3. 如申請專利範圍第2項所述的配線基板，其中，前述電性絕緣層係將含有氮氣的氣體電漿化而生成活性氮且藉由照射而被氮化。
  4. 如申請專利範圍第1或2項所述的配線基板，其中，前述電性絕緣層係含有羧基之熱硬化樹脂，前述經氮化的電性絕緣層為經氮化之含有羧基之熱硬化樹脂，前述金屬氮化物為氮化銅。
  5. 如申請專利範圍第1或2項所述的配線基板，其中，前述金屬氮化物係膜厚為1nm以上、100nm以下的氮化銅，前述金屬為銅且密接於前述氮化銅。
  6. 一種配線基板之製造方法，其特徵在於包含有：形成第一配線圖案的步驟；以覆蓋前述第一配線圖案的方式形成電性絕緣層的步驟；將前述電性絕緣層表面的至少一部分氮化的步驟；在前述電性絕緣層形成露出前述第一配線基板之一部分的孔洞的步驟；在藉由前述孔洞所被露出之前述第一配線圖案的表面部分，藉由電漿來照射具有30eV以上之照射能量之離子的離子照射步驟； 在經氮化的前述電性絕緣層的表面及經離子照射的前述第一配線圖案的表面部分形成氮化銅的步驟；及在前述氮化銅之上藉由濺鍍形成膜厚500nm以下的銅的步驟；及將前述銅作為種層，藉由電解鍍敷來形成未氮化之銅配線圖案的步驟，其中前述氮化之電性絕緣層與前述銅配線圖案之間存在前述氮化銅，其中，前述氮化銅係比電阻為10μΩcm以下。
  7. 如申請專利範圍第6項所述的配線基板之製造方法，其中，前述將電性絕緣層表面的至少一部分氮化的步驟係在前述電性絕緣層形成露出前述第一配線基板之一部分的孔洞的步驟之後或在前述離子照射步驟之後被進行。
  8. 如申請專利範圍第6或7項所述的配線基板之製造方法，其中，前述離子照射步驟所使用的電漿係藉由含氫的氣體而被電漿化，為含有活性氫的電漿。
  9. 如申請專利範圍第6或7項所述的配線基板之製造方法，其中，前述氮化步驟係包含將含氮氣體電漿化而生成活性氮，在前述電性絕緣層表面的至少一部分照射前述活性氮的步驟。
  10. 如申請專利範圍第6或7項所述的配線基板之製造方法，其中，使用含有氮及氫的氣體作為進行電漿化的氣體而同時進行前述氮化步驟及前述離子照射步驟。
  11. 如申請專利範圍第6或7項所述的配線基板之製造方法，其中，前述形成氮化銅的步驟係包含在濺鍍裝置中 使用銅靶材，藉由導入含氮氣體之氣體的反應性濺鍍而形成氮化銅的步驟。
  12. 如申請專利範圍第11項所述的配線基板之製造方法，其中，在前述氮化銅之上藉由濺鍍形成銅的步驟係包含在前述濺鍍裝置中在反應性濺鍍之後接著導入惰性氣體而藉由濺鍍來形成銅的步驟。
  13. 一種電子機器，其特徵在於：具有申請專利範圍第1或2項所述的配線基板。
  14. 一種電子機器之製造方法，其特徵在於：具有申請專利範圍第6、7及12項中任一項所述的步驟。
TW098117955A 2008-07-22 2009-06-01 Wiring substrate and manufacturing method thereof TWI486108B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008188159 2008-07-22

Publications (2)

Publication Number Publication Date
TW201014486A TW201014486A (en) 2010-04-01
TWI486108B true TWI486108B (zh) 2015-05-21

Family

ID=41570220

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098117955A TWI486108B (zh) 2008-07-22 2009-06-01 Wiring substrate and manufacturing method thereof

Country Status (6)

Country Link
US (1) US8981234B2 (zh)
JP (1) JP5487473B2 (zh)
KR (2) KR20110026016A (zh)
CN (1) CN102090158A (zh)
TW (1) TWI486108B (zh)
WO (1) WO2010010753A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5587116B2 (ja) * 2009-09-30 2014-09-10 京セラ株式会社 配線基板及び実装構造体
JP2011258871A (ja) * 2010-06-11 2011-12-22 Fujitsu Ltd 回路基板及びその製造方法
CN102152543A (zh) * 2010-12-14 2011-08-17 郑勇 具有铝箔漫反射面金属光泽的聚乙烯镀铝薄膜
US8753975B1 (en) 2013-02-01 2014-06-17 Globalfoundries Inc. Methods of forming conductive copper-based structures using a copper-based nitride seed layer without a barrier layer and the resulting device
US8859419B2 (en) 2013-02-01 2014-10-14 Globalfoundries Inc. Methods of forming copper-based nitride liner/passivation layers for conductive copper structures and the resulting device
KR101309342B1 (ko) * 2013-04-10 2013-09-17 하비스 주식회사 우수한 절연성 및 방열성을 갖는 연성 동박 적층판 및 이를 구비하는 인쇄회로기판
US9355864B2 (en) * 2013-08-06 2016-05-31 Tel Nexx, Inc. Method for increasing adhesion of copper to polymeric surfaces
JP2015115335A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015115334A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR102608521B1 (ko) * 2016-05-27 2023-12-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03259594A (ja) * 1990-03-09 1991-11-19 Furukawa Electric Co Ltd:The 回路基板用素材板
JP2003218516A (ja) * 2002-01-23 2003-07-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2004162098A (ja) * 2002-11-11 2004-06-10 Sumitomo Heavy Ind Ltd 樹脂金属積層構造体およびその製造方法
JP2008166420A (ja) * 2006-12-27 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3509892C2 (de) 1985-03-19 1994-04-21 Westfalia Separator Ag Verfahren zum Nachklären und Stabilisieren von Polyphenole und/oder Eiweißstoffe enthaltenden Flüssigkeiten und Getränken, insbesondere von Bier
JPH10133597A (ja) 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JP3948105B2 (ja) * 1998-03-24 2007-07-25 凸版印刷株式会社 多層配線回路基板の製造方法
US6042929A (en) * 1998-03-26 2000-03-28 Alchemia, Inc. Multilayer metalized composite on polymer film product and process
JP2000216534A (ja) * 1999-01-26 2000-08-04 Matsushita Electric Works Ltd 配線基板の製造方法
FR2804864B1 (fr) 2000-02-11 2003-04-04 Serobiologiques Lab Sa Extraits de residus issus de la fabrication du vin et leur utilisation en cosmetique ou pharmacologie
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7294217B2 (en) * 2003-04-09 2007-11-13 Kulicke And Soffa Industries, Inc. Electrical interconnect structures for integrated circuits and methods of manufacturing the same
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP4916143B2 (ja) 2005-08-04 2012-04-11 サッポロビール株式会社 ビール酵母で発酵させたアルコール飲料からコラーゲン産生促進作用を有する組成物を製造する方法及びその組成物
DE102007001349A1 (de) 2006-10-31 2008-05-08 Protekum Umweltinstitut Gmbh, Oranienburg Verwendung von speziell behandelten Trestern und naturbelassenen Extrakten als Einzelfuttermittel für die gesunde Ernährung von Jungtieren und trächtigen Tieren
KR20080084084A (ko) * 2007-03-14 2008-09-19 엘지디스플레이 주식회사 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법
US8105937B2 (en) * 2008-08-13 2012-01-31 International Business Machines Corporation Conformal adhesion promoter liner for metal interconnects

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03259594A (ja) * 1990-03-09 1991-11-19 Furukawa Electric Co Ltd:The 回路基板用素材板
JP2003218516A (ja) * 2002-01-23 2003-07-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2004162098A (ja) * 2002-11-11 2004-06-10 Sumitomo Heavy Ind Ltd 樹脂金属積層構造体およびその製造方法
JP2008166420A (ja) * 2006-12-27 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20120135354A (ko) 2012-12-12
JP5487473B2 (ja) 2014-05-07
WO2010010753A1 (ja) 2010-01-28
JPWO2010010753A1 (ja) 2012-01-05
KR20110026016A (ko) 2011-03-14
US20110114375A1 (en) 2011-05-19
CN102090158A (zh) 2011-06-08
TW201014486A (en) 2010-04-01
US8981234B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
TWI486108B (zh) Wiring substrate and manufacturing method thereof
KR101269925B1 (ko) 반도체 장치의 제조 방법
WO1999057342A1 (fr) Procede et dispositif de placage d'un substrat
KR20050010032A (ko) 플렉시블 프린트 회로 기판 및 그 제조 방법
JP4548280B2 (ja) 半導体装置の製造方法
JP5345955B2 (ja) 無接着剤フレキシブルラミネート
TW200908219A (en) Fabrication method of a semiconductor device and a semiconductor device
JP4479184B2 (ja) プラスチックフィルムの製造方法及びそれを応用したフレキシブルプリント回路基板
JP2004327931A (ja) 金属被膜ポリイミド基板及びその製造方法
CN1809252B (zh) 配线电路基板的制造方法
Inagaki et al. Surface modification of polyimide film surface by silane coupling reactions for copper metallization
US20020035784A1 (en) Method of producing wiring board
JPH0766549A (ja) 金属と有機物の接合方法および配線板の製造方法
WO2009008273A1 (ja) プリント配線基板の製造方法および該製造方法により得られたプリント配線基板
KR20000076981A (ko) 파티클의 발생을 저감할 수 있는 티타늄막의 질화방법 및배선불량이 없는 반도체장치
KR100818396B1 (ko) 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법
JPH02301907A (ja) 金属配線およびその製造方法
JP4577155B2 (ja) プラズマ処理方法
JP2004311590A (ja) 金属被膜ポリイミド基板
JPH116061A (ja) 二層フレキシブル回路基材の製造方法
JPH05251511A (ja) 銅・ポリイミド積層構造体の製造方法
Rogers et al. Selective Self-Assembled Monolayer for Copper Surface Protection During Plasma Activation of Hybrid-Bonded Wafers
JPH0328365A (ja) 金属／有機高分子合成樹脂複合体及びその製造方法
JP2017118068A (ja) 配線基板及び配線基板の製造方法
Pyo et al. Effects of post-SiH4 and plasma treatments on chemical vapor deposited Cu seeds with chemical vapor deposited TiN barrier in porous low dielectric constant and Cu integration