TWI482182B - 半導體變壓器 - Google Patents

半導體變壓器 Download PDF

Info

Publication number
TWI482182B
TWI482182B TW102116223A TW102116223A TWI482182B TW I482182 B TWI482182 B TW I482182B TW 102116223 A TW102116223 A TW 102116223A TW 102116223 A TW102116223 A TW 102116223A TW I482182 B TWI482182 B TW I482182B
Authority
TW
Taiwan
Prior art keywords
coil inductor
wall
coil
plate
extension
Prior art date
Application number
TW102116223A
Other languages
English (en)
Other versions
TW201409496A (zh
Inventor
陳紀翰
李寶男
邱基綜
陳建樺
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW201409496A publication Critical patent/TW201409496A/zh
Application granted granted Critical
Publication of TWI482182B publication Critical patent/TWI482182B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

半導體變壓器
本發明是有關於一種半導體變壓器，且特別是有關於一種高功率(high power)的半導體變壓器。
變壓器可以透過電磁耦合(electromagnetic coupling)以從一個線圈傳送能量至另一個線圈。在眾多用途之中，變壓器可以轉換電壓，改變線圈的有效阻抗(impedance)以及將一個線圈與另一個線圈隔離。
近年來，將變壓器併入積體電路(integrated circuit)已成需要。舉例而言，在互補式金氧半導體(complementary metal-oxide semiconductor，CMOS)積體電路中，變壓器能被配置為平面結構，且變壓器的金屬層的厚度的範圍介於3至10μm。然而，金屬層的厚度對於高功率的應用可能無法以良好的散熱而傳導大電流。為了滿足高電流處理需求，可能需要增加跡線(trace)的寬度，但增加後的跡線的寬度也佔用了寶貴的腳位面積(footprint area)並增加變壓器的尺寸至變壓器過大而無法滿足高 整合度的目標。
本發明提出一種半導體變壓器，包括一第一線圈電感以及一第二線圈電感。第一線圈電感具有一第一端口、一第二端口以及一第一線圈電感牆，第一線圈電感牆具有一高度，而高度實質上相等於基板的一厚度。第二線圈電感具有一第三端口、連接至第三端口的一第一延伸牆、一第四端口、連接至第四端口的一第二延伸牆以及一第二線圈電感牆。
本發明更提出一種半導體變壓器，包括一基板、嵌入基板內的一絕緣塊、一第一線圈電感以及一第二線圈電感。第一線圈電感包括一第一終點、一第二終點以及一第一線圈電感平板。第二線圈電感以相對於第一線圈電感的分隔關係配置，而第二線圈電感包括一第三終點、連接至第三終點的一第一延伸平板、一第四終點、連接至第四終點的一第二延伸平板以及一第二線圈電感平板，其中第一線圈電感與第二線圈電感的至少之一嵌入絕緣塊內。
本發明更提出一種半導體變壓器的製作方法，包括下列步驟。提供包括多個溝槽的一基板。在溝槽內形成多個金屬軌道。沿溝槽與金屬軌道之間的交界處形成多個間隙。形成一第一絕緣層於基板上，而第一絕緣層的材料至少部分地填充於間隙。形成一第二絕緣層於基板上，而第二絕緣層具有至少一第一開口。形 成一第一金屬層於第二絕緣層上並延伸至第二絕緣層的第一開口內。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30‧‧‧半導體變壓器
11‧‧‧溝槽
11a‧‧‧間隙
12‧‧‧基板
12a、100c、200c‧‧‧上表面
12b、100d、200d‧‧‧下表面
13‧‧‧第一金屬層
13a‧‧‧金屬軌道
14‧‧‧上絕緣層
15‧‧‧第一絕緣層
15a‧‧‧絕緣件
16‧‧‧下絕緣層
17‧‧‧第二絕緣層
17a、21a、107、115a~d、207、215a~f‧‧‧開口
18‧‧‧第一種子層
19‧‧‧第一導電元件
21‧‧‧第三絕緣層
22‧‧‧第二種子層
23‧‧‧圖案化光阻層
24‧‧‧第二導電元件
25‧‧‧載具
100‧‧‧第一線圈電感
100a、200a‧‧‧內側壁
100b、200b‧‧‧外側壁
102‧‧‧第一端口
104‧‧‧第二端口
106‧‧‧第一線圈
108、212‧‧‧絕緣層
112、218‧‧‧導電元件
114a、214a、214c‧‧‧上金屬層
114b、214b、214d‧‧‧下金屬層
200‧‧‧第二線圈電感
202‧‧‧第三端口
204‧‧‧第四端口
206‧‧‧第一區段
208‧‧‧第三區段
210‧‧‧第二區段
216‧‧‧第二導電層
300‧‧‧核心塊元件
310、320、330、340、350‧‧‧塊狀區段
360‧‧‧分支圖案
400‧‧‧絕緣塊元件
t‧‧‧厚度
VA ‧‧‧第一體積
VB ‧‧‧第二體積
VC ‧‧‧第一體積VA 與第二體積VB 重疊處
圖1A是本發明一實施例之半導體變壓器的立體透視圖。
圖1B是圖1A之半導體變壓器的上視圖。
圖1C是圖1B之半導體變壓器沿A-A’剖線的剖視圖。
圖1D是圖1B之半導體變壓器沿B-B’剖線的剖視圖。
圖1E是圖1B之半導體變壓器沿C-C’剖線的剖視圖。
圖2是本發明另一實施例之半導體變壓器的立體透視圖。
圖3A是本發明一實施例之半導體變壓器的核心塊元件的上視圖。
圖3B是本發明另一實施例之半導體變壓器的核心塊元件的上視圖。
圖3C是本發明又一實施例之半導體變壓器的核心塊元件的上視圖。
圖3D是本發明更一實施例之半導體變壓器的核心塊元件的上視圖。
圖4是本發明又一實施例之半導體變壓器的立體透視圖。
圖5A至圖5M是圖1之半導體變壓器的製造方法的流程圖。
圖1A是本發明一實施例之半導體變壓器的立體透視圖。請參考圖1A，在本實施例中，半導體變壓器10包括基板12、第一線圈電感100與第二線圈電感200。
基板12可包括矽(silicon)或者其他半導體材料。如本實施例所示，半導體變壓器10的構件將形成於基板12上或者基板12內。基板12，還有半導體變壓器10，可以是一個獨立裝置，或者是分享共用基板的一個較為複雜的積體電路(integrated circuit)的零件。
第一線圈電感100包括至少一第一端口102、至少一第二端口104以及第一線圈106，第一線圈106具有連接第一端口102的一端與連接第二端口104的另一端。每一端口102或104可以位在鄰近第一線圈電感100的一個終點(terminus)或者末端(end portion)之處。具有導電元件112的第一導電層設置在第一端口102的上表面與下表面上以及第二端口104的上表面與下表面上。第一線圈106，如圖1A所示，為設置在基板12內的一個連續的導電通道，並與第二線圈電感200交錯但沒有實際上的接觸。分離的線圈區段也可考慮作為第一線圈106。
第二線圈電感200包括至少一第三端口202、三個線圈區段206、208與210以及至少一第四端口204。第二導電層216設 置在第三端口202的上表面與下表面上以及第四端口204的上表面與下表面上。第一區段206連接第三端口202。第二區段210從第一區段206分離。第一區段206與第二區段210經由導電元件218而電性連接，以不實際接觸第一線圈電感100的方式用以橋接第一線圈電感100。第二線圈電感200更包括第三區段208，第三區段208與第一區段206以及第二區段210分離。第二區段210與第三區段208經由導電元件218而電性連接，而在基板12內的另一位置以不實際接觸第一線圈電感100的方式也用以橋接第一線圈電感100。第三區段208電性連接至第四端口204。
第二線圈電感200的第二區段210位在第一線圈106的周邊或內部之內。第一區段206與第三區段208位在第一線圈106的周邊或外部之外，並且部分地圍繞第一線圈106。第一區段206與第三區段208經由第一線圈106而與第二區段210分離。第一線圈電感100與第二線圈電感200的高度實質上相等於基板12的厚度t。第一線圈(第一線圈電感牆)106延伸通過第二線圈電感200的該第二區段(第二線圈電感牆)210與該第二線圈電感200的該第一區段(第一延伸牆)206之間之間隙及延伸通過第二線圈電感200的該第二區段(第二線圈電感牆)210與該第二線圈電感200的該第三區段(第二延伸牆)208之間之間隙。
如圖1A所示，第一線圈電感100與第二線圈電感200可以至少部分是連續平板的形式而形成。同樣如圖1A所示，第一線圈電感100與第二線圈電感200的平板的頂面與底面可以是實質 上相對地與基板12的頂部與底部共平面(co-planar)。因此，繪示於圖1A的本實施例的平板在基板12的多個區域之間形成隔板(或是牆)。
電感，例如是繪示於圖1A的第一線圈電感100，具有單獨的連續平板與位在平板的各端的終點，在此處可引用為具有線圈電感平板、線圈電感隔板或者線圈電感牆。電感，例如是第二線圈電感200，具有多個區段，在此處可引用為具有線圈電感平板、線圈電感隔板或者線圈電感牆，以及一或多個延伸平板、延伸隔板或者延伸牆，而延伸平板、延伸隔板或者延伸牆透過類似於導電元件218的導電元件而電性連接至線圈電感平板、線圈電感隔板或者線圈電感牆。雖然繪示為直板，但一個或多個平板可取代為包括彎曲部分。舉例而言，線圈電感例如是第一線圈電感100可形成為環形(ring-shaped)結構，且具有介於第一端口102與第二端口104之間的開口。
雖然參照本實施例而在此作說明並繪示的是1：1型變壓器，這些說明與圖式並不用以限制本發明。變壓器也可以是1：N型變壓器(N為線圈的數量，可為2、3、4、5…)，其中基於如公式(1)所示的理想變壓器公式，比例1：N代表第一線圈電感100與第二線圈電感200的圈數比例，其中Vs、Ns與Is分別為電壓器的第二個線圈電感的電壓、圈數與電流，而Vp、Np與Ip分別為電壓器的前一個線圈電感的電壓，圈數與電流。
此公式在第一線圈電感100與第二線圈電感200之間提供電壓與電流轉換或者阻抗(impedance)轉換。
圖1B是圖1A之半導體變壓器的上視圖。請參考圖1B，在本實施例中，第一線圈電感100具閘極開口107，設置在第一端口102與第二端口104之間。第二線圈電感200具閘極開口207，設置在第三端口202與第四端口204之間。第一區段206與第三區段208經由導電元件218而連接至第二區段210。導電元件218的寬度可以比第一區段206、第二區段210與第三區段208的寬度大。或者，導電元件218的寬度可以實質上相等於第二線圈電感200的寬度。雖然第一線圈電感100被描述並繪示為連續電感，但本發明不以此為限制。第一線圈電感可以為至少兩個分離的部分，並經由導電元件電性連接。
圖1C是圖1B之半導體變壓器沿A-A’剖線的剖視圖。請參考圖1C，在本實施例中，上絕緣層14設置於第二線圈電感200的上表面200c上，而下絕緣層16設置於第二線圈電感200的下表面200d上。至少一個開口215a形成於上絕緣層14內，且至少一個開口215b形成於下絕緣層16內。上金屬層214a覆蓋上絕緣層14的開口215a，且下金屬層214b覆蓋下絕緣層16的開口215b。導電元件218設置在上金屬層214a上與下金屬層214b上。導電元件218電性連接至上金屬層214a與下金屬層214b。
第一線圈電感100的內側壁100a與外側壁100b被絕緣 層108覆蓋，使得第一線圈電感100藉由絕緣層108而與基板12隔離。同樣的，第二線圈電感200的內側壁200a與外側壁200b被絕緣層212覆蓋，使得第二線圈電感200藉由絕緣層212而與基板12隔離。第二區段210位在第一線圈106內。
圖1D是圖1B之半導體變壓器沿B-B’剖線的剖視圖。請參考圖1D，在本實施例中，上絕緣層14設置於第二線圈電感200的上表面200c上，而下絕緣層16設置於第二線圈電感200的下表面200d上。至少一個開口215c與至少一個開口215d形成於上絕緣層14內。至少一個開口215e與至少一個開口215f形成於下絕緣層16內。上金屬層214c覆蓋上絕緣層14的開口215c與開口215d。下金屬層214d覆蓋下絕緣層16的開口215e與開口215f。導電元件218設置在上金屬層214c上與下金屬層214d上。此外，導電元件218電性連接至上金屬層214c與下金屬層214d。導電元件218不電性接觸的橋接第一線圈106。
圖1E是圖1B之半導體變壓器沿C-C’剖線的剖視圖。請參考圖1E，在本實施例中，上絕緣層14設置在第一線圈電感100的上表面100c上，而下絕緣層16設置在第一線圈電感100的下表面100d上。至少一開口115a與至少一開口115b形成於上絕緣層14內。至少一開口115c與至少一開口115d形成於下絕緣層16內。上金屬層114a覆蓋上絕緣層14的開口115a與開口115b。下金屬層114b覆蓋下絕緣層16的開口115c與開口115d。導電元件112電性連接上金屬層114a與下金屬層114b。另外，導電元件 112電性連接至上金屬層114a與下金屬層114b。
由於第一線圈電感100與第二線圈電感200經由基板12而延伸，使得第一線圈電感100與第二線圈電感200的截面積比其他類型的設計在基板12的表面上的電感還大。較大的截面積可進一步透過調整第一線圈電感100與第二線圈電感200的縱橫比(aspect ratio)而達成。舉例來說，第一線圈電感100與第二線圈電感200可以高於其寬度，因而具有一個數值比1大的縱橫比，例如是至少約1.5、至少約2或至少約3。提供較大的截面積以減少直流電流(direct current，DC)的電阻，如公式(2)所示，其中R為電阻、A為截面積、l是線圈長度而ρ是材料的電阻率(electrical resistivity)。
R =ρ *l /A (2)
公式(2)說明如果材料的電阻率ρ與線圈長度1是定值，則截面積A與直流電流的電阻R成反比。基於這個原因，嵌入式的半導體變壓器10基於第一線圈電感100與第二線圈電感200的較大的截面積而具有降低的直流電流的電阻。另外，較小的直流電流的電阻可以協助改善高電流的處理能力。因此，所述的半導體變壓器10基於第一線圈電感100與第二線圈電感200的較大的截面積而提供良好的散熱。
圖2是本發明另一實施例之半導體變壓器的立體透視圖。請參考圖2，在本實施例中，半導體變壓器20包括核心塊元件300， 位在第一線圈106內並且位在由第二區段210與第一線圈106所定義出來的空間內。
第一線圈電感100與第二線圈電感200可以是不同材料。對於第一線圈電感100與第二線圈電感200的一個或兩個以區段的方式形成的實施例，這些區段可以用不同材料組成。舉例而言，用於第一線圈電感100或其區段，以及第二線圈電感200或其區段的材料可包括金屬(metal)，例如是銅(copper)。核心塊元件300的材料是至少部分地基於其電阻率(resistivity)以及/或導磁率(permeability)而作選擇。舉例來說，核心塊元件300可以是鐵氧體(ferrite)、鎳(nickel)或是鐵(iron)。核心塊元件300能以高導磁材料製成，以協助增加電感值並改善較低的頻率品質因子(frequency Q-factor)的效能。頻率品質因子正比於電感L，如公式(3)所示。
公式(4)說明電感L與用於核心塊元件300的材料的相對導磁率μr有關。
因此，電感L可以經由μr的選擇而增加。據此，本公式顯示電感L與用於電感的材料的相對導磁率μr成正比，而頻率品質因子與電感L成正比。基於這個原因，高導磁率材料的核心塊元件 300可以改善頻率品質因子。
在描述半導體變壓器20的實施例中，核心塊元件300的高度實質上相等於溝槽深度，而溝槽深度實質上相等於矽基板12的厚度。溝槽與溝槽深度在後續對照圖5A作說明。雖然核心塊元件300在圖2所展示的形狀為矩形，但核心塊元件300的形狀可例如是圓形、三角形、條紋形或多邊形，而不限制為矩形。更進一步的說，雖然圖2繪示一個核心塊元件300，但在其他實施例中可為多個核心塊元件300。
理想的變壓器要沒有能量損耗以及要百分之百有效率。在實際的變壓器中，能量會消耗在線圈、核心與周圍結構上。能量損耗的一個來源是在核心內循環的渦流電流(eddy current)。渦流電流可經由配置多個彼此電性絕緣的核心塊元件300而降低，而不是一個固體的核心塊元件300。
圖3A是本發明一實施例之半導體變壓器的核心塊元件的上視圖。請參考圖3A，核心塊元件300繪示為多個塊狀區段310。塊狀區段310在本實施例中排列為一列。
圖3B是本發明另一實施例之半導體變壓器的核心塊元件的上視圖。請參考圖3B，核心塊元件300繪示為多個塊狀區段320。塊狀區段320在本實施例的形狀為矩形並排列成陣列。
圖3C是本發明又一實施例之半導體變壓器的核心塊元件的上視圖。請參考圖3C，核心塊元件300繪示為多個塊狀區段330。塊狀區段330在本實施例的形狀為圓形並排列成陣列。
圖3D是本發明更一實施例之半導體變壓器的核心塊元件的上視圖。請參考圖3D，核心塊元件300繪示為包括多個矩形的塊狀區段340與多個條紋形的塊狀區段350。矩形的塊狀區段340與條紋形的塊狀區段350在本實施例中排列而形成特定的分支圖案360。特定的分支圖案360能至少部分地降低渦流電流的損耗。
圖4是本發明又一實施例之半導體變壓器的立體透視圖。請參考圖4，在本實施例中，半導體變壓器30包括絕緣塊元件400。絕緣塊元件400的材料是至少部分地基於其電阻率(resistivity)以及/或介電常數(dielectric constant)而作選擇。絕緣塊元件400是以相對於二氧化矽(silicon dioxide)具有較小的介電常數(例如是低介電常數(low-k))的材料製成，例如是氟摻雜二氧化矽(Fluorine-doped silicon dioxide)、碳摻雜二氧化矽(Carbon-doped silicon dioxide)、多孔二氧化矽(porous silicon dioxide)、聚醯亞胺(polyimide)以及苯基環丁烯(Benzocyclobutene)。二氧化矽的介電常數約為3.9。氟摻雜二氧化矽為摻雜氟的二氧化矽，以製作氟化矽玻璃(fluorinated silica glass)，而其介電常數約為3.5。碳摻雜二氧化矽為摻雜碳的二氧化矽，而其介電常數約為3。多孔二氧化矽為具有大空隙或孔洞的二氧化矽。空隙可具有接近1的介電常數，因此多孔二氧化矽的介電常數約為2。
根據公式C=ε A/d，如果其他參數為常數，則寄生電容C(parasitic capacitance)與介電係數ε(permittivity)成正比。 因此，由於介電常數與介電係數成正比，低介電常數的絕緣塊元件400可降低寄生電容。此外，公式(5)說明，若其他參數為常數時，自我共振頻率(self-resonance frequency)f反比於寄生電容C 因此，降低寄生電容可提升自我共振頻率。此外，品質因子性能正比於自我共振頻率。低介電係數的絕緣塊元件400可以降低寄生電容，提升自我共振頻率，從而提升高頻率品質因子性能。
半導體變壓器30的第一線圈電感100與第二線圈電感200嵌入低介電常數的絕緣塊元件400內。低介電常數的絕緣塊元件400不需在第一線圈電感100與第二線圈電感200上形成額外的絕緣層，即可使第一線圈電感100與第二線圈電感200彼此電性絕緣。因此，低介電常數的絕緣塊元件400可取代部分基板12。另一方面，由圖4參照圖1A可知，該半導體變壓器30可包括一第一電感結構100，以繞著一第一體積VA 之一部份之固體導電周邊形成；一第二電感結構200，由複數個部分形成，該等部分係經連接以形成繞著一第二體積VB 之一部份之導電周邊；其中該第二電感結構200之該複數個部分係利用導電材料218連接以形成該導電周邊，使得該第一電感結構100及該第二電感結構200呈交錯但物理上未接觸；其中該第一體積VA 與該第二體積VB 係在VC 處重疊；其中該第一電感結構100與該第二電感結構200之該複數個部分之高度實質上相等於該基板12之厚度，其中該第一電感 結構100與該第二電感結構200係嵌入該基板12中；及其中該第二電感結構200之任兩相鄰部分係藉由設於該兩相鄰部分之上表面或設於該兩相鄰部分之下表面之該導電材料218連接。該第二電感結構200之至少一部分210係在該第一體積VA 內部，及該第二電感結構200之至少兩部分206,208係在該第一體積VA 外部。該第一體積VA 外部之該第二電感結構之該至少兩部分206,208之終處係在個別之一端口202,204。該第一電感結構100包含兩遠端102,104，每一遠端之終處係在個別之一端口。
在其他的應用中，核心(未繪示)例如是核心塊元件300亦可包含在半導體變壓器30內。核心可位在例如是絕緣塊元件400內的空隙內。空隙可形成於第一線圈電感100內以及部分第一線圈電感100與第二線圈電感200所定義的空間內。
圖5A至圖5M是圖1之半導體變壓器的製造方法的流程圖。類似的製程可用來製造如圖1A、圖2與圖4的半導體變壓器。
請參考圖5A，多個溝槽11形成於基板12上。基板12例如是具有超過約100微米的厚度的矽晶圓(silicon wafer)。溝槽11的深度小於基板12的原始厚度。
請參考圖5B，第一金屬層13配置在基板12上並填充於溝槽11內。舉例而言，第一金屬層13可經由濺鍍(sputtering)製程而形成，並包括例如是鈦銅(TiCu)或是鋁(aluminum)的材料。然而，應當理解的是，第一金屬層13不限於上述的材料。
請參考圖5C，執行第一平坦化製程，以移除在溝槽11 上方的第一金屬層13而形成多個金屬軌道13a，並暴露出基板12的上表面12a。舉例而言，平坦化製程可以是化學機械研磨(chemical mechanical polishing)製程。在本實施例中，金屬軌道13a對應於半導體變壓器10的第一線圈電感100與第二線圈電感200。在本實施例中，第一線圈電感100與第二線圈電感200是同時形成。
請參考圖5D，多個間隙11a經由蝕刻製程(etching process)，例如是溼式蝕刻(wet-etching)或是乾式蝕刻(dry-etching)，而沿著金屬軌道13a的側壁形成於基板12內。
請參考圖5E，第一絕緣層15設置在基板12的上表面12a上並填充於間隙11a。舉例而言，第一絕緣層15的材料可以是聚合物(polymer)材料。
請參考圖5F，執行第二平坦化製程，以移除在基板12的上表面12a上方的第一絕緣層15，因而在金屬軌道13a的側壁與基板12之間形成多個絕緣件15a。金屬軌道13a的上表面與絕緣件15a的上表面暴露於上表面12a上。
請參考圖5G，第二絕緣層17設置在基板12的上表面12a上。多個開口17a形成於第二絕緣層17內而暴露出一定程度的金屬軌道13a的上表面。第一種子層(seeding layer)18形成以共形地(conformally)覆蓋第二絕緣層17。舉例而言，第二絕緣層17的材料可以是聚合物材料。
請參考圖5H，多個第一導電元件19配置於在開口17a 上的第一種子層18上。未被第一導電元件19所覆蓋的第一種子層18接著會經由蝕刻製程，例如是溼式蝕刻或是乾式蝕刻，而部分地被移除。分別形成在圖1A、圖2與圖4的半導體變壓器10、20與30的第一表面上的導電元件218能以類似於圖5H之導電元件19的方法而形成。
請參考圖5I，翻轉基板12並安裝至載具25上。執行薄化製程(thinning process)於基板12的下表面12b直到暴露出金屬軌道13a。因此，基板12經由薄化而具有實質上相等於溝槽深度的厚度t。此時，基板12的上表面12a面對下方。
請參考圖5J，第三絕緣層21配置於基板12的下表面12b上。第三絕緣層21具有多個開口21a而暴露出一定位置的金屬軌道13a。舉例而言，第三絕緣層21的材料可以是聚合物材料。
請參考圖5K，第二種子層22共形地設置在第三絕緣層21上。接著，圖案化光阻(photoresist)層23形成於第二種子層22上。
請參考圖5L，多個第二導電元件24形成於第二種子層22上並覆蓋開口21a。接著，未被第二導電元件24所覆蓋的第二種子層22會經由蝕刻製程，例如是溼式蝕刻或是乾式蝕刻，而部分地被移除。接著，圖案化光阻層23被剝離。分別形成在圖1A、圖2與圖4的半導體變壓器10、20與30的第二表面上的導電元件218能以類似於圖5L之導電元件24的方法而形成。因此，圖5L中的導電元件19與導電元件24可以分別對應於顯示在圖1A、 圖2與圖4的半導體變壓器10、20與30的上表面與下表面上的導電元件218。
核心塊元件，例如是繪示於圖2與圖3A至圖3D的核心塊元件300，可經由在基板12內製造空隙並在空隙內填充核心材料(未繪示)而形成。舉例而言，空隙可製造於如圖5A之溝槽製程中，或者在一些其他包括一個或多個製程操作而使基板12暴露出來的時點，以用於核心塊元件。舉例而言，空隙可以經由遮罩(mask)與蝕刻製程或者經由鑽孔製程(drilling process)而產生。接著，核心材料可例如是以單層或者是以可能具有不同層是由不同材料組成的多層材料沉積而成。以多段核心塊元件，例如是繪示於圖3A至圖3D的核心塊元件而言，這些區段可以形成圖案，或者形成固狀塊之後以常見的技術而圖案化。
請參考圖5M，從基板12上移除載具25而得到半導體變壓器10。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧半導體變壓器
12‧‧‧基板
100‧‧‧第一線圈電感
102‧‧‧第一端口
104‧‧‧第二端口
106‧‧‧第一線圈
112、218‧‧‧導電元件
200‧‧‧第二線圈電感
202‧‧‧第三端口
204‧‧‧第四端口
206‧‧‧第一區段
208‧‧‧第三區段
210‧‧‧第二區段
216‧‧‧第二導電層
t‧‧‧厚度

Claims (13)

  1. 一種半導體變壓器，包括：一基板；一第一線圈電感，嵌入該基板內，該第一線圈電感包括一第一端口、一第二端口以及一第一線圈電感牆；一第二線圈電感，嵌入該基板內，該第二線圈電感包括一第三端口、連接至該第三端口的一第一延伸牆、一第四端口、連接至該第四端口的一第二延伸牆以及一第二線圈電感牆；一第一導電元件，延伸於並電性連接該第二線圈電感牆與該第一延伸牆之間，其中該第一導電元件係設於該第二線圈電感牆與該第一延伸牆之上表面或該第二線圈電感牆與該第一延伸牆之下表面；及一第二導電元件，延伸於並電性連接該第二線圈電感牆與該第二延伸牆之間，其中該第二導電元件係設於該第二線圈電感牆與該第二延伸牆之上表面或該第二線圈電感牆與該第二延伸牆之下表面；其中該第一線圈電感牆延伸通過該第二線圈電感牆與該第一延伸牆之間之間隙及延伸通過該第二線圈電感牆與該第二延伸牆之間之間隙；其中該第一線圈電感牆之高度實質上相等於該基板之厚度；及其中該第一延伸牆、該第二延伸牆及該第二線圈電感牆之高 度實質上相等於該基板之厚度。
  2. 如申請專利範圍第1項所述的半導體變壓器，其中該第一線圈電感牆為一環形(ring-shaped)結構並具有一開口，該開口設置於該第一端口與該第二端口之間。
  3. 如申請專利範圍第1項所述的半導體變壓器，其中該第二線圈電感牆設置於該第一線圈電感內，而該第一延伸牆與該第二延伸牆設置於該第一線圈電感外。
  4. 如申請專利範圍第1項所述的半導體變壓器，更包括：一絕緣層，覆蓋該第一線圈電感與該第二線圈電感的側牆。
  5. 如申請專利範圍第1項所述的半導體變壓器，更包括：至少一核心塊元件，配置於該第一線圈電感牆內。
  6. 如申請專利範圍第5項所述的半導體變壓器，其中該核心塊元件包括多個離散區段。
  7. 一種半導體變壓器，包括：一基板；一第一線圈電感，包括一第一終點、一第二終點以及一第一線圈電感平板；以及一第二線圈電感，以相對於該第一線圈電感的分隔關係配置，該第二線圈電感包括一第三終點、連接至該第三終點的一第一延伸平板、一第四終點、連接至該第四終點的一第二延伸平板以及一第二線圈電感平板；及複數個導電元件，連接該第一延伸平板至該第二線圈電感及 連接該第二延伸平板至該第二線圈電感，該複數個導電元件包括設於該第二線圈電感平板之上表面之第一導電元件，及設於該第二線圈電感平板之下表面之第二導電元件；其中該第一導電元件，延伸於並電性連接該第二線圈電感平板與該第一延伸平板；該第二導電元件，延伸於並電性連接該第二線圈電感平板與該第二延伸平板；及該第一線圈電感平板延伸通過該第二線圈電感平板與該第一延伸平板之間之間隙及延伸通過該第二線圈電感平板與該第二延伸平板之間之間隙；及其中該第一線圈電感平板、該第一延伸平板、該第二延伸平板及該第二線圈電感平板之高度實質上相等於該基板之厚度。
  8. 如申請專利範圍第7項所述的半導體變壓器，其中該第一線圈電感平板為一環形(ring-shaped)結構並具有一開口，該開口設置於該第一終點與該第二終點之間。
  9. 如申請專利範圍第7項所述的半導體變壓器，更包括：至少一核心塊元件，配置於該第一線圈電感平板內。
  10. 一種半導體變壓器，包括：一第一電感結構，以繞著一第一體積之一部份之固體導電周邊形成；一第二電感結構，由複數個部分形成，該等部分係經連接以形成繞著一第二體積之一部份之導電周邊；其中該第二電感結構之該複數個部分係利用導電材料連接以形成該導電周邊，使得該第一電感結構及該第二電感結構呈交錯 但物理上未接觸；其中該第一體積與該第二體積係重疊；其中該第一電感結構與該第二電感結構之該複數個部分之高度實質上相等於一基板之厚度，其中該第一電感結構與該第二電感結構係嵌入該基板中；及其中該第二電感結構之任兩相鄰部分係藉由設於該兩相鄰部分之上表面或設於該兩相鄰部分之下表面之該導電材料連接。
  11. 如申請專利範圍第10項所述的半導體變壓器，其中該第二電感結構之至少一部分係在該第一體積內部，及該第二電感結構之至少兩部分係在該第一體積外部。
  12. 如申請專利範圍第11項所述的半導體變壓器，其中在該第一體積外部之該第二電感結構之該至少兩部分之終處係在個別之一端口。
  13. 如申請專利範圍第10項所述的半導體變壓器，其中該第一電感結構包含兩遠端，每一遠端之終處係在個別之一端口。
TW102116223A 2012-08-31 2013-05-07 半導體變壓器 TWI482182B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/601,999 US8963671B2 (en) 2012-08-31 2012-08-31 Semiconductor transformer device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
TW201409496A TW201409496A (zh) 2014-03-01
TWI482182B true TWI482182B (zh) 2015-04-21

Family

ID=49368349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116223A TWI482182B (zh) 2012-08-31 2013-05-07 半導體變壓器

Country Status (3)

Country Link
US (1) US8963671B2 (zh)
CN (1) CN103367314B (zh)
TW (1) TWI482182B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225706A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated In substrate coupled inductor structure
US9697938B2 (en) * 2014-01-17 2017-07-04 Marvell World Trade Ltd. Pseudo-8-shaped inductor
US9443921B2 (en) * 2015-02-10 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US10037990B2 (en) * 2016-07-01 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing interconnect layer and semiconductor device which includes interconnect layer
US10756160B2 (en) 2017-06-01 2020-08-25 Murata Manufacturing Co., Ltd. Insulating magnetic components on silicon using PNP or NPN junctions
US20220413091A1 (en) * 2021-06-28 2022-12-29 Texas Instruments Incorporated Field-aware metal fills for integrated circuit passive components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794972B2 (en) * 2000-10-12 2004-09-21 Pontiac Coil, Inc. Brake-transmission shift interlock device for an automatic transmission system
US20050134419A1 (en) * 2003-12-22 2005-06-23 Nec Electronics Corporation Semiconductor integrated circuit and fabrication method thereof
JP2009064963A (ja) * 2007-09-06 2009-03-26 Nec Electronics Corp 電子デバイス
US7791446B2 (en) * 2007-08-06 2010-09-07 Shinko Electric Industries Co., Ltd. Inductor device and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321827B2 (zh) * 1973-02-12 1978-07-05
US4816784A (en) * 1988-01-19 1989-03-28 Northern Telecom Limited Balanced planar transformers
US6794977B2 (en) * 2001-10-15 2004-09-21 Nokia Corportation Planar transformers
DE10232642B4 (de) * 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
US6891258B1 (en) 2002-12-06 2005-05-10 Xilinx, Inc. Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
WO2004107568A1 (en) 2003-06-03 2004-12-09 Koninklijke Philips Electronics N.V. Low pass filter and electronic device
TWI238515B (en) * 2004-10-08 2005-08-21 Winbond Electronics Corp Integrated transformer with stack structure
US7557423B2 (en) 2007-09-05 2009-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with a discontinuous material density for reducing eddy currents
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US7821372B2 (en) * 2008-12-31 2010-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip transformer BALUN structures
US8067816B2 (en) 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
US8350639B2 (en) 2009-08-26 2013-01-08 Qualcomm Incorporated Transformer signal coupling for flip-chip integration
US8143952B2 (en) 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer
US8093982B2 (en) 2010-03-25 2012-01-10 Qualcomm Incorporated Three dimensional inductor and transformer design methodology of glass technology
US8384507B2 (en) 2010-06-01 2013-02-26 Qualcomm Incorporated Through via inductor or transformer in a high-resistance substrate with programmability
US20110316657A1 (en) 2010-06-28 2011-12-29 Qualcomm Incorporated Three Dimensional Wire Bond Inductor and Transformer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794972B2 (en) * 2000-10-12 2004-09-21 Pontiac Coil, Inc. Brake-transmission shift interlock device for an automatic transmission system
US20050134419A1 (en) * 2003-12-22 2005-06-23 Nec Electronics Corporation Semiconductor integrated circuit and fabrication method thereof
US7791446B2 (en) * 2007-08-06 2010-09-07 Shinko Electric Industries Co., Ltd. Inductor device and method of manufacturing the same
JP2009064963A (ja) * 2007-09-06 2009-03-26 Nec Electronics Corp 電子デバイス

Also Published As

Publication number Publication date
CN103367314A (zh) 2013-10-23
TW201409496A (zh) 2014-03-01
US20140062641A1 (en) 2014-03-06
US8963671B2 (en) 2015-02-24
CN103367314B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
TWI482182B (zh) 半導體變壓器
US10374571B2 (en) Balun structure
JP3777159B2 (ja) 高ｑインダクタ
CN103700650B (zh) 半导体元件和制造半导体元件的方法
US6441715B1 (en) Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
US8643461B2 (en) Integrated transformer
US8068004B1 (en) Embedded inductor
US9219109B2 (en) Inductor structure with magnetic material
TW200933666A (en) A method of manufacturing a coil inductor
EP1267391B1 (en) A method to fabricate RF inductors with minimum area
JP2006528837A (ja) 最小のパターン密度要件を有する半導体技術向けの誘導性および容量性素子
US9640479B2 (en) Method for fabricating semiconductor structure
JP4584533B2 (ja) 半導体基板中に形成された薄膜多層高ｑトランスフォーマ
US20020097129A1 (en) Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
WO2011135641A1 (ja) 半導体装置およびその製造方法
US20050104158A1 (en) Compact, high q inductor for integrated circuit
US20160133565A1 (en) Integrated circuits including magnetic core inductors and methods for fabricating the same
JP2009260141A (ja) インダクタ素子を備えた半導体装置
TWI466233B (zh) 一種多層接觸窗的結構與實施方式
JP2009111036A (ja) 薄膜トランスおよびその製造方法
TW200915536A (en) Inductor for semiconductor device and method of fabricating the same
TWI721771B (zh) 積體電路及其形成方法
JP2008166476A (ja) 薄膜トランスおよびその製造方法
TWI452583B (zh) 積體電路變壓器
JP2010141097A (ja) 半導体装置及びその製造方法