TWI481738B - 改善石墨烯和碳奈米管上之材料的晶核生成之方法 - Google Patents

改善石墨烯和碳奈米管上之材料的晶核生成之方法 Download PDF

Info

Publication number
TWI481738B
TWI481738B TW099110082A TW99110082A TWI481738B TW I481738 B TWI481738 B TW I481738B TW 099110082 A TW099110082 A TW 099110082A TW 99110082 A TW99110082 A TW 99110082A TW I481738 B TWI481738 B TW I481738B
Authority
TW
Taiwan
Prior art keywords
layer
carbonaceous material
ultrathin
nucleation
germanium
Prior art date
Application number
TW099110082A
Other languages
English (en)
Other versions
TW201105814A (en
Inventor
Katherina Babich
Alessandro Callegari
Zhihong Chen
Edward Kiewra
Yanning Sun
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201105814A publication Critical patent/TW201105814A/zh
Application granted granted Critical
Publication of TWI481738B publication Critical patent/TWI481738B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

改善石墨烯和碳奈米管上之材料的晶核生成之方法
本發明與含碳材料有關，且更特別是與在一含碳材料(例如石墨烯)上形成材料(例如高k介電質)之薄塗佈層的技術有關。
石墨烯是一種碳原子厚質材料，其具有非常高的載體移動率，因而適用於高速、高性能的電子裝置。對於特徵尺寸變化(scaling)的當前趨勢一般涉及了在這些大小已按比例變化(scaled)的含石墨烯裝置中使用高介電常數(高k)介電質。
然而，在含碳材料(如石墨烯)上之高k介電質的晶核生成是有問題的，因為靜電力會產生介電質的接合(bonding)。具體而言，具有蜂巢狀結晶結構的含碳材料(例如石墨烯)具化學惰性，此惰性使其幾乎不可能在碳表面上均勻塗佈任何材料之薄層；沉積材料在碳表面上僅形成叢塊(clumps)或群集物(clusters)，而非均勻塗佈層。雖然藉由添加更多材料可能可以達到均勻塗佈，但就某些應用而言，沉積足以得到完全覆蓋之材料會使膜層過厚。在如高k介電質之薄層材料中即為如此。
此問題的傳統解決方式是在高k介電質沉積之前，利用二氧化氮功能、藉由使含碳材料暴露至二氧化氮氣體中而增進結合。然而，這種技術因電子移動率低而顯現出衰減之裝置性能；亦即，已發現在介電質與含碳材料之界面處會形成雙極(dipole)，其降低了裝置性能。
因此，需要可改善含碳材料(例如石墨烯)薄塗佈層材料(例如高k介電質)之晶核生成而不降低裝置性能的技術。
本發明提供了用於在一含碳材料上形成一薄塗佈層材料的技術。在本發明之一態樣中係提供了一種用於在一含碳材料表面上形成一薄塗佈層之方法，該方法包括下列步驟：在該含碳材料的至少一部分表面上沉積一超薄矽成核層達介於約2埃()至約10埃之厚度，以促使該含碳材料表面上之塗佈層的晶核生成；在該超薄矽層上沉積薄塗佈層達介於約2埃至約100埃之厚度，以於該含碳材料表面上形成該薄塗佈層。
在本發明之另一態樣中提供了一種用於製造一場效電晶體(FET)裝置的方法，該方法包括下列步驟：提供一基板；於該基板上形成一含碳材料層；於該含碳材料表面上形成源極與汲極區電極，其彼此間隔以使一閘極電極形成於其間；於該含碳材料之至少一部分表面上沉積一超薄矽成核層達介於約2埃至約10埃之厚度，以促使該含碳材料表面上一介電層之晶核生成；於該超薄矽層上沉積該介電層；於該源極與汲極區電極間之該介電層上形成該閘極電極。
在本發明之又一態樣中提供了一種FET裝置，該FET裝置包括：一基板；在該基板上之一含碳材料；在該含碳材料表面上之源極與汲極區電極，其彼此隔開以使一閘極電極可放置於其間；在該含碳材料的至少一部分表面上之一超薄矽成核層，其具有之厚度係介於約2埃至約10埃，用以促使該含碳材料表面上之一介電層的晶核生成；在該超薄矽層上方之該介電層；以及在該源極與汲極區電極間之該介電層上方的該閘極電極。
參照下述實施方式說明與如附圖式，即可更詳細瞭解本發明及本發明之其他特徵與優勢。
本發明之教示內容係處理與塗佈化學惰性含碳材料薄層的上述相關問題。本文所述之含碳材料實例包括但不限於石墨烯、碳奈米管與碳纖維。有利的是，藉由本發明之教示已確定在含碳材料表面上之超薄矽成核層可增進塗佈層的晶核生成，以達到表面的完全覆蓋而不影響含碳材料的電性。僅舉例而言，圖1與圖2係說明在含碳材料表面上形成一薄塗佈層的示例方法之截面圖。如圖1所示，一超薄矽成核層104係沉積於含碳材料102的表面上。矽層104可為或不為連續層，亦即矽層104不需完全覆蓋含碳材料102之表面，其用以作為薄塗佈層之晶核生成中心。
根據一示範具體實施例，矽層104包含非晶矽。如上述所強調，矽層104的目的在於促進含碳材料102上之薄塗佈層的晶核生成。然而，矽層104應夠薄以不影響含碳材料的電性性質。舉例而言，沉積矽層104達介於約2埃()至約10埃之厚度(例如介於約3埃至約8埃之間)，其係用以促進薄塗佈層的晶核生成但不影響含碳材料的電性性質。
矽層104可藉由各種方法沉積在含碳材料102的表面上。根據一示範具體實施例，矽層104係於一真空腔室中、在稀釋於氦中之2%矽烷的氣體混合物中利用低壓(例如約20mTorr)、低功率(例如每平方公分30毫瓦(30mW/cm2 )之低功率射頻(RF，radio frequency)電漿)之電漿增強化學氣相沉積法(PECVD，plasma-enhanced chemical vapor deposition)達三分鐘而沉積在含碳材料102之表面上。基板係加熱至約攝氏350度之溫度T，且其於沉積期間為接地。
低壓、低功率PECVD製程之使用係用以將電漿損害降至最低，這種程序已被證明可在矽與砷化鎵基板上都產生非常低的界面狀態(Dit )。或者是，可利用較低侵入(無電漿)技術在含碳材料102上沉積矽層104。舉例而言，根據另一示範具體實施例，係利用分子束磊晶(MBE，molecular beam epitaxy)或快速加熱化學氣相沉積(RTCVD，rapid thermal chemical vapor deposition)來沉積矽層104(舉例而言，在溫度介於約攝氏450度與約900度之間，以矽烷及/或二氯矽烷作為矽來源)。
根據特定應用而可能需要在矽層104中產生中性電荷狀態。舉例而言，以下將詳細說明以含碳材料作為電晶體裝置本體且利用矽層來促使在含碳材料表面上塗佈一薄閘極介電質(例如高k介電質)的實例。在此一裝置中，在介電質與含碳材料表面之界面處的電子移動率低，因而使性能衰減；為此，傳統製程利用二氧化氮單層來使高k介電質於碳表面上生成晶核，然而在二氧化氮層所處之高k/碳界面處已觀察到界面陷落電荷；猜想是二氧化氮的雙極性本質會因應陷落電荷而作用之故。
有利的是，在本發明教示中可於矽層104中產生中性電荷狀態以降低、或消除與界面陷落電荷相關的問題，例如藉由矽層104之氧化或氮化。此步驟係視情況而採行。僅舉例而言，使矽層104暴露至氧環境(例如周圍空氣)將藉由氧化而產生二氧化矽(一種中性電荷分子)之形成。
如圖2所示，在矽層104上方沉積一薄塗佈層106，例如達介於2埃至約100埃之厚度。本發明教示一般可用於在含碳材料表面上形成任何類型的薄塗佈層；僅舉例而言，塗佈層可包含氮化物材料、氧化物材料、金屬、或上述之介電質。根據一示範具體實施例，該塗佈層係包含一高k介電質，例如氧化鋁。
可使用任何適當的沉積程序在矽層104上方沉積薄塗佈層106。根據一示範具體實施例，薄塗佈層106係利用原子層沉積(ALD)而沉積在矽層104上方，例如於攝氏250度進行50次週期。矽層104的存在增進了薄塗佈層106的晶核生成，使薄塗佈層106可以在含碳材料102的表面上方形成連續層。在沒有矽層104作為晶核生成中心，便無法在含碳材料102的表面上形成這樣的薄塗佈層連續層。上述用於形成含碳材料/超薄碳成核層/薄塗佈材料的方式係可用於在各種不同應用的含碳材料上形成塗佈層。請見下列實例。
為描述本發明教示在產生用於高k介電質晶核生成之超薄矽層上的功效，係根據上述製程在一二氧化矽層上沉積一超薄非晶矽層，接著進行該樣品之橢圓偏振分析，分析結果係如圖3所示。亦即，圖3係說明所沉積之非晶矽(α-Si)之折射率n 及消光係數k 與波長(以奈米(nm，nanometer)為單位)的函數圖300。在圖表300中虛線為消光係數k ，而實線為折射率n 。
上述製程之一示範實施方式包含在一場效電晶體(FET)裝置的含碳材料上形成一介電質之薄塗佈層。圖4至圖9係圖示說明用於製造這種裝置的示例方法。一般而言，FET包含由一通道連接之一源極區與一汲極區、以及可調整源極與汲極之間的電子流動之一閘極(藉由一閘極介電質而與通道隔開)。如圖4所示，裝置的製造係開始於在一提供基板404上形成一含碳材料402(例如藉由沉積或成長)。根據一示範具體實施例，含碳材料包含石墨烯，其係利用標準製程而沉積在基板404上，例如在K.S. Novoselov等人所發表之文獻「Electric Field Effect in Atomically Thin Carbon Films」(Science,vol. 306,pgs.666-669,2004)中所述及之剝落法，其內容係藉由引用形式而併入本文。含碳材料可成長於基板404上；舉例而言，含碳材料的成長係說明於C. Berger等人之文獻「Electronic Confinement and Coherence in Patterned Epitaxial Graphene」(Science,vol. 312,pgs. 1191-1196,2006)以及C. Berger等人之文獻「Ultrathin Epitaxial Graphite: 2D Electron Gas Properties and a Route Toward Graphene-based Nanoelectronics」(J. Phys. Chem.,vol. 108,No. 52,pgs. 19912-19916,2004)中，兩文獻之內容皆藉由引用形式而併入本文。含碳材料402可有效作為裝置的本體或通道。
可使用任何適當基板作為基板404，包括但不限於塊材矽晶圓。基板可作為或不作為裝置的一部分。舉例而言，基板404可為經摻雜之矽基板，其作為裝置的下/背閘極。在該例中，在沉積含碳材料前先於基板404上形成一絕緣層，例如一二氧化矽層406達如約300nm之厚度。可使用標準技術在基板上形成二氧化矽層。接著在絕緣層406上形成含碳材料402。然而，絕緣層係視情況而形成，當基板404並不作為裝置的一部分時就不需要。
在程序中此時，係視需要對所形成之含碳材料進行性質分析。僅就舉例而言，可進行含碳材料402之光學、原子力顯微鏡(AFM)及/或掃瞄式電子顯微鏡(SEM)分析，以例如決定含碳材料樣品的厚度。這些分析技術係該領域技術人士所習知，因而不在此處進一步說明。圖11中顯示了石墨烯樣品之AFM影像，其將於下文中說明。
如圖5所示，在相對於基板404之含碳材料402表面上形成源極與汲極區電極(亦即金屬接觸)502與504(裝置的源極與汲極區)。以下說明在含碳材料上形成源極與汲極區電極的示例方式。如圖5所示，源極與汲極區電極502與504係彼此隔開以使一閘極電極可形成於其間(如下所述)。
在程序中此時，可視情況進行電性測量(例如電性性質與移動率)以鑑別含碳材料402的品質。對一樣品進行這些電性測量的示例結果係繪示於圖14中，如下述說明。
如圖6所示，在含碳材料402的表面上沉積一超薄矽成核層602，以增進將沉積在含碳材料402之表面上的介電層之晶核生成。使用超薄矽層來增進含碳材料表面上之薄塗佈層的經核生成係已於上文中詳細說明，包括超薄矽成核層沉積之成分、厚度與方法等。此外，如上所述，矽層602可為連續層或不連續層。
在此實例中，需在矽層602中產生中性電荷狀態，以避免在介電層與含碳材料之界面處之捕捉電荷，如上所述。可以數種不同方式在矽層602中產生中性電荷狀態，其中一種方式是在沉積介電層之前先藉由使矽層602暴露至氧環境(例如暴露至大氣空氣中)而使矽層602氧化(亦即因而產生二氧化矽中性電荷分子)。若介電層包括氧化物(例如氧化鋁)時，另一種在矽層602中產生中性電荷狀態的方式是原位沉積氧化物介電質；亦即，如上文所強調，矽成核層係於真空腔室中、利用低壓、低功率PECVD而沉積。然後可在不破壞真空下沉積氧化物介電質。氧化物介電質沉積一般與氧有關，其將接著使矽層602氧化(再次形成二氧化矽)。當介電層包括氮化物(例如氮化鋁)時，則另一種在矽層602中產生中性電荷狀態的方式是透過氮化，例如藉由原位沉積氮化物介電質；亦即，氮化物介電質沉積將使矽層602中的矽轉化為矽氮化物中性電荷分子。
如圖7所示，在矽層602上方沉積一介電層702。根據一示範具體實施例，介電層702包含高k介電質，例如氧化鋁或氮化鋁，其係利用ALD(如前述說明者)沉積於矽層602上方達約2埃至約100埃之厚度。在此實例中，介電層702將作為閘極介電質。如圖7所示，可在源極與汲極區中局部蝕刻移除介電層702，以暴露出源極與汲極區電極502與504。
在製程中此時，可視需要進行介電質沉積後之SEM分析。對一含石墨烯之裝置樣品進行此分析之示例結果係如圖16與圖17所示，其於下文中說明。
接著在源極與汲極區電極502和504之間的介電層702上方形成閘極電極(亦即金屬接觸，裝置的閘極)，且其係藉由閘極層702(以及藉由夠薄且不影響含碳材料電性性質之矽層602)而與含碳材料402隔開。所形成之閘極電極係一部分閘極電極、或一完整閘極電極。舉例而言，如圖8所示，在源極與汲極區電極502和504之間的介電層702上方形成一部分閘極電極802，可使用用於形成源極與汲極區電極之相同方式來形成一部分閘極電極。如圖9所示，在源極與汲極區電極502和504之間的介電層702上方形成一完整閘極電極902，可使用用於形成源極與汲極區電極之相同方式來形成一完整閘極電極。
參照一非限制實例，現使用上述方式來形成特定類型之FET裝置，亦即一上下閘極式FET裝置。圖10係一上下SEM影像1000，其說明了藉由剝落法沉積在基板上之石墨烯薄片1002。用語「石墨烯薄片」是用於描述以剝落法所製備之石墨烯區域的一個常見術語。石墨烯薄片可由多種不同石墨烯結構組成。石墨烯的厚度(層數)與形狀會因製備方法而在薄片間有明顯變化。適合裝置製造之石墨烯薄片區域係一或兩層厚之石墨烯材料組成，且通常位於薄片邊緣附近。在圖10中，石墨烯薄片1002包括長薄之石墨烯條狀結構(左箭頭所指處)以及長厚之石墨烯區域(右箭頭所指處)(亦即，長薄之石墨烯條狀結構與長厚之石墨烯區域兩者都屬於相同的石墨烯薄片1002)。選擇薄片的長薄石墨烯條狀結構部分來製造石墨烯裝置，而長厚之石墨烯區域則可能不適於裝置製造。
另一方面，若石墨烯層是由可控制石墨烯厚度與均勻性之磊晶成長方法所形成，則可在該層上任何處製造裝置。用語「石墨烯薄片」並非用於描述以磊晶成長技術所製備之石墨烯層。
在此實例中，基板係一經摻雜之矽基板，其具有二氧化矽(SiO2 )絕緣層1004(可見於影像1000中)，在其上沉積石墨烯薄片1002。透過摻雜，基板係呈現傳導性，因而可作為裝置的下閘極電極(也稱為背閘極)。二氧化矽層1004具有之厚度約為300nm。
如上所述，可對所形成之含碳材料進行性質(如厚度)分析。因此，圖11係圖10之石墨烯薄片的AFM影像1100。藉由AFM分析發現，石墨烯薄片的厚度係介於約2nm至3nm之間，其可對應於約一層至約兩層之石墨烯，恰考慮到二氧化矽與石墨烯之間的弱交互作用。
圖12係對圖10之石墨烯薄片(亦即石墨烯薄片係作為裝置的本體/通道)所形成之源極與汲極區電極1202的上下SEM影像1200。圖13係源極與汲極區電極1202之上下光學影像1300。在此例中，源極與汲極區電極1202係利用聚甲基丙烯酸甲酯(PMMA)阻劑製程之電子束(e-beam)微影以及接觸金屬(例如鈦/鈀/金)蒸鍍所形成。具體而言，PMMA阻劑係沉積於石墨烯表面上方，並利用電子束微影、以源極與汲極區電極的形狀和位置予以圖樣化。利用PMMA阻劑之電子束微影係該領域技術人士所習知，因而不進行贅述。
接著利用室溫下蒸鍍製程而在經圖樣化之阻劑上方沉積接觸金屬(例如1nm厚之鈦層、後為40nm厚之鈀層、然後為20nm厚之金層)。使用蒸鍍製程來沉積這些接觸金屬之參數與步驟係該領域技術人士所習知，因而不再贅述。在接觸形成後，在攝氏80度之丙酮浴中利用傳統的剝離(lift-off)製程來移除PMMA阻劑。
如上所述，可進行電性測量(例如電性性質與移動率)來鑑別含碳材料的品質。因此，圖14為利用背閘極測量(亦即經摻雜之基板作為下/背閘極電極)測量圖12與圖13之裝置結構的電流-電壓(I-V)特性圖1400。亦即，測量裝置電流(亦即通過石墨烯薄片之電流)對背閘極電壓之函數，以擷取石墨烯通道的移動率。在圖1400中，背閘極電壓Vbg (單位為伏特(V))係繪製於x軸上，而電流I(單位為安培(A))係繪製於y軸上。在測量中係使用5mV之源極-汲極電壓Vds 。如圖1400所示，裝置結構呈現出良好的電性特性與約1,357cm2 /Vs之移動率。
一旦形成源極與汲極區電極，係根據上述程序與參數而在石墨烯薄片上沉積超薄非晶矽成核層與高k介電層。如上所述，超薄非晶矽層是於一真空腔室中、在稀釋於氦中之2%矽烷的氣體混合物下利用低壓、低功率PECVD沉積而成。在此特定實例中，在非晶矽沉積之前，利用加速分子泵將真空腔室中的壓力抽至約1×10-6 Torr。非晶矽沉積是在7W(30mW/cm2 )、壓力為20×10-3 Torr、流量為每分鐘50標準立方公分(50 sccm)下進行三分鐘。基板溫度約為攝氏350度。發現此非晶矽沉積製程可在砷化鎵裝置上產生低界面狀態，其明顯增進電性性質。例如間J.P. deSouza等人之文獻「Inversion Mode n-Channel GaAs Field Effect Transistor With High-k/Metal Gate」(Applied Physics Letters,92,153508,2008)與A. Callegari等人之文獻「Properties of SiO2 /Si/GaAs Structures Formed by Solid Phase Epitaxy of Amorphous Silicon on GaAs」(Applied Physics Letters,58,2540,1991)，兩文獻之內容皆藉由引用形式而併入本文。
對含有矽基板、基板上之二氧化矽層與二氧化矽層上之非晶矽層的參考樣品進行橢圓偏振測量，發現非晶矽層約為0.3nm厚。圖15為本發明在65度(虛線)與在75度(點線)所採之極化角Ψ的實驗橢圓偏振光譜圖1500。在圖1500中，波長(單位為nm)係繪製於x軸上、而Ψ(單位為度)係繪製於y軸上。這些實驗數據係與模式數據(實線)比較，以決定非晶矽層之厚度、折射率n 與消光係數k 。非晶矽層的折射率n 及消光參數k 是波長的函數，其繪示於前述圖3。
如上所述，也可進行非晶矽/高k介電質沉積後之SEM分析。圖16為在非晶矽/高k介電質沉積後之一石墨烯薄片(例如圖10之石墨烯薄片)的斜截面SEM影像1600。強調非晶矽/高k介電質之圖16所示薄片的90度截面係如圖17所示；亦即，圖17是在非晶矽/高k介電質沉積後之石墨烯薄片(例如圖10之石墨烯薄片)的90度截面影像1700。影像1600與1700說明了高k介電質與超薄矽層係存在於石墨烯薄片與經摻雜之基板的二氧化矽層兩者上方。
在沉積高k介電層之後，接著在源極與汲極區電極之間的高k介電層上方形成一閘極電極。在此特定實例中，現所形成之閘極電極係稱為上閘極電極以與前述下/背閘極區別。更具體而言，上閘極電極係由微影程序所定義之金屬閘極，而經摻雜之矽基板係作為下/背閘極。
圖18為非晶矽/高k介電質沉積後以及上閘極電極沉積後之裝置結構(見圖12)的上下SEM影像1800。在影像1800中，源極與汲極區電極係分別標示為「S」與「D」，而上閘極電極係標示為「Gate」。閘極電極係利用上述形成源極與汲極區電極之程序所形成；亦即，上閘極電極係利用PMMA阻劑之電子束微影與接觸金屬蒸鍍(例如鈦/鈀/金)而形成。
在上閘極電極形成之後，再次進行電性測量(例如電性性質與移動率)以鑑別含碳材料之品質。圖19為圖18所示之裝置結構的電流-上閘極電極電壓圖1900。在圖1900中，上閘極電壓Vtg (單位為V)係繪製於x軸上，而源極-汲極電流Ids (單位為A)係繪於y軸上。在測量中係使用5mV之源極-汲極電壓Vds 。在上閘極形成之後的裝置移動率約20cm2 /Vs。藉由調整矽層與ALD沉積條件即可降低移動率之衰減。
上述內容係說明本發明之示範具體實施例，然應瞭解本發明並不限於這些特定具體實施例，該領域技術人士係可對其進行各種其他變化與修飾，其皆不脫於本發明之範疇。
102．．．含碳材料
104．．．超薄矽成核層
106．．．薄塗佈層
300．．．函數圖
402．．．含碳材料
404．．．基板
406．．．二氧化矽層
406．．．絕緣層
502．．．源極與汲極區電極
504．．．源極與汲極區電極
602．．．超薄矽成核層
702．．．介電層
802．．．閘極電極
902．．．閘極電極
1000．．．上下SEM影像
1002．．．石墨烯薄片
1004．．．二氧化矽層
1100．．．AFM影像
1200．．．上下SEM影像
1202．．．源極與汲極區電極
1300．．．上下光學影像
1400．．．圖
1500．．．圖
1600．．．斜截面SEM影像
1700．．．90度截面影像
1800．．．上下SEM影像
1900．．．圖
圖1與圖2係截面圖，其說明根據本發明一具體實施例之在含碳材料表面上形成一薄塗佈層的示例方法；
圖3係說明本發明一具體實施例中超薄沉積非晶矽之折射率n 及消光係數k 與波長的函數圖；
圖4至圖9係說明根據本發明一具體實施例用於製造一場效電晶體(FET)裝置的示例方法；
圖10係一上下掃瞄式電子顯微鏡(SEM，scanning electron micrograph)影像，其說明根據本發明一具體實施例於基板上沉積石墨烯薄片(flake)；
圖11係根據本發明具體實施例如圖10所示之石墨烯薄片的原子力顯微鏡(AFM，atomic force microscope)影像；
圖12係一上下SEM影像，其說明根據本發明具體實施例中對如圖10所示之石墨烯薄片形成源極與汲極區電極；
圖13係根據本發明具體實施例中如圖12之源極與汲極區電極的上下光學式影像；
圖14為根據本發明具體實施例中如圖12與圖13所示之裝置結構的電流-電壓(I-V)特性圖；
圖15為根據本發明一具體實施例中在65度與在75度所採之極化角Ψ的實驗橢圓偏振光譜圖；
圖16為根據本發明一具體實施例中在非晶矽/高k介電質沉積後之一石墨烯薄片的斜截面SEM影像；
圖17為根據本發明一具體實施例中在非晶矽/高k介電質沉積後之一石墨烯薄片的90度截面SEM影像；
圖18為根據本發明一具體實施例中在非晶矽/高k介電質沉積後的一裝置結構以及在上閘極電極形成後之上下SEM影像；以及
圖19為根據本發明具體實施例中如圖18所示裝置結構之電流-上閘極電極電壓圖。
102．．．含碳材料
104．．．超薄矽成核層
106．．．薄塗佈層

Claims (19)

  1. 一種在一含碳材料表面上形成一薄塗佈層之方法，包含下列步驟：在該含碳材料表面之一外露區域的至少一部分上沉積一超薄矽成核層達介於2埃(Å)至10埃之厚度，以促使該含碳材料表面上之塗佈層的晶核生成，但是不讓該超薄矽成核層影響該含碳材料的電性性質，其中該超薄矽成核層包含非晶矽，且其中該含碳材料包含石墨烯薄片或其一部分具有一或兩層石墨烯；在該超薄矽成核層內產生中性電荷狀態；以及在該超薄矽成核層上沉積薄塗佈層達介於2埃至100埃之厚度，以於該含碳材料表面上形成連續的該薄塗佈層，其中在該超薄矽成核層內產生該中性電荷狀態乃是藉由在該超薄矽成核層上原位沉積該塗佈層，因而將該超薄矽成核層轉化為中性電荷分子，其中該超薄矽成核層沉積而直接形成一非連續層位於該含碳材料表面之該外露區域上，且其中該非連續層促使位在該含碳材料表面上連續之該薄塗佈層的晶核生成。
  2. 如申請專利範圍第1項之方法，其中該塗佈層包含一介電層。
  3. 如申請專利範圍第2項之方法，其中該塗佈層包含一高k介電層。
  4. 如申請專利範圍第1項之方法，其中該塗佈層係利用原子層沉積而沉積於該超薄矽成核層上。
  5. 如申請專利範圍第1項之方法，其中該超薄矽成核層係沉積 於該含碳材料的該至少一部分表面上，厚度介於3埃至8埃。
  6. 如申請專利範圍第1項之方法，其中該超薄矽成核層係在一真空腔室內利用電漿增強化學氣相沉積而沉積在該含碳材料的該至少一部分表面上，其中該真空腔室處於20mTorr之低壓以及30mW/cm2 之低功率射頻下以致於可以將電漿損害降至最低，且其中該含碳材料於沉積期間為接地或以二氯矽烷作為矽來源在溫度介於攝氏450度與900度之間使用快速加熱化學氣相沉積。
  7. 如申請專利範圍第1項之方法，更包含下列步驟：在沉積該薄塗佈層前先氧化該超薄矽成核層。
  8. 如申請專利範圍第1項之方法，其中該塗佈層包含一氧化物，且在該超薄矽成核層內產生該中性電荷狀態乃是藉由原位沉積該塗佈層，而導致該超薄矽成核層轉化為二氧化矽。
  9. 如申請專利範圍第1項之方法，其中該塗佈層包含一氮化物，且在該超薄矽成核層內產生該中性電荷狀態乃是藉由原位沉積該塗佈層，而導致該超薄矽成核層因氮化轉化為氮化矽。
  10. 一種製造一場效電晶體(FET)裝置的方法，包含下列步驟：提供一基板；於該基板上形成一含碳材料層，其中該含碳材料包含石墨烯；利用聚甲基丙烯酸甲酯(PMMA)阻劑製程之電子束(e-beam)微影以及接觸金屬蒸鍍，於該含碳材料表面上形成源極與汲極區電 極，其中該源極與汲極區電極彼此間隔以使一閘極電極形成於其間；於該含碳材料表面之一外露區域的至少一部分上沉積一超薄矽成核層達介於2埃至10埃之厚度，以促使該含碳材料表面上一介電層之晶核生成，但是不讓該超薄矽成核層影響該含碳材料的電性性質，其中該超薄矽成核層僅存在於該含碳材料表面上且包含非晶矽；在該超薄矽成核層內產生中性電荷狀態；於該超薄矽成核層上沉積該介電層作為該含碳材料表面上的一連續層，且轉化厚度介於2埃至100埃之該源極與汲極區電極的至少一部份，其中在該超薄矽成核層內產生該中性電荷狀態乃是藉由在該超薄矽成核層上原位沉積該介電層，其中該超薄矽成核層沉積而直接形成一非連續層位於該含碳材料表面之該外露區域上，且其中該非連續層促使位在該含碳材料表面上連續之該介電層的晶核生成；移除部分該介電層以暴露該源極與汲極區電極；以及在移除部分該介電層以暴露該源極與汲極區電極之後，於該源極與汲極區電極間之該介電層上形成該閘極電極。
  11. 如申請專利範圍第10項之方法，其中該介電層包含一高k介電層。
  12. 如申請專利範圍第10項之方法，其中該超薄矽成核層係沉積於該含碳材料之該至少一部分表面上，厚度介於3埃至8埃。
  13. 如申請專利範圍第10項之方法，其中所述於該基板上形成該 含碳材料之步驟係更包含下列步驟：於該基板上沉積或成長該含碳材料。
  14. 如申請專利範圍第10項之方法，其中該基板包含一絕緣層，該方法更包含下列步驟：於該絕緣層上形成該含碳材料。
  15. 如申請專利範圍第10項之方法，更包含下列步驟：分析該含碳材料以決定其厚度。
  16. 一種FET裝置，包含：一基板；一含碳材料，在該基板上；源極與汲極區電極，在該含碳材料表面上，彼此隔開以使一閘極電極可放置於其間；一超薄矽成核層，在該含碳材料的至少一部分表面上，厚度介於2埃至10埃，用以促使該含碳材料表面上之一介電層的晶核生成，但是不讓該超薄矽成核層影響該含碳材料的電性性質，其中該超薄矽成核層包含非晶矽，且其中該含碳材料包含石墨烯薄片或其一部分具有一或兩層石墨烯；該介電層在該超薄矽成核層上方；以及該閘極電極在該源極與汲極區電極間之該介電層上方；其中該超薄矽成核層為非連續的且未全面覆蓋存在著該介電層之該含碳材料表面，但是作為該含碳材料表面上之該介電層的晶核生成中心，使得一連續的該介電層存在於該源極與汲極區電極間之該含碳材料表面上之一非連續的該超薄矽成核層上方。
  17. 如申請專利範圍第16項之FET裝置，其中該介電層包含一高k介電層。
  18. 一種含碳材料，其上具有以如申請專利範圍第1項之方法所製備之一超薄矽成核層及位於該超薄矽成核層上的一薄高k介電塗佈層。
  19. 一種材料，包含：一含碳材料；一超薄矽成核層，在該含碳材料的至少一部分表面上，但是不讓該超薄矽成核層影響該含碳材料的電性性質，其中該超薄矽成核層包含非晶矽，且其中該含碳材料包含石墨烯薄片或其一部分具有一或兩層石墨烯；以及一薄高k介電塗佈層，在該超薄矽成核層上；其中該超薄矽成核層為非連續的且未全面覆蓋存在著該介電層之該含碳材料表面，但是作為該含碳材料表面上之該薄高k介電塗佈層的晶核生成中心，使得一連續的該薄高k介電塗佈層存在於該含碳材料表面上之一非連續的該超薄矽成核層上方。
TW099110082A 2009-06-02 2010-04-01 改善石墨烯和碳奈米管上之材料的晶核生成之方法 TWI481738B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/476,676 US8895352B2 (en) 2009-06-02 2009-06-02 Method to improve nucleation of materials on graphene and carbon nanotubes

Publications (2)

Publication Number Publication Date
TW201105814A TW201105814A (en) 2011-02-16
TWI481738B true TWI481738B (zh) 2015-04-21

Family

ID=43219217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099110082A TWI481738B (zh) 2009-06-02 2010-04-01 改善石墨烯和碳奈米管上之材料的晶核生成之方法

Country Status (2)

Country Link
US (2) US8895352B2 (zh)
TW (1) TWI481738B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227842B2 (en) * 2009-09-21 2012-07-24 Hitachi Global Storage Technologies Netherlands B.V. Quantum well graphene structure
US8106383B2 (en) * 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
US8445320B2 (en) * 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
CN103124691B (zh) * 2010-09-28 2016-04-27 英派尔科技开发有限公司 定向重结晶的石墨烯生长衬底
US8810996B2 (en) * 2010-11-22 2014-08-19 The Trustees Of The Stevens Institute Of Technology Inkjet-printed flexible electronic components from graphene oxide
US8530886B2 (en) * 2011-03-18 2013-09-10 International Business Machines Corporation Nitride gate dielectric for graphene MOSFET
KR101813176B1 (ko) * 2011-04-07 2017-12-29 삼성전자주식회사 그래핀 전자 소자 및 제조방법
CN102184849B (zh) * 2011-04-27 2013-03-20 中国科学院上海微***与信息技术研究所 石墨烯基场效应晶体管的制备方法
KR101217216B1 (ko) * 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
US9893212B2 (en) * 2011-11-08 2018-02-13 International Business Machines Corporation Quantum capacitance graphene varactors and fabrication methods
KR101946005B1 (ko) 2012-01-26 2019-02-08 삼성전자주식회사 그래핀 소자 및 그 제조방법
KR101878741B1 (ko) 2012-01-26 2018-07-16 삼성전자주식회사 트랜지스터 및 그 제조방법
US8735271B2 (en) 2012-08-24 2014-05-27 International Business Machines Corporation Gate tunable tunnel diode
US9738526B2 (en) 2012-09-06 2017-08-22 The Trustees Of The Stevens Institute Of Technology Popcorn-like growth of graphene-carbon nanotube multi-stack hybrid three-dimensional architecture for energy storage devices
CN102856185B (zh) * 2012-10-11 2015-06-10 中国科学院上海微***与信息技术研究所 一种于石墨烯表面制备高k栅介质薄膜的方法
US9178129B2 (en) 2012-10-15 2015-11-03 The Trustees Of The Stevens Institute Of Technology Graphene-based films in sensor applications
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
US20140205841A1 (en) 2013-01-18 2014-07-24 Hongwei Qiu Granules of graphene oxide by spray drying
US9573814B2 (en) 2013-02-20 2017-02-21 The Trustees Of The Stevens Institute Of Technology High-throughput graphene printing and selective transfer using a localized laser heating technique
US9574287B2 (en) 2013-09-26 2017-02-21 Globalfoundries Inc. Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same
US11330984B2 (en) 2015-06-19 2022-05-17 The Trustees Of The Stevens Institute Of Technology Wearable graphene sensors
CN105140284A (zh) * 2015-07-28 2015-12-09 国家纳米科学中心 一种石墨烯场效应晶体管及其制作方法
US9859279B2 (en) 2015-08-17 2018-01-02 International Business Machines Corporation High-k gate dielectric and metal gate conductor stack for fin-type field effect transistors formed on type III-V semiconductor material and silicon germanium semiconductor material
KR102409390B1 (ko) * 2015-10-07 2022-06-15 삼성전자주식회사 그래핀 소자 및 그 동작 방법
CN109196651B (zh) * 2016-10-28 2022-05-10 华为技术有限公司 场效应晶体管结构及其制作方法
CN108258054A (zh) * 2016-12-28 2018-07-06 中芯国际集成电路制造(上海)有限公司 石墨烯器件及其制造方法
WO2019104482A1 (zh) * 2017-11-28 2019-06-06 华为技术有限公司 一种石墨烯晶体管的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472787A (en) * 1992-08-11 1995-12-05 The United States Of America As Represented By The Secretary Of The Navy Anti-reflection and anti-oxidation coatings for diamond
US20030219972A1 (en) * 2002-05-22 2003-11-27 Green Martin L. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
US20060180859A1 (en) * 2005-02-16 2006-08-17 Marko Radosavljevic Metal gate carbon nanotube transistor
CN1971847A (zh) * 2005-11-25 2007-05-30 奇梦达股份公司 生产层排列的方法,生产电气元件、层排列和电气元件的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383899B1 (en) * 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
US6204156B1 (en) 1999-09-02 2001-03-20 Micron Technology, Inc. Method to fabricate an intrinsic polycrystalline silicon film
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
US20030040171A1 (en) * 2001-08-22 2003-02-27 Weimer Ronald A. Method of composite gate formation
US6891227B2 (en) 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6933222B2 (en) 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
US20040261455A1 (en) * 2003-01-09 2004-12-30 Hoya Corporation Process for preparation of glass optical element
KR100615216B1 (ko) * 2004-04-29 2006-08-25 삼성에스디아이 주식회사 유기 억셉터막을 구비한 유기 박막 트랜지스터
US20080012461A1 (en) * 2004-11-09 2008-01-17 Nano-Proprietary, Inc. Carbon nanotube cold cathode
JP4891550B2 (ja) * 2005-02-10 2012-03-07 独立行政法人科学技術振興機構 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法
US7344928B2 (en) * 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
JP2008115460A (ja) * 2006-10-12 2008-05-22 Canon Inc 半導体素子の形成方法及び光起電力素子の形成方法
US8659009B2 (en) * 2007-11-02 2014-02-25 The Trustees Of Columbia University In The City Of New York Locally gated graphene nanostructures and methods of making and using
BRPI0821436A2 (pt) * 2007-12-28 2015-06-16 3M Innovative Properties Co Filmes refletores de infravermelho para controle solar e outros usos

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472787A (en) * 1992-08-11 1995-12-05 The United States Of America As Represented By The Secretary Of The Navy Anti-reflection and anti-oxidation coatings for diamond
US20030219972A1 (en) * 2002-05-22 2003-11-27 Green Martin L. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
US20060180859A1 (en) * 2005-02-16 2006-08-17 Marko Radosavljevic Metal gate carbon nanotube transistor
CN1971847A (zh) * 2005-11-25 2007-05-30 奇梦达股份公司 生产层排列的方法,生产电气元件、层排列和电气元件的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jakub Kedzierski et al.,"Epitaxial Graphene Transistors on SiC Substrates",IEEE TRANSACTIONS ON ELECTRON DEVICES,55,8,2008, 2078-2085 *
W.J.Maeng et al.,"Atomic scale nitrogen depth profile control during plasma enhanced atomic layer deposition of high k dielectrics", APPLIED PHYSICS LETTERS, 91,2007,092901-1- 092901-3 *

Also Published As

Publication number Publication date
US20120235119A1 (en) 2012-09-20
TW201105814A (en) 2011-02-16
US20100301336A1 (en) 2010-12-02
US8816333B2 (en) 2014-08-26
US8895352B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
TWI481738B (zh) 改善石墨烯和碳奈米管上之材料的晶核生成之方法
Feng et al. High mobility anisotropic black phosphorus nanoribbon field‐effect transistor
Lai et al. HfO 2/HfS 2 hybrid heterostructure fabricated via controllable chemical conversion of two-dimensional HfS 2
US9028919B2 (en) Epitaxial graphene surface preparation for atomic layer deposition of dielectrics
Kobayashi et al. Radical oxidation of germanium for interface gate dielectric GeO2 formation in metal-insulator-semiconductor gate stack
TWI479547B (zh) 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
Garces et al. Graphene functionalization and seeding for dielectric deposition and device integration
Shin et al. Pre-atomic layer deposition surface cleaning and chemical passivation of (100) In0. 2Ga0. 8As and deposition of ultrathin Al2O3 gate insulators
Kang et al. Characteristics of CVD graphene nanoribbon formed by a ZnO nanowire hardmask
WO2015154724A1 (zh) 在石墨烯材料上淀积高k栅介质的方法及应用
Fukuda et al. Low-Temperature Formation of High-Quality $\hbox {GeO} _ {2} $ Interlayer for High-$\kappa $ Gate Dielectrics/Ge by Electron-Cyclotron-Resonance Plasma Techniques
Lim et al. Direct deposition of aluminum oxide gate dielectric on graphene channel using nitrogen plasma treatment
Das et al. Tunable Current Transport in PdSe2 via Layer‐by‐Layer Thickness Modulation by Mild Plasma
Wang et al. Influences of high-temperature annealing on atomic layer deposited Al2O3/4H-SiC
Kim et al. Ultrathin monolithic HfO2 formed by Hf-seeded atomic layer deposition on MoS2: Film characteristics and its transistor application
Liu et al. High-pressure microwave plasma oxidation of 4H-SiC with low interface trap density
Guo et al. Surface functionalization toward top-gated monolayer MoS2 field-effect transistors with ZrO2/Al2O3 as composite dielectrics
Konda et al. Electrical characteristics of ZrO2/GaAs MOS capacitor fabricated by atomic layer deposition
Schilirò et al. Plasma enhanced atomic layer deposition of Al2O3 gate dielectric thin films on AlGaN/GaN substrates: The role of surface predeposition treatments
Alles et al. Atomic layer deposition of high-k oxides on graphene
Akazawa et al. Formation of ultrathin SiNx∕ Si interface control double layer on (001) and (111) GaAs surfaces for ex situ deposition of high-k dielectrics
Choi et al. Densification of∼ 5 nm-thick SiO2 layers by nitric acid oxidation
Ben Maad et al. Modulation of electron transfer in Si/SiO 2/HfO 2/Graphene by the HfO 2 thickness
Zhang et al. Low contact resistance side-interconnects strategy for epi-graphene based electronic integration
Liu et al. Chemical‐Vapor‐Deposited Graphene as Charge Storage Layer in Flash Memory Device