TWI480741B - 伺服器主機板 - Google Patents
伺服器主機板 Download PDFInfo
- Publication number
- TWI480741B TWI480741B TW101146934A TW101146934A TWI480741B TW I480741 B TWI480741 B TW I480741B TW 101146934 A TW101146934 A TW 101146934A TW 101146934 A TW101146934 A TW 101146934A TW I480741 B TWI480741 B TW I480741B
- Authority
- TW
- Taiwan
- Prior art keywords
- motherboard
- connector
- server
- central processing
- processing unit
- Prior art date
Links
Landscapes
- Power Sources (AREA)
Description
本發明是有關於一種伺服器,且特別是有關於一種使用於伺服器系統之主機板,其中此主機板係由多個主機板模組所構成。
在電腦的普及再加上網路技術的迅速發展下,網路以成為快速獲取資料的重要媒介,並可以提供多樣化的資訊服務。於是,目前網路的大量的使用,使得網路相關業者必須添購許多的伺服器以充分的提供使用者的需求。
傳統伺服器主機板之設計,有僅設置單顆中央處理器的,亦有設置多顆中央處理器的。其中,設置有多顆中央處理器之主機板,雖可同時進行多樣之處理程序,但成本高。因此在成本之考量下,多數業者在網路建制初期,一般僅先購買單顆中央處理器的主機板,直至需求增加,主機板處理速度不符需求時,再進行換購為多顆中央處理器之主機板。由於主機板間之不相容性,因此原本僅具單顆中央處理器的主機板僅能以丟棄處理,造成無形之浪費。
因此,本發明之一目的即是在提供一種用於一伺服器之模組化主機板,其中每一主機板模組均具有至少一中央
處理器。各主機板模組可耦接在一起,來擴增中央處理器數目。
本發明之一態樣是在提供一種伺服器,具有一第一主機板模組以及一第二主機板模組。第一主機板模組更具有一第一主機板、一第一中央處理器、一第一內存模組、一芯片組、複數個輸入輸出單元、一基本輸入輸出系統單元以及一第一快速通道互聯(QPI)連接器。其中,第一中央處理器位於第一主機板上。第一內存模組與第一中央處理器電性連接。芯片組電性連接至第一中央處理器。複數個輸入輸出單元電性連接至芯片組。基本輸入輸出系統單元電性連接至芯片組。而第一快速通道互聯連接器則是透過第一快速通道互連總線電性連接至第一中央處理器。而第二主機板模組更具有一第二主機板、一第二中央處理器、至少一第二內存模組以及一第二快速通道互聯(QPI)連接器。其中,第二中央處理器位於此第二主機板上。第二內存模組與第二中央處理器電性連接。第二快速通道互聯連接器則是透過第二快速通道互連總線電性連接至第二中央處理器。其中,藉由第一快速通道互連連接器與第二快速通道互連連接器的電性連接,第二主機板可拆卸地連接於第一主機板上。
在一實施例中,若第二主機板未連接於第一主機板上,當伺服器開機時,基本輸出輸入單元初始化第一中央處理器、第一內存模組與輸入輸出單元,並將伺服器設於第一模式。當伺服器運作於該第一模式時,第一中央處理器處理輸入輸出單元透過輸入輸出單元發送的數據處理請
求任務。
在一實施例中,若第二主機板連接於第一主機板上,當伺服器開機時,基本輸出輸入單元檢測到第二中央處理器的存在,會初始化第一中央處理器、第一內存模組、第二中央處理器、第二內存模組與輸入輸出單元,並將伺服器設於第二模式。當伺服器運作於第二模式時,第一中央處理器接受此些輸入輸出單元透過輸入輸出單元發送的數據處理請求任務,並透過第一快速通道互聯總線、第一快速通道互聯連接器、第二快速通道互聯連接器與第二快速通道互聯總線分配一部分數據處理請求任務至第二中央處理器,第二中央處理器處理完此一部分數據處理請求任務後,將結果數據透過第一中央處理器發送至對應的輸入輸出單元。
在一實施例中,第二主機板模組更包括一電性連接至第二中央處理器的快捷外設互聯標準單元(PCIE),伺服器運作於第二模式時,第一中央處理器透過第一快速通道互聯總線、第一快速通道互聯連接器、第二快速通道互聯連接器與第二快速通道互聯總線分配另一部分數據處理請求任務至第二中央處理器,第二中央處理器處理完此部分數據處理請求任務後,將結果數據發送至該快捷外設互聯標準單元。
在一實施例中,第一主機板模組更包括一電源輸出連接器,第二主機板模組包括一對應的電源輸入連接器,當第二主機板連接於第一主機板上時,電源輸出連接器與電源輸入連接器電性連接,第二主機板模組內的第二中央處
理器與第二內存模組透過電源輸入連接器獲得電能。
在一實施例中,第二主機板模組更包括一傳感器元件與一第二傳感訊號連接器,而第一主機板模組更包括一對應的第一傳感訊號連接器,當第二主機板連接於第一主機板上時,第一傳感訊號連接器與第二傳感訊號連接器電性連接。當伺服器開機時,基本輸出輸入單元透過第一傳感訊號連接器、第二傳感訊號連接器初始化傳感器元件,並於伺服器運行過程中收集傳感器元件資訊。
在一實施例中,第二主機板模組更包括一傳感器元件與一第二傳感訊號連接器,第一主機板模組更包括一基本管理控制器(ILO)和一對應的第一傳感訊號連接器。當第二主機板連接於第一主機板上時,第一傳感訊號連接器與第二傳感訊號連接器電性連接,基本管理控制器檢測到傳感器元件的存在,並使傳感器元件開始工作,基本管理控制器透過第一傳感訊號連接器與第二傳感訊號連接器收集傳感器元件資訊。
在一實施例中,第二中央處理器與第二內存模組位於第二主機板的第一面,第二快速通道互聯連接器位於第二主機板相對於該第一面的第二面。第一中央處理器、第一內存模組與第一快速通道互聯連接器位於第一主機板的同一面。當第一快速通道互聯連接器與第二快速通道互聯連接器相互連接後,第二主機板平行地設置於第一主機板上方。
在一實施例中,第二主機板的第二面更設置有複數個支撐柱,此些支撐柱被固定於第一主機板而使第二主機板
架設於第一主機板上。此些支撐柱中至少一為中空,當中空支撐柱被固定於第一主機板時,第一快速通道互聯連接器與第二快速通道互聯連接器在支撐柱內相互連接。
本發明之另一態樣是在提供一種伺服器,具有一第一主機板模組。第一主機板模組更具有一第一主機板、一第一中央處理器、一第一內存模組、一芯片組、複數個輸入輸出單元、一基本輸入輸出系統單元以及一第一快速通道互聯(QPI)連接器。其中,第一中央處理器位於第一主機板上。第一內存模組與第一中央處理器電性連接。芯片組電性連接至第一中央處理器。複數個輸入輸出單元電性連接至芯片組。基本輸入輸出系統單元電性連接至芯片組。而第一快速通道互聯連接器則是透過第一快速通道互連總線電性連接至第一中央處理器,並用於連接一第二主機板模組。當伺服器運行時,第一中央處理器接受此些輸入輸出單元透過輸入輸出單元發送的數據處理請求任務,並透過第一快速通道互聯總線、第一快速通道互聯連接器、第二快速通道互聯連接器與第二快速通道互聯總線分配一部分數據處理請求任務至第二主機板模組,第二主機板模組處理完一部分數據處理請求任務後,將結果數據透過第一中央處理器發送至對應的輸入輸出單元。
由上述本發明實施方式可知,應用本發明具有下列優點。在一伺服器中,若主機板處理速度不符需求時,可透過額外耦接一主機板模組,來擴增中央處理器數目。此外,若其中一個中央處理器損壞時,可藉由抽換主機板模組來進行修復,而不需將主機板整個丟棄,可大幅降低成本。
以下為本發明較佳具體實施例以所附圖示加以詳細說明,下列之說明及圖示使用相同之參考數字以表示相同或類似元件,並且在重複描述相同或類似元件時則予省略。
請參照第1圖,其繪示依照本發明一實施方式的伺服器方塊圖。其中,伺服器10具有一第一主機板模組100以及一第二主機板模組200。然,值得注意的是,本實施例是以兩主機板模組為例來說明本發明之應用,但在其他實施例中,伺服器10所具有之主機板模組不以兩個為限。
第一主機板模組100,更包括有一第一主機板101、一第一中央處理器102、至少一第一內存模組103、一芯片組104、複數個輸入輸出單元105、一基本輸入輸出系統(Basic Input/Output System,BIOS)單元106以及一第一快速通道互聯(Quick Path Interconnect,QPI)連接器107。其中,第一中央處理器102位於第一主機板101上。第一內存模組103與第一中央處理器102電性連接,在本實施例中,第一內存模組103為一記憶體,用以儲存第一中央處理器102執行時所需要之參數。芯片組104電性連接至第一中央處理器102。而複數個輸入輸出單元105電性連接至芯片組104。在本實施例中,芯片組104,例如為一南/北橋晶片組,作為此複數個輸入輸出單元105與第一中央處理器102間之訊號轉換之用。一基本輸入輸出系統(BIOS)單元電性連接至該芯片組104,當在系統電源開啟時,用以將系統初始化。而第一快速通道互聯連接器107則是透
過第一快速通道互連總線111電性連接至第一中央處理器102。
而第二主機板模組200更具有一第二主機板201、一第二中央處理器202、至少一第二內存模組203以及一第二快速通道互聯(Quick Path Interconnect,QPI)連接器204。其中,第二中央處理器202位於此第二主機板201上。第二內存模組203與第二中央處理器202電性連接,在本實施例中,第二內存模組203為一記憶體,用以儲存第二中央處理器202執行時所需要之參數。第二快速通道互聯連接器204則是透過第二快速通道互連總線209電性連接至第二中央處理器202。其中,藉由第一快速通道互連連接器107與第二快速通道互連連接器204的電性連接,第二主機板201可拆卸地連接於第一主機板101上,也就是說,第一主機板模組100與電性連接之第二主機板模組200,共同作為伺服器10之主機板。因此,在此架構下,伺服器10之主機板將具有兩中央處理器,第一中央處理器102和第二中央處理器202。反之,若第二主機板201未連接於第一主機板101上,則僅由第一主機板模組100作為伺服器10之主機板。因此,在此架構下,伺服器10之主機板將僅具有一中央處理器,第一中央處理器102。換言之,在本發明之架構下,可藉由電性連接更多之主機板模組來擴增伺服器10主機板上之中央處理器數目,亦或是將原本連接在一起之部份主機板模組拆卸,來減少伺服器10主機板上之中央處理器數目。依此,可更彈性的配合使用上需求來安排中央處理器數目,避免不必要之浪費。
在一實施例中,當第二主機板202未連接於第一主機板102上時,伺服器10之主機板為僅具有第一中央處理器102之第一主機板模組100。因此,當伺服器10開機時,基本輸入輸出系統單元106將僅對第一中央處理器102、第一內存模組103與此複數個輸入輸出單元105進行初始化,並將伺服器10之運算模式設在第一模式。而當伺服器10運作於此第一模式下時,各輸入輸出單元可透過對應之輸入輸出單元105發出數據處理之請求任務訊號,並由芯片組104將此請求任務訊號進行訊號轉換後傳送給第一中央處理器102進行處理。
而在另一實施例中,當第二主機板201電性連接於第一主機板101上共同作為伺服器10之主機板時,伺服器10之主機板為具有兩中央處理器,第一中央處理器102和第二中央處理器202,之第一主機板模組100和第二主機板模組200。因此,當伺服器10開機時,基本輸入輸出系統單元106將檢測到第二中央處理器202的存在,因此將不僅對第一中央處理器102、第一內存模組103與此複數個輸入輸出單元105進行初始化,更將對第二中央處理器202和第二內存模組203進行初始化,同時將伺服器10之運算模式設在第二模式。而當伺服器10運作於此第二模式下時,輸入輸出單元可透過對應之輸入輸出單元105發出數據處理之請求任務訊號,而由芯片組104將此請求任務訊號進行訊號轉換後傳送給第一中央處理器102進行處理。在此架構下,由於具有第二中央處理器202,因此第一中央處理器102可透過第一快速通道互連總線111、第一
快速通道互聯連接器107、第二快速通道互聯連接器204和第二快速通道互連總線209,將一部分之數據處理請求任務分配至第二中央處理器202,並在第二中央處理器202處理完此部分之數據處理請求任務後,將處理完後之結果數據再次透過第二快速通道互連總線209、第二快速通道互聯連接器204和第一快速通道互聯連接器107以及第一快速通道互連總線111回傳給第一中央處理器102,由第一中央處理器102將此處理完後之結果數據發送至提出請求之輸入輸出單元。
此外,在另一實施例中,第二主機板模組200更包括有一電性連接至第二中央處理器202的快捷外設互聯標準(Peripheral Component Interconnect Express,PCIE)單元205,用以外接一週邊設備。而當伺服器10運作於第二模式,且第一中央處理器102透過第一快速通道互連總線111、第一快速通道互聯連接器107、第二快速通道互聯連接器204和第二快速通道互連總線209,將一部分之數據處理請求任務分配至第二中央處理器202後。在第二中央處理器202處理完此部分之數據處理請求任務後,第二中央處理器202可將處理完後所產生之結果數據,直接發送至快捷外設互聯標準單元205來傳給對應之週邊設備。
此外,在第一主機板模組100上會設置一電源輸出連接器108,而第二主機板模組200會設置一對應的電源輸入連接器206,藉以提供第二主機板模組200所需之電源。也就是說,當第二主機板201連接於第一主機板101上時,電源輸出連接器108與電源輸入連接器206電性連接,使
得第二主機板模組200內的第二中央處理器202與第二內存模組203可透過電源輸入連接器206從第一主機板模組100處獲得電源。
在再一實施例中,第二主機板模組200更可設置至少一傳感器元件207來感知外界的資訊,同時設置一第二傳感訊號連接器208,來將感知之外界資訊傳送到第一主機板模組100。其中,傳感器元件207,例如為一溫度或一濕度傳感器元件。而第一主機板模組100為接收傳感器元件207所感知之外界資訊,於第一主機板模組100上會設置一對應的第一傳感訊號連接器109,來與第二傳感訊號連接器208進行電性連接。在一實施例中,當第二主機板201電性連接於第一主機板101上時,第一傳感訊號連接器109與第二傳感訊號連接器208電性連接。且當伺服器10開機時,基本輸入輸出系統單元106檢測到傳感器元件207的存在,會透過第一傳感訊號連接器109和第二傳感訊號連接器208來初始化傳感器元件207,使得傳感器元件207可於伺服器10運行過程中感測外界資訊,並由伺服器10進行對應處理。在另一實施例中,第一主機板模組100中更可設置一基本管理控制器(Integrated Lights-Out,ILO)110,在此架構下,當第二主機板201電性連接於第一主機板101上時,第一傳感訊號連接器109與第二傳感訊號連接器208電性連接,基本管理控制器110檢測到傳感器元件207的存在,會控制此傳感器元件207開始工作,來感知外界之資訊,並透過第一傳感訊號連接器109和第二傳感訊號連接器208,將傳感器元件207工作過程中收集到
之外界資訊,送回基本管理控制器110進行對應處理。其中,設置於第一主機板模組100上之電源輸出連接器108,以及第一快速通道互連連接器107可設置於同一連接器內。而設置於第二主機板模組200上之電源輸入連接器206,以及第二快速通道互連連接器204可設置於同一連接器內。
參閱第2A圖所示為根據一實施例第一主機板模組與第二主機板模組組立完成後之概略側視圖。其中為說明方便,主機板上僅繪出部分必要元件,然,一熟習此項技術者,當可根據本發明之說明,將其他之元件安置於主機板上。根據本實施例,第二主機板201具有一第一面2011和相對於此第一面2011的一第二面2012。其中,第二中央處理器202與第二內存模組203位於第二主機板201的第一面2011上,第二快速通道互連連接器204和電源輸入連接器206位於第二主機板201的第二面2012上。第一主機板101亦具有一第一面1011和相對於此第一面1011的一第二面1012,其中第一主機板101之第一面1011面對第二主機板201的第二面2012。第一中央處理器102、第一內存模組103、電源輸出連接器108與第一快速通道互連連接器107位於第一主機板101的第一面1011上。且第二快速通道互連連接器204和第一快速通道互連連接器107是面對面設置,使得當第一快速通道互連連接器106與第二快速通道互連連接器204相互連接後,第二主機板201會平行地設置於第一主機板101之上方。
參閱第2B圖所示為根據另一實施例第一主機板模組
與第二主機板模組組立完成後之概略側視圖。在此實施例中,第二主機板201的第二面2012上更可設置有複數個支撐柱300和301。當第一主機板模組101和第二主機板模組201進行電性連接時,支撐柱300和301被固定於第一主機板101的第一面1011上而使得第二主機板201架設於第一主機板101上。其中,支撐柱300可為一中空結構,第二快速通道互連連接器204設置於此中空結構中,當支撐柱300被固定於第一主機板101的第一面1011時,第二快速通道互連連接器204和第一快速通道互連連接器107在此支撐柱300內相互連接。在另一實施例中,支撐柱301亦可為一中空結構,電源輸入連接器206設置於此中空結構中,當支撐柱301被固定於第一主機板101的第一面1011時,電源輸入連接器206和電源輸出連接器108在此支撐柱301內相互連接。
由上述本發明實施方式可知,應用本發明具有下列優點。在一伺服器中,若主機板處理速度不符需求時,可透過額外耦接一主機板模組,來擴增中央處理器數目。此外,若其中一個中央處理器損壞時,可藉由抽換主機板模組來進行修復,而不需將主機板整個丟棄,可大幅降低成本。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧伺服器
100‧‧‧第一主機板模組
101‧‧‧第一主機板
102‧‧‧第一中央處理器
103‧‧‧第一內存模組
104‧‧‧芯片組
105‧‧‧輸入輸出單元
106‧‧‧基本輸入輸出系統單元
107‧‧‧第一快速通道互聯連接器
108‧‧‧電源輸出連接器
109‧‧‧第一傳感訊號連接器
110‧‧‧基本管理控制器
111‧‧‧第一快速通道互連總線
200‧‧‧第二主機板模組
201‧‧‧第二主機板
202‧‧‧第二中央處理器
203‧‧‧第二內存模組
204‧‧‧第二快速通道互聯連接器
205‧‧‧快捷外設互聯標準單元
206‧‧‧電源輸入連接器
207‧‧‧傳感器元件
208‧‧‧第二傳感訊號連接器
209‧‧‧第二快速通道互連總線
300和301‧‧‧支撐柱
1011和2011‧‧‧第一面
1012和2012‧‧‧第二面
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖繪示依照本發明一實施方式的伺服器方塊圖。
第2A圖所示為根據一實施例第一主機板模組與第二主機板模組組立完成後之概略側視圖。
第2B圖所示為根據另一實施例第一主機板模組與第二主機板模組組立完成後之概略側視圖。
10‧‧‧伺服器
100‧‧‧第一主機板模組
101‧‧‧第一主機板
102‧‧‧第一中央處理器
103‧‧‧第一內存模組
104‧‧‧芯片組
105‧‧‧輸入輸出單元
106‧‧‧基本輸入輸出系統單元
107‧‧‧第一快速通道互聯連接器
108‧‧‧電源輸出連接器
109‧‧‧第一傳感訊號連接器
110‧‧‧基本管理控制器
111‧‧‧第一快速通道互連總線
200‧‧‧第二主機板模組
201‧‧‧第二主機板
202‧‧‧第二中央處理器
203‧‧‧第二內存模組
204‧‧‧第二快速通道互聯連接器
205‧‧‧快捷外設互聯標準單元
206‧‧‧電源輸入連接器
207‧‧‧傳感器元件
208‧‧‧第二傳感訊號連接器
209‧‧‧第二快速通道互連總線
Claims (19)
- 一種伺服器,包括:一第一主機板模組,包括:一第一主機板,以及位於該第一主機板上的一第一中央處理器;至少一第一內存模組,與該第一中央處理器電性連接;一芯片組,電性連接至該第一中央處理器;複數個輸入輸出單元,電性連接至該芯片組;一基本輸入輸出系統(BIOS)單元,電性連接至該芯片組;一第一快速通道互聯(QPI)連接器,透過一第一快速通道互聯總線電性連接至該第一中央處理器;一第二主機板模組,包括:一第二主機板,以及位於該第二主機板上的一第二中央處理器;至少一第二內存模組,與該第一中央處理器電性連接;一第二快速通道互聯連接器,透過一第二快速通道互聯總線電性連接至該第二中央處理器;其中,透過該第一快速通道互聯連接器與該第二快速通道互聯連接器的連接,該第二主機板可拆卸 地連接於該第一主機板上;其中若該第二主機板未連接於該第一主機板上時,該伺服器開機時,該基本輸出輸入單元初始化該第一中央處理器、該第一內存模組與該些輸入輸出單元,並將該伺服器設於第一模式;該伺服器運作於該第一模式時,該第一中央處理器處理該些輸入輸出單元透過該輸入輸出單元發送的數據處理請求任務;若該第二主機板連接於該第一主機板上時,該伺服器開機時,該基本輸出輸入單元檢測到該第二中央處理器的存在,初始化該第一中央處理器、該第一內存模組、該第二中央處理器、該第二內存模組與該些輸入輸出單元,並將該伺服器設於第二模式;該伺服器運作於該第二模式時,該第一中央處理器接受該些輸入輸出單元透過該輸入輸出單元發送的數據處理請求任務,並透過該第一快速通道互聯總線、該第一快速通道互聯連接器、該第二快速通道互聯連接器與該第二快速通道互聯總線分配一部分數據處理請求任務至該第二中央處理器,該第二中央處理器處理完該一部分數據處理請求任務後,將結果數據透過該第一中央處理器發送至對應的輸入輸出單元。
- 如請求項1所述之伺服器,其中該第二主機板模組更包括一電性連接至該第二中央處理器的快捷外設互聯標準單元(PCIE),該伺服器運作於該第二模式時,該第一中 央處理器透過該第一快速通道互聯總線、該第一快速通道互聯連接器、該第二快速通道互聯連接器與該第二快速通道互聯總線分配另一部分數據處理請求任務至該第二中央處理器,該第二中央處理器處理完該另一部分數據處理請求任務後,將結果數據發送至該快捷外設互聯標準單元。
- 如請求項1所述之伺服器,其中該第一主機板模組更包括一電源輸出連接器,該第二主機板模組包括一對應的電源輸入連接器,當第二主機板連接於該第一主機板上時,該電源輸出連接器與該電源輸入連接器電性連接,該第二主機板模組內的第二中央處理器與該至少一第二內存模組透過該電源輸入連接器獲得電能。
- 如請求項3所述之伺服器,其中該第二主機板模組更包括:至少一傳感器元件與一第二傳感訊號連接器,該第一主機板模組更包括一對應的第一傳感訊號連接器,當第二主機板連接於該第一主機板上時,該第一傳感訊號連接器與該第二傳感訊號連接器電性連接;該該伺服器開機時,該基本輸出輸入單元透過該第一傳感訊號連接器、該第二傳感訊號連接器初始化該傳感器元件,並於伺服器運行過程中採集該傳感器元件資訊。
- 如請求項3所述之伺服器,其中該第二主機板模組更包括: 至少一傳感器元件與一第二傳感訊號連接器,該第一主機板模組更包括一基板管理控制器(ILO),一對應的第一傳感訊號連接器;當該第二主機板連接於該第一主機板上時,該第一傳感訊號連接器與該第二傳感訊號連接器電性連接,該基本管理控制器檢測到該傳感器元件的存在,並使該傳感器元件開始工作,該基本管理控制器透過該第一傳感訊號連接器與該第二傳感訊號連接器採集該傳感器元件資訊。
- 如請求項5所述之伺服器,其中該電源輸出連接器與該第一快速通道互聯連接器、該電源輸入連接器與該第二快速通道互聯連接器分別設置於同一連接器內。
- 如請求項3所述之伺服器,其中:該第二中央處理器與該至少一第二內存模組位於該第二主機板的第一面,該第二快速通道互聯連接器位於該第二主機板相對於該第一面的第二面;該第一中央處理器、該至少一第一內存模組與該第一快速通道互聯連接器位於該第一主機板的同一面;當該第一快速通道互聯連接器與該第二快速通道互聯連接器相互連接後,該第二主機板平行地設置於該第一主機板上方。
- 如請求項7所述之伺服器,其中該電源輸入連接器也位於該第二主機板的第二面,該電源輸出連接器與該第 一快速通道互聯連接器位於該第一主機板的同一面。
- 如請求項8所述之伺服器,其中該第二主機板的第二面設置有複數個支撐柱,該些支撐柱被固定於該第一主機板而使該第二主機板架設與該第一主機板上;該些支撐柱至少之一為中空,當該中空支撐柱被固定於該第一主機板時,該第一快速通道互聯連接器與該第二快速通道互聯連接器在該支撐柱內相互連接。
- 一種伺服器,包括:一第一主機板模組,包括:一第一主機板,以及位於該第一主機板上的一第一中央處理器;至少一第一內存模組,與該第一中央處理器電性連接;一芯片組,電性連接至該第一中央處理器;複數個輸入輸出單元,電性連接至該芯片組;一基本輸入輸出系統(BIOS)單元,電性連接至該芯片組;一第一快速通道互聯(QPI)連接器,透過一第一快速通道互聯總線電性連接至該第一中央處理器,用於連接一第二主機板模組,當該伺服器運行時,該第一中央處理器接受該些輸入輸出單元透過該輸入輸出單元發送的數據處理請求任務,並透過該第一快速通道互聯總線分配 一部分數據處理請求任務至該第二主機板模組,該第二主機板模組處理完該一部分數據處理請求任務後,將結果數據透過該第一中央處理器發送至對應的輸入輸出單元。
- 如請求項10所述之伺服器,其中第二主機板模組包括:一第二主機板,以及位於該第二主機板上的一第二中央處理器;至少一第二內存模組,與該第二中央處理器電性連接;一第二快速通道互聯(QPI)連接器,透過一第二快速通道互聯總線電性連接至該第二中央處理器;其中,透過該第一快速通道互聯連接器與該第二快速通道互聯連接器的連接,該第二主機板可拆卸地連接於該第一主機板上;若該第二主機板未連接於該第一主機板上:該伺服器開機時,該基本輸出輸入單元初始化該第一中央處理器、該第一內存模組與該些輸入輸出單元,並將該伺服器設於第一模式;該伺服器運作於該第一模式時,該第一中央處理器處理該些輸入輸出單元透過該輸入輸出單元發送的數據處理請求任務;若該第二主機板連接於該第一主機板上:該伺服器開機時,該基本輸出輸入單元檢測到該第二中央處理器的存在,初始化該第一中央處理器、該第一內 存模組、該第二中央處理器、該第二內存模組與該些輸入輸出單元,並將該伺服器設於第二模式;該伺服器運作於該第二模式時,該第一中央處理器接受該些輸入輸出單元透過該輸入輸出單元發送的數據處理請求任務,並透過該第一快速通道互聯總線、該第一快速通道互聯連接器、該第二快速通道互聯連接器與該第二快速通道互聯總線分配一部分數據處理請求任務至該第二中央處理器,該第二中央處理器處理完該一部分數據處理請求任務後,將結果數據透過該第一中央處理器發送至對應的輸入輸出單元。
- 如請求項11所述之伺服器,其中該第二主機板模組更包括一電性連接至該第二中央處理器的快捷外設互聯標準(PCIE)單元,該伺服器運作於該第二模式時,該第一中央處理器透過該第一快速通道互聯總線、該第一快速通道互聯連接器、該第二快速通道互聯連接器與該第二快速通道互聯總線分配另一部分數據處理請求任務至該第二中央處理器,該第二中央處理器處理完該另一部分數據處理請求任務後,將結果數據發送至該快捷外設互聯標準單元。
- 如請求項11所述之伺服器,其中該第一主機板模組更包括一電源輸出連接器,該第二主機板模組包括一對應的電源輸入連接器,當第二主機板連接於該第一主機板上時,該電源輸出連接器與該電源輸入連接器電性連接,該第二主機板模組內的第二中央處理器與該至少一第二內 存模組透過該電源輸入連接器獲得電能。
- 如請求項13所述之伺服器,其中該第二主機板模組更包括至少一傳感器元件與一第二傳感訊號連接器,該第一主機板模組更包括一對應的第一傳感訊號連接器,當第二主機板連接於該第一主機板上時,該第一傳感訊號連接器與該第二傳感訊號連接器電性連接;該伺服器開機時,該基本輸出輸入單元透過該第一傳感訊號連接器、該第二傳感訊號連接器初始化該傳感器元件,並於伺服器運行過程中採集該傳感器元件資訊。
- 如請求項13所述之伺服器,其中該第二主機板模組更包括至少一傳感器元件與一第二傳感訊號連接器,該第一主機板模組更包括一基本管理控制器(ILO),一對應的第一傳感訊號連接器;當第二主機板連接於該第一主機板上時,該第一傳感訊號連接器與該第二傳感訊號連接器電性連接,該基本管理控制器檢測到該傳感器元件的存在,並使該傳感器元件開始工作,該基本管理控制器透過該第一傳感訊號連接器與該第二傳感訊號連接器採集該傳感器元件資訊。
- 如請求項15所述之伺服器,其中該電源輸出連接器與該第一快速通道互聯連接器、該電源輸入連接器與該第二快速通道互聯連接器分別設置於同一連接器內。
- 如請求項13所述之伺服器,其中該第二中央處理器與該至少一第二內存模組位於該第二主機板的第一面,該第二快速通道互聯連接器位於該第二主機板相對於該第一面的第二面;該第一中央處理器、該至少一第一內存模組與該第一快速通道互聯連接器位於該第一主機板的同一面;當該第一快速通道互聯連接器與該第二快速通道互聯連接器相互連接後,該第二主機板平行地設置於該第一主機板上方。
- 如請求項17所述之伺服器,其中該電源輸入連接器也位於該第二主機板的第二面,該電源輸出連接器與該第一快速通道互聯連接器位於該第一主機板的同一面。
- 如請求項18所述之伺服器,其中該第二主機板的第二面設置有複數個支撐柱,該些支撐柱被固定於該第一主機板而使該第二主機板架設與該第一主機板上;該些支撐柱至少之一為中空,當該中空支撐柱被固定於該第一主機板時,該第一快速通道互聯連接器與該第二快速通道互聯連接器在該支撐柱內相互連接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101146934A TWI480741B (zh) | 2012-12-12 | 2012-12-12 | 伺服器主機板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101146934A TWI480741B (zh) | 2012-12-12 | 2012-12-12 | 伺服器主機板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201423435A TW201423435A (zh) | 2014-06-16 |
TWI480741B true TWI480741B (zh) | 2015-04-11 |
Family
ID=51394014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101146934A TWI480741B (zh) | 2012-12-12 | 2012-12-12 | 伺服器主機板 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI480741B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI815689B (zh) * | 2022-10-06 | 2023-09-11 | 神雲科技股份有限公司 | 多核系統溝通方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002084488A2 (en) * | 2001-04-11 | 2002-10-24 | Stratus Technologies Bermuda Ltd. | An apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep |
TWI269975B (en) * | 2005-08-25 | 2007-01-01 | Inventec Corp | Method and device for automatically adjusting bus width |
CN101872213A (zh) * | 2010-04-19 | 2010-10-27 | 浪潮电子信息产业股份有限公司 | 一种基于qpi链接架构的组合式服务器主板设计方法 |
US20110113225A1 (en) * | 2009-11-06 | 2011-05-12 | Inventec Corporation | Basic input/output system capable of supporting multi-platforms and constructing method thereof |
TW201218931A (en) * | 2010-10-25 | 2012-05-01 | Hon Hai Prec Ind Co Ltd | Mainboard and electronic device employ the sam |
CN102520768A (zh) * | 2011-12-29 | 2012-06-27 | 曙光信息产业股份有限公司 | 一种刀片服务器主板及*** |
US8305748B2 (en) * | 2010-07-30 | 2012-11-06 | Inventec Corporation | Blade server module |
-
2012
- 2012-12-12 TW TW101146934A patent/TWI480741B/zh not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002084488A2 (en) * | 2001-04-11 | 2002-10-24 | Stratus Technologies Bermuda Ltd. | An apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep |
TWI269975B (en) * | 2005-08-25 | 2007-01-01 | Inventec Corp | Method and device for automatically adjusting bus width |
US20110113225A1 (en) * | 2009-11-06 | 2011-05-12 | Inventec Corporation | Basic input/output system capable of supporting multi-platforms and constructing method thereof |
CN101872213A (zh) * | 2010-04-19 | 2010-10-27 | 浪潮电子信息产业股份有限公司 | 一种基于qpi链接架构的组合式服务器主板设计方法 |
US8305748B2 (en) * | 2010-07-30 | 2012-11-06 | Inventec Corporation | Blade server module |
TW201218931A (en) * | 2010-10-25 | 2012-05-01 | Hon Hai Prec Ind Co Ltd | Mainboard and electronic device employ the sam |
CN102520768A (zh) * | 2011-12-29 | 2012-06-27 | 曙光信息产业股份有限公司 | 一种刀片服务器主板及*** |
Also Published As
Publication number | Publication date |
---|---|
TW201423435A (zh) | 2014-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9189245B2 (en) | Motherboard in a server | |
TWI531907B (zh) | 基板管理系統架構 | |
CN107278299B (zh) | 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和*** | |
US10126954B1 (en) | Chipset and server system using the same | |
CN1892586B (zh) | 集中式可热插拔的视频控制器与改向逻辑单元 | |
US20160080210A1 (en) | High density serial over lan managment system | |
TW201227269A (en) | Apparatus and method for handling a failed processor of a multiprocessor information handling system | |
US11775464B2 (en) | Computer system and a computer device | |
US20190056773A1 (en) | Peripheral device expansion card system | |
US20150032925A1 (en) | System Management through Direct Communication between System Management Controllers | |
WO2024078223A1 (zh) | 一种电子设备及其PCIe拓扑配置方法和装置 | |
US7080181B2 (en) | Hot-pluggable video architecture | |
TW202343237A (zh) | 資料中心安全控制模組及其控制方法 | |
US10540308B2 (en) | System and method for providing a remote keyboard/video/mouse in a headless server | |
US20150186317A1 (en) | Method and apparatus for detecting the initiator/target orientation of a smart bridge | |
TWI480741B (zh) | 伺服器主機板 | |
JP5549733B2 (ja) | 計算機管理装置、計算機管理システム及び計算機システム | |
CN111104359B (zh) | 一种基板管理控制器访问方法与装置 | |
US7200700B2 (en) | Shared-IRQ user defined interrupt signal handling method and system | |
CN216352292U (zh) | 服务器主板及服务器 | |
US11467780B1 (en) | System and method for automatic identification and bios configuration of drives in a backplane | |
US10409940B1 (en) | System and method to proxy networking statistics for FPGA cards | |
CN206312128U (zh) | 一种服务器管理板 | |
TWI841882B (zh) | 系統開機方法及其相關電腦系統 | |
JP2015156101A (ja) | ダンプシステムおよびダンプ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |