TWI477783B - 用於晶片上系統的功率量測之方法與裝置 - Google Patents

用於晶片上系統的功率量測之方法與裝置 Download PDF

Info

Publication number
TWI477783B
TWI477783B TW099126614A TW99126614A TWI477783B TW I477783 B TWI477783 B TW I477783B TW 099126614 A TW099126614 A TW 099126614A TW 99126614 A TW99126614 A TW 99126614A TW I477783 B TWI477783 B TW I477783B
Authority
TW
Taiwan
Prior art keywords
soc
power
module
interfaces
interface
Prior art date
Application number
TW099126614A
Other languages
English (en)
Other versions
TW201111806A (en
Inventor
Sivakumar Radhakrishnan
Sin S Tan
Stephan J Jourdan
Lily P Looi
Yi-Feng Liu
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201111806A publication Critical patent/TW201111806A/zh
Application granted granted Critical
Publication of TWI477783B publication Critical patent/TWI477783B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

用於晶片上系統的功率量測之方法與裝置 發明的技術領域
本發明係有關一種晶片上系統，且更確切但無排他性地來說，本發明係有關令該晶片上系統能在各種不同模式中進行功率量測的技術。
 發明的技術背景
在一種晶片上系統(SOC)中，係把該SOC的部件整合在一單一晶片上。儘管該SOC中之該等部件的高度整合提供了多種優點，例如節省晶片區域以及較佳信號品質，可能難以進行各個個別部件的功率耗用量測，因為並無法利用外部構件來簡單地隔離該SOC中的邏輯組件與電源領域。
當該SOC用於一行動平台中時，該SOC的閒置功率耗用狀況是用以判定該行動平台之電池壽命的一重要衡量標準。相似地，該SOC的感熱設計功率是該行動平台的另一個重要衡量標準，因為它指出在真實應用程式工作負載下的最大耗用功率狀況。該SOC的動態功率耗用狀況可協助設計用於該行動平台的機箱，以使它在具有較佳散熱性的散熱器設計中及/或該平台的冷卻設計中能更具效率。在一種習知SOC設計中，量測該SOC的閒置與動態功率耗用狀況並不容易，且可能會因著該SOC的設計而變得不可能。
 發明的概要說明
依據本發明的一實施例，係特地提出一種方法，其包含下列步驟：把一晶片上系統(SOC)的一或多個介面設定於一閒置模式；把該SOC中的一或多個處理器核心設定於一閒置狀態；使針對該SOC的一或多個時脈輸入無效；使該SOC之一或多個邏輯區塊的一電壓位準降低，該一或多個邏輯區塊具有一共通電壓平面；以及量測該SOC的一功率耗用狀況。
圖式的簡要說明
將可從以下本發明主體內容的詳細說明而清楚地了解本發明實施例的特徵與優點，在圖式中：第1圖繪示根據本發明一實施例的一種SOC之一方塊圖；第2圖以方塊圖展示出根據本發明一實施例的一種輸入/輸出模組；第3圖以方塊圖展示出受到根據本發明一實施例之一種電源管理區塊控制的多個模組；第4圖展示出根據本發明一實施例之一種輸入/輸出模組中的一種時脈閘控方案；第5圖以流程圖展示出用以根據本發明一實施例之一種輸入/輸出模組進行閒置功率耗用量測的多個步驟；第6圖以流程圖展示出用以根據本發明一實施例之一種輸入/輸出模組進行動態功率耗用量測的多個步驟；以及第7圖展示出一種用以實行根據本發明一實施例揭露之多種方法的系統。
 較佳實施例的詳細說明
在本文中係藉著舉例方式在圖式中說明本發明的實施例，此等說明不具限制性。為了簡要與清楚地進行展示，未必要縮放展示於圖式中的元件。例如，某些元件的大小可以相對於其他元件而放大以便能清晰地展示出來。再者，適當的話，在圖式中將使用重複的元件編號來表示對應或類似的元件。本發明說明中所謂的〝一實施例〞或〝本發明的一實施例〞係表示的是參照該等實施例所述的一特定特徵、結構、或者特性係包括在至少一實施例中。因此，本發明說明之不同部分中出現的〝在一實施例中〞未必均表示相同的實施例。
本發明的實施例提供一種方法與系統，其致能於各種不同模式執行SOC的量測技術。在本發明的一實施例中，該SOC可以完全地控制其邏輯組件與電路，以促進把該SOC組配成一種所欲的操作模式。此狀況可允許鉤符及/或機構能從外部存取該SOC以組配該SOC。例如，在本發明的一實施例中，該SOC中的該等鉤符允許一後端測試者能容易地把該SOC組配成各種不同模式，以進行該SOC之一或多個個別部件的功率耗用量測。可以較快速地且較準確地執行該SOC之該等個別部件的功率耗用量測。此外，可以提高該SOC的整體產出量，因為可以根據該SOC之該等部件的個別功率耗用狀況而較容易地檢測到故障零件。
以下所述的圖式展示出用以促進在該SOC中完全控制邏輯組件與I/O電路的各種不同技術，以進行該SOC之該等部件的功率量測。第1圖以方塊圖100展示出根據本發明一實施例的一種SOC 105。SOC 105具有2個處理核心110與120，該等處理核心分別經由通訊鏈結116與124耦接於輸入/輸出(I/O)模組130。處理器核心110與120經由通訊鏈結114而彼此通訊，且可分別經由通訊鏈結112與122而從外部存取處理器核心110與120。在本發明的另一個實施例中，可使處理器核心110與120結合成一個單一的模組。在本發明的另一個實施例中，各個處理器核心110與120亦可具有不只一個處理單元。
I/O模組130提供經由通訊鏈結132與136通往處理核心110與120的一外部介面。在本發明的一實施例中，I/O模組130具有控制邏輯組件，其用以致能I/O模組130及/或SOC 105中的核心邏輯組件與I/O電路或使其無效。例如，在本發明的一實施例中，當要量測I/O模組130的閒置功率耗用狀況時，I/O模組130中的該控制邏輯組件將把該核心邏輯組件與I/O電路切換為關閉，以最小化I/O模組130的切換活動與功率耗用狀況。
在本發明的一實施例中，I/O模組130具有連接了該I/O模組中之各種不同內部邏輯區塊的數個電源領域。藉著把該等各種不同內部邏輯區塊劃分成不同的電源領域或電源平面，可以容易地控制並且量測該等各種不同內部邏輯區塊的功率耗用狀況。
SOC 105亦可具有經由通訊鏈結134耦接於I/O模組130的介面模組140，且可經由通訊鏈結142而外部地存取SOC 105。該通訊鏈結包括但不限於：一直接媒體介面(DMI)、一快速周邊部件互連體(PCI-E)介面、一共通系統介面(CSI)、以及任何其他適當通訊協定。
展示於SOC 105中的該等部件並不意圖具有限制性，且在本發明的其他實施例中，該SOC的組態包括未展示於第1圖中的其他部件。熟知技藝者將可了解的是，可以使用該SOC的其他組態，而不會影響本發明的運作。此外，針對I/O模組130解說的該等技術亦不意圖具有限制性。熟知技藝者將可了解的是，可把該等技術應用到該SOC中的其他部件，而不會影響本發明的運作。
第2圖以方塊圖200展示出根據本發明一實施例的一種I/O模組130。I/O模組130具有電源管理區塊210、共通系統介面(CSI)模組220、切換模組230、DMI模組240、以及PCI-E模組250。在本發明的一實施例中，電源管理區塊210具有允許完全地控制I/O模組130的邏輯組件。例如，在本發明的一實施例中，電源管理區塊210具有用以組配各個介面/通訊鏈結116、124、132、134與136之介面狀態的控制邏輯組件。根據所欲的操作模式，電源管理區塊210可設定I/O模組130之各個介面的所欲介面狀態。在本發明的一實施例中，係利用(但不限於)暫存器、狀態機器、組合式邏輯組件以及類似裝置來實行電源管理區塊210的該控制邏輯組件。
CSI模組220分別經由通訊鏈結116與124在I/O模組130以及處理核心110與120之間界接。在本發明的一實施例中，CSI模組220具有用以模擬處理核心110與120之間之往來通訊的邏輯組件。藉著如此作，能允許把處理核心110與120設定為一閒置或靜止模式，而同時可於動態或功能性模式來操作或運用I/O模組130，以供進行動態功率耗用量測。例如，在本發明的一實施例中，當只需要量測I/O模組130的動態功率耗用狀況時，便把處理核心110與120設定為一閒置模式，且實際上不用把往來處理核心110與120之間但由CSI模組220模擬的任何通訊分程傳遞到處理核心110與120。此動作允許I/O模組130的動態功率耗用量測能接近於真實的訊務或應用程式的工作負載。
在本發明的一實施例中，CSI模組220藉著以處理核心110與120的使用者設定頻率把具有一已知簽章/數值的入站虛擬讀取完成動作送回，來模擬針對處理核心110與120的一讀取命令。相似地，CSI模組220藉著把在CSI模組220之該CSI介面上的寫入動作丟棄，來模擬針對處理核心110與120的一寫入命令。此動作可確保在量測I/O模組130之動態功率耗用的過程中，能使CSI模組220中的該邏輯組件運作，即使是使處理核心110與120處於閒置模式。
切換模組230管理電源管理區塊210、CSI模組220、DMI模組240、以及PCI-E模組250之間之通訊訊務的路由。例如，在本發明的一實施例中，切換模組230接收來自DMI模組240之埠口1 242的資料，並且傳送所接收到的資料到CSI模組220。在本發明的一實施例中，當在該通訊訊務的路由過程中有需要時，該切換模組將進行資料格式的轉換。
在本發明的一實施例中，切換模組230具有用以判定該進入通訊訊務是否包含處理核心110與120的邏輯組件。例如，在本發明的一實施例中，如果該進入通訊訊務牽涉到或需要該訊務從一埠口路由到另一個埠口，切換模組230進行該訊務的路由動作，而不使處理核心110與120啟動。當接收到該進入通訊訊務時，如果處理核心110與120處於一閒置狀態，處理核心110與120可維持為處於該閒置狀態，而同時切換模組230進行該訊務或資料的路由動作。藉著切換模組230中的此邏輯組件，處理核心110與120未必從其閒置狀態受啟動或受喚起，且可維持為其閒置狀態達較長時間，以節省功率耗用。
在本發明的一實施例中，切換模組230可藉著檢查該通訊訊務的來源與目的地頭標，來判定該進入通訊訊務是否包含處理核心110與120。例如，在本發明的一實施例中，當I/O模組130接收來自PCI-E模組250之埠口1 252的資料時，便經由通訊鏈結234把該資料傳送到切換模組230。
在接收到該資料之後，切換模組230檢查該所接收資料的頭標，並且判定該所接收資料的目的地。如果該接收資料的目的地為除了CSI模組220中之該CSI介面以外的另一個埠口或介面，即，點對點訊務，切換模組230便使該所接收資料路由到個別埠口或介面，而不需要處理核心110與120處理該所接收資料。該點對點訊務包括但不限於：圖形資料、鍵盤模擬動作、埠口間資料以及類似物。
例如，在本發明的一實施例中，切換模組230使來自PCI-E模組250之埠口1 252的該資料路由到DMI模組240的埠口2 244，而不需使處理核心110與120啟動。此動作允許SOC 105能節省電力，因為當接收到點對點訊務時，處理核心110與120可維持為處於一閒置狀態。熟知技藝者將可了解的是，亦可把其他用以判定是否接收到點對點訊務的多種方法套用到本發明中，而不會影響本發明的運作。
DMI模組240與PCI-E模組250展示出I/O模組130的二個介面，且並不意圖具有限制性。在本發明的其他實施例中，DMI模組240與PCI-E模組250的埠口可多於二個或者可少於二個，且各個埠口可具有不同的速度與組態。熟知技藝者將可了解的是，可使用DMI模組240與PCI-E模組250的其他多種組態，而不會影響本發明的運作。
第3圖以方塊圖300展示出受到根據本發明一實施例之一種電源管理區塊210控制的多個模組。為了展示目的，係假設該I/O模組具有二個時脈來源，核心相位鎖定迴路(PLL)以及PCI-E PLL 320。PCI-E PLL 320提供該(等)時脈給PCI-E模組250，且核心PLL 310依照規定地提供該(等)時脈給I/O模組130以及SOC 105中的其他模組。
電源管理區塊210係耦接於核心PLL 310以及PCI-E PLL 320，以控制核心PLL 310與PCI-E PLL 320所提供之該等時脈的時脈閘控功能。藉著對該等時脈進行時脈閘控而使其可受切換關閉為I/O模組130及/或SOC 105之閒置模式之邏輯組件的未使用叢集，電源管理區塊210允許SOC 105能節省電力。在本發明的一實施例中，電源管理區塊210分別經由通訊鏈結314與324傳送該等時脈閘控信號到核心PLL 310以及PCI-E PLL 320。在本發明的另一個實施例中，電源管理區塊210經由一分別通訊鏈結(未展示於第3圖)傳送該等時脈閘控信號到核心PLL 310以及PCI-E PLL 320。
電源管理區塊210亦耦合至一或多個電源閘330。為了促進I/O模組103的功率耗用量測功能，將把I/O模組130中的各種不同內部邏輯區塊劃分成一或多個電源領域或電壓平面。在本發明的一實施例中，當I/O模組130處於閒置狀態時可受到切換關閉的未使用邏輯組件係連接至一或多個特定電源領域。在本發明的一實施例中，該未使用邏輯組件的各個特定電源領域係與一電源閘連接。
在本發明的一實施例中，該電源閘為實行在I/O模組130中的一大型電晶體，且係設置在SOC 105之晶粒或封裝上的電壓輸入墊或凸塊以及任何未使用邏輯組件之間。該(等)電源閘把從該(等)電壓輸入墊或凸塊供應而具有相當小電壓降的電壓傳遞到受到電源閘控制的該邏輯組件。當該電源閘受啟動或致能時，它將使通往該閘控邏輯組件的該電壓從一正常電壓位準降低到一最小保持電壓位準。該最小保持電壓位準為最低電壓位準，其中耦合至該電源閘的該邏輯組件仍能維持其功能或先前數值。在本發明的一實施例中，係根據多個因素來判定該保持電壓位準，包括但不限於：程序限制、該閘控邏輯組件之狀態改變的統計分析、該閘控邏輯組件中暫存器位元的故障率，以及類似因素。
藉著使該(等)電源閘啟動為該閘控邏輯組件，將允許I/O模組103能在處於閒置模式時節省功率耗用，因為通往該閘控邏輯組件的該電壓係從一正常位準縮減到一最小維持位準。在本發明的一實施例中，電源管理區塊210具有多個可規劃暫存器，其控制核心PLL 310與PCI-E PLL 320中的時脈閘控動作以及該(等)電源閘。此動作可促進把SOC 105控制為一所欲操作模式以供進行功率耗用量測。在本發明的一實施例中，可經由通訊鏈結132直接地存取電源管理區塊210的該等可規劃暫存器。此動作允許一鉤符或一機構能容易地控制SOC 105的組態，以供進行功率耗用量測。此外，該等鉤符允許容易地且較準確地進行老化(burn-in)測試、品質與可靠性測試、特徵描述量測。在本發明的另一個實施例中，電源管理區塊210具有多個狀態暫存器，其反映出I/O模組130及/或SOC 105的狀況或狀態。
在本發明的另一個實施例中，當該SOC 105處於一閒置模式時，電源管理區塊210把SOC 105中之該等I/O電路的非必要零件切換為關閉。例如，在本發明的一實施例中，當該SOC 105處於一閒置模式時，電源管理區塊210僅使PCI-E模組250與DMI模組240中的一雜訊抑制電路保持為作用中。當該介面處於閒置或睡眠狀態時，該雜訊抑制電路檢測即將發生的訊務叢發。該雜訊抑制I/O邏輯組件電路嘗試著檢測該介面之差分接腳中的差分電壓，以感測活動並且使該介面準備從閒置或睡眠狀態中退出。
針對I/O模組130解說的該等技術僅為展示性，且不受限於用於I/O模組130。熟知技藝者將可了解如何應用相似技術到SOC 105的其他部件；將不在本發明中說明此部份。
第4圖展示出根據本發明一實施例之一種I/O模組130中的一種時脈閘控方案400。核心PLL 310提供一主要時脈312給時脈閘1 410與時脈分頻器420。時脈閘1 410控制時脈1 412與時脈2 414，而當把I/O模組130設定為一閒置模式或狀態時，該等時脈為無效的。在本發明的一實施例中，時脈閘1 410受到來自電源管理區塊210之控制信號402的控制。在本發明的另一個實施例中，電源管理區塊210經由核心PLL 310傳送該(等)控制信號到時脈閘1 410。熟知技藝者將可了解的是，可以使用用以控制時脈閘1 410的其他方法，而不會影響到本發明的運作。
在本發明的一實施例中，將把時脈1 412與時脈2 414提供給I/O模組130中的該邏輯組件及/或SOC 105的其 他部件，其在SOC 105的閒置模式中可受到切換而關閉或使其無效。時脈3 416展示出提供給無法受到切換關閉之該邏輯組件的一時脈，即使當I/O模組130或SOC 105處於一閒置模式。例如，在本發明的一實施例中，將把時脈3 416提供給電源管理區塊210，而時脈3 416並未受到時脈閘控，因為電源管理區塊210需要在I/O模組130的一閒置模式中處於作用中，以確保可以把I/O模組130從閒置模式切換回到正常操作模式。
時脈分頻器420展示出可把主要時脈312劃分或縮減為其他的時脈頻率，以形成時脈4 422與時脈5 424。PCI-E PLL 320亦對時脈閘2 430提供主要時脈322。當把I/O模組130設置為閒置模式時，亦可使時脈432與434無效。相似地，在本發明的一實施例中，時脈閘2 430受到來自電源管理區塊210之該(等)控制信號403的控制。在本發明的一實施例中，可並行地使時脈閘410與430的控制信號402與403啟動或無效。在本發明的另一個實施例中，可使時脈閘410與430的控制信號402與403獨立於彼此而啟動或無效。
在本發明的一實施例中，當I/O模組130及/或SOC 105處於閒置模式時，可繞過核心PLL 310與PCI-E PLL 320。此動作可允許電源管理區塊210使核心PLL 310與PCI-E PLL 320無效，以節省SOC 105的功率耗用。在此情景中，可以由一外部來源提供電源管理區塊210的時脈來源。所展示出的時脈閘控方案400並不意圖具有限制性。熟知技藝者將可了解的是，可以使用該時脈閘控方案的其他組態，而不會影響本發明的運作。
第5圖以流程圖500展示出用以根據本發明一實施例之一種輸入/輸出模組130進行閒置功率耗用量測技術的多個步驟。為了能清楚地展示，係參照第2圖來討論第5圖。在步驟505中，電源管理區塊210把所有該等介面切換成一閒置模式。例如，在本發明的一實施例中，電源管理區塊210把CSI模組220中的CSI介面、DMI模組240中的埠口242與244、PCI-E模組250中的埠口252與254切換成閒置狀態。
在本發明的一實施例中，I/O模組130的該等介面及/或SOC 105依從於一種主動狀態電源管理(ASPM)協定。例如，在本發明的一實施例中，如果I/O模組130依從於ASPM，當在步驟505中設定電源管理區塊210中的適當控制暫存器時，電源管理區塊210便把CSI模組220中的CSI介面、DMI模組240中的埠口242與244、PCI-E模組250中的埠口252與254切換成一種L1狀態。
在步驟510中，將把處理核心110與120以及介面140設定為一種閒置模式或低電源狀態。在本發明的一實施例中，處理核心110與120依從進階組態與電源介面(ACPI)標準(ACPI標準、〝進階組態與電源介面規格〞、第3.0b修正版、2006年10月10日發表)。例如，在本發明的一實施例中，如果處理核心110與120依從於ACPI，便在步驟510中把處理核心110與120設定為電源狀態C6或C7。
在本發明的一實施例中，將在步驟515中，設定或組配該(等)電源閘的保持電壓。在本發明的一實施例中，將藉著使用I/O模組130中的適當熔斷設定來設定該保持電壓。在本發明的另一個實施例中，可把該保持電壓設定為一預設電壓位準，且不需要進行組配動作。在步驟520中，電源管理區塊210致能該(等)電源閘。在步驟525中，該電源管理區塊210致能該(等)時脈閘。
將在步驟530中量測I/O模組13的功率耗用狀況，且此流程將結束。在本發明的一實施例中，將藉著經由I/O模組130的電壓供應而透過具有已知電阻的一電阻器來測量電流，以判定量測I/O模組130之功率耗用狀況。雖然流程圖500僅解說了I/O模組130的功率量測狀況，並不意圖具有限制性。熟知技藝者將可了解如何把相似技術應用到SOC 105的其他部件中，以判定SOC 105之其他部件的功率耗用狀況。
第6圖以流程圖600展示出用以根據本發明一實施例之一種輸入/輸出模組130進行動態功率耗用量測技術的多個步驟。為了能清楚地展示，係參照第2圖來討論第6圖。在步驟605中，電源管理區塊210把所有該等介面切換成或設定為一正常模式或狀態。例如，在本發明的一實施例中，電源管理區塊210把CSI模組220中的CSI介面、DMI模組240中的埠口242與244、PCI-E模組250中的埠口252與254切換成一正常狀態。
在本發明的一實施例中，如果I/O模組130依從於ASPM，當在步驟605中設定電源管理區塊210中的適當控制暫存器時，電源管理區塊210便把CSI模組220中的CSI介面、DMI模組240中的埠口242與244、PCI-E模組250中的埠口252與254切換成一種L0狀態。
在步驟610中，係把處理核心110與120以及介面140設定為一種閒置模式或低電源狀態。例如，在本發明的一實施例中，如果處理核心110與120依從於ACPI，便在步驟610中把處理核心110與120設定為電源狀態C6或C7。在步驟615中，電源管理區塊210使該(等)電源閘無效或停用，並且使該(等)時脈閘無效。此動作允許I/O模組130能於正常模式中操作，其中所有時脈均受到致能，且該電壓位準係設定為正常位準。
在步驟620中，將使通訊訊務注入到I/O模組130或把它提供給I/O模組130，以啟動或運轉如I/O模組130的大部分邏輯組件一般。例如，在本發明的一實施例中，係經由DMI模組240中的埠口242與244以及PCI-E模組250中的埠口252與254把讀取與寫入通訊訊務傳送到I/O模組130。當來自DMI模組240之埠口242與244以及PCI-E模組250之埠口252與254的任何訊務受引導到處理核心110與120時，該CSI模組能夠模擬來自處理核心110與120的讀取與寫入命令。熟知技藝者將可了解的是，亦可使用用以執行I/O模組130中之該等邏輯組件的其他方法，且可把該等其他方法應用到本發明中，而不會影響到本發明的運作。
在選擇性步驟625中，如果切換模組230能夠促進或支援點對點訊務，亦可把點對點訊務注入到I/O模組130中。例如，在本發明的一實施例中，當經由DMI模組240的埠口1 242接收到針對PCI-E模組250之埠口2 254的指定資料時，切換模組230能夠路由該資料，而不會牽涉到處理核心110與120。將在步驟630中量測I/O模組130的動態功率耗用狀況，且此流程將結束。在本發明的一實施例中，將藉著經由I/O模組130的電壓供應而透過具有已知電阻的一電阻器來測量電流，以判定量測I/O模組130的功率耗用狀況。雖然流程圖600僅解說了I/O模組130的功率量測狀況，並不意圖具有限制性。熟知技藝者將可了解如何把相似技術應用到SOC 105的其他部件中，以判定SOC 105之其他部件的功率耗用狀況。
第7圖展示出一種用以實行根據本發明一實施例所揭露之多種方法的系統700。系統700包括但不限於：桌上型電腦、膝上型電腦、小筆電、筆記型電腦、個人數位助理(PDA)、伺服器、工作站、蜂巢式電話、行動式運算裝置、網際網路設備、或任何其他類型的運算裝置。在另一個實施例中，用以實行本發明所述之方法的系統700可為一晶片上系統(SOC)系統。
處理器710具有用以執行系統700之指令的處理核心712。處理核心712包括但不限於：用以擷取指令的預擷取邏輯組件、用以解碼該等指令的解碼邏輯組件、用以執行指令以及類似指令的執行邏輯組件。處理器710具有用以快取系統700之指令及/或資料的快取記憶體716。在本發明的另一個實施例中，快取記憶體716包括但不限於：第一階層快取記憶體、第二階層快取記憶體、以及第三階層快取記憶體，或處理器710中之快取記憶體的任何其他組態。
記憶體控制中樞(MCH)714能進行令處理器710能存取記憶體730並且與記憶體730通訊的多種功能，該記憶體730包括依電性記憶體732及/或非依電性記憶體734。依電性記憶體732包括但不限於：同步動態隨機存取記憶體(SDRAM)、動態隨機存取記憶體(DRAM)、RAMBUS動態隨機存取記憶體(RDRAM)、及/或任何其他類型的隨機存取記憶體裝置。非依電性記憶體734包括但不限於：NAND快閃記憶體、相變化記憶體(PCM)、唯讀記憶體(ROM)、電性可抹除可規劃唯讀記憶體(EEPROM)、或任何其他類型的非依電性記憶體裝置。
記憶體730儲存欲由處理器710執行的資訊與指令。當處理器710正在執行指令時，記憶體730亦可儲存暫時變數或其他中介資訊。晶片組720經由點對點(PtP)介面717與722與處理器710連接。晶片組720令處理器710能連接至系統700中的其他模組。在本發明的一實施例中，介面717與722根據一種PtP通訊協定來運作，例如Intel® QuickPath互連體(QPI)或類似互連體。
晶片組720連接至顯示器裝置740，該種顯示器裝置包括但不限於：液晶顯示器(LCD)、陰極射線管(CRT)顯示器、 或任何其他形式的視覺性顯示器裝置。在本發明的一實施例中，可把處理器710與晶片組720合併成一SOC。此外，晶片組720連接至一或多個匯流排750與755，該等匯流排使各種不同模組諸如一輸入/輸出(I/O)模組774、一非依電性記憶體760、一大量儲存裝置(儲存媒體)762、一鍵盤/滑鼠764與一網路介面766互連。如果匯流排速度或通訊協定方面有不相符狀況，匯流排750與755可經由匯流排橋接器772而互連在一起。晶片組720耦接於(但不限於)非依電性記憶體760、大量儲存裝置762、鍵盤/滑鼠764、以及網路介面766。
大量儲存裝置762包括但不限於：固態驅動機、硬碟驅動機、通用串列匯流排快閃記憶體驅動機、或任何其他形式的電腦資料儲存媒體。可利用任何已知的網路介面標準來實行網路介面766，包括但不限於：乙太介面、通用串列匯流排(USB)介面、快速周邊部件互連體介面、無線介面及/或任何其他適當類型的介面。該無線介面根據下列(但不限於)來運作：IEEE 802.11標準以及其相關系列、Home Plug AV(HPAV)規格、超寬頻(UWB)技術、藍牙技術、WiMax標準、或任何形式的無線通訊協定。
儘管係把展示於第7圖的該等模組解說為系統700中的分別區塊，可把由某些該等區塊執行的功能整合在一單一半導體電路中，或者可利用二或更多個分別的積體電路來實行該等功能。例如，雖然係把快取記憶體716解說為處理器710中的一分別區塊，可把快取記憶體716合併到處 理器核心712中。在本發明的另一個實施例中，系統700可包括不只一個處理器/處理核心。
可把本文中揭露的方法實行於硬體、軟體、韌體、或其任何其他組合中。雖然已經說明了本發明請求項目之實施例的實例，熟知技藝者將可了解的是，可以替代地使用用以實行本發明揭露之請求項目的多種其他方法。在前面的說明中，已經解說了本發明所揭露之請求項目的各種不同面向。為了解說目的，係列出特定的編號、系統、與組態以供完整了解本發明展示實施例。然而，熟知技藝者將可了解的是，不需要該等特定細節亦可實現替代實施例。在其他實例中，將省略、簡化、合併或劃分已知的特徵、部件、或模組，以避免模糊本發明展示實施例的焦點。
本文中所使用的用語" 可運作" 係表示當該裝置或系統處於切斷電力狀態時，該裝置、系統、協定等能夠針對其所欲功能而運作或適於運作。本發明所揭露之請求項目的各種不同實施例可實行於硬體、軟體、韌體、或其任何其他組合中，並且可參照或結合程式碼來進行說明，例如用於模擬、仿效與製造一設計的指令、功能、程序、資料結構、邏輯組件、應用程式、設計表述或格式，其受到一機器存取時將使該機器執行任務、界定摘要資料類型或低階硬體脈絡、或者產出一結果。
可利用儲存在一或多個運算裝置上且在其上執行的程式碼與程式碼來實行展示在圖式中的技術，例如一般用途電腦或運算裝置。該等運算裝置儲存並且利用機器可讀媒 體來傳遞程式碼與資料(內部地且透過一網路而與其他運算裝置通訊)，例如機器可讀儲存媒體(例如，磁碟；光碟；隨機存取記憶體；唯讀記憶體；快閃記憶體裝置；相變記憶體)、以及機器可讀通訊媒體(例如，電性、光學、聲學性或其他形式的傳播信號，例如載波、紅外線信號、數位信號等)。
儘管已經參照展示性實施例來說明本發明所請求的項目，並不意圖以限制方式來闡述本發明。例示實施例的各種不同修正方案以及對熟知技藝者來說為顯而易見的本發明其他實施例均視為屬於本發明請求項目的範圍。
100、200、300‧‧‧方塊圖
105‧‧‧晶片上系統(SOC)
110、120、712‧‧‧處理核心
112~116、122~124、132~136、142、212~214、222、232~234、312~314、324~326‧‧‧通訊鏈結
130、774‧‧‧輸入/輸出(I/O)模組
140‧‧‧介面模組
210‧‧‧電源管理區塊
220‧‧‧共通系統介面(CSI)模組
230‧‧‧切換模組
240‧‧‧直接媒體介面(DMI)模組
242、252‧‧‧埠口1
244、254‧‧‧埠口2
250‧‧‧快速周邊部件互連體(PCI-E)模組
310‧‧‧核心相位鎖定迴路 (PLL)
320‧‧‧PCI-E PLL
322‧‧‧主要時脈
330‧‧‧電源閘
400‧‧‧時脈閘控方案
402、403‧‧‧控制信號
410‧‧‧時脈閘1
412‧‧‧時脈1
414‧‧‧時脈2
416‧‧‧時脈3
420‧‧‧時脈分頻器
422‧‧‧時脈4
424‧‧‧時脈5
430‧‧‧時脈閘2
432‧‧‧時脈6
434‧‧‧時脈7
500、600‧‧‧流程圖
505~530、605~630‧‧‧步驟
700‧‧‧系統
710‧‧‧處理器
714‧‧‧記憶體控制中樞(MCH)
716‧‧‧快取記憶體
717、722‧‧‧點對點介面
720‧‧‧晶片組
724、726‧‧‧介面
730‧‧‧記憶體
732‧‧‧依電性記憶體
734、760‧‧‧非依電性記憶體
740‧‧‧顯示器裝置
750、755‧‧‧匯流排
762‧‧‧大量儲存裝置(儲存媒體)
764‧‧‧鍵盤/滑鼠
766‧‧‧網路介面
772‧‧‧匯流排橋接器
第1圖繪示根據本發明一實施例的一種SOC之一方塊圖；第2圖以方塊圖展示出根據本發明一實施例的一種輸入/輸出模組；第3圖以方塊圖展示出受到根據本發明一實施例之一種電源管理區塊控制的多個模組；第4圖展示出根據本發明一實施例之一種輸入/輸出模組中的一種時脈閘控方案；第5圖以流程圖展示出用以根據本發明一實施例之一種輸入/輸出模組進行閒置功率耗用量測的多個步驟；第6圖以流程圖展示出用以根據本發明一實施例之一種輸入/輸出模組進行動態功率耗用量測的多個步驟；以及第7圖展示出一種用以實行根據本發明一實施例揭露 之多種方法的系統。
100‧‧‧方塊圖
105‧‧‧晶片上系統(SOC)
110‧‧‧處理核心
112‧‧‧通訊鏈結
114‧‧‧通訊鏈結
116‧‧‧通訊鏈結
120‧‧‧處理核心
122‧‧‧通訊鏈結
124‧‧‧通訊鏈結
130‧‧‧輸入/輸出(I/O)模組
132‧‧‧通訊鏈結
134‧‧‧通訊鏈結
136‧‧‧通訊鏈結
140‧‧‧介面模組
142‧‧‧通訊鏈結

Claims (24)

  1. 一種用於晶片上系統的功率量測之方法，其包含下列步驟：把一晶片上系統(SOC)的一或多個介面設定於一閒置模式，其中把該SOC之該一或多個介面設定於該閒置模式的步驟，包含設定與該SOC之該一或多個介面相關聯的一或多個模式暫存器；把該SOC中的一或多個處理器核心設定於一閒置狀態；使針對該SOC的一或多個時脈輸入無效；使該SOC之一或多個邏輯區塊的一電壓位準降低，該一或多個邏輯區塊具有一共通電壓平面；以及量測該SOC的一功率耗用。
  2. 如申請專利範圍第1項之方法，其中該SOC的該一或多個邏輯區塊包含一或多個暫存器，且其中使該SOC之該一或多個邏輯區塊之該電壓位準降低的步驟，包含使該一或多個邏輯區塊的該電壓位準降低，以使得各個暫存器能夠保持其狀態。
  3. 如申請專利範圍第1項之方法，其中該SOC的該一或多個介面包含下列項目中的一或多個：一直接媒體介面(DMI)、一快速周邊部件互連體(PCI-E)介面、以及一共通系統介面(CSI)。
  4. 如申請專利範圍第1項之方法，其中該SOC之該一或多個介面的該閒置模式至少部份地依從於一主動狀 態電源管理(ASPM)閒置狀態。
  5. 如申請專利範圍第1項之方法，其中使針對該SOC之該一或多個時脈輸入無效的步驟包含關閉該SOC的一或多個相位鎖定迴路(PLL)。
  6. 如申請專利範圍第1項之方法，其中該一或多個處理器核心的該閒置狀態至少部份地依從於一進階組態與電源介面(ACPI)閒置狀態。
  7. 一種用於晶片上系統的功率量測之方法，其包含下列步驟：把一晶片上系統(SOC)的一或多個介面設定於一正常模式；把該SOC中的一或多個處理器核心設定於一閒置狀態；致能針對該SOC的一或多個時脈輸入；對該SOC提供通訊訊務；以及量測該SOC的一功率耗用。
  8. 如申請專利範圍第7項之方法，其中把該SOC的該一或多個介面設定於該正常模式的步驟，包含設定與該SOC之該一或多個介面相關聯的一或多個模式暫存器。
  9. 如申請專利範圍第7項之方法，其另包含對該SOC提供點對點通訊訊務。
  10. 如申請專利範圍第7項之方法，其中該SOC的該一或多個介面包含下列項目中的一或多個：一直接媒體介 面(DMI)、一快速周邊部件互連體(PCI-E)介面、以及一共通系統介面(CSI)。
  11. 如申請專利範圍第7項之方法，其中該SOC之該一或多個介面的該閒置模式至少部份地依從於一主動狀態電源管理(ASPM)閒置狀態。
  12. 如申請專利範圍第7項之方法，其中該一或多個處理器核心的該閒置狀態至少部份地依從於一進階組態與電源介面(ACPI)閒置狀態。
  13. 一種用於晶片上系統的功率量測之裝置，其包含：用以進行下列動作的電源管理邏輯組件：控制一或多個電源閘，各個電源閘耦接於一或多個邏輯區塊的一電壓輸入以及一電源領域，其中各個電源閘響應於各個電源閘的一停用動作，用以進行下列動作：降低該電壓輸入；以及對該一或多個邏輯區塊的該電源領域提供經降低之該電壓輸入；以及控制針對該一或多個邏輯區塊的一或多個時脈輸入。
  14. 如申請專利範圍第13項之裝置，其中該電源管理邏輯組件另用以控制該裝置之一或多個介面中各個介面的一鏈結狀態。
  15. 如申請專利範圍第14項之裝置，其中該一或多個介面包含下列項目中的一或多個：一直接媒體介面 (DMI)、一快速周邊部件互連體(PCI-E)介面、以及一共通系統介面(CSI)。
  16. 如申請專利範圍第14項之裝置，其中該SOC的該一或多個介面至少部份地依從於一主動狀態電源管理(ASPM)。
  17. 如申請專利範圍第13項之裝置，其中各個電源閘響應於各個電源閘的一啟動動作，用以對該一或多個邏輯區塊的該電源領域提供該電壓輸入。
  18. 如申請專利範圍第13項之裝置，其中該電源管理邏輯組件另用以控制該裝置的輸入/輸出(I/O)邏輯組件。
  19. 如申請專利範圍第13項之裝置，其中該一或多個時脈輸入包含一或多個相位鎖定迴路(PLL)時脈輸入。
  20. 如申請專利範圍第13項之裝置，其中該裝置另包含具有一或多個處理核心的一處理器，且其中電源管理單元另用以控制該處理器之該一或多個處理核心中之至少一個的一運作狀態。
  21. 如申請專利範圍第20項之裝置，其中該至少一處理器核心的該運作狀態至少部份地依從於一進階組態與電源介面(ACPI)。
  22. 如申請專利範圍第20項之裝置，其另包含耦接於該處理器以及該電源管理邏輯組件的一模組，該模組用以在該處理器受設定於一閒置模式時，模擬該處理器的一讀取命令以及一寫入命令。
  23. 如申請專利範圍第22項之裝置，其另包含耦接於該模組以及一或多個介面的一切換模組，該切換模組用以進行下列動作：判定來自該一或多個介面的通訊訊務是否不需要該處理器的處理動作；以及在該一或多個介面之間依路由傳送該通訊訊務，而不需要該處理器的任何處理動作。
  24. 如申請專利範圍第23項之裝置，其中用以判定來自該一或多個介面的該通訊訊務是否不需要該處理器之處理動作的該切換模組，係用以檢查該通訊訊務的一頭標是否指出該通訊訊務並不導向該處理器。
TW099126614A 2009-09-10 2010-08-10 用於晶片上系統的功率量測之方法與裝置 TWI477783B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/557,263 US8275560B2 (en) 2009-09-10 2009-09-10 Power measurement techniques of a system-on-chip (SOC)

Publications (2)

Publication Number Publication Date
TW201111806A TW201111806A (en) 2011-04-01
TWI477783B true TWI477783B (zh) 2015-03-21

Family

ID=43648573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099126614A TWI477783B (zh) 2009-09-10 2010-08-10 用於晶片上系統的功率量測之方法與裝置

Country Status (4)

Country Link
US (1) US8275560B2 (zh)
CN (1) CN102023256B (zh)
TW (1) TWI477783B (zh)
WO (1) WO2011031430A2 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
US9106019B2 (en) * 2010-08-20 2015-08-11 Rockwell Automation Technologies, Inc. Input/output devices having re-configurable functionality
KR101747797B1 (ko) * 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
CN103123373A (zh) * 2011-11-21 2013-05-29 鸿富锦精密工业（深圳）有限公司 电气参数测试装置
US8437343B1 (en) 2012-05-22 2013-05-07 Intel Corporation Optimized link training and management mechanism
US8549205B1 (en) 2012-05-22 2013-10-01 Intel Corporation Providing a consolidated sideband communication channel between devices
US8446903B1 (en) 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
US9128811B2 (en) 2012-06-26 2015-09-08 Intel Corporation Assigning addresses to devices on an interconnect
US8924611B2 (en) 2012-06-26 2014-12-30 Intel Corporation Providing a serial protocol for a bidirectional serial interconnect
US9229524B2 (en) * 2012-06-27 2016-01-05 Intel Corporation Performing local power gating in a processor
US8972640B2 (en) * 2012-06-27 2015-03-03 Intel Corporation Controlling a physical link of a first protocol using an extended capability structure of a second protocol
MY169964A (en) 2012-06-29 2019-06-19 Intel Corp An architected protocol for changing link operating mode
CN102866291B (zh) * 2012-08-27 2014-11-05 中国科学院微电子研究所 基于硬件平台的门级功耗分析装置及方法
US9218178B2 (en) * 2012-08-29 2015-12-22 Microsoft Technology Licensing, Llc Secure firmware updates
US8898654B2 (en) * 2012-08-29 2014-11-25 Microsoft Corporation Secure firmware updates
US9507406B2 (en) * 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9213388B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
US9323312B2 (en) 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
CN103838295A (zh) * 2012-11-27 2014-06-04 中兴通讯股份有限公司 一种低速外设模组集成方法及装置
US9261934B2 (en) 2013-03-15 2016-02-16 Intel Corporation Dynamic response improvement of hybrid power boost technology
US9547025B2 (en) 2013-09-03 2017-01-17 Fabriq, Ltd. Apparatus and method for automatic power metering
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
KR101844812B1 (ko) * 2013-10-23 2018-04-03 인텔 코포레이션 고속 레인에서 가기능정지를 이용한 emi 완화
KR20150065077A (ko) 2013-12-04 2015-06-12 삼성전자주식회사 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템
US9467120B1 (en) * 2013-12-19 2016-10-11 Altera Corporation Power management for PCI express
US9612643B2 (en) 2014-03-29 2017-04-04 Intel Corporation Controlling the CPU slew rates based on the battery state of charge
JP6264155B2 (ja) * 2014-03-31 2018-01-24 富士通株式会社 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains
US9455027B1 (en) 2014-08-08 2016-09-27 Cypress Semiconductor Corporation Power management system for high traffic integrated circuit
US20160169948A1 (en) * 2014-12-10 2016-06-16 Qualcomm Incorporated Method and apparatus for measuring power in mobile devices to minimize impact on power consumption
US9710406B2 (en) 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US10379560B2 (en) * 2015-10-05 2019-08-13 Savant Systems, Llc Home automation system device power optimization
GB2548405B (en) * 2016-03-18 2019-08-14 Advanced Risc Mach Ltd Combination of control interfaces for multiple communicating domains
CN106597085B (zh) * 2016-12-21 2020-02-07 珠海市魅族科技有限公司 一种功耗测试方法、装置及***
CN107976570A (zh) * 2017-11-21 2018-05-01 郑州云海信息技术有限公司 一种存储***数据备份时功耗测试方法、装置和介质
EP3686614B1 (en) * 2019-01-23 2023-10-18 Shenzhen Goodix Technology Co., Ltd. Method and apparatus for metering power consumption of a digital soc for predicting battery life
CN110632497B (zh) * 2019-06-13 2022-01-28 眸芯科技（上海）有限公司 测试soc***中子***功耗的方法、装置及***
CN112345823B (zh) * 2020-10-20 2024-06-18 深圳市新国都支付技术有限公司 功耗测试方法、装置、***及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673420A (en) * 1994-06-06 1997-09-30 Motorola, Inc. Method of generating power vectors for cell power dissipation simulation
US20050289367A1 (en) * 2004-06-29 2005-12-29 Clark Lawrence T System and method for managing power consumption within an integrated circuit
US20070188184A1 (en) * 2006-02-15 2007-08-16 Athas William C Method and apparatus for measuring die-level integrated circuit power variations
US20080209285A1 (en) * 2007-02-27 2008-08-28 Acharyya Dhruva J Method and Circuit for Measuring Operating and Leakage Current of Individual Blocks Within an Array of Test Circuit Blocks
US20090157334A1 (en) * 2007-12-14 2009-06-18 Kenneth Joseph Goodnow Measurement of power consumption within an integrated circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5848281A (en) 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
TWI263787B (en) 2003-12-25 2006-10-11 Ind Tech Res Inst A universal power measurement SoC and measuring method
US7562233B1 (en) * 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7991992B2 (en) 2007-03-13 2011-08-02 Intel Corporation Power reduction for system on chip
US7715995B2 (en) * 2007-12-14 2010-05-11 International Business Machines Corporation Design structure for measurement of power consumption within an integrated circuit
US20090204834A1 (en) 2008-02-11 2009-08-13 Nvidia Corporation System and method for using inputs as wake signals
US7783819B2 (en) * 2008-03-31 2010-08-24 Intel Corporation Integrating non-peripheral component interconnect (PCI) resources into a personal computer system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673420A (en) * 1994-06-06 1997-09-30 Motorola, Inc. Method of generating power vectors for cell power dissipation simulation
US20050289367A1 (en) * 2004-06-29 2005-12-29 Clark Lawrence T System and method for managing power consumption within an integrated circuit
US20070188184A1 (en) * 2006-02-15 2007-08-16 Athas William C Method and apparatus for measuring die-level integrated circuit power variations
US20080209285A1 (en) * 2007-02-27 2008-08-28 Acharyya Dhruva J Method and Circuit for Measuring Operating and Leakage Current of Individual Blocks Within an Array of Test Circuit Blocks
US20090157334A1 (en) * 2007-12-14 2009-06-18 Kenneth Joseph Goodnow Measurement of power consumption within an integrated circuit

Also Published As

Publication number Publication date
WO2011031430A3 (en) 2011-06-23
TW201111806A (en) 2011-04-01
WO2011031430A2 (en) 2011-03-17
CN102023256B (zh) 2014-05-14
CN102023256A (zh) 2011-04-20
US20110060931A1 (en) 2011-03-10
US8275560B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
TWI477783B (zh) 用於晶片上系統的功率量測之方法與裝置
US8782456B2 (en) Dynamic and idle power reduction sequence using recombinant clock and power gating
US10185385B2 (en) Method and apparatus to reduce idle link power in a platform
TWI412993B (zh) 增加於多核心處理器上的一個或多個核心之工作量效能
US8769332B2 (en) Regional clock gating and dithering
US20110213950A1 (en) System and Method for Power Optimization
TWI483265B (zh) 硬體動態快取電源管理
US20110213998A1 (en) System and Method for Power Optimization
Gary et al. PowerPC 603, a microprocessor for portable computers
US20110213947A1 (en) System and Method for Power Optimization
BR112012025292B1 (pt) circuito integrado e método
US11922172B2 (en) Configurable reduced memory startup
JP2009542013A (ja) エネルギー効率的な集積回路（ｉｃ）動作のためのダイ単位電圧プログラミング
US11940858B2 (en) Probe filter retention based low power state
US20230214350A1 (en) Die-to-die Dynamic Clock and Power Gating
US9274885B2 (en) Phase change memory with switch (PCMS) write error detection
US20040128416A1 (en) Apparatus and method for address bus power control
US11703932B2 (en) Demand based probe filter initialization after low power state
US20230084463A1 (en) Runtime non-destructive memory built-in self-test (bist)