TWI474184B - 通用序列匯流排裝置與系統 - Google Patents
通用序列匯流排裝置與系統 Download PDFInfo
- Publication number
- TWI474184B TWI474184B TW98118994A TW98118994A TWI474184B TW I474184 B TWI474184 B TW I474184B TW 98118994 A TW98118994 A TW 98118994A TW 98118994 A TW98118994 A TW 98118994A TW I474184 B TWI474184 B TW I474184B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer module
- signal
- state
- bus
- host
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Power Sources (AREA)
Description
本發明係有關於一種通用序列匯流排(universal serial bus,USB)技術,特別有關於USB 3.0技術。
第1圖為一種通用序列匯流排(USB)系統,包括一主機102、一USB裝置104、以及連接兩者的一USB纜線106。本說明書特別以USB 3.0技術為例。
在正常操作下,主機102與USB裝置104皆處於一正常操作狀態U0,以正常收發數據包。使用者可自由除能該主機102之USB傳輸。例如,利用主機102之作業系統所提供的一種操作一”安全移除USB裝置”一即可將主機102的USB傳輸除能。
然而,在傳統技術中,主機102除能USB傳輸時並不知會USB裝置104,導致USB裝置104持續維持在正常操作狀態U0,消耗大量電力。
本發明揭露一種通用序列匯流排裝置與系統。
USB系統包括一主機、一USB裝置、以及連結該主機與該USB裝置的一USB纜線。
USB裝置包括一電子物理層(electrical physical layer,EPHY)模組、一邏輯物理層(logical physical layer,LPHY)模組、一連結層(link layer)模組以及一協定層(protocol layer)模組。本發明特別對其中邏輯物理層模組以及連結層模組作特別設計。
此段以一種實施方式為例。上述電子物理層模組負責判讀該USB纜線中一第一傳輸線與一第二傳輸線之電壓,以產生回復時脈與資料。邏輯物理層模組將偵測上述回復時脈與資料以產生一提示信號;此外,邏輯物理層模組在偵測不到該回復時脈時設定該提示信號為一特定值。上述連結層模組具有一狀態機。該連結層模組將判斷該提示信號是否等於該特定值,並於該提示信號維持在該特定值一特定時間長度後令該狀態機離開一正常操作狀態。
上述第一與第二傳輸線可為USB纜線內的一TX+、TX-傳輸線。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下。
第2圖為本案通用序列匯流排(universal serial bus,USB)系統的一種實施方式,所採用的傳輸技術為USB 3.0。此USB系統包括一主機202、一USB裝置204以及溝通該主機202與該USB裝置204的一USB纜線。USB纜線由多條傳輸線組合而成。為了說明方便,第2圖中僅標示出該條USB纜線中的TX+與TX-傳輸線。
USB裝置204包括:一電子物理層(electrical physical layer,EPHY)模組206、一邏輯物理層(logical physical layer,LPHY)模組208、一連結層(link layer)模組210以及一協定層(protocol layer)模組212。連結層模組210包括一狀態機(state machine)214;例如,USB 3.0傳輸協定之LTSSM(link training and status state machine),用以定義連接狀態(link connectivity)與電源狀態(link power management)。本案針對TX+、TX-傳輸線的特性設計該邏輯物理層模組208與該連結層模組210,使狀態機214得以更靈活的切換,達到省電效果。
第3圖示意上述TX+、TX-傳輸線的操作電壓,其中包括一差動信號工作高電壓Vtxh
、一差動信號工作低電壓Vtxl
以及一共模電壓VCM
。差動訊號工作高電壓Vtxh
、差動訊號工作低電壓Vtxl
以及共模電壓VCM
在USB3.0技術的規格書中皆有詳細定義其電壓範圍。在正常操作狀態(U0)時,TX+、TX-傳輸線之電壓(以5Gb/s的速率)在差動信號工作高電壓Vtxh
、差動信號工作低電壓Vtxl
間變換(toggle)。
再參閱第2圖,電子物理層模組206前端有一接收電路(Rx)(未顯示)用以接收TX+與TX-傳輸線之電壓,再傳送給電子物理層模組206。電子物理層模組206判讀TX+與TX-傳輸線之電壓,其中電子物理層模組206包含一時脈資料回復電路(Clock Data Recovery,CDR)(未顯示),用以將TX+與TX-傳輸線之電壓回復為一回復時脈與資料供後級電路使用。舉例說明之,耦接於電子物理層模組206的邏輯物理層模組208可根據該回復時脈的上升緣擷取上述資料。
邏輯物理層模組208包含多個邏輯電路,用以根據TX+與TX-傳輸線之電壓的判讀結果(上述回復時脈與資料)產生一提示信號216。然而,主機202之USB傳輸為連結除能狀態(SS.Disabled)時,TX+與TX-傳輸線之電壓無法被電子物理層模組206的時脈資料回復電路回復為回復時脈與資料供後級電路使用,導致邏輯物理層模組208無法偵測到上述回復時脈、亦無法根據該回復時脈之上升緣擷取上述資料。關於此狀況,邏輯物理層模組208會設定提示信號216為一特定值(specific pattern)以標示之。
連結層模組210耦接於邏輯物理層模組208。連結層模組210將提示信號216與該特定值比較,並且於提示信號216維持在該特定值一特定時間長度後,令狀態機214離開一正常操作狀態。
相較於傳統技術,本案USB裝置204會隨著主機202動作,在主機之USB傳輸除能後也相應地離開正常操作狀態,不會困在正常操作狀態中。此設計有助於減少能量消耗。
參閱第2圖所示之實施方式,其中連結層模組210更包括一比較器218以及一計數器220。比較器218將提示信號216與上述特定值比較。計數器220耦接該比較器218,用以估算該提示信號216維持在該特定值的時間長度。若計數器220顯示該提示信號216維持在該特定值達到上述特定時間長度,則狀態機214離開正常操作狀態。
在一實施例中,上述特定時間長度可為1024T(1T為8ns)或其他合適的數值。此外,提示信號216可有多種設計。
舉例說明之,提示信號216可分為兩部分,分別為一第一匯流排信號(可命名為PHYLS_RXD)以及一第二匯流排信號(可命名為PHYLS_RXDISK),其中,第一匯流排信號PHYLS_RXD包括32位元,第二匯流排信號PHYLS_RXDISK包括4位元。邏輯物理層模組208於無法偵測到回復時脈時,令第一匯流排PHYLS_RXD傳送一第一值、且令第二匯流排PHYLS_RXDISK傳送一第二值。上述第一、第二值組合成前述之特定值。本發明一種實施方式令該第一值為32位元的0,且令該第二值為4位元的1111b。
在某些實施方式中,連結層模組210於提示信號216維持在上述特定值上述特定時間長度後,不僅令狀態機214離開正常操作狀態,更令狀態機214進入一連結重建狀態(Recovery.Active)。在連結重建狀態下,USB裝置204發出一調訓序列(training sequence 1,TS1)待主機202回應。在第4圖會更加詳細地說明其中細節。
本案設計有利於節省耗電量。第4圖以狀態圖舉例說明之,其中包括主機202的一種狀態切換與USB裝置204的一種狀態切換。主機202原本處於一正常操作狀態402,接著,使用者將主機202之USB傳輸除能,使主機202切換至一連結除能狀態404,令TX+與TX-傳輸線之電壓不存在回復時脈、與資料信息。由於電子物理層模組206的時脈資料回復電路無法將所接收的TX+與TX-傳輸線之電壓轉換為回復時脈與資料,邏輯物理層模組208將偵測不到回復時脈,故邏輯物理層模組208設定提示信號216為一特定值。連結層模組210在偵測到提示信號216維持在上述特定值上述特定時間長度後,切換原本為正常操作狀態406的狀態機214至連結重建狀態408,使USB裝置204發出調訓序列TS1待主機202回應。由於主機202處於連結除能狀態404,故不回應調訓序列(TS1)。USB裝置204轉而切換至一連結失效狀態(SS.Inactive)410,以確認主機202是否存在。由於主機202處於連結除能狀態404,故USB裝置204偵測不到主機202,進而切換USB裝置204之狀態至連結除能狀態412。利用本案所提供的機制,主機202的USB傳輸除能後,USB裝置204將迅速地進入連結除能狀態412,可避免無謂的電力消耗。
第5圖以另一狀態圖舉例說明主機202的一種狀態切換與USB裝置204的一種狀態切換。與第4圖相較,主機202後來又重新啟動其USB傳輸功能,自連結除能狀態404切換至一偵測連結狀態(RxDetect.Active)502。在偵測連結狀態502下,主機202將偵測USB裝置204是否存在。由於USB裝置204已被切換至連結除能狀態412,故主機202自偵測連結狀態502切換至一連結偵測除能狀態(RxDetect.Quiet)504,避免浪費能量在USB裝置偵測上。
以上說明書敘述僅列舉本發明的某些實施方式,並非用來限定本發明範圍。本技術領域者根據本發明與現有技術所衍伸出來的任何變形與改良皆涉及本發明技術範圍。申請專利範圍並非僅限定於說明書實施例內容,更包括本技術領域者依照其敘述所能想像到的任何變形。
102、202...主機
104、204...USB裝置
106...USB纜線
206...電子物理層模組
208...邏輯物理層模組
210...連結層模組
212...協定層模組
214...狀態機
216...提示信號
218...比較器
220...計數器
402、406...正常操作狀態(U0)
404、412...連結除能狀態(SS.Disabled)
408...連結重建狀態(Recovery.Active)
410...連結失效狀態(SS.Inactive)
502...偵測連結狀態(RxDetect.Active)
504...連結偵測除能狀態(RxDetect.Quiet)
TX+、TX-...USB纜線中的兩條傳輸線
以及
Vtxh
、VCM
、Vtx1
...TX+、TX-傳輸線之操作電壓
第1圖圖解一種通用序列匯流排(USB)系統;
第2圖為本案USB系統的一種實施方式;
第3圖示意USB纜線中TX+、TX-傳輸線的操作電壓;
第4圖以狀態圖舉例說明主機202的一種狀態切換與USB裝置204的一種狀態切換;以及
第5圖以另一狀態圖舉例說明主機202的一種狀態切換與USB裝置204的一種狀態切換。
202...主機
204...USB裝置
206...電子物理層模組
208...邏輯物理層模組
210...連結層模組
212...協定層模組
214...狀態機
216...提示信號
218...比較器
220...計數器
以及
TX+、TX-...USB纜線中的兩條傳輸線
Claims (20)
- 一種通用序列匯流排裝置,包括:一電子物理層模組,判讀一第一傳輸線與一第二傳輸線之電壓,並將該第一傳輸線以及該第二傳輸線之電壓回復為回復時脈與資料;一邏輯物理層模組,偵測上述回復時脈與資料以產生一提示信號,且在無法偵測到該回復時脈時設定該提示信號為一特定值;以及一連結層模組,具有一狀態機,其中,上述連結層模組將該提示信號與該特定值比較,於該提示信號維持在該特定值一特定時間長度後,令該狀態機離開一正常操作狀態。
- 如申請專利範圍第1項所述之通用序列匯流排裝置,其中上述第一、第二傳輸線分別為一通用序列傳輸纜線中的TX+、TX-傳輸線。
- 如申請專利範圍第1項所述之通用序列匯流排裝置,其中該連結層模組於該提示信號維持在該特定值該特定時間長度後,更令該狀態機進入一連結重建狀態,使該通用序列匯流排裝置發出一調訓序列待一主機回應。
- 如申請專利範圍第3項所述之通用序列匯流排裝置,其中該連結層模組於該主機不回應該調訓序列時,切換該狀態機至一連結失效狀態,以偵測該主機是否存在。
- 如申請專利範圍第4項所述之通用序列匯流排裝置,其中該連結層模組於上述偵測主機動作失敗時,切換該狀態機至一連結除能狀態。
- 如申請專利範圍第1項所述之通用序列匯流排裝置,其中該連結層模組更包括:一比較器,將該提示信號與該特定值比較;以及一計數器,耦接該比較器,用以估算該提示信號維持在該特定值的時間長度,供控制該狀態機使用。
- 如申請專利範圍第1項所述之通用序列匯流排裝置,其中該提示信號包括一第一匯流排信號以及一第二匯流排信號,在無法偵測到該回復時脈時,該邏輯物理層模組設定該第一匯流排信號為一第一值、且設定該第二匯流排信號為一第二值,上述第一、第二值組合成前述之特定值。
- 如申請專利範圍第7項所述之通用序列匯流排裝置,其中該第一匯流排信號包括32位元,該第二匯流排信號包括4位元。
- 如申請專利範圍第8項所述之通用序列匯流排裝置,其中該第一值為32位元的0、且該第二值為4位元的1111b。
- 如申請專利範圍第1項所述之通用序列匯流排裝置,其中該狀態機用以定義連接狀態與電源狀態。
- 一種通用序列匯流排系統,包括:一主機;一通用序列匯流排纜線;以及一通用序列匯流排裝置,藉由該通用序列匯流排纜線與該主機連接,該通用序列匯流排裝置包括:一電子物理層模組,用以判讀該通用序列匯流排 纜線一第一傳輸線與一第二傳輸線之電壓,並將該第一傳輸線以及該第二傳輸線之電壓回復為回復時脈與資料;一邏輯物理層模組,偵測上述回復時脈與資料以產生一提示信號,且在無法偵測到該回復時脈時設定該提示信號為一特定值;以及一連結層模組,具有一狀態機,其中,上述連結層模組將該提示信號與該特定值比較,於該提示信號維持在該特定值一特定時間長度後,令該狀態機離開一正常操作狀態。
- 如申請專利範圍第11項所述之系統,其中上述第一、第二傳輸線分別為該通用序列傳輸纜線中的TX+、TX-傳輸線。
- 如申請專利範圍第11項所述之系統,其中該連結層模組於該提示信號維持在該特定值該特定時間長度後,更令該狀態機進入一連結重建狀態,使該通用序列匯流排裝置發出一調訓序列待該主機回應。
- 如申請專利範圍第13項所述之系統,其中該連結層模組於該主機不回應該調訓序列時,切換該狀態機至一連結失效狀態,以偵測該主機是否存在。
- 如申請專利範圍第14項所述之系統,其中該連結層模組於上述偵測主機動作失敗時,切換該狀態機至一連結除能狀態。
- 如申請專利範圍第11項所述之系統,其中該連結層模組更包括: 一比較器,將該提示信號與該特定值比較;以及一計數器,耦接該比較器,用以估算該提示信號維持在該特定值的時間長度,供控制該狀態機使用。
- 如申請專利範圍第11項所述之系統,其中該提示信號包括一第一匯流排信號以及一第二匯流排信號,在無法偵測到該回復時脈時,該邏輯物理層模組設定該第一匯流排信號為一第一值、且設定該第二匯流排信號為一第二值,上述第一、第二值組合成前述之特定值。
- 如申請專利範圍第17項所述之系統,其中該第一匯流排信號包括32位元,該第二匯流排信號包括4位元。
- 如申請專利範圍第18項所述之系統,其中該第一值為32位元的0、且該第二值為4位元的1111b。
- 如申請專利範圍第11項所述之系統,其中該狀態機用以定義連接狀態與電源狀態。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98118994A TWI474184B (zh) | 2009-06-08 | 2009-06-08 | 通用序列匯流排裝置與系統 |
US12/512,142 US8285885B2 (en) | 2009-06-08 | 2009-07-30 | Universal serial bus device and universal serial bus system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98118994A TWI474184B (zh) | 2009-06-08 | 2009-06-08 | 通用序列匯流排裝置與系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201044181A TW201044181A (en) | 2010-12-16 |
TWI474184B true TWI474184B (zh) | 2015-02-21 |
Family
ID=43301553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98118994A TWI474184B (zh) | 2009-06-08 | 2009-06-08 | 通用序列匯流排裝置與系統 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8285885B2 (zh) |
TW (1) | TWI474184B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8996747B2 (en) * | 2011-09-29 | 2015-03-31 | Cypress Semiconductor Corporation | Methods and physical computer-readable storage media for initiating re-enumeration of USB 3.0 compatible devices |
US8843664B2 (en) * | 2011-09-29 | 2014-09-23 | Cypress Semiconductor Corporation | Re-enumeration of USB 3.0 compatible devices |
CN105550134B (zh) * | 2015-12-07 | 2018-04-03 | 上海兆芯集成电路有限公司 | 高速数据接口主机端控制器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070210842A1 (en) * | 2006-03-13 | 2007-09-13 | Renesas Technology Corp. | Delay locked loop circuit and semiconductor integrated circuit device |
TW200821910A (en) * | 2006-11-10 | 2008-05-16 | Tenor Electronics Corp | Data synchronization apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1139226A1 (en) | 2000-01-14 | 2001-10-04 | Microchip Technology Inc. | Method of emulating an attachment and detachment of a USB device |
US7266661B2 (en) * | 2004-05-27 | 2007-09-04 | Silverbrook Research Pty Ltd | Method of storing bit-pattern in plural devices |
-
2009
- 2009-06-08 TW TW98118994A patent/TWI474184B/zh active
- 2009-07-30 US US12/512,142 patent/US8285885B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070210842A1 (en) * | 2006-03-13 | 2007-09-13 | Renesas Technology Corp. | Delay locked loop circuit and semiconductor integrated circuit device |
TW200821910A (en) * | 2006-11-10 | 2008-05-16 | Tenor Electronics Corp | Data synchronization apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20100312929A1 (en) | 2010-12-09 |
TW201044181A (en) | 2010-12-16 |
US8285885B2 (en) | 2012-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4625712B2 (ja) | 半導体集積回路及び電子機器 | |
TWI624761B (zh) | 裝置斷開之偵測的技術 | |
US9160451B2 (en) | Active optical cable connector plug and active optical cable using same | |
CN104133533A (zh) | 一种支持全长的pcie扩展卡板卡*** | |
CN101493490B (zh) | 一种端口***检测电路 | |
WO2008145011A1 (fr) | Procédé de transmission de signal parallèle d'une alimentation ininterrompue | |
CN104615037A (zh) | 一种基于can总线的车载设备唤醒装置及方法 | |
CN104272217A (zh) | 主-从接口 | |
US20140173166A1 (en) | Reduction of idle power in a communication port | |
TWI443497B (zh) | 主機裝置、usb的接口模組與其電源管理方法 | |
CN102999148A (zh) | 具保护功能的网络唤醒*** | |
TWI474184B (zh) | 通用序列匯流排裝置與系統 | |
TW201324175A (zh) | 具有省電管理功能之通用序列匯流排裝置以及省電管理方法 | |
KR20140124817A (ko) | 단선을 통한 배터리의 모니터링 및 통신 | |
US9336176B2 (en) | Remote access appliance with communication protocol autosensing feature | |
CN102402272B (zh) | 具有网络连接功能的电子装置及应用于该电子装置的方法 | |
CN101561794B (zh) | 通用串行总线装置 | |
CN202615294U (zh) | 一种热插拔式内存板 | |
US9235246B2 (en) | Computing device and power supply method of connection module | |
CN103227758A (zh) | 一种光纤以太网交换机及控制方法 | |
CN103532724B (zh) | 一种most网络接口电路和most网络状态控制方法 | |
CN107832251A (zh) | 一种开关电源域并行接口到常开电源域并行接口的转接电路 | |
WO2018040361A1 (zh) | 一种电源管理电路及电源管理方法 | |
CN216355945U (zh) | 双重过压保护电路 | |
JP2011166502A (ja) | 物理層回路 |