TWI473116B - 多通道記憶體儲存裝置及其控制方法 - Google Patents

Description

多通道記憶體儲存裝置及其控制方法

本發明係關於一種儲存裝置，尤指一種多通道記憶體(Multi－channel memory)儲存裝置及其控制方法。

寫入資料於儲存裝置中是很耗費時間的動作，為追求加快儲存裝置的存取速度，習知技術大多於儲存裝置中設置複數個記憶體，並藉由並聯該些記憶體以同時間將資料存取於多個記憶體中，進而倍增資料傳輸及存取的速度。

請參閱第一圖，該圖係為習知之多通道記憶體儲存裝置之系統架構示意圖，其中以並聯兩個記憶體為例來說明雙通道記憶體儲存裝置存取資料的運作情形。如第一圖所示，一多通道記憶體儲存裝置20係應用於一數位系統1中，配合執行寫入與讀取資料。數位系統1中，儲存裝置20係耦接於主機10，接受主機10所下達的指令運作。

多通道記憶體儲存裝置20包括有一控制單元201和一非揮發性記憶體單元70。控制單元201係耦接於主機10與非揮發性記憶體單元70之間，控制單元201接收主機10所下達之一指令，以將該指令所對應一邏輯區塊位址的資料存取於非揮發性記憶體單元70中。非揮發性記憶體單元70包括一第一記憶單元203以及一第二記憶單元205，分別透過資料傳輸線207、209以及共用一指令傳輸線211與控制單元201耦接以傳輸資料。

接著，請一併參閱第二圖，該圖係為第一圖之於多通道記憶體儲存裝置中搬移寫入資料之動作示意圖。如第二圖所示，第一記憶單元203以及第二記憶單元205中分別劃分有多個區塊(Block)，而B0、B2為前述多個區塊中的任意兩區塊，而每個區塊B0、B2再劃分成N個可紀錄一定資料量的分頁(Page)，即P1、P2、...、Pn。當控制單元201收到一資料量大小為1 Page的寫入資料時，控制單元會將該寫入資料等分為兩部分(若並聯M個記憶單元，則將該寫入資料等分為M部分)，以分別寫入1/2Page的資料量於第一記憶單元203的區塊B2的P1分頁和第二記憶單元205的區塊B2的P1分頁中。隨後若有一第二寫入資料需要記錄時，控制單元201會將該第二寫入資料依前述方式等分配置於兩記憶單元的區塊B0中，其中該第二寫入資料係為該寫入資料的更新資料或其他資料，同時複製先前所述存放在第一記憶單元203和第二記憶單元205之區塊B2中的資料到區塊B0內，隨後將第一記憶單元203和第二記憶單元205之區塊B2抹除以利日後其他資料寫入。

如此看來，儘管透過雙通道傳輸寫入資料並同時間紀錄該寫入資料於兩個記憶單元中，寫入時間由原本寫1 Page資料的時間減少為寫1/2Page資料的時間，但相較於採單一記憶單元來存取相同資料，此種雙通道或多通道的傳輸架構需額外增加資料複製以及抹除區塊的動作，如此導致在存取資料大小較小且並聯之記憶單元數目越多時，記憶體會更快到達抹除耐用次數，而提早結束儲存裝置的使用壽命。

有鑑於此，本發明提出利用資料量大小來判斷每一寫入資料的性質，以調整適當的傳輸通道模式來傳輸寫入資料，期加快儲存裝置的存取速度，並同時提高處理資料之效能。

因此，本發明之目的係在於提供一種多通道記憶體儲存裝置及其控制方法，俾能在配置寫入資料到記憶體時，加快儲存裝置的存取速度，亦同時兼顧處理記憶體資料之效能。

本發明係揭示一種多通道記憶體儲存裝置之控制方法，係適用於將由主機傳來的一寫入資料配置在一儲存裝置中。此儲存裝置具有複數個記憶單元。所述之控制方法的步驟如下：首先進行一資料大小辨識程序，將該寫入資料之資料大小與一門限值比較；之後根據比較結果來決定該寫入資料的配置方式，若該寫入資料之資料大小比該門限值小，則將該寫入資料配置於單一記憶單元，否則將該寫入資料等分後，同時間配置於多個記憶單元。

本發明再揭示一種多通道記憶體儲存裝置，係適用於存取一由一主機傳來的寫入資料。所述之多通道記憶體儲存裝置特別包括有一非揮發性記憶體單元、一資料量辨識單元以及一分配單元。其中非揮發性記憶體單元包括複數個記憶單元；資料量辨識單元係將該寫入資料之資料大小與一門限值比較，用以辨識該寫入資料的大小；分配單元係耦接於該資料量辨識單元及該非揮發性記憶體單元之間，以根據辨識結果來決定將該寫入資料配置於該些記憶單元中之單一記憶單元或多個記憶單元。

以上之概述與接下來的詳細說明及附圖，皆是為了能進一步說明本發明為達成預定目的所採取之方式、手段及功效。而有關本發明的其他目的及優點，將在後續的說明及圖式中加以闡述。

在多通道記憶體儲存裝置中，透過並聯多個記憶體來同時間寫入資料大小較大的資料，會比用單一記憶體來寫入該資料來的省時，又因為資料大小較大，其佔用一個區塊的比例較多，因而複製多餘的資料就較少；而資料大小較小的資料之情況剛好相反，其佔用一個區塊的比例較少，反而適合採用單一記憶體來存取資料，雖然寫入該資料的時間較長，卻也避免處理過多多餘的資料。

因此，本發明所提出之多通道記憶體儲存裝置(Multi－channel memory storage device)及其控制方法，係能辨識由一主機傳來的一寫入資料之資料大小，並根據該寫入資料之資料大小來調整適當的傳輸通道模式來傳輸寫入資料，以兼顧加快儲存裝置的存取速度及提高處理資料之效能。

首先，請參閱第三圖，該圖係為本發明所揭示多通道記憶體儲存裝置之一具體實施例之系統架構示意圖。如第三圖所示，一多通道記憶體儲存裝置33(以下簡稱儲存裝置)係應用於一數位系統3中，配合執行寫入與讀取資料。數位系統3中，儲存裝置33係耦接於主機31，接受主機31所下達的指令運作。具體來說，主機31可為一計算機系統，而儲存裝置33則為計算機系統之固態硬碟。

儲存裝置33包括有一非揮發性記憶體單元370和一控制單元331。非揮發性記憶體單元370包括一第一記憶單元333和一第二記憶單元335，係選自單級單元記憶體(SLC)、相變化記憶體(PCM)、自由鐵電式隨機存取記憶體(FeRAM)、磁性隨機存取記憶體(MRAM)或多級單元記憶體(MLC)。第一記憶單元333包括有一第一資料區3331和一第二資料區3333，其藉由指令傳輸線336和資料傳輸線337與控制單元331耦接；第二記憶單元335包括有一第三資料區3351和一第四資料區3353，其藉由指令傳輸線338和資料傳輸線339與控制單元331耦接。其中第一資料區3331和第三資料區3351係用來儲存資料量較小的資料，而第二資料區3333和第四資料區3353係透過並聯的方式來儲存資料量較大的資料。

控制單元331係耦接於主機31與非揮發性記憶體單元370之間，控制單元331接收主機31所下達之一指令，所述之指令可為一寫入指令或一讀取指令，寫入指令是將對應一邏輯區塊位址的資料寫入非揮發性記憶體單元370中，而讀取指令則是將對應一邏輯區塊位址的資料從非揮發性記憶體單元370中讀取出來。控制單元331包括有一系統介面(圖中未示)、一資料量辨識單元3311、一分配單元3313、一第一資料傳輸緩衝區3315以及一第二資料傳輸緩衝區3317。系統介面係耦接於主機31，用以接收主機31所下達的指令，與傳輸該指令所對應之資料，作為主機31及儲存裝置33間指令與資料之傳輸介面。資料量辨識單元3311係耦接於主機31，用以識別該指令所指向的資料之大小。分配單元3313係耦接於資料量辨識單元3311及非揮發性記憶體單元370之間，並根據資料之大小將資料分配至適當的記憶體中。第一、二資料傳輸緩衝區3315、3317係耦接於分配單元3313，用以暫存主機31傳送到儲存裝置33的資料，或主機31預備從儲存裝置33讀取的資料。

在一具體實施例中，主機31將所下達的指令之所對應的資料(以下統稱寫入資料)傳到資料量辨識單元3311，藉由資料量辨識單元3311來辨識該寫入資料的大小，分配單元3313根據該寫入資料的大小將其分配至第一資料傳輸緩衝區3315和第二資料傳輸緩衝區3317，或者其中之一。最後，第一、二資料傳輸緩衝區3315、3317分別利用資料傳輸線337、339將寫入資料傳送至第一記憶單元333和第二記憶單元335。上述資料量辨識單元3311係根據記憶體最小的寫入資料單位，即1個分頁(1 Page)，來判斷寫入資料的大小，若寫入資料的大小小於或等於1 Page，則定義該寫入資料為小容量資料；反之則定義為大容量資料。

接著，請參閱第四圖，該圖係為本發明所揭示多通道記憶體儲存裝置之控制方法的步驟流程圖。其中相關之系統架構請同時參閱第三圖。如第四圖所示，所述之控制方法包括有下列步驟：首先，資料量辨識單元3311接收一寫入資料(步驟S601)；其次，進行一資料大小辨識程序，係將該寫入資料的大小與一門限值比較(步驟S603)，用以辨識該寫入資料之大小。其中，該門限值定義為該多通道記憶體儲存裝置33可寫入之最小範圍，1 Page。若寫入資料的大小大於1 Page，則由分配單元3313等分寫入資料為兩部分並將其分別傳送至第一資料傳輸緩衝區3315和第二資料傳輸緩衝區3317暫存(步驟S609)。其中等分方式係以位元為單位，即分成寫入資料的奇數位元和偶數位元兩部份；亦或以分頁為單位，即分成寫入資料的奇數分頁和偶數分頁兩部份。最後將等分後的寫入資料分別從第一資料傳輸緩衝區3315和第二資料傳輸緩衝區3317同時寫入至第一記憶單元333的第二資料區3333和第二記憶單元335的第四資料區3353(步驟S611)。

而若，寫入資料的大小小於或等於1 Page，則由分配單元3313將該寫入資料傳送至第一資料傳輸緩衝區3315(或第二資料傳輸緩衝區3317)暫存(步驟S605)。最後將該寫入資料寫入至第一記憶單元333的第一資料區3331(或第二記憶單元335的第三資料區3351)(步驟S607)。

接著，請參閱第五圖，該圖係為本發明所揭示多通道記憶體儲存裝置之另一具體實施例之系統架構示意圖。第五圖係修改部分第三圖之系統架構，請一併參閱第三圖及第四圖。

如第五圖所示，相較於第三圖之系統架構，多通道記憶體儲存裝置43之非揮發性記憶體單元470包括有一第一記憶單元433、一第二記憶單元435和一第三記憶單元437，其分別藉由指令傳輸線4321、4327、4331和資料傳輸線4323、4325、4329與控制單元431耦接，用以指定存取資料的位址來傳輸資料。其中第三記憶單元437係用來儲存資料量較小的資料，而資料量較小的資料通常較常被存取，基於考量記憶體存取速度及抹除次數，該第三記憶單元437係較佳地選自屬低密度記憶體的單級單元記憶體(SLC)、相變化記憶體(PCM)、自由鐵電式隨機存取記憶體(FeRAM)或磁性隨機存取記憶體(MRAM)；而第一記憶單元433和第二記憶單元435係透過並聯的方式來儲存資料量較大的資料，係較佳地選自屬高密度記憶體的多級單元記憶體(MLC)。

在一具體實施例中，主機41將寫入資料傳到資料量辨識單元4311(步驟S601)，藉由資料量辨識單元4311來辨識該寫入資料的大小(步驟S603)。若寫入資料的大小大於1Page，則由分配單元4313等分寫入資料為兩部分並將其分別傳送至第一資料傳輸緩衝區4315和第二資料傳輸緩衝區4317暫存(步驟S609)。最後將等分後的寫入資料分別從第一資料傳輸緩衝區4315和第二資料傳輸緩衝區4317同時寫入至第一記憶單元433和第二記憶單元435(步驟S611)。而若，寫入資料的大小小於或等於1 Page，則由分配單元4313將該寫入資料傳送至第三資料傳輸緩衝區4319暫存(步驟S605)。最後將該寫入資料寫入至第三記憶單元437(步驟S607)。

再來，請參閱第六圖，該圖係為本發明所揭示多通道記憶體儲存裝置之又一具體實施例之系統架構示意圖。第六圖係修改部分第三圖之系統架構，請一併參閱第三圖及第四圖。

如第六圖所示，相較於第三圖之系統架構，多通道記憶體儲存裝置53之非揮發性記憶體單元570包括有一第一記憶單元533、一第二記憶單元535和一第三記憶單元537，其分別藉由指令傳輸線5321、5325和資料傳輸線5323、5327與控制單元531耦接，用以指定存取資料的位址來傳輸資料。第一記憶單元533與第二記憶單元535共用資料傳輸線5323來傳輸資料，而第二記憶單元535和第三記憶單元537共用指令傳輸線5325來接收控制單元531輸出的指令。其中第一記憶單元533用來儲存資料量較小的資料，係較佳地選自屬低密度記憶體的單級單元記憶體(SLC)、相變化記憶體(PCM)、自由鐵電式隨機存取記憶體(FeRAM)或磁性隨機存取記憶體(MRAM)；而第二記憶單元535和第三記憶單元537透過並聯的方式來儲存資料量較大的資料，係較佳地選自屬高密度記憶體的多級單元記憶體(MLC)。

在一具體實施例中，主機51將寫入資料傳到資料量辨識單元5311(步驟S601)，藉由資料量辨識單元5311來辨識該寫入資料的大小(步驟S603)。若寫入資料的大小大於1 Page，則由分配單元5313等分寫入資料為兩部分並將其分別傳送至第一資料傳輸緩衝區5315和第二資料傳輸緩衝區5317暫存(步驟S609)。最後將等分後的寫入資料分別從第一資料傳輸緩衝區5315和第二資料傳輸緩衝區5317經由資料傳輸線5323、5327同時寫入至第二記憶單元535和第三記憶單元537(步驟S611)。而若，寫入資料的大小小於或等於1 Page，則由分配單元5313將該寫入資料傳送至第一資料傳輸緩衝區5315暫存(步驟S605)。最後將該寫入資料經由資料傳輸線5323寫入至第一記憶單元533(步驟S607)。

承上所述，本發明各實施例所述之多通道記憶體儲存裝置之架構，並不侷限於並聯記憶體之數目及其並聯模式。除實施例中提到一個單通道和一組雙通道(即並聯兩個記憶體)外，也可變化為一個單通道和複數組多通道之組合架構，例如：一個單通道、一組雙通道、一組四通道的架構。而各通道架構有其較適合處理的資料量，例如：單通道處理資料量小於1 Page的資料，雙通道處理資料量為1 Page以上且小於4 Page的資料，四通道處理資料量為4 Page以上的資料。

藉由以上實例詳述，當可知悉本發明之多通道記憶體儲存裝置及其控制方法，係透過資料大小的辨識，進而將容量小的資料記錄於單一記憶體(小資料儲存單元)，將容量大的資料利用多通道的傳輸來寫入並聯之記憶體(大資料儲存單元)，藉此調整適當的傳輸通道模式來傳輸資料，在加快儲存裝置之存取速度的同時，亦避免過多無意義的資料搬移以及抹除區塊的動作，進而提高處理資料之效能。

惟，以上所述，僅為本發明的具體實施例之詳細說明及圖式而已，並非用以限制本發明，本發明之所有範圍應以下述之申請專利範圍為準，任何熟悉該項技藝者在本發明之領域內，可輕易思及之變化或修飾皆可涵蓋在以下本案所界定之專利範圍。

數位系統．．．1、3、4、5

主機．．．10、31、41、51

多通道記憶體儲存裝置．．．20、33、43、53

控制單元．．．201、331、431、531

資料量辨識單元．．．3311、4311、5311

分配單元．．．3313、4313、5313

第一資料傳輸緩衝區．．．3315、4315、5315

第二資料傳輸緩衝區．．．3317、4317、5317

第三資料傳輸緩衝區．．．4319

非揮發性記憶體單元．．．70、370、470、570

第一記憶單元．．．203、333、433、533

第一資料區．．．3331

第二資料區．．．3333

第二記憶單元．．．205、335、435、535

第三資料區．．．3351

第四資料區．．．3353

第三記憶單元．．．437、537

指令傳輸線．．．211、336、338、4321、4327、4331、5321、5325

資料傳輸線．．．207、209、337、339、4323、4325、4329、5323、5327

區塊．．．B0、B2

分頁．．．P1、P2、Pn

第一圖係為習知之多通道記憶體儲存裝置之系統架構示意圖；第二圖係為習知於多通道記憶體儲存裝置中搬移寫入資料之動作示意圖；第三圖係為本發明所揭示多通道記憶體儲存裝置之一具體實施例之系統架構示意圖；第四圖係為本發明所揭示多通道記憶體儲存裝置之控制方法的步驟流程圖；第五圖係為本發明所揭示多通道記憶體儲存裝置之另一具體實施例之系統架構示意圖；以及第六圖係為本發明所揭示多通道記憶體儲存裝置之又一具體實施例之系統架構示意圖。

數位系統．．．3

主機．．．31

多通道記憶體儲存裝置．．．33

控制單元．．．331

資料量辨識單元．．．3311

分配單元．．．3313

第一資料傳輸緩衝區．．．3315

第二資料傳輸緩衝區．．．3317

非揮發性記憶體單元．．．370

第一記憶單元．．．333

第一資料區．．．3331

第二資料區．．．3333

第二記憶單元．．．335

第三資料區．．．3351

第四資料區．．．3353

指令傳輸線．．．336、338

資料傳輸線．．．337、339

Claims (10)

1. 一種多通道記憶體儲存裝置，係適用於配合一主機存取一寫入資料，該儲存裝置包括有：一非揮發性記憶體單元，具有複數個記憶單元；以及一控制單元，係耦接於該主機與該些記憶單元之間，用以根據該寫入資料之資料大小，將該寫入資料配置於其一或多個之該些記憶單元中：其中該控制單元包括：一資料量辨識單元，耦接於該主機，將該寫入資料之資料大小與一門限值比較；以及一分配單元，耦接於該資料量辨識單元及該些記憶單元之間，根據該資料量辨識單元的比較結果來決定將該寫入資料傳送至其一或多個之該些記憶單元；其中當該寫入資料之資料大小小於或等於該門限值，則該分配單元將該寫入資料傳送至該些記憶單元之其一；其中當該寫入資料之資料大小大於該門限值，則該分配單元等分該寫入資料以同時間傳送至該些記憶單元中至少兩個相互並聯的記憶單元。
2. 如申請專利範圍第1項所述之多通道記憶體儲存裝置，其中該控制單元更進一步包括：複數個資料傳輸緩衝區，係耦接於該分配單元，以暫存該寫入資料。
3. 如申請專利範圍第1項所述之多通道記憶體儲存裝置，其中該門限值為該多通道記憶體儲存裝置最小的寫入範圍。
4. 如申請專利範圍第2項所述之多通道記憶體儲存裝置，其中該些記憶單元包括一小資料儲存單元和一大資料儲存單元，該小資料儲存單元之儲存空間小於該大資料儲存單元之儲存空間。
5. 如專利申請範圍第1項所述之多通道記憶體儲存裝置，其中該些記憶單元係選擇自單級單元記憶體(SLC)、相變化記憶體(PCM)、自由鐵電式隨機存取記憶體(FeRAM)、磁性隨機存取記憶體(MRAM)或多級單元記憶體(MLC)其中之一。
6. 如申請專利範圍第2項所述之多通道記憶體儲存裝置，其中該些資料傳輸緩衝區包括一第一資料傳輸緩衝區和一第二資料傳輸緩衝區，而該些記憶單元包括一第一記憶單元和一第二記憶單元，其中該第一記憶單元包括一第一資料區和一第二資料區，該第二記憶單元包括一第三資料區和一第四資料區，而該第一資料區和該第三資料區係為該小資料儲存單元，該第二資料區和該第四資料區係為該大資料儲存單元，該第一、二資料傳輸緩衝區分別耦接於該第一、二記憶單元。
7. 如申請專利範圍第2項所述之多通道記憶體儲存裝置，其中該些資料傳輸緩衝區包括一第一資料傳輸緩衝區、一第二資料傳輸緩衝區和一第三資料傳輸緩衝區，而該些記憶單元包括一第一記憶單元、一第二記憶單元和一第三記憶單元，該第一、二、三資料傳輸緩衝區分別耦接於該第一、二、三記憶單元。
8. 如申請專利範圍第2項所述之多通道記憶體儲存裝置，其中該些資料傳輸緩衝區包括一第一資料傳輸緩衝區和一第 二資料傳輸緩衝區，而該些記憶單元包括一第一記憶單元、一第二記憶單元和一第三記憶單元，該第一資料傳輸緩衝區耦接於該第一、二記憶單元，該第二資料傳輸緩衝區耦接於該第三記憶單元。
9. 一種儲存裝置之控制方法，係適用於將一寫入資料配置在一多通道記憶體儲存裝置中，該多通道記憶體儲存裝置具有一非揮發性記憶體單元，該非揮發性記憶體單元具有複數個記憶單元，該控制方法包括下列步驟：進行一資料大小辨識程序，將該寫入資料之資料大小與一門限值比較；以及根據上述比較結果，將該寫入資料配置於其一或多個之該些記憶單元中；其中當該寫入資料之資料大小小於或等於該門限值，則將該寫入資料傳送至該些記憶單元之其一；其中當該寫入資料之資料大小大於該門限值，則等分該寫入資料以同時間傳送至該些記憶單元中至少兩個相互並聯的記憶單元。
10. 如申請專利範圍第9項所述之控制方法，其中該些記憶單元包括一小資料儲存單元和一大資料儲存單元。