TWI472480B - 具有奈米積層結構之凸塊、封裝結構以及其製備方法 - Google Patents

具有奈米積層結構之凸塊、封裝結構以及其製備方法 Download PDF

Info

Publication number
TWI472480B
TWI472480B TW100136544A TW100136544A TWI472480B TW I472480 B TWI472480 B TW I472480B TW 100136544 A TW100136544 A TW 100136544A TW 100136544 A TW100136544 A TW 100136544A TW I472480 B TWI472480 B TW I472480B
Authority
TW
Taiwan
Prior art keywords
nano
bump
layered structure
group
organic layer
Prior art date
Application number
TW100136544A
Other languages
English (en)
Other versions
TW201247524A (en
Inventor
Ruoh Huey Uang
En Yu Pan
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100136544A priority Critical patent/TWI472480B/zh
Publication of TW201247524A publication Critical patent/TW201247524A/zh
Application granted granted Critical
Publication of TWI472480B publication Critical patent/TWI472480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/131 - H01L2224/13191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/121—Metallo-organic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Powder Metallurgy (AREA)

Description

具有奈米積層結構之凸瑰、封裝結構以及其製備方法
本發明是有關於一種凸塊、封裝結構及其製備方法，且特別是有關於一種具有奈米積層結構之凸塊、封裝結構及其製備方法。
三維積體電路(3D-IC)目前接合的方式可分為兩大類：一是以焊錫焊接(soldering)的方式，另一則是直接銅凸塊熱壓接合。焊錫接合的好處是所需外加壓力較小，溫度比熱壓接合低。常見的焊錫係使用於SnAgCu三元合金之凸塊，其熔點約為220℃，焊錫焊接所需外加壓力約為數十MPa，但，使用三元合金最大的問題在於凸塊製程，因為三元合金無法以電鍍製作，而印刷製程的極限約為25微米(μm)，所以對10um的凸塊接點而言，只能以其它方式如浸鍍打線(Immersion bumping)的方式來製作，但其製作溫度必須提高到250℃。另一種方式則是改以二元CuSn合金來製作凸塊，但，銅錫合金的熔點最低也要230℃。上述三元合金或三元合金凸塊所需的接合溫度仍需250℃以上，且焊錫的電阻較大(銅的10倍)，介金屬化合物(Inter-metallic compounds)的形成也會影響元件的可靠度。
另一種以銅凸塊熱壓接合之方式，則因屬直接金屬接合，所以阻抗低，亦無介金屬的問題，但必須在真空環境下，不易量產，且所需溫度高(350~400℃)，外加壓力大(100MPa)，因此，對薄晶圓的接合將產生熱應力，且晶圓易產生破裂(crack)等問題。
為降低熱壓接合所需的壓力及溫度，一般的作法是以電漿處理方式將凸塊表面粗化。但金屬材質不同於有機物，物理轟擊(Ar)對表面的粗化效果有限，且難以控制粗化後的形貌。且一般所使用的銅凸塊並無適合化學電漿蝕刻的製程，難以以電漿蝕刻方式得到規則且均勻的表面奈米結構。
奈米結構已被認為具高表面能，接觸面積大等特性。如文獻曾發表使用奈米碳管叢即可將數公斤的物體黏著於牆上，而不需任何化學黏膠物質。所以若將凸塊表面奈米結構化，即可不需太大壓力將欲接合的上下凸塊緊密貼合，此時不需太高溫度，應可使奈米結構的金屬原子進行擴散接合。文獻曾發表利用Ni奈米粒子可在低壓狀態下，使兩不鏽鋼接面完整接合而無縫隙。除此之外，文獻亦提到奈米金線，可在酸性溶液下，在270℃下進行擴散接合，此溫度低於一般金擴散接合溫度(430℃)。然而目前的製程不易將奈米結構直接形成於凸塊上，使得利用奈米結構來接合之技術的發展受到限制。
現今使用的奈米金屬技術，都是直接將奈米金屬置於基材或凸塊上。為了避免奈米金屬的聚集，在奈米金屬的外圍必須施以大量的“保護劑”或“螯合劑”。但是大量的“保護劑”或“螯合劑”的使用將會導致封裝結構在後續製程中形成孔隙(void)，而影響電性的表現。
本發明提供一種具有奈米積層結構之凸塊，利用具有官能基的有機分子，將金屬離子利用化學鍵結、物理鍵結(如配位鍵、凡得瓦爾鍵或氫鍵)固定於其中一官能基上並使其還原為金屬，而形成自組裝於凸塊上的奈米積層結構。
本發明提供一種封裝結構，奈米金屬與凸塊之間具有良好的接合特性。
本發明提供一種具有奈米積層結構之凸塊的製備方法，此方法可以利用有機層，使奈米積層結構形成於凸塊上。
本發明提出一種具有奈米積層結構之凸塊，包括具有至少一凸塊的一表面、有機層以及奈米積層結構。奈米積層結構由複數個奈米金屬所形成，位於凸塊上。有機層緊鄰於凸塊與奈米積層結構。有機層之結構為G1 -R-G2 ，其中：R為碳數小於10之亞烷基；G1 為第一官能基，與凸塊之第一金屬鍵結；以及G2 為第二官能基，與奈米積層結構之第二金屬鍵結。
本發明還提出一種封裝結構，包括第一構件、第一凸塊、第一奈米積層、第一有機層之裂解物、第二構件、第二凸塊以及第二奈米積層。第一凸塊位於第一構件上。第一奈米積層位於第一凸塊上並與之電性連接。第一有機層之裂解物位於第一凸塊與第一奈米積層之間，第一有機層之結構為G1 -R-G2 ，其中：R為碳數小於10之亞烷基；G1 為一第一官能基，包括
其中R1 、R2 與R3 分別為不具有取代基的烷基或是具有取代基的烷基，取代基例如是羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰基(-CN)、-OH、-CHO或-Si-OH。G2 為第二官能基，包括羧基(-COOH)、胺基(-NH2 )或氰(-CN)、-OH、-Si-OH或-CHO。第二構件與第一構件相對設置。第二凸塊位於第二構件上。第二奈米積層位於第一奈米積層與第二凸塊之間並與之電性連接。
本發明還提出一種具有奈米積層結構之凸塊的製備方法，包括提供一表面，其包含至少一凸塊。接著，進行第一自組裝步驟，將有機層自組裝於凸塊上。有機層之結構為G1 -R-G2 ，其中：R為碳數小於10之亞烷基；G1 為第一官能基，與凸塊之第一金屬鍵結，第一官能基包括
其中R1 、R2 與R3 分別為不具有取代基的烷基或是具有取代基的烷基，取代基例如是羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰基(-CN)、-OH、-CHO、-Si-OH或Si(OCx H2x+1 )3 ，其中x為1-3；G2 為第二官能基，其裸露於外。第二官能基與第一官能基不同，包括羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰(-CN)、-OH、-Si-OH、-CHO或Si(OCx H2x+1 )3 ，其中x為1-3。其後，進行第二自組裝步驟，藉由有機層，使第二金屬離子鍵結於有機層上。然後，進行氧化還原反應使所述第二金屬離子還原為第二金屬，形成複數個奈米金屬。之後，使複數個奈米金屬堆疊形成奈米積層結構。
基於上述，本發明藉由具有雙官能機的有機層，可以選擇性地在凸塊上自行組裝上多個奈米積層結構。
本發明之封裝結構，在其奈米積層結構與凸塊之間具有有機層裂解物，但，仍可使得奈米金屬與凸塊之間具有良好的接合特性。
本發明之具有奈米積層結構之凸塊的製備方法，可以直接在凸塊上利用簡單的氧化還原法將金屬離子還原成金屬並可調控所形成的金屬粒子的大小與形狀於凸塊上形成緻密的奈米結構。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為依據本發明實施例所繪示之一種具有奈米積層結構之凸塊。
請參照圖1，具有奈米積層結構(nanolaminated structure)之凸塊包括凸塊12、多個奈米積層結構16以及有機層14。凸塊12位於構件10(member)的表面上。構件10(member)的表面可以是平坦的表面或是弧形表面。具有平坦表面的構件10例如是半導體基板、玻璃基板、金屬基板、樹酯基板或其他可能之基板或載板。上述基板或載板上可以形成電子組件。具有弧形表面的構件10例如奈米顆粒。凸塊12之材質為第一金屬，其包括銅、金、鎳、其合金或複材。在一實施例中，凸塊12的尺寸例如為100奈米至1微米。
多個奈米積層結構16，位於凸塊12上。奈米積層結構16之材質為第二金屬，其包括銀、金、銅、鎳、鉑、其合金或其複材。透過奈米積層結構16，在封裝的過程中不需使用太大的壓力，亦不需要太高的溫度，使得奈米積層結構16的金屬原子進行擴散接合，而將上下凸塊緊密接合。應用於擴散接合之奈米積層結構16每一顆奈米金屬的尺寸不需要太小，在製備的過程中其表面不需要過多的保護劑，其總厚度也不需要太厚。在一實施例中，各奈米積層結構16的奈米金屬的尺寸例如是30奈米至200奈米。奈米積層結構16的奈米金屬為線狀體(nanowire)、球狀體、片狀體(flake)、柱狀體(nanorod)、立方體(nanocubic)、不規則形狀或其組合，其堆疊成2或3層金屬層，且各金屬層的厚度小於1微米，例如是100奈米至1微米。
上述有機層14位於凸塊12與奈米積層結構16之間並與其二者鍵結。更具體地說，有機層14為具有雙官能基的單層有機分子，其結構可表示為G1 -R-G2 ，其中R是有機層14的骨幹(back bone)，為碳數小於10之亞烷基(CH2 )n ，其中n為小於10之自然數。當n為小於10的自然數時，G1 -R-G2 在進行熱壓接合時可以裂解，而形成小分子的裂解物或散失，使得凸塊12與奈米積層結構16接觸，而不會影響凸塊12與奈米積層結構16之間的接觸阻抗。然而，當R為碳大於10之亞烷基時，G1 -R-G2 在進行熱壓接合時無法裂解成小分子或散失，其會留在凸塊12與奈米積層結構16之間，造成凸塊12與奈米積層結構16之間接觸不良或無法接觸，而影響其接觸阻抗。G1 為第一官能基，其可與凸塊12之第一金屬作化學鍵結或物理鍵結(如配位鍵、凡得瓦爾鍵、氫鍵)；G2 為第二官能基，可與所述奈米積層結構16之第二金屬作化學鍵結或物理鍵結(如配位鍵、凡得瓦爾鍵或氫鍵)。第一官能基G1 包括：
其中R1 、R2 與R3 分別為不具有取代基的烷基或是具有取代基的烷基，取代基例如是羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰基(-CN)、-OH、-CHO或-Si-OH或-Si(OCx H2x+1 )3 ，其中x為1-3之整數。第二官能基G2 可以改變骨幹R的濕潤特性以及界面特性(wetting and interfacial properties)，其包括羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰(-CN)、-OH、-Si-OH、-Si(OCx H2x+1 )3 或-CHO，其中x為1-3之整數。
有機層14(G1 -R-G2 )包括HS-(CH2 )n -COOH或HS-(CH2 )n -Si(OCx H2x+1 )3 ，其中n為1至10之整數，x為1-3，-OCx H2x+1 ，如OCH3 ，可全部水解或部分水解為-OH。HS-(CH2 )n -COOH例如是HS-C3 H6 -COOH。換言之，G1 -R-G2 可以是烷硫醇(alkanethiols)、二硫化物(disulfides)、二烷基二硫化物(dialkyl disulfides)、二烷基硫醚(dialkyl sulfides)、烷基黃原酸酯(alkylxanthates)或二烷基硫代胺基甲酸酯(dialkylthiocarbamates)，且前述這些化合物的烷鏈(alkyl chain)末端被G2 取代。
凸塊12之第一金屬可與奈米積層結構16之第二金屬相同或相異。在一實施例中，凸塊12之第一金屬為銅，奈米積層結構16之第二金屬為銀，有機層14之第一官能基G1 例如是硫醇基(-SH)，第二官能基G2 例如是-COOH、-NH2 、-CN、-OH、-CHO或-Si-OH。在另一實施例中，凸塊12之第一金屬為金，奈米積層結構16之第二金屬為銅，有機層14之第一官能基G1 例如是SH，第二官能基G2 例如是-COOH、-NH2 、-CN、-OH、-CHO或-Si-OH。在又一實施例中，凸塊12之第一金屬為金，奈米積層結構16之第二金屬為鎳，有機層14之第一官能G1 基例如是
其中R1 、R2 與R3 定義如上，於此不再贅述。第二官能基G2 例如是-COOH、-NH2 、-CN、-OH、-CHO或-Si-OH。
有機層14的實例包括HS(CH2 )3 COOH；NH2 (CH2 )n SH，其中n為1至10之整數；或Si(OCH3 )3 (CH2 )3 SH，其中OCH3 可全部水解或部分水解形成Si-OH。
圖2是依照本發明實施例所繪示之一種具有奈米積層結構之凸塊的製備方法的流程圖。圖3A至3D是依照本發明實施例所繪示之一種具有奈米積層結構之凸塊的製備方法的剖面示意圖。
請參照圖2與3A，步驟101，進行第一自組裝步驟，將有機層(G1 -R-G2 )自組裝在構件10的凸塊12上。構件10上有凸塊12，凸塊12周圍被介電層11覆蓋。構件10以及凸塊12材質如上所述，於此不再贅述。介電層11之材質例如是氧化矽或是氮化矽。有機層14之結構如上所述，於此不再贅述。由於有機層14的第一官能基G1對於凸塊12的第一金屬具有高的反應性，而對於介電層11不具反應性，因此，以沉積方式沉積有機層14時，有機層14的第一官能基會與凸塊12的第一金屬配位鍵結，選擇性地組裝在凸塊上，而不會沉積在介電層上。為方便理解配位情形，圖3A中以凸塊之第一金屬為銅，有機層為HS-C2 H4 -COOH為例來說明，但其並非用以限制本發明，其有機層14沈積在凸塊(Cu)12上時，有機層14的硫醇基(-SH)與銅反應形成Cu-S鍵。
之後，請參照圖2與圖3D，步驟102，進行第二自組裝步驟，藉由有機層14，於凸塊12上利用化學鍵結或物理鍵結的方式接上金屬離子，之後進行氧化還原反應使金屬離子還原為金屬並可調控所形成的金屬粒子的大小與形狀而於凸塊上形成緻密的奈米積層結構16。自組裝步驟102包括步驟104以及步驟106。請參照圖2與圖3D，步驟104係將上述已形成有機層14的構件10置於含有第二金屬離子的溶液中，第二金屬離子藉由有機層14而吸附於構件的凸塊12上。步驟106則是在步驟104之後進行，為奈米積層結構的合成步驟，其可以包括兩個階段108以及110。第一階段108係透過有機層14將金屬粒子選擇性組裝在凸塊12上，其做為晶種。第二階段110則是使金屬粒子15成長並堆疊為緻密的奈米積層結構16。
更詳細地說，步驟104，將已形成有機層14的構件10置於含有第二金屬離子的第一溶液中。第一溶液中的第二金屬離子透過有機層而吸附於構件10的凸塊12上。第二金屬離子例如是銀離子、金離子、銅離子、鎳離子或鉑離子。在一實施例中，第二金屬離子為銀離子，含有第二金屬離子的第一溶液的成分包含硼氫化鈉、硝酸銀以及檸檬酸鈉。在圖3B所示的實施例中，含有第二金屬離子的溶液是硝酸銀溶液，第二金屬離子為銀離子(Ag+ )，銀離子被有機層的第二官能基COOH吸附。
奈米積層結構16合成步驟的第一階段108，則是透過第一溶液中的還原劑，使第二金屬離子在凸塊12上直接還原合成小粒徑的奈米金屬原子。由於奈米金屬原子對於有機層14的第二官能基具有高的反應性，而對於介電層(未繪示)不具反應性，因此，奈米金屬的第二金屬原子可與有機層的第二官能基產生鍵結，做為晶種15。在一實施例中，第二金屬離子為銀離子，含有第二金屬離子的第一溶液的成分包含硼氫化鈉、硝酸銀以及檸檬酸鈉。硼氫化鈉將硝酸銀的銀離子還原為銀粒子。在圖3C的實施例中，第一溶液中的銀離子被還原為銀粒子，並且與有機層的第二官能基(羧基)反應，其化學式如下：
於此並可形成奈米的積層結構(如表1)，若要使其結構更為緻密，在另一實施例可進行奈米積層結構合成步驟106的第二階段110，則是將已形成晶種15的凸塊12置於含有第二金屬離子的第二溶液中，進行氧化還原反應，藉由控制第二金屬離子的還原速率，使第二金屬離子還原為第二金屬，並成長於晶種15上，而形成第二金屬奈米積層結構16。在一實施例中，第二金屬離子為銀離子，含有第二金屬離子的第二溶液的成分包含硝酸銀、抗壞血酸(ascorbic acid)以及氫氧化鈉(NaOH)。硝酸銀的銀離子被抗壞血酸還原為銀粒子，於晶種上成長形成銀奈米積層結構。在本發明中係先將第二金屬離子接在凸塊12上方的有機層14上，再將第二金屬離子還原為第二金屬，而不是直接將奈米金屬粒子直接形成在凸塊12上方的有機層14上，因此，並不需要大量的保護劑來避免奈米金屬粒子聚集。然而，為了避免第二金屬離子聚集，並且可以控制奈米金屬粒子的成長機制，使晶種等方向的成長，因此，還是可以添加少量的保護劑，但是所需要的保護劑的含量非常少。在第二溶液中還可添加保護劑，所使用的保護劑例如是十六烷基三甲基溴化胺(CTAB)或聚乙烯吡咯烷酮(polyvinylpyrrolidone，PVP)。在一實施例中，硝酸銀：十六烷基三甲基溴化胺的莫耳比例如是小於1:250。在另一實施例中，硝酸銀：十六烷基三甲基溴化胺的莫耳比例如是1:250-1:750。
本發明上述實施例所形成的奈米積層結構16可以是線狀體、球狀體、片狀體、柱狀體、立方體或其組合。所形成的奈米積層結構16的尺寸例如是30奈米至200奈米。在圖3C的實施例中，第二金屬離子為銀離子，第二溶液中的銀離子被還原為銀，於晶種上成長形成銀奈米積層結構16。
之後，請參照圖2，進行清洗步驟112。由於在奈米積層結構是在液體中成長且所使用的保護劑非常少，當構件移開溶液之後，奈米積層結構表面上的保護劑非常少，因此，不需要過於繁複的清洗製程即可以將保護劑移除。清洗步驟可以使用例如是水或醇類來進行清洗。此外，由於保護劑非常少，縱使有殘留，在後續封裝之後，所形成的孔隙也會非常少，對於接觸阻值的影響非常小。
上述奈米積層結構在形成的過程中，可以藉由反應條件例如是含有第二金屬離子的濃度、保護劑的濃度以及還原劑的濃度來調整還原速率，並透過反應時間的控制，來得到不同尺寸、形狀以及密度的奈米積層結構。更詳盡的奈米積層結構合成方法可以參照Nikhil R. Jana等人於2001發表於Chem. Commum第617-618頁，主題為“Wet chemical synthesis of silver nanorodes and nanowires of controllable aspect ratio”，其內容併入本案參考。
上述具有凸塊之構件可以不需藉由銲層而直接與凸塊上具有奈米積層結構的另一個構件接合封裝。
圖4A至4B是依照本發明實施例所繪示的一種封裝製程的剖面示意圖。
請參照圖4A，第一構件100上具有第一凸塊120、第一有機層140以及第一奈米積層結構160。第二構件200上具有第二凸塊220、第二有機層240以及第二奈米積層結構260。第二構件200可以與第一構件100之材質相同或相異。第一奈米積層結構160以及第二奈米積層結構260的材質相同或相異。第一有機層140以及第二有機層240的材質相同或相異。第一構件100、第二構件200、第一奈米積層結構160、第二奈米積層結構260、第一有機層140以及第二有機層240的材質分別如以上實施例所述之構件、奈米積層結構以及有機層，於此不再贅述。
請參照圖4B，進行熱壓接合，使第一凸塊120以及第二凸塊220緊密接合。由於第一凸塊120以及第二凸塊220上均具有第一奈米積層結構160以及第二奈米積層結構260，而第一奈米積層結構160以及第二奈米積層結構260的尺寸例如是50奈米至200奈米，具有相當大的表面活性，可以加速金屬原子擴散反應，因此不需要加熱到第一奈米積層結構160以及第二奈米積層結構260熔融的溫度，其可以在低溫下(約為第一奈米積層結構160以及第二奈米積層結構260熔融溫度的1/2)進行擴散接合。而且第一奈米積層結構160以及第二奈米積層結構260還可藉由高表面能形成如壁虎腳般的附著力，因此，亦可大幅降低熱壓接合所需的壓力。在一實施例中，第一奈米積層結構160以及第二奈米積層結構260均為30奈米至200奈米的銀奈米積層結構，熱壓接合的溫度例如是攝氏200度至400度，壓力例如是20MPa至200MPa。在進行熱壓接合之後，第一奈米積層結構160以及第二奈米積層結構260分別形成第一奈米積層160a以及第二奈米積層260a。第一有機層140以及第二有機層240在進行熱壓接合之後則會裂解，使第一奈米積層160a可以與第一凸塊120直接接觸，第二奈米積層260a可以與第二凸塊220直接接觸。當第一有機層140或第二有機層240的分子鏈的碳數低於10，在其裂解之後所形成的小分子會散失，可能不會留下裂解物。當第一有機層140或第二有機層240的分子鏈的碳數小於10，且在不影響第一奈米積層160a與第一凸塊120接觸阻值以及第二奈米積層260a與第二凸塊220接觸阻值的前提下，第一有機層140或第二有機層240在其裂解之後，有可能會在奈米積層結構中形成空洞(voids)。換言之，最後形成的封裝結構包括由下而上包括第一構件100、第一凸塊120、第一奈米積層160a、第二奈米積層260a、第二有機層的裂解物240a、第二凸塊220以及第二構件200。
在以上實施例中，係以兩構件上均具有凸塊、有機層以及奈米積層結構且兩構件之間以銲層接合為例來說明封裝接合製程，但本發明並不以此為限。在另一實施例中，其中一個構件上具有凸塊、有機層以及奈米積層結構，另一個構件則在其凸塊上具有以上所述的奈米積層結構，但在奈米積層結構與凸塊之間不包括上述有機層。
實例1-6
以蝕刻液清洗銅電極表面，去除銅電極表面上的氧化層，並用純水清洗殘餘在銅電極表面的蝕刻液。之後，將已組裝上HSC2 H4 COOH的銅電極置於硝酸銀、硼氫化鈉以及PVP的水溶液中。各實例之硝酸銀、硼氫化鈉以及PVP的莫耳濃度比如表1所示，其中硝酸銀比PVP的莫耳比隨著銅電極的面積而不同，例如是1:0.05～1:0.2；硝酸銀：檸檬酸鈉的莫耳比例如是1:0.5～1:3。
表1所示的粒徑為平均的粒徑。實驗進行可給予適時的攪拌，如欲加速晶種的生長，必要時可加熱。反應結束後以水或醇類進行清洗。
實例7
以蝕刻液清洗銅電極表面，去除銅電極表面上的氧化層，並用純水清洗殘餘在銅電極表面的蝕刻液。之後，將已組裝上HSC2 H4 COOH的銅電極置於0.25 mM的硝酸銀、5 mL的10 mM硼氫化鈉以及0.25 mM的檸檬酸鈉，進行氧化還原反應，其中硝酸銀：檸檬酸鈉的莫耳比並不以上為限，其莫耳比例如是1:0.5～1:3。反應結束後以水或醇類進行清洗。得到小粒徑的奈米銀結構尺寸，其粒徑範圍為5到20nm。將前述製程的銅電極置於50 mL的80 mM的十六烷基三甲基溴化胺、0.5 mL的10 mM硝酸銀、0.5 mL的100 mM抗壞血酸、以及0.10 mL的1M氫氧化鈉的混合水溶液中進行反應；其中硝酸銀：十六烷基三甲基溴化胺的莫耳比並不以上為限，其莫耳比例如是1:250-1:750。實驗進行可給予適時的攪拌，如欲加速晶種的生長，必要時可加熱。反應結束後以純水或醇類加以清洗。
圖5A與5B分別是依照本發明上述實例所形成之樣品進行化學分析電子光譜儀(ESCA)分析之銅的分析曲線以及硫的分析曲線。由圖5A與5B的結果顯示HSC2 H4 COOH的SH端確實會與銅反應並產生Cu-S鍵結。因此，銀離子也同樣會與HSC2 H4 COOH的COOH端反應。
上述實例1-7所合成的奈米粒子的尺寸如表1所示。實例1-5/實例6/實例7所合成的奈米粒子的掃瞄式電子顯微鏡(SEM)的圖片分別如圖6-10/圖11A與11B/圖12所示。由表1以及圖6-12的結果顯示：透過配方的改變足以將凸塊上的金屬離子直接還原為不同尺寸與形態的奈米金屬。實例7所合成的奈米金屬則為棒狀(rod)或是片狀，如圖12所示。且由圖11A可以清楚地看見奈米金屬確實堆疊而形成奈米積層結構。此外，在這些圖片中沒有被保護基包覆的情形。此結果與習知方法者不同。
圖13與14所示分別是習知使用不同含量之保護基將奈米粒子直接置於基材上的掃瞄式電子顯微鏡的圖片。在習知的方法中，由於奈米金屬是直接置於基材上，為了分散及避免聚集所使用的保護劑(保護基)的量隨著奈米金屬尺寸的減小而相對提高。圖13與14則是以習知方法，分別使用4~6重量%PVP以及8~10重量%PVP做為保護劑來製備具有奈米金屬之凸塊的掃瞄式電子顯微鏡(SEM)的圖片。由圖13與14的結果顯示金屬團外圍被一團物質所包覆，該團物質為保護劑。
綜上所述，本發明藉由具有雙官能機的有機層，可以選擇性地在凸塊上利用化學或物理鍵結金屬離子並使其直接在凸塊上還原為金屬並形成緻密的奈米積層結構結構。
本發明之封裝結構，在兩構件的至少其中之一者具有有機層，利用有機層之有機分子其中一端的官能基可以化學或物理鍵結的方式選擇性地鍵結於凸塊上，另一端的官能基則可與溶液中的金屬離子鍵結，並利用氧化還原法將金屬離子還原為金屬並形成緻密的奈米積層結構，之後，再透過奈米金屬低熔點特性進行低溫接合，有機層裂解之後有可能於奈米積層結構與凸塊之間或奈米積層結構中形成孔隙，但，仍可使得奈米金屬與凸塊之間具有良好的接合特性。
本發明之一種具有奈米積層結構之凸塊的製備方法，此方法可以利用有機層的形成，利用氧化還原反應使金屬離子還原為金屬並於凸塊上形成緻密奈米積層結構。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、100、200．．．構件
11．．．介電層
12、120、220．．．凸塊
14、140、240．．．有機層
15．．．晶種
16、160、260．．．奈米積層結構
140a、240a．．．裂解物
160a、260a．．．奈米積層
100～106、112．．．步驟
108～110．．．階段
圖1為依據本發明實施例所繪示之一種具有奈米積層結構之凸塊。
圖2是依照本發明實施例所繪示之一種具有奈米積層結構之凸塊的製備方法流程圖。
圖3A至3D是依照本發明實施例所繪示之一種具有奈米積層結構之凸塊的製備方法的剖面示意圖。
圖4A至4B是依照本發明實施例所繪示的一種封裝製程的剖面示意圖。
圖5A與5B分別是依照本發明實例進行化學分析電子光譜儀(ESCA)分析之銅的分析曲線以及硫的分析曲線。
圖6-10所示分別是本發明實例1-5所合成之奈米粒子的掃瞄式電子顯微鏡的圖片。
圖11A與11B所示分別是本發明實例6所合成之奈米粒子的掃瞄式電子顯微鏡的圖片。
圖12是本發明實例7所合成之奈米粒子的掃瞄式電子顯微鏡的圖片。
圖13與14所示分別是習知使用不同含量之保護基將奈米粒子直接置於基材上的掃瞄式電子顯微鏡的圖片。
10．．．構件
12．．．凸塊
14．．．有機層
15．．．晶種
16．．．奈米積層結構

Claims (23)

  1. 一種具有奈米積層結構之凸塊，包括：一表面包含至少一凸塊；複數個奈米金屬所形成的一奈米積層結構，位於該凸塊上；以及一有機層，緊鄰於該凸塊與該奈米積層結構，該有機層之結構為G1 -R-G2 ，其中：R為碳數小於10之亞烷基；G1 為一第一官能基，與該凸塊之第一金屬鍵結；以及G2 為一第二官能基，與該些奈米積層結構之第二金屬鍵結。
  2. 如申請專利範圍第1項所述之具有奈米積層結構之凸塊，其中該些奈米金屬包括金、銀、銅、鉑、鎳、其合金或其複合材料。
  3. 如申請專利範圍第1項所述之具有奈米積層結構之凸瑰，其中該第一官能基包括： 其中R1 、R2 與R3 分別為不具有取代基的烷基或是具有取代基的烷基，取代基例如是羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰基(-CN)、-OH、-CHO、-Si-OH或Si(OCx H2x+1 )3 ，其中x為1-3。
  4. 如申請專利範圍第3項所述之具有奈米積層結構之凸塊，其中該第二官能基包括羧基(-COOH)、胺基(-NH2 )或氰(-CN)、-OH、-Si-OH、-CHO或Si(OCx H2x+1 )3 ，其中x為1-3。
  5. 如申請專利範圍第4項所述之具有奈米積層結構之凸塊，其中該有機層之材料包括HS-(CH2 )n -COOH、或HS-(CH2 )n Si(OCx H2x+1 )3 ，其中n為1至10之整數，x為1-3，-OCx H2x+1 全部水解或部分水解為-OH。
  6. 如申請專利範圍第1項所述之具有奈米積層結構之凸塊，其中該凸塊的尺寸大於等於1微米，各該奈米金屬的尺寸為30奈米至200奈米。
  7. 如申請專利範圍第1項所述之具有奈米積層結構之凸塊，其中該奈米金屬之形狀為線狀體、球狀體、片狀體、柱狀體、立方體、不規則形狀或其組合。
  8. 如申請專利範圍第1項所述之具有奈米積層結構之凸塊，其中該奈米積層結構之厚度小於1微米。
  9. 如申請專利範圍第1項所述之具有奈米積層結構之凸塊，其中該凸塊之材料包括金、銀、銅、鉑、其合金或其複合材料。
  10. 一種封裝結構，包括：一第一構件；一第一凸塊，位於該第一構件上；一第一奈米積層，位於該第一凸塊上並與之電性連接；一第一有機層之裂解物，位於該第一凸塊與該第一奈米積層之間，該第一有機層之結構為G1 -R-G2 ，其中：R為碳數小於10之亞烷基；G1 為一第一官能基，包括 其中R1 、R2 與R3 分別為不具有取代基的烷基或是具有取代基的烷基，取代基例如是羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰基(-CN)、-OH、-CHO或-Si-OH；以及G2 為一第二官能基，包括羧基(-COOH)、胺基(-NH2 )或氰(-CN)、-OH、-Si-OH或-CHO；一第二構件，與該第一構件相對設置；一第二凸塊，位於該第二構件上；以及一第二奈米積層，位於該第一奈米積層與該第二凸塊之間並與之電性連接。
  11. 如申請專利範圍第10項所述之封裝結構，其中該第一凸塊與該第一奈米積層材質不同，且該第一官能基與該第二官能基不同。
  12. 如申請專利範圍第10項所述之封裝結構，其中該第一奈米積層厚度小於1微米。
  13. 如申請專利範圍第10項所述之封裝結構，更包括一第二有機層之裂解物，位於該第二凸塊與該第二奈米積層之間，該第二有機層之結構為G1 ’-R’-G2 ’，其中：R’為碳數小於10之亞烷基；G1 ’為一第三官能基，包括 其中R1 、R2 與R3 分別為不具有取代基的烷基或是具有取代基的烷基，取代基例如是羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰基(-CN)、-OH、-CHO、-Si-OH或Si(OCx H2x+1 )3 ，其中x為1-3；以及G2 ’為一第四官能基，包括羧基(-COOH)、胺基(-NH2 )或氰(-CN)、-OH、-Si-OH、-CHO或Si(OCx H2x+1 )3 ，其中x為1-3。
  14. 如申請專利範圍第10項所述之封裝結構，其中該第二奈米積層之厚小於1微米。
  15. 一種具有奈米積層結構之凸塊的製備方法，包括：提供一表面，包含至少一凸塊；進行一第一自組裝步驟，將一有機層自組裝於凸塊上，該有機層之結構為G1 -R-G2 ，其中：R為碳數小於10之亞烷基；G1 為一第一官能基，與該凸塊之第一金屬鍵結，該第一官能基包括： 其中R1 、R2 與R3 分別為不具有取代基的烷基或是具有取代基的烷基，取代基例如是羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰基(-CN)、-OH、-CHO、-Si-OH或Si(OCx H2x+1 )3 ，其中x為1-3；G2 為一第二官能基，該第二官能基裸露於外，該第二官能基與該第一官能基不同，包括羧基(-COOH)、胺基(-NH2 )、醯胺基(-CONH2 )或氰(-CN)、-OH、-Si-OH、-CHO或Si(OCx H2x+1 )3 ，其中x為1-3；進行一第二自組裝步驟，藉由該有機層，使第二金屬離子鍵結於該有機層上；進行氧化還原反應使所述第二金屬離子還原為第二金屬，形成複數個奈米金屬；以及使複數個奈米金屬堆疊形成一奈米積層結構。
  16. 如申請專利範圍第15項所述之具有奈米積層結構之凸塊的製備方法，其中該有機層包括HS-(CH2 )n -COOH或HS-(CH2 )n Si(OCx H2x+1 )3 ，其中n為1至10之整數，-OCx H2x+1 可全部水解或部分水解為-OH。
  17. 如申請專利範圍第15項所述之具有奈米積層結構之凸塊的製備方法，其中該第二自組裝步驟包括：將已形成該有機層的該凸塊置於一第一溶液中，於該有機層上形成多數個晶種；以及將已形成該些晶種的該凸塊置於一第二溶液中，使該些晶種成長，使其堆疊為奈米積層結構。
  18. 如申請專利範圍第17項所述之具有奈米積層結構之凸塊的製備方法之第二溶液包括硝酸銀、抗壞血酸(ascorbic acid)以及氫氧化鈉(NaOH)。
  19. 如申請專利範圍第17項所述之具有奈米積層結構之凸塊的製備方法，更包括於該第二溶液中添加保護劑。
  20. 如申請專利範圍第19項所述之具有奈米積層結構之凸塊的製備方法，其中所述之保護劑包括十六烷基三甲基溴化胺或聚乙烯吡咯烷酮(polyvinylpyrrolidone，PVP)。
  21. 如申請專利範圍第15項所述之具有奈米積層結構之凸塊的製備方法，其中所述表面與所述凸塊為不同材料。
  22. 如申請專利範圍第21項所述之具有奈米積層結構之凸塊的，其中所述凸塊之材料包括金、銀、銅、鉑、其合金或其複合材料。
  23. 如申請專利範圍第15項所述之具有奈米積層結構之凸塊的製備方法，更包括一清洗步驟。
TW100136544A 2011-05-31 2011-10-07 具有奈米積層結構之凸塊、封裝結構以及其製備方法 TWI472480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100136544A TWI472480B (zh) 2011-05-31 2011-10-07 具有奈米積層結構之凸塊、封裝結構以及其製備方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100119028 2011-05-31
TW100136544A TWI472480B (zh) 2011-05-31 2011-10-07 具有奈米積層結構之凸塊、封裝結構以及其製備方法

Publications (2)

Publication Number Publication Date
TW201247524A TW201247524A (en) 2012-12-01
TWI472480B true TWI472480B (zh) 2015-02-11

Family

ID=47260797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136544A TWI472480B (zh) 2011-05-31 2011-10-07 具有奈米積層結構之凸塊、封裝結構以及其製備方法

Country Status (2)

Country Link
US (1) US20120305298A1 (zh)
TW (1) TWI472480B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222909B2 (ja) * 2011-10-07 2017-11-01 キヤノン株式会社 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
US9064805B1 (en) * 2013-03-13 2015-06-23 Itn Energy Systems, Inc. Hot-press method
JPWO2015145886A1 (ja) * 2014-03-25 2017-04-13 パナソニックＩｐマネジメント株式会社 電極パターンの形成方法及び太陽電池の製造方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US11569192B2 (en) 2017-05-25 2023-01-31 Shinkawa Ltd. Method for producing structure, and structure
US10490649B2 (en) * 2017-05-30 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with adhesion layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141158A (ja) * 1984-12-13 1986-06-28 Fuji Electric Co Ltd バンプ電極形成方法
JPS61251153A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 半導体装置のバンプ形成方法
JP2005266795A (ja) * 2004-02-20 2005-09-29 Jsr Corp バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
US20070237890A1 (en) * 2004-02-20 2007-10-11 Jsr Corporation Bilayer Laminated Film for Bump Formation and Method of Bump Formation
JP4654993B2 (ja) * 2005-08-19 2011-03-23 Ｊｓｒ株式会社 樹脂組成物、それを用いた二層積層膜、およびバンプ形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993010564A1 (en) * 1991-11-22 1993-05-27 The Regents Of The University Of California Semiconductor nanocrystals covalently bound to solid inorganic surfaces using self-assembled monolayers
US6828581B2 (en) * 2002-02-26 2004-12-07 The United States Of America As Represented By The Secretary Of Commerce Selective electroless attachment of contacts to electrochemically-active molecules

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141158A (ja) * 1984-12-13 1986-06-28 Fuji Electric Co Ltd バンプ電極形成方法
JPS61251153A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 半導体装置のバンプ形成方法
JP2005266795A (ja) * 2004-02-20 2005-09-29 Jsr Corp バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
US20070237890A1 (en) * 2004-02-20 2007-10-11 Jsr Corporation Bilayer Laminated Film for Bump Formation and Method of Bump Formation
JP4654993B2 (ja) * 2005-08-19 2011-03-23 Ｊｓｒ株式会社 樹脂組成物、それを用いた二層積層膜、およびバンプ形成方法

Also Published As

Publication number Publication date
US20120305298A1 (en) 2012-12-06
TW201247524A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
TWI472480B (zh) 具有奈米積層結構之凸塊、封裝結構以及其製備方法
Liu et al. Highly conductive Cu–Cu joint formation by low-temperature sintering of formic acid-treated Cu nanoparticles
EP2911979B1 (en) Sintering powder
Zhang et al. Cu-Cu joining using citrate coated ultra-small nano-silver pastes
JP5156658B2 (ja) Ｌｓｉ用電子部材
TWI333688B (en) Carbon nanotubes solder composite for high performance interconnect
JP6153077B2 (ja) 金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置
JP5812090B2 (ja) 電子部品および電子部品の製造方法
Krishnan et al. Preparation and low-temperature sintering of Cu nanoparticles for high-power devices
JP2001102381A (ja) ナノスケール導電性コネクタの製造方法
WO2009139472A1 (ja) パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
KR20170020861A (ko) 다층 금속 나노 및 미크론 입자
TW200849428A (en) Under bump metallurgy structure and die structure using the same and method of manufacturing die structure
US20150054020A1 (en) High-power electronic devices containing metal nanoparticle-based thermal interface materials and related methods
TW201609993A (zh) 製造金屬粉末的方法
KR102423021B1 (ko) 구리-구리 플립칩 인터커넥션 형성 방법 및 이에 의해 형성된 구리-구리 플립칩 인터커넥션부
Zhou et al. One-step fabrication of 3D nanohierarchical nickel nanomace array to sinter with silver NPs and the interfacial analysis
Zhang et al. Development of Silver Paste with High Sintering Driving Force for Reliable Packaging of Power Electronics
TW200409308A (en) Members for semiconductor device
JP2011192840A (ja) 半導体素子用平角状アルミニウム被覆銅リボン
WO2009008842A1 (en) A method for electrical interconnection and an interconnection structure
Jiang et al. Cu-Cu bonding with cu nanowire arrays for electronics integration
JP7414421B2 (ja) 金粉末及び該金粉末の製造方法並びに金ペースト
TW582104B (en) Self-assembled nanometer conductive bump and its manufacturing method
Wong et al. Nano materials for microelectronic and photonic packaging