TWI467775B - 改良正向傳導的氮化鎵半導體裝置 - Google Patents

改良正向傳導的氮化鎵半導體裝置 Download PDF

Info

Publication number
TWI467775B
TWI467775B TW99104335A TW99104335A TWI467775B TW I467775 B TWI467775 B TW I467775B TW 99104335 A TW99104335 A TW 99104335A TW 99104335 A TW99104335 A TW 99104335A TW I467775 B TWI467775 B TW I467775B
Authority
TW
Taiwan
Prior art keywords
layer
metal
diode
gan layer
gan
Prior art date
Application number
TW99104335A
Other languages
English (en)
Other versions
TW201032329A (en
Inventor
Tinggang Zhu
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201032329A publication Critical patent/TW201032329A/zh
Application granted granted Critical
Publication of TWI467775B publication Critical patent/TWI467775B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

改良正向傳導的氮化鎵半導體裝置
本發明涉及氮化鎵半導體器件,尤其是改良正向傳導的氮化鎵(GaN)肖特基二極體。
肖特基二極體是通過讓金屬接觸半導體層,而形成的一種半導體器件。金屬和半導體層之間的結起到一個整流結的作用,相對於完全在半導體層中形成的p-n結二極體而言,其二極體的開關性能得到了改善。因此,肖特基二極體比p-n結二極體的開啟電壓更低,開關速度更快。在開關損耗占能量消耗的絕大部分的應用中,例如開關電源(SMPS)等,使用肖特基二極體是理想的選擇。
由氮化物半導體材料組成的電子器件如今已廣為人知。這種器件多由III族氮化物材料組成,因此常被稱為III-氮化物半導體器件。由於氮的化合物半導體器件具有帶隙較寬、擊穿電壓較高等特點,致使它們適用於高壓高溫器件,尤其是III-V族氮化鎵(GaN)半導體肖特基二極體,其擊穿電壓很高、導通電阻很低。可使用III-氮半導體肖特基勢壘二極體,來提升開關電源的工作效率。
但是,與矽肖特基二極體相比,氮化物半導體肖特基二極體還是存在一些不足。矽肖特基二極體採用的是垂直導電路徑,而氮化物肖 特基二極體經常利用水平導電路徑。這是因為氮化物半導體是形成在外延生長在導電或不導電襯底上的絕緣襯底和/或絕緣緩衝層上方。當器件處於正向偏壓時,由於正向電流必須流經一個相當長的導電路徑,並且電流分佈的不均勻性,會使帶有水平導電路徑的肖特基二極體的開啟電阻較高。
第1圖和第2圖分別為美國專利號7,084,475 B1的專利中的第3A圖和第6A圖,表示一種GaN半導體器件。專利7,084,475提出了在指狀臺面結構上形成肖特基接觸的方法。陰極的歐姆接觸與指狀臺面結構相互間隔,縮短了電流流經的距離,從而降低了正向電阻。陰極電極穿過形成在歐姆接觸上的焊料***焊盤,中心臺面區域(第2圖中的區域626)作為陽極電極的接合焊盤。
依據本發明的一個實施例,一個氮化鎵半導體二極體包括一個襯底、一個半導體本體包括一個形成在襯底上的第一導電類型的第一GaN層,一個形成在第一GaN層上的第一導電類型的第二GaN層,其中第二GaN層的摻雜濃度低於第一GaN層,半導體本體還包括一個臺面結構的圖案從下表面中向上伸出,部分下表面延伸到第一GaN層,並且每個臺面結構都含有第二GaN層和一部分第一GaN層,一個在臺面結構的上表面形成的第一金屬層,和第二GaN層一同形成一個肖特基結,一個在下表面形成的第二金屬層,用於和第一GaN層形成歐姆接觸,一個在第一和第二金屬層上方形成的絕緣層,第一套在絕緣層中形成的通孔,以便為第一金屬層形成開口,在開口中用通孔金屬填充第一套通孔,第二套在絕緣層中形成的通孔,以便為第二金屬層形成開口,在開口中用通孔金屬填充第二套通孔,一個在絕 緣層上方的第三金屬層中形成的第一金屬焊盤,位於第一套通孔上方,作為一個陽極電極,以及一個在第三金屬層中形成的第二金屬焊盤,位於第二套通孔上方,作為一個陰極電極。
依據本發明的另一方面,一個氮化鎵半導體二極體包括一個導電襯底、一個位於襯底上的絕緣緩衝層、一個半導體本體包括一個形成在絕緣緩衝層上的第一導電類型的第一GaN層,以及一個形成在第一GaN層上的第一導電類型的第二GaN層,其中第二GaN層的摻雜濃度低於第一GaN層,半導體本體還包括一個臺面結構從下表面中向上伸出,部分下表面延伸到第一GaN層,並且每個臺面結構都含有第二GaN層和一部分第一GaN層,一個在臺面結構的上表面形成的第一金屬層,和第二GaN層一同形成一個肖特基結,一個在下表面形成的第二金屬層,用於和第一GaN層形成歐姆接觸,一個在第一和第二金屬層上方形成的絕緣層,第一套在絕緣層中形成的通孔,以便為第一金屬層形成開口,在開口中用第一通孔金屬填充第一套通孔,第二套在絕緣層中形成的通孔,以便為第二金屬層形成開口,在開口中用第二通孔金屬填充第二套通孔,一個在絕緣層上方的第三金屬層中形成的第一金屬焊盤,位於第一套通孔上方,作為一個陽極電極,以及一個在第三金屬層中形成的第二金屬焊盤,位於第二套通孔上方,作為一個陰極電極。
參考以下詳細說明及附圖,有助於更好地理解和掌握本發明。
102‧‧‧絕緣襯底
104、204‧‧‧氮化物半導體本體
106、206‧‧‧重摻雜GaN層
108、208‧‧‧輕摻雜GaN層
110、210‧‧‧歐姆接觸
112、212‧‧‧肖特基接觸
114、224‧‧‧第二套通孔
116、226‧‧‧第一套通孔
120、220‧‧‧第一金屬焊盤陽極電極
118、228‧‧‧第二金屬焊盤、陰極電極
100、200‧‧‧GaN肖特基二極體
202‧‧‧導電襯底
203‧‧‧絕緣緩衝層
226‧‧‧絕緣層
229‧‧‧背部陰極電極
第1圖為美國專利號7,084,475 B1的專利中的第3A圖,表示 一個GaN半導體器件。
第2圖為美國專利號7,084,475 B1的專利中的第6A圖,表示一個GaN半導體器件。
第3圖表示依據本發明的第一實施例,一個GaN肖特基二極體的透視圖。
第4圖表示依據本發明的一個實施例,第3圖所示的GaN肖特基二極體的俯視圖。
第5圖表示依據本發明的第二實施例,GaN肖特基二極體的俯視圖。
第6圖表示依據本發明的第三實施例,GaN肖特基二極體的俯視圖。
第7圖表示依據本發明的一個實施例,第3圖所示的GaN肖特基二極體的製備過程的流程圖。
第8圖表示依據本發明的一個可選實施例,GaN肖特基二極體的橫截面視圖。
第9圖表示依據本發明的一個實施例,第8圖所示的GaN肖特基二極體的製備過程的流程圖。
第10圖表示依據本發明的一個可選實施例,第8圖所示的GaN肖特基二極體的製備過程的流程圖。
根據本發明的原理,一種氮化物化合物半導體肖特基二極體(“氮化物肖特基二極體”)利用通孔互聯,提供從下面的金屬層中形成的肖 特基接觸和歐姆接觸,到覆蓋的金屬層之間的電接觸。在覆蓋的金屬層中形成陽極電極和陰極電極,使電極下面的整個區域作為有源二極體區。尤其是氮化物肖特基二極體還含有形成在半導體本體中的臺面結構,在半導體本體中,肖特基接觸形成在臺面結構的上方,歐姆接觸形成在臺面結構之間的半導體本體的下表面上。在絕緣層中形成的通孔互聯,為臺面結構上方的肖特基接觸提供電連接,也為臺面結構之間的下表面上的歐姆接觸提供電連接。無需浪費有用的半導體區域,臺面結構就能使肖特基二極體的正向電流傳導達到最大。
在以下說明中,“氮化物化合物半導體”或“III-氮化物化合物半導體”等術語都指那些由元素週期表中的III族元素(通常是鋁(Al)、鎵(Ga)和銦(In))與氮之間形成的III-V化合物半導體材料。這些術語也指鋁鎵氮(AlGaN)和鋁銦鎵氮(AlInGaN)等三元和三代化合物。氮化物化合物半導體肖特基二極體材料最好選用GaN和AlGaN。在本說明中,使用氮化鎵化合物半導體製備的肖特基二極體通常稱為“GaN肖特基二極體”。但是,使用GaN作為氮化物半導體材料僅用作解釋說明,本發明所述的氮化物化合物半導體肖特基二極體,還可以使用其他已知或未知的III-V化合物半導體材料製備。
第3圖表示依據本發明的第一實施例,GaN肖特基二極體的透視圖。參見第3圖,在絕緣襯底102上形成一個GaN肖特基二極體100。可以使用藍寶石、ZnO、AlN、GaN、半絕緣的SiC或玻璃等材料製備絕緣襯底102。GaN肖特基二極體100含有一個形成在襯底上的氮化物化合物半導體本體104(氮化物半導體本體104)。在本實施例中,半導體本體104含有一 個形成在襯底102上的重摻雜GaN層106,以及一個形成在重摻雜GaN層106上的輕摻雜GaN層108。半導體本體104還含有多個從下表面向上伸出的臺面結構。部分下表面延伸到重摻雜GaN層106中。因此,每個臺面結構都是由輕摻雜的GaN層108以及重摻雜的GaN層106的一部分形成的。
一個形成在下表面中的金屬層與重摻雜GaN層106相接觸,以便與肖特基二極體100的陰極形成歐姆接觸110。形成歐姆接觸的金屬層可以選用Al、AlSi、Ti、TiSi、Mo和MoSi等。另一個形成在臺面結構上表面的金屬層,同輕摻雜GaN層108一起形成一個肖特基結。形成肖特基結的金屬可以選用Ni、Pt、Au、Co、Pd、Cr、Rh、Re、PtSi、V、W、WSi和NiSi等。因此,肖特基接觸112就形成在臺面結構的上表面上。絕緣層(圖中沒有表示出)位於肖特基結112上方,歐姆接觸110使肖特基二極體結構絕緣。絕緣層可以用SiOx、SiNx、Al2O3、AlN、聚合物、旋塗玻璃,以及其他電介質或電絕緣材料構成。
到肖特基接觸112和歐姆接觸110的電連接都穿過絕緣層中的通孔。第一套通孔116位於絕緣層中,其開口到肖特基接觸112上面。第二套通孔114位於絕緣層中,其開口到歐姆接觸110上面。用鎢(W)等通孔金屬填充通孔開口。通孔金屬也可選用TiW、Al、Au、Cu、Ti、Ag和AlCuSi等。絕緣層上疊加的金屬層,用於連接通孔,分別形成陽極電極和陰極電極。更確切地說,上層金屬層中的第一金屬焊盤120用於連接第一套通孔116。金屬焊盤120構成陽極電極。上層金屬層中的第二金屬焊盤118用於連接第二套通孔114。金屬焊盤118構成陰極電極。然後通過它們各自的金屬焊盤120和118,形成陽極電極和陰極電極的外部連接。
第4圖為依據本發明的一個實施例,第3圖所示的GaN肖特基二極體的俯視圖。如第3圖和第4圖所示,在GaN肖特基二極體100中,陽極電極120和陰極電極118,形成在肖特基接觸和歐姆接觸上方的金屬層中。因此,陽極電極和陰極電極下面的整個區域都可用作有源二極體區。也就是說,歐姆接觸110與臺面結構相互間隔,肖特基接觸112就形成在臺面結構上。通過增大肖特基接觸和歐姆接觸之間的邊緣,提高了GaN肖特基二極體100的正向傳導。
在第3圖和第4圖所示的GaN肖特基二極體實施例中,肖特基接觸112是作為矩形區的獨立島。在另一個實施例中,本發明的GaN肖特基二極體可以採用不同的形狀和結構。例如,在某個實施例中,GaN肖特基二極體100的矩形區可以互相連接。而且,這種降低電場擁擠的結構,可以進一步增加GaN二極體的擊穿電壓。第5圖表示依據本發明的第二實施例,一種GaN肖特基二極體的俯視圖。第6圖表示依據本發明的第三實施例,一種GaN肖特基二極體的俯視圖。第3圖至第6圖中的參考資料大致相同,可簡化討論過程。
首先,參見第5圖,肖特基接觸112形成在臺面結構上,臺面結構的圖案為同心環形區域,與歐姆接觸區110相互間隔。將臺面結構加工成圓形區,可以消除經常在器件邊角處發生的電場擁擠現象。在上層金屬層中的第一金屬焊盤120,用於連接第一套通孔116。金屬焊盤120形成陽極電極。在上層金屬層中的第二金屬焊盤118,用於連接第二套通孔114。金屬焊盤118形成陰極電極。
接下來,參見第6圖,肖特基接觸112形成在臺面結構上,臺 面結構的圖案為同心矩形區域。在本實施例中,同心矩形區域被分割成四等份,並且相互分隔地形成分別連接肖特基接觸112和歐姆接觸110的通孔。因此,用於形成陽極電極的金屬焊盤120,沉積在肖特基接觸通孔116上方,同時也在交替的四等份中。與之相似,金屬焊盤118形成在歐姆接觸通孔114上方,同時也在交替的四等份中。將陽極和陰極分佈到四等份中,有利於分散電場。
第7圖表示依據本發明的一個實施例,第3圖所示的GaN肖特基二極體的製備過程的流程圖。參見第7圖,方法500從製備絕緣襯底開始(工序502)。然後,通過外延生長形成氮化物半導體本體(工序504)。由第3圖可知,氮化物半導體本體104含有一個重摻雜GaN半導體層106作為下層,以及一個輕摻雜GaN半導體層108作為上層。然後,在氮化物半導體本體104中定義一個臺面結構圖案(工序506)。可以使用光致抗蝕劑層和光刻蝕技術,定義臺面結構的圖案。一旦定義了臺面結構的圖案之後,就刻蝕氮化物半導體本體104至重摻雜區,以便形成向上突出的臺面結構(工序508)。
然後,在氮化物半導體本體104的下表面上沉積一個金屬層,形成歐姆接觸110(工序510)。再在臺面結構的上表面上沉積另一個金屬層,形成肖特基接觸112(工序512)。在半導體本體的整個表面上以及金屬層上沉積一個絕緣層(工序514)。在絕緣層上定義到歐姆接觸110和肖特基接觸112的通孔開口(工序516)。刻蝕絕緣層,形成通孔開口。然後,通過沉積通孔金屬,填充通孔,在絕緣層上方疊加金屬層,電連接全部通孔(工序518)。最後,將疊加的金屬層形成圖案,製成金屬焊盤,用作陽極 電極120以及陰極電極118(工序520)。在上述實施例中,所述的GaN肖特基二極體是位於絕緣襯底上。在其他的實施例中,GaN肖特基二極體可以形成在矽等導電襯底上。其特點是在導電襯底和GaN半導體層之間使用一個絕緣緩衝層。
依據本發明的另一方面,一種GaN肖特基二極體是形成在帶有絕緣緩衝層的導電襯底上。導電襯底可以垂直導電,GaN肖特基二極體利用導電襯底,形成一個背部陰極電極。第8圖表示依據本發明的一個可選實施例,一種GaN肖特基二極體的橫截面視圖。參見第8圖,GaN肖特基二極體200形成在矽等導電襯底202上。絕緣緩衝層203位於導電襯底上。然後,在絕緣緩衝層203上,形成一個氮化物化合物半導體本體204(氮化物半導體本體204)。在本實施例中,半導體本體204包括一個位於絕緣緩衝層203上的重摻雜GaN層206,以及一個位於重摻雜GaN層206上的輕摻雜GaN層208。半導體本體204含有多種臺面結構,從下表面中向上突出。部分下表面延伸到重摻雜GaN層206中。因此,每個臺面結構都是由輕摻雜的GaN層208以及一部分重摻雜的GaN層206構成的。
在下表面中形成的金屬層與重摻雜GaN層206接觸,與肖特基二極體200的陰極形成歐姆接觸210。形成在臺面結構上表面上的另一個金屬層,與輕摻雜GaN層208一同形成一個肖特基結。於是,在臺面結構的上表面上形成了肖特基接觸212。在肖特基接觸212和歐姆接觸210上,形成一個絕緣層226,使肖特基二極體結構絕緣。製備絕緣層的材料可選用SiOx、SiNx、Al2O3、AlN、聚合物、旋塗玻璃以及其他電介質或電絕緣材料。
通過絕緣層中的通孔,實現了肖特基接觸112的電連接。在絕緣層中形成的第一套通孔216,在肖特基接觸112上具有開口。用鎢等通孔金屬填充通孔開口。絕緣層226上疊加的金屬層,用於連接通孔,形成陽極電極220。更確切地說,疊加金屬層中的第一金屬焊盤,連接第一套通孔116,在通孔處,第一金屬焊盤220形成陽極電極。
在GaN肖特基二極體200中,陰極的電接觸是通過形成在導電襯底202背部上的背部陰極提供的。更確切地說,第二套通孔224形成在歐姆接觸210下面的重摻雜GaN層206中。通孔224穿過絕緣緩衝203,延伸到導電襯底202。用鎢等通孔金屬填充通孔224。通孔224的通孔金屬可以與通孔216的通孔金屬相同,也可以不同。背部電極228位於導電襯底202的背部,以便形成陰極電極。在這種情況下,陰極連接是由歐姆接觸210穿過通孔224,到達導電襯底202,最終在背部陰極電極229處完成的。
在GaN肖特基二極體200,僅有肖特基接觸是通過絕緣層產生的。如上所述,參見第4圖至6,形成肖特基接觸的臺面結構,可以採用不同的幾何形狀。在另一個實施例中,如第3圖至6所示,製備GaN肖特基二極體200,可以使用和陽極電極在同一側生長的陰極電極,也可以使用在疊加的金屬層上的金屬焊盤,以便形成獨立的陰極和陽極連接。但是,如果使用背部陰極電極的話,會獲得器件更加緊湊、器件尺寸更小等優勢。
第9圖表示依據本發明的一個實施例,第8圖所示的GaN肖特基二極體的製備過程的流程圖。參見第9圖,方法700從製備一個帶有絕緣緩衝層203的導電襯底202開始(工序702)。然後,通過外延生長形成氮化物半導體本體(工序704)。如第8圖所示,氮化物半導體本體204包括一個 重摻雜GaN半導體層206組成的下層,以及一個輕摻雜GaN半導體層208組成的上層。然後,在氮化物半導體本體204中定義臺面結構的圖案(工序706)。可以使用光致抗蝕劑層和和光刻蝕技術,定義臺面結構的圖案。一旦定義了臺面結構的圖案之後,就刻蝕氮化物半導體本體204至重摻雜區,以便形成向上突出的臺面結構(工序708)。
第9圖表示依據本發明的一個實施例,第8圖所示的GaN肖特基二極體的製備過程的流程圖。參見第9圖,方法700從製備一個帶有絕緣緩衝層203的導電襯底202開始(工序702)。然後,通過外延生長形成氮化物半導體本體(工序704)。如第8圖所示,氮化物半導體本體204包括一個重摻雜GaN半導體層206組成的下層,以及一個輕摻雜GaN半導體層208組成的上層。然後,在氮化物半導體本體204中定義臺面結構的圖案(工序706)。可以使用光致抗蝕劑層和和光刻蝕技術,定義臺面結構的圖案。一旦定義了臺面結構的圖案之後,就從氮化物半導體本體204上刻蝕除去重摻雜區,以便形成向上突出的臺面結構(工序708)。
然後,在氮化物半導體本體中形成通孔開口,以便與導電襯底電接觸(工序710)。也就是說,氮化物半導體襯底204形成圖案,並被完全刻蝕到導電襯底202。在通孔開口中沉積通孔金屬,形成通孔224(工序712)。
然後,在氮化物半導體本體204的下表面上沉積一個金屬層,形成歐姆接觸210(工序714)。在臺面結構上沉積另一個金屬層,形成肖特基接觸212(工序716)。然後,在半導體本體的整個表面和金屬層上,沉積一個絕緣層226(工序718)。形成絕緣層的圖案,並定義為肖特基接觸 112準備的通孔開口(工序720)。刻蝕絕緣層,形成通孔開口。然後沉積通孔金屬,填充通孔,並在絕緣層上方沉積疊加金屬層,絕緣層與全部通孔電連接(工序722)。形成疊加金屬層的圖案,將一個或多個金屬焊盤用作陽極電極220(工序724)。最後,在導電襯底的背部,沉積一個背部金屬層,形成陰極電極228(工序726)。
第10圖表示依據本發明的一個可選實施例,第8圖所示的GaN肖特基二極體的製備過程的流程圖。第10圖中的方法800與方法700大致相同,但它使用了另一種不同的方法製備導電襯底中的通孔224。第10圖所用的參考資料與第9圖中的類似,以簡化討論過程。參見第10圖,當形成氮化物半導體本體並定義臺面結構圖案(工序706)之後,通過定義通孔224的開口,進一步處理半導體本體(工序808)。刻蝕氮化物半導體本體,一直向下刻蝕到導電襯底。然後,再將氮化物半導體本體刻蝕到重摻雜GaN層206,形成臺面結構(工序810)。在方法800中,接下來繼續用通孔金屬填充通孔開口,形成通孔224(工序712)。方法800的後續處理工序與方法700相同,在此不再贅述。
上述詳細說明僅用於對本發明的典型實施例進行解釋說明,但並不僅限於此。可能還有多種變化和修正都在本發明的保護範圍內。本發明的範圍應由所附的申請專利範圍限定。
100‧‧‧GaN肖特基二極體
102‧‧‧絕緣襯底
104‧‧‧氮化物半導體本體
106‧‧‧重摻雜GaN層
108‧‧‧輕摻雜GaN層
110‧‧‧歐姆接觸
112‧‧‧肖特基接觸
114‧‧‧第二套通孔
116‧‧‧第一套通孔
118‧‧‧第二金屬焊盤、陰極電極
120‧‧‧第一金屬焊盤、陽極電極

Claims (25)

  1. 一種氮化鎵半導體二極體,包括:一襯底;一半導體本體包括形成在該襯底上的一第一導電類型的一第一GaN層,形成在該第一GaN層上的該第一導電類型的一第二GaN層,其中該第二GaN層的摻雜濃度低於該第一GaN層,該半導體本體還包括數個臺面結構從一下表面中向上伸出,部分該下表面延伸到該第一GaN層,並且每個臺面結構都含有該第二GaN層和部分該第一GaN層;在每個臺面結構的一上表面形成的一第一金屬層,和該第二GaN層一同形成一肖特基結;在位於每個臺面結構之間的該下表面形成的一第二金屬層,用於和該第一GaN層形成一歐姆接觸;在該第一金屬層和該第二金屬層上方形成的一絕緣層;在該絕緣層中形成的一第一套多個通孔,以便為該第一金屬層形成一第一套多個開口,在該第一套多個開口中用一通孔金屬填充該第一套多個通孔;在該絕緣層中形成的並位於每個臺面結構之間的一第二套多個通孔,以便為該第二金屬層形成一第二套多個開口,在該第二套多個開口中用該通孔金屬填充該第二套多個通孔;在該絕緣層上方形成的一第一金屬焊盤,電連接位於該第一套多個通孔中填充的該通孔金屬,作為一陽極電極;以及在該絕緣層上方形成的一第二金屬焊盤,電連接位於該第二套多個 通孔中填充的該通孔金屬,作為一陰極電極。
  2. 如申請專利範圍第1項所述的二極體,其中,該襯底是由一絕緣襯底組成。
  3. 如申請專利範圍第1項所述的二極體,其中,該襯底是由一導電襯底及其疊加的一緩衝層組成。
  4. 如申請專利範圍第1項所述的二極體,其中,該第一導電類型是由一N一型電導率組成。
  5. 如申請專利範圍第1項所述的二極體,其中,該數個臺面結構是該第二GaN層以及該第一GaN層的部分形成的一獨立水平延長線性區域,其中該獨立水平延長線性區域與該下表面中的該歐姆接觸相互間隔。
  6. 如申請專利範圍第5項所述的二極體,其中,該第一套多個通孔形成在該第一金屬層上,位於該獨立水平延長線性區域的一第一端,該第二套多個通孔形成在該第二金屬層上,朝向該獨立水平延長線性區域的一第二端,與該第一端方向相反。
  7. 如申請專利範圍第5項所述的二極體,其中,該數個臺面結構是作為獨立水平的一矩形區域形成的。
  8. 如申請專利範圍第1項所述的二極體,其中,該數個臺面結構是該第二GaN層以及該第一GaN層的部分形成的獨立同心的一環形區域,其中該環型區域與該下表面中的該歐姆接觸相互間隔。
  9. 如申請專利範圍第8項所述的二極體,其中,該第一套多個通孔形成在該第一金屬層上,佔據該環形區域的一半,該第二套多個通孔形成在該第二金屬層上,朝向該環形區域的另一半,與該一半方向相反。
  10. 如申請專利範圍第8項所述的二極體,其中,該數個臺面結構的該環形區域被分為四等份:一第一等份、一第二等份、一第三等份及一第四等份,其中該第一套多個通孔形成在該第一金屬層上,佔據該第一等份和該第二等份,該第二套多個通孔形成在該第二金屬層上,佔據該第三等份和該第四等份,其中該第一等份和該第二等份與該第三等份和該第四等份相互間隔。
  11. 如申請專利範圍第10項所述的二極體,其中,該第一金屬焊盤是由多個第一部分金屬焊盤組成,該第二金屬焊盤是由多個第二部分金屬焊盤組成,每個第一部分金屬焊盤電連接填充在該第一套多個通孔中的該通孔金屬,位於各自的等份中,每個第二部分金屬焊盤電連接填充在該第二套多個通孔中的該通孔金屬,位於各自的等份中;該多個第一部分金屬焊盤和該多個第二部分金屬焊盤交替形成在該環形區域的該四等份上。
  12. 如申請專利範圍第8項所述的二極體,其中,該環形區域是由數個同心環形區域組成。
  13. 如申請專利範圍第8項所述的二極體,其中,該環形區域是由數個同心矩形區域組成。
  14. 如申請專利範圍第1項所述的二極體,其中,該第一金屬層包含由Ni、Pt、Au、Co、Pd、Cr、Rh、Re、PtSi、V、W、WSi和NiSi金屬中選定的一種金屬。
  15. 如申請專利範圍第1項所述的二極體,其中,該第二金屬層包含由Al、AlSi、Ti、TiSi、Mo和MoSi金屬中選定的一種金屬。
  16. 如申請專利範圍第1項所述的二極體,其中,該通孔金屬包含由W、 TiW、Al、Au、Cu、Ti、Ag和AlCuSi金屬中選定的一種金屬。
  17. 如申請專利範圍第1項所述的二極體,其中,該第一金屬焊盤和該第二金屬焊盤包含由Al、AlCuSi、Au、Ag、Cu和Ti金屬中選定的一種金屬。
  18. 一種氮化鎵半導體二極體,包括:一導電襯底;位於該導電襯底上的一絕緣緩衝層;一半導體本體包括形成在該絕緣緩衝層上的一第一導電類型的一第一GaN層,以及形成在該第一GaN層上的該第一導電類型的一第二GaN層,其中該第二GaN層的摻雜濃度低於該第一GaN層,該半導體本體還包括數個臺面結構從一下表面中向上伸出,部分該下表面延伸到該第一GaN層,並且每個臺面結構都含有該第二GaN層和部分該第一GaN層;在每個臺面結構的一上表面形成的一第一金屬層,和該第二GaN層一同形成一肖特基結;在位於每個臺面結構之間的該下表面形成的一第二金屬層,用於和該第一GaN層形成一歐姆接觸;在該第一金屬層和該第二金屬層上方形成的一絕緣層;在該絕緣層中形成的第一套多個通孔,以便為該第一金屬層形成一第一套多個開口,在該第一套多個開口中用一第一通孔金屬填充該第一套多個通孔;在該絕緣層中形成的並位於每個臺面結構之間的第二套多個通孔,以便為該第二金屬層形成一第二套多個開口,在該第二套多個開口 中用一第二通孔金屬填充該第二套多個通孔;在該絕緣層上方形成的一第一金屬焊盤,電連接位於該第一套多個通孔中填充的該第一通孔金屬,作為一陽極電極;以及在該絕緣層上方形成的一第二金屬焊盤,電連接位於該第二套多個通孔中填充的該第二通孔金屬,作為一陰極電極。
  19. 如申請專利範圍第18項所述的二極體,其中,該第一導電類型是由一N-型電導率組成的。
  20. 如申請專利範圍第18項所述的二極體,其中,該數個臺面結構是該第二GaN層以及該第一GaN層的部分形成的一獨立水平延長線性區域,其中該獨立水平延長線性區域與該下表面中的該歐姆接觸相互間隔。
  21. 如申請專利範圍第20項所述的二極體,其中,該數個臺面結構都是作為獨立水平的一矩形區域。
  22. 如申請專利範圍第18項所述的二極體,其中,該數個臺面結構是該第二GaN層以及該第一GaN層的部分形成的獨立同心的一環形區域,其中該環形區域與該下表面中的該歐姆接觸相互間隔。
  23. 如申請專利範圍第22項所述的二極體,其中,該環形區域是由數個同心環形區域組成。
  24. 如申請專利範圍第22項所述的二極體,其中,該環形區域是由數個同心矩形區域組成。
  25. 如申請專利範圍第18項所述的二極體,其中,該第一金屬層包含由Ni、Pt、Au、Co、Pd、Cr、Rh、Re、PtSi、V、W、WSi和NiSi金屬中選定的一種金屬。
TW99104335A 2009-02-18 2010-02-11 改良正向傳導的氮化鎵半導體裝置 TWI467775B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/388,402 US8013414B2 (en) 2009-02-18 2009-02-18 Gallium nitride semiconductor device with improved forward conduction

Publications (2)

Publication Number Publication Date
TW201032329A TW201032329A (en) 2010-09-01
TWI467775B true TWI467775B (zh) 2015-01-01

Family

ID=42559164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99104335A TWI467775B (zh) 2009-02-18 2010-02-11 改良正向傳導的氮化鎵半導體裝置

Country Status (3)

Country Link
US (3) US8013414B2 (zh)
CN (1) CN101894868B (zh)
TW (1) TWI467775B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
KR101051578B1 (ko) * 2009-09-08 2011-07-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8772144B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
US8772901B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
CN103247694A (zh) * 2012-02-07 2013-08-14 刘福香 一种沟槽肖特基半导体装置及其制备方法
CN103378133A (zh) * 2012-04-13 2013-10-30 立锜科技股份有限公司 肖特基位障二极管及其制造方法
US9177953B2 (en) 2013-10-31 2015-11-03 Taiwan Semiconductor Manufacturing Company Limited Circular semiconductor device with electrostatic discharge (ESD) device and functional device
FR3017242B1 (fr) * 2014-02-05 2017-09-01 St Microelectronics Tours Sas Diode schottky verticale au nitrure de gallium
WO2016033557A2 (en) * 2014-08-29 2016-03-03 University Of Virginia Quasi-vertical diode with integrated ohmic contact base and related method thereof
US9590157B2 (en) 2015-06-04 2017-03-07 The Silanna Group Pty Ltd Efficient dual metal contact formation for a semiconductor device
CN105355665B (zh) * 2015-11-06 2019-01-29 江苏能华微电子科技发展有限公司 氮化镓功率器件及其制备方法
CN106098796A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN106098747A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
CN106098797A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098794A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN106098795A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
US11251282B2 (en) * 2018-02-09 2022-02-15 Mitsubishi Electric Corporation Power semiconductor device
CN109346530A (zh) * 2018-09-12 2019-02-15 西安电子科技大学 基于石墨烯***层结构的GaN基肖特基势垒二极管SBD器件及制备方法
US11532758B2 (en) * 2019-09-24 2022-12-20 Texas Instruments Incorporated Low leakage Schottky diode
CN110729351B (zh) * 2019-10-18 2021-07-20 西安电子科技大学 大功率阴阳极环形叉指GaN准垂直pn结二极管及制备方法
CN110993684A (zh) * 2019-11-26 2020-04-10 西安电子科技大学 基于阴阳极环形嵌套的大功率GaN准垂直肖特基二极管及其制备方法
CN111463174A (zh) * 2020-03-26 2020-07-28 深圳第三代半导体研究院 半导体器件封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320972A (zh) * 2001-05-24 2001-11-07 北京大学 半导体发光二极管及其制备方法
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
TW475275B (en) * 1998-09-16 2002-02-01 Cree Inc Vertical geometry ingan led
US20050029557A1 (en) * 2002-03-25 2005-02-10 Tetsuo Hatakeyama High-breakdown-voltage semiconductor device
CN1658402A (zh) * 2004-02-17 2005-08-24 昂科公司 具有复数个台面的横向导电肖特基二级管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612547A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corporation Silicon carbide static induction transistor
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6121122A (en) * 1999-05-17 2000-09-19 International Business Machines Corporation Method of contacting a silicide-based schottky diode
KR100780967B1 (ko) * 2006-12-07 2007-12-03 삼성전자주식회사 고전압용 쇼트키 다이오드 구조체
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW475275B (en) * 1998-09-16 2002-02-01 Cree Inc Vertical geometry ingan led
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
CN1320972A (zh) * 2001-05-24 2001-11-07 北京大学 半导体发光二极管及其制备方法
US20050029557A1 (en) * 2002-03-25 2005-02-10 Tetsuo Hatakeyama High-breakdown-voltage semiconductor device
CN1658402A (zh) * 2004-02-17 2005-08-24 昂科公司 具有复数个台面的横向导电肖特基二级管

Also Published As

Publication number Publication date
US20120282762A1 (en) 2012-11-08
US8383499B2 (en) 2013-02-26
TW201032329A (en) 2010-09-01
CN101894868B (zh) 2013-01-30
US8253216B2 (en) 2012-08-28
US20100207232A1 (en) 2010-08-19
CN101894868A (zh) 2010-11-24
US20110278589A1 (en) 2011-11-17
US8013414B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
TWI467775B (zh) 改良正向傳導的氮化鎵半導體裝置
US10573762B2 (en) Vertical gallium nitride Schottky diode
TWI514592B (zh) 用於氮化鎵肖特基二極體之端接結構
JP5150803B2 (ja) 複数のメサを有するラテラル導電型ショットキーダイオード
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
TWI559405B (zh) 具有大焊墊且接觸電阻降低之GaN系肖特基二極體
US9324809B2 (en) Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
CN105679823A (zh) 一种纵向型氮化镓基异质结半导体器件及其制造方法
JP4925596B2 (ja) 窒化物半導体装置
JP6737485B2 (ja) ダイオード