TWI465715B - 電路板孔內焊錫之測試方法 - Google Patents

電路板孔內焊錫之測試方法 Download PDF

Info

Publication number
TWI465715B
TWI465715B TW101100629A TW101100629A TWI465715B TW I465715 B TWI465715 B TW I465715B TW 101100629 A TW101100629 A TW 101100629A TW 101100629 A TW101100629 A TW 101100629A TW I465715 B TWI465715 B TW I465715B
Authority
TW
Taiwan
Prior art keywords
hole
tin
layer
circuit board
copper layer
Prior art date
Application number
TW101100629A
Other languages
English (en)
Other versions
TW201329443A (zh
Inventor
Yao-Wen Bai
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201329443A publication Critical patent/TW201329443A/zh
Application granted granted Critical
Publication of TWI465715B publication Critical patent/TWI465715B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

電路板孔內焊錫之測試方法
本發明涉及一種電路板之測試方法，尤其涉及一種噴錫後之電路板之孔內焊錫裂縫或孔內缺錫等焊錫不良之測試方法。
噴錫作為電路板板面處理之一種常見之表面塗敷形式，被廣泛地用於線路之生產，噴錫之品質之好壞直接會影響到後續客戶生產時焊接之品質和焊錫性，故噴錫之品質成為電路板生產廠家品質控制一個重點。
於對較厚之電路板之孔內噴錫時，常因焊料之粘度高而導致焊料不易進入孔內，從而使孔內上錫不良，部分區域出現缺錫之狀況。另，因應力等原因，孔內焊錫還容易發生焊錫裂縫等不良。孔內焊錫裂縫或孔內缺錫等不良常會導致電路板之可信賴性下降，故於電路板測試時，必須將這些不良找出來。孔內焊錫裂縫或孔內缺錫較難藉由外觀檢測而檢出，一般需要製作切片後使用顯微鏡進行觀察才能發現，切片之製作較為繁瑣，一般需要灌膠、固化、粗磨以及細磨等流程才能於顯微鏡下觀察，並且切片之製作需要有一定之經驗技術，沒有經驗之操作工製作切片較為困難，很難將切片打磨平整和均勻，而切片製作品質之好壞，將直接關係到對切片樣品之品質研究和判斷之正確性。
有鑒於此，有必要提供一種操作簡便之電路板孔內焊錫之測試方法。
一種電路板孔內焊錫之測試方法，包括步驟：提供一待測電路板，所述待測電路板包括一基材，所述基材具有相對之第一表面和第二表面，所述基材上開設有一個貫穿第一表面和第二表面之通孔，所述通孔之孔壁鍍有孔銅層，所述第一表面形成有圍繞所述通孔之第一環狀銅層，所述第二表面形成有圍繞所述通孔之第二環狀銅層，所述第一環狀銅層、所述孔銅層以及所述第二環狀銅層無縫連接，所述第一環狀銅層、所述孔銅層以及所述第二環狀銅層之表面分別形成有無縫連接之第一噴錫層、第二噴錫層及第三噴錫層；量測所述第一噴錫層與第三噴錫層之間之電阻值，記錄為R1；將所述待測電路板浸泡於一鹼性蝕刻液中後取出，並進行清潔乾燥，所述鹼性蝕刻液之組分包括氨水、氯化銨及氯化銅，所述鹼性蝕刻液之PH範圍為7.8-9.0；再次量測所述第一噴錫層與第三噴錫層之間之電阻值，記錄為R2；及計算比值ΔR=（R2-R1）/R1，如果比值ΔR大於一設定值，則判定所述第二噴錫層存在焊錫不良。
一種電路板孔內焊錫之測試方法，包括步驟：提供一待測電路板，所述待測電路板具有相對之第一表面和第二表面，並開設有均貫穿第一表面和第二表面之複數通孔，每個所述通孔之孔壁鍍有孔銅層，所述第一表面形成有複數依次連接之第一環狀銅層，每個第一環狀銅層圍繞一個對應之通孔，並與該通孔內之孔銅層無縫連接，所述第二表面形成有複數依次連接之第二環狀銅層，每個第二環狀銅層圍繞一個對應之通孔，並與該通孔內之孔銅層無縫連接，每個第一環狀銅層、每個孔銅層以及每個第二環狀銅層之表面分別形成有第一噴錫層、第二噴錫層及第三噴錫層；量測第一噴錫層與第三噴錫層之間之電阻值，記錄為R1；將所述待測電路板浸泡於鹼性蝕刻液中1至5分鐘後取出，並進行清潔乾燥，所述鹼性蝕刻液之組分包括氨水、氯化銨及氯化銅，所述鹼性蝕刻液之PH範圍為7.8-9.0；再次量測第一噴錫層與第三噴錫層之間之電阻值，記錄為R2；及計算比值ΔR=（R2-R1）/R1，若比值ΔR大於一設定值，則判定所述複數通孔內之至少一個第二噴錫層存在焊錫不良。
本技術方案之電路板孔內焊錫不良之測試方法具有如下優點：採用測試鹼性蝕刻液浸泡前後所述第一噴錫層及第三噴錫層之間或所述長導線之電阻值之變化來判斷所述第二噴錫層存在有焊錫裂縫或部分位置有缺錫等不良，無需製作切片，操作簡便，不需要經驗技術即可進行測試及結果判定。
下面將結合圖1及實施例，對本技術方案提供之電路板孔內焊錫不良之測試方法作進一步之詳細說明。
電路板孔內焊錫不良之測試方法包括以下步驟：
第一步：提供一待測電路板10。
請一併參閱圖2至圖3，所述待測電路板10包括一基材110，所述基材110之材質可為含增強材料如玻纖布基、紙基、複合基、芳醯胺纖維無紡布基、合成纖維基等或不含增強材料之樹脂基材，亦可係內層形成有線路之多層電路板。
所述基材110具有相對之第一表面111和第二表面112，所述基材110上設有一個貫通所述第一表面111和第二表面112之圓柱狀之通孔120，所述通孔120孔壁鍍有孔銅層130。所述第一表面111形成有圍繞所述通孔之第一環狀銅層140，所述第二表面112形成有圍繞所述通孔之第二環狀銅層150，所述第一環狀銅層140、所述孔銅層130以及所述第二環狀銅層150無縫連接。所述第一環狀銅層140、所述孔銅層130以及所述第二環狀銅層150之形成方式為電路板製作中之常見方式，即先於所述第一表面111及所述第二表面112形成所述第一環狀銅層140及所述第二環狀銅層150，再於所述通孔120內電鍍銅形成孔銅層130，同時於所述第一環狀銅層140及所述第二環狀銅層150上電鍍銅，使所述第一環狀銅層140、所述孔銅層130以及所述第二環狀銅層150無縫連接。所述第一環狀銅層140、所述孔銅層130以及所述第二環狀銅層150之表面分別形成有第一噴錫層160、第二噴錫層170及第三噴錫層180，所述第一噴錫層160、第二噴錫層170及第三噴錫層180亦為無縫連接。
其中，如果僅檢測一個所述通孔120內之噴錫層狀況，則所述孔銅層130不與所述基材110上之其他孔之孔銅層相電連接。當然，亦可測試相互電連接之複數通孔孔壁之孔銅層上之噴錫狀況，將電連接之複數通孔內之孔銅層作為一個整體進行測試，可增加測試之靈敏度，推薦所述待測電路板10包括基材及貫通基材之十個以上通孔，每個通孔對應一第一環狀銅層、一孔銅層及一第二環狀銅層，所述基材之第一表面形成有複數依次連接之第一環狀銅層，每個第一環狀銅層圍繞一個對應之通孔，並與該通孔內之孔銅層無縫連接，所述基材之與所述第一表面相對之第二表面形成有複數依次連接之第二環狀銅層，每個第二環狀銅層圍繞一個對應之通孔，並與該通孔內之孔銅層無縫連接，每個第一環狀銅層、每個孔銅層以及每個第二環狀銅層之表面分別形成有第一噴錫層、第二噴錫層及第三噴錫層。
本測試方法之目的為檢測所述第二噴錫層170是否有焊錫裂縫或部分位置有缺錫等不良，於進行測試前，需要先確定所述第一噴錫層160及第三噴錫層180是否有焊錫裂縫或部分位置缺錫等缺陷，如果所述第一噴錫層160及第三噴錫層180存在缺陷，無法使用本技術方案之測試方法判斷缺陷是否位於所述第二噴錫層170。第一噴錫層160及第三噴錫層180之缺陷藉由外觀檢測方法即可檢出，無需對待測電路板10進行切片。
第二步：量測所述第一噴錫層160與第三噴錫層180之間之電阻值。
於本實施例中，量測電阻之儀器四線制精密電阻計。將所述第一噴錫層160遠離所述通孔120開口之邊緣作為第一測試點191，將所述第三噴錫層180遠離所述通孔開口之邊緣作為第二測試點192，量測所述第一測試點191與所述第二測試點192之間之電阻值，記錄為R1。
可理解，所述第一測試點191及第二測試點192之位置並不限於上述實施例，可分別選擇所述第一噴錫層160上之任意一點及所述第三噴錫層180上之任意一點作為測試點；所述第一測試點191及第二測試點192之間之電阻值之量測亦可使用其他類型之電阻計或有量測電阻功能之儀器；並且，當將電連接之複數通孔內之孔銅層作為一個整體進行測試時，將相連接之各個通孔之第一環狀銅層、孔銅層及第二環狀銅層看做係一長導線，量測點為該長導線之兩端。
第三步：將所述待測電路板10浸泡於一鹼性蝕刻液一預定時間，然後取出並清潔乾燥。
本實施例中，所述鹼性蝕刻液之主要成分為氨水、氯化銨、氯化銅，其中，銅離子之濃度範圍為155±35g/L，氯離子之濃度範圍為200±40g/L，所述鹼性蝕刻液之比重為1.21±0.01（即所述鹼性蝕刻液之密度與於標準大氣壓，3.98℃時純H2O下之密度（999.972 kg/m3）之比值），PH值之範圍為7.8-9.0，溫度範圍為50±5℃。
首先，將所述待測電路板10浸泡於所述鹼性蝕刻液中1分鐘。
因錫可耐弱鹼之腐蝕，故可耐本實施例中之鹼性蝕刻液之腐蝕，故所述待測電路板10中之所述第一噴錫層160、第二噴錫層170及第三噴錫層180不會被所述鹼性蝕刻液蝕刻。而銅可被本實施例中之鹼性蝕刻液所蝕刻，如果所述第二噴錫層170有焊錫裂縫或部分位置有缺錫等不良，所述鹼性蝕刻液可藉由所述裂縫或缺錫之空洞進入所述孔銅層130，則所述孔銅層130即被部分蝕刻，其中，所述孔銅層130與所述鹼性蝕刻液之反應原理主要為：
（1）氯化銅與氨水之絡合反應：CuCl2 +4NH3 →Cu(NH3 )4 Cl2 ；
（2）銅被Cu(NH3 )4 2- 絡離子氧化發生蝕刻反應：Cu(NH3 )4 Cl2 +Cu→2Cu(NH3 )2 Cl；
之後，將所述待測電路板10取出，用純水清洗，後將所述待測電路板10乾燥。
當然，所述待測電路板10浸泡於所述鹼性蝕刻液之時間還可為1分鐘以上或小於1分鐘，推薦為1-5分鐘，可節省時間，同時又能使銅層能充分被蝕刻，提高測試靈敏度。
第四步：再次量測所述第一噴錫層160及第三噴錫層180之間之電阻值，判斷所述第二噴錫層170是否有焊錫裂縫或部分位置有缺錫等焊錫不良。
使用四線制精密電阻計再次量測所述第一測試點191與所述第二測試點192之間之電阻值，記錄為R2。
其中，再次量測所述第一噴錫層160及第三噴錫層180之間之電阻值時，推薦量測點與第一次量測時之量測點重合，或者兩次量測之測試點位於所述第一噴錫層160及第三噴錫層180上之同一個與所述通孔120同心之圓上，以減小量測誤差。
計算浸泡鹼性蝕刻液前後所述待測電路板10之所述第一噴錫層160及第三噴錫層180之間之電阻值之變化（R2-R1）與浸泡鹼性蝕刻液前所述第一噴錫層160及第三噴錫層180之間之電阻值R1之比值ΔR=（R2-R1）/R1。如果所述比值ΔR大於一設定值，則可判定所述第二噴錫層170沒有焊錫裂縫或部分位置有缺錫等不良。
理論上，如果所述第二噴錫層170沒有焊錫裂縫和缺錫等不良，則所述比值ΔR等於0，如果所述第二噴錫層170存在焊錫裂縫或部分位置有缺錫等不良，則所述比值ΔR大於0。實際測試中，可能因測量儀器精準度等因素之影響，所述比值ΔR雖然大於0，但係所述第二噴錫層170並沒有焊錫裂縫或部分位置有缺錫等不良，或者所述比值ΔR雖然大於0，但係所述第二噴錫層170之焊錫裂縫或缺錫情況於客戶允許或者行業標準允許之範圍內。故，一般會將焊錫裂縫或缺錫設定一可允許之範圍對應地，所述比值ΔR會設定一可允許之設定值，當所述比值ΔR大於所述設定值，則可判定所述第二噴錫層170具有焊錫裂縫或部分位置有缺錫等不良。所述設定值一般需要參考所述待測電路板10於所述鹼性蝕刻液中之浸泡時間、所述第二噴錫層170之允許焊錫裂縫或缺錫大小以及電阻量測設備之精準度進行設定。於本實施例中，所述設定值為10%，即如果ΔR≧10%，則判定所述第二噴錫層170存在有焊錫裂縫或部分位置有缺錫等不良，如果ΔR≦10%，則可判定所述第二噴錫層170沒有焊錫裂縫或缺錫等不良。
可理解，如果需要測試複數待測電路板之孔內噴錫層狀況時，可先將所述複數待測電路板進行如第二步所述之方法量測電阻，然後將複數待測電路板同時置入鹼性蝕刻液中浸泡，之後再分別利用如第四步所述之方法再次量測電阻，得到所述複數待測電路板之孔內焊錫不良狀況。
相較於先前技術，本技術方案之具有內埋元件之電路板之製作方法具有如下優點：本實施例採用測試鹼性蝕刻液浸泡前後所述第一噴錫層160及第三噴錫層180之間之電阻值之變化來判斷所述第二噴錫層170是否存在有焊錫裂縫或部分位置有缺錫等不良，無需切片，操作簡便，不需要經驗技術即可進行測試及結果判定；並且，一般切片之製作時間平均要於15分鐘以上，檢測效率較低，而本技術方案中浸泡蝕刻液之時間一般於5分鐘內即可完成，檢測效率較高，待測電路板並且可將較多數量之待測電路板10同時置入鹼性蝕刻液中浸泡，從而方便進行批量檢測。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10．．．待測電路板
110．．．基材
111．．．第一表面
112．．．第二表面
120．．．通孔
130．．．孔銅層
140．．．第一環狀銅層
150．．．第二環狀銅層
160．．．第一噴錫層
170．．．第二噴錫層
180．．．第三噴錫層
191．．．第一測試點
192．．．第二測試點
圖1係本技術方案實施方式提供之測試方法之流程圖。
圖2待測電路板係本技術方案實施方式提供之待測電路板之正面示意圖。
圖3待測電路板係本技術方案實施方式提供之待測電路板之剖面示意圖。
10．．．待測電路板
110．．．基材
111．．．第一表面
112．．．第二表面
120．．．通孔
130．．．孔銅層
140．．．第一環狀銅層
150．．．第二環狀銅層
160．．．第一噴錫層
170．．．第二噴錫層
180．．．第三噴錫層
191．．．第一測試點
192．．．第二測試點

Claims (10)

  1. 一種電路板孔內焊錫之測試方法，包括步驟：
    提供一待測電路板，所述待測電路板包括基材，所述基材具有相對之第一表面和第二表面，所述基材上開設有一個貫穿第一表面和第二表面之通孔，所述通孔之孔壁鍍有孔銅層，所述第一表面形成有圍繞所述通孔之第一環狀銅層，所述第二表面形成有圍繞所述通孔之第二環狀銅層，所述第一環狀銅層、所述孔銅層以及所述第二環狀銅層無縫連接，所述第一環狀銅層、所述孔銅層以及所述第二環狀銅層之表面分別形成有無縫連接之第一噴錫層、第二噴錫層及第三噴錫層；
    量測所述第一噴錫層與第三噴錫層之間之電阻值，記錄為R1；
    將所述待測電路板浸泡於一鹼性蝕刻液中後取出，並進行清潔乾燥，所述鹼性蝕刻液之組分包括氨水、氯化銨及氯化銅，所述鹼性蝕刻液之PH範圍為7.8-9.0；
    再次量測所述第一噴錫層與第三噴錫層之間之電阻值，記錄為R2；及
    計算比值ΔR=（R2-R1）/R1，如果比值ΔR大於一設定值，則判定所述第二噴錫層存在焊錫不良。
  2. 如申請專利範圍第1項所述之電路板孔內焊錫之測試方法，其中，所述基材為含增強材料之樹脂基材、純樹脂基材或內層形成有線路之多層電路板。
  3. 如申請專利範圍第1項所述之電路板孔內焊錫之測試方法，其中，所述鹼性蝕刻液中之銅離子之濃度範圍為120-190g/L。
  4. 如申請專利範圍第1項所述之電路板孔內焊錫之測試方法，其中，所述鹼性蝕刻液中之氯離子之濃度範圍為160-240g/L。
  5. 如申請專利範圍第1項所述之電路板孔內焊錫之測試方法，其中，所述鹼性蝕刻液之比重為1.21±0.01。
  6. 如申請專利範圍第1項所述之電路板孔內焊錫之測試方法，其中，所述鹼性蝕刻液之溫度範圍為45-55℃。
  7. 如申請專利範圍第1項所述之電路板孔內焊錫之測試方法，其中，所述浸泡步驟之時間為1-5分鐘。
  8. 如申請專利範圍第1項所述之電路板孔內焊錫之測試方法，其中，所述比值ΔR為10%。
  9. 如申請專利範圍第1項所述之電路板孔內焊錫之測試方法，其中，所述量測電阻步驟所用之儀器為四線制精密電阻計。
  10. 一種電路板孔內焊錫之測試方法，包括步驟：
    提供一待測電路板，所述待測電路板具有相對之第一表面和第二表面，並開設有均貫穿第一表面和第二表面之複數通孔，每個所述通孔之孔壁鍍有孔銅層，所述第一表面形成有複數依次連接之第一環狀銅層，每個第一環狀銅層圍繞一個對應之通孔，並與該通孔內之孔銅層無縫連接，所述第二表面形成有複數依次連接之第二環狀銅層，每個第二環狀銅層圍繞一個對應之通孔，並與該通孔內之孔銅層無縫連接，每個第一環狀銅層、每個孔銅層以及每個第二環狀銅層之表面分別形成有第一噴錫層、第二噴錫層及第三噴錫層；
    量測第一噴錫層與第三噴錫層之間之電阻值，記錄為R1；
    將所述待測電路板浸泡於鹼性蝕刻液中1至5分鐘後取出，並進行清潔乾燥，所述鹼性蝕刻液之組分包括氨水、氯化銨及氯化銅，所述鹼性蝕刻液之PH範圍為7.8-9.0；
    再次量測第一噴錫層與第三噴錫層之間之電阻值，記錄為R2；及
    計算比值ΔR=（R2-R1）/R1，若比值ΔR大於一設定值，則判定所述複數通孔內之至少一個第二噴錫層存在焊錫不良。
TW101100629A 2012-01-03 2012-01-06 電路板孔內焊錫之測試方法 TWI465715B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210000135.9A CN103185736B (zh) 2012-01-03 2012-01-03 电路板孔内焊锡的测试方法

Publications (2)

Publication Number Publication Date
TW201329443A TW201329443A (zh) 2013-07-16
TWI465715B true TWI465715B (zh) 2014-12-21

Family

ID=48677018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100629A TWI465715B (zh) 2012-01-03 2012-01-06 電路板孔內焊錫之測試方法

Country Status (2)

Country Link
CN (1) CN103185736B (zh)
TW (1) TWI465715B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109313154B (zh) * 2016-08-03 2022-01-18 惠普发展公司，有限责任合伙企业 设置在层中的导线
CN114945252B (zh) * 2022-04-28 2023-11-10 四会富仕电子科技股份有限公司 一种金属填通孔的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4657632A (en) * 1985-08-29 1987-04-14 Techno Instruments Investments 1983 Ltd. Use of immersion tin coating as etch resist
CN100432622C (zh) * 2005-06-07 2008-11-12 安立株式会社 印刷焊锡检查装置
CN101363884A (zh) * 2007-08-10 2009-02-11 富葵精密组件(深圳)有限公司 电路板测试方法
CN102135505A (zh) * 2010-01-27 2011-07-27 鸿富锦精密工业（深圳）有限公司 焊锡裂缝的非破坏性检测方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200530629A (en) * 2004-02-13 2005-09-16 Black & Decker Inc Laser calibration apparatus and method
JP3775426B1 (ja) * 2005-02-22 2006-05-17 オムロン株式会社 半田材検査方法、半田材検査装置、制御プログラム、コンピュータ読み取り可能な記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4657632A (en) * 1985-08-29 1987-04-14 Techno Instruments Investments 1983 Ltd. Use of immersion tin coating as etch resist
CN100432622C (zh) * 2005-06-07 2008-11-12 安立株式会社 印刷焊锡检查装置
CN101363884A (zh) * 2007-08-10 2009-02-11 富葵精密组件(深圳)有限公司 电路板测试方法
CN102135505A (zh) * 2010-01-27 2011-07-27 鸿富锦精密工业（深圳）有限公司 焊锡裂缝的非破坏性检测方法

Also Published As

Publication number Publication date
TW201329443A (zh) 2013-07-16
CN103185736B (zh) 2015-05-27
CN103185736A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
US6888360B1 (en) Surface mount technology evaluation board having varied board pad characteristics
CN104363720A (zh) 一种在pcb中制作深盲槽的方法
JP2008519439A (ja) Ｐｃｂ基板の製造工程におけるマイクロビア形成に係わる評価
TWI465715B (zh) 電路板孔內焊錫之測試方法
JPH0136994B2 (zh)
JP2009264736A (ja) 基板検査装置
JP7431227B2 (ja) プリント配線板
CN110519925A (zh) 一种快速推算pcb过孔孔铜厚度的方法
US4196839A (en) Methods of fabricating printed circuit boards
CN103884726A (zh) Osp膜厚的测量方法
JP2008218443A (ja) 多層配線基板及びその検査方法
Hromadka et al. Comparison of the surface properties of power electronic substrates
CN105527559B (zh) 测试线路板、其制作方法、测试方法以及测试***
JP2019060627A (ja) 基板検査装置、及び基板検査方法
CN111458328B (zh) 一种检测印制电路板残留铜层分布的方法
US8313947B2 (en) Method for testing a contact structure
CN108918549B (zh) 线路板及其检测方法、金属化孔的裂纹检测方法
JP2018004501A (ja) 被検査基板の検査方法
CA2497118C (en) Surface mount technology evaluation board
KR100821290B1 (ko) 피씨비의 표면 리페어 방법 및 그 피씨비
CN108180846B (zh) 有机保焊膜的工艺控制方法及膜厚获取方法
JP3220491U (ja) 治具をテストするアダプター構造
JPS63274881A (ja) プリント板スル−ホ−ル検査方法
CN114383988A (zh) 一种电路板的吸附性能检测方法及检测***
KR100576859B1 (ko) 칩 부품 단자 전극의 도금액 침투 검사 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees