TWI464920B - 多晶片封裝結構及其製作方法 - Google Patents

多晶片封裝結構及其製作方法 Download PDF

Info

Publication number
TWI464920B
TWI464920B TW101102181A TW101102181A TWI464920B TW I464920 B TWI464920 B TW I464920B TW 101102181 A TW101102181 A TW 101102181A TW 101102181 A TW101102181 A TW 101102181A TW I464920 B TWI464920 B TW I464920B
Authority
TW
Taiwan
Prior art keywords
semi
reflective frame
dry
surrounding
substrate body
Prior art date
Application number
TW101102181A
Other languages
English (en)
Other versions
TW201332157A (zh
Inventor
Chia Tin Chung
Chao Chin Wu
Fang Kuei Wu
Original Assignee
Paragon Sc Lighting Tech Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Paragon Sc Lighting Tech Co filed Critical Paragon Sc Lighting Tech Co
Priority to TW101102181A priority Critical patent/TWI464920B/zh
Priority to US13/425,692 priority patent/US9125328B2/en
Publication of TW201332157A publication Critical patent/TW201332157A/zh
Application granted granted Critical
Publication of TWI464920B publication Critical patent/TWI464920B/zh
Priority to US14/803,185 priority patent/US9433103B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

多晶片封裝結構及其製作方法
本發明係有關於一種多晶片封裝結構及其製作方法，尤指一種能夠提高發光效率及控制出光角度的多晶片封裝結構及其製作方法。
一般來說，習知發光二極體燈具所使用的多晶片發光二極體封裝結構需要配合一白色框體來增加出光效率。然而，習知所採用的白色框體是透過一成形模具來製作，因此不但增加製作的成本，並且當白色框體的形狀需要改變時，成形模具的形狀也要跟著改變，所以每當要開發一種新的產品時，成形模具也要跟著進行開發，因此習知所使用的白色框體在變化上沒有任何的彈性可言。
本發明實施例在於提供一種多晶片封裝結構及其製作方法，其可用來解決習知一定需要透過成形模具來製作白色框體的缺點。
本發明其中一實施例所提供的一種多晶片封裝結構，其包括：一基板單元、一發光單元、一邊框單元及一封裝單元。基板單元包括一基板本體。發光單元包括多個設置於基板本體上且電性連接於基板本體的發光元件。邊框單元包括一透過塗佈方式以圍繞地成形於基板本體上的半乾狀圍繞式反光框體，其中半乾狀圍繞式反光框體圍繞上述多個發光元件，且半乾狀圍繞式反光框體具有一設置於基板本體上且尚未乾掉的未乾狀圍繞膠體及一用於覆蓋未乾狀圍繞膠體且已經乾掉的已乾狀圍繞膠體。封裝單元包括一設置於基板本體上以覆蓋上述多個發光元件的封裝膠體，其中半乾狀圍繞式反光框體接觸且圍繞封裝膠體。
本發明另外一實施例所提供的一種多晶片封裝結構的製作方法，其包括下列步驟：提供一基板本體；將多個發光元件設置於基板本體上，其中上述多個發光元件皆電性連接於基板本體；圍繞地塗佈一圍繞上述多個發光元件且呈現膠狀的圍繞式膠材於基板本體上；在室溫的環境下，透過自然的方式讓上述呈現膠狀的圍繞式膠材的外表層乾掉，以形成一半乾狀圍繞式反光框體，其中半乾狀圍繞式反光框體具有一設置於基板本體上且尚未乾掉的未乾狀圍繞膠體及一用於覆蓋未乾狀圍繞膠體且已經乾掉的已乾狀圍繞膠體；以及，形成一位於基板本體上且覆蓋上述多個發光元件的封裝膠體，其中半乾狀圍繞式反光框體接觸且圍繞封裝膠體。
本發明再另外一實施例所提供的一種多晶片封裝結構的製作方法，其包括下列步驟：提供一基板本體；圍繞地塗佈一呈現膠狀的圍繞式膠材於基板本體上；在室溫的環境下，透過自然的方式讓上述呈現膠狀的圍繞式膠材的外表層乾掉，以形成一半乾狀圍繞式反光框體，其中半乾狀圍繞式反光框體具有一設置於基板本體上且尚未乾掉的未乾狀圍繞膠體及一用於覆蓋未乾狀圍繞膠體且已經乾掉的已乾狀圍繞膠體；將多個發光元件設置於基板本體上，其中上述多個發光元件皆電性連接於基板本體且被半乾狀圍繞式反光框體所圍繞；以及，形成一位於基板本體上且覆蓋上述多個發光元件的封裝膠體，其中半乾狀圍繞式反光框體接觸且圍繞封裝膠體。
綜上所述，本發明實施例所提供的多晶片封裝結構及其製作方法，其可透過“一透過塗佈方式以圍繞地成形於基板本體上的半乾狀圍繞式反光框體”的設計，以使得本發明的多晶片封裝結構及其製作方法可以達到“不需要透過成形模具即可製作圍繞式反光框體”的優點。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
 [第一實施例]
請參閱圖1至圖7所示，本發明第一實施例提供一種能夠提高發光效率及控制出光角度的多晶片封裝結構的製作方法，其可包括下列步驟：請配合圖1、圖2A及圖2B所示，首先，提供一基板本體10(步驟S100)。舉例來說，基板本體10的上表面具有一置晶區域11，且基板本體10可包括一電路基板100、一設置於電路基板100底部的散熱層101、多個設置於電路基板100上表面的導電焊墊102、及一設置於電路基板100上表面並用於只露出上述多個導電焊墊102的絕緣層103。散熱層101係可用於增加電路基板100的散熱效能，並且上述多個絕緣層103係為一種可用於只讓上述多個導電焊墊102裸露出來並且達到局限焊接區域的防焊層。然而，上述對於基板本體10的界定並非用以限定本發明，舉凡任何型式的基板皆為本發明可應用的範疇。例如：基板本體10係可為一絕緣基板、一印刷電路板、一軟基板、一鋁基板、一陶瓷基板、或一銅基板…等。
請配合圖1、圖3A及圖3B所示，將多個發光元件20設置於基板本體10上(步驟S102)，其中每一個發光元件20可為一發光二極體裸晶粒，且上述多個發光元件20皆設置於置晶區域11上且電性連接於基板本體10。換言之，設計者可預先在基板本體10上規劃出一預定的置晶區域11，以使得上述多個發光元件20可放置在置晶區域11上且電性連接於基板本體10。以第一實施例所舉的例子來說，上述多個發光元件20可透過打線的方式，以電性連接於基板本體10。
請配合圖1、圖4A及圖4B所示，圍繞地塗佈一圍繞上述多個發光元件20且呈現膠狀的圍繞式膠材30”於基板本體10上(步驟S104)，其中上述呈現膠狀的圍繞式膠材30”可被隨意地圍繞成一預定的形狀(例如圓形、方形或長方形…等等)，且上述呈現膠狀的圍繞式膠材30”的觸變指數(thixotropic index)可介於4-6之間，塗佈上述呈現膠狀的圍繞式膠材30”於基板本體10上表面的壓力可介於350-450 kpa之間，塗佈上述呈現膠狀的圍繞式膠材30”於基板本體10上表面的速度可介於5-15 mm/s之間，並且圍繞地塗佈上述呈現膠狀的圍繞式膠材30”於基板本體10上表面的起始點與終止點實質上係可為同一點。
請配合圖1、圖5A及圖5B所示，在室溫(例如25度，但不以此為限，比如20-30度內皆可)的環境下，透過自然的方式(亦即不需借助其它的乾燥設備)讓上述呈現膠狀的圍繞式膠材30”的外表層乾掉，以形成一半乾狀圍繞式反光框體30’，其中半乾狀圍繞式反光框體30’具有一設置於基板本體10上且尚未乾掉的未乾狀圍繞膠體30A’及一用於覆蓋未乾狀圍繞膠體30A’且已經乾掉的已乾狀圍繞膠體30B’(步驟S106)。舉例來說，由於半乾狀圍繞式反光框體30’可從一起始點延伸至一終止點，且起始點與終止點實質上可為同一點，所以半乾狀圍繞式反光框體30’上具有一因上述塗佈方式所形成的接合凸部3000。再者，半乾狀圍繞式反光框體30’上具有一圓弧形的外表面，半乾狀圍繞式反光框體30’相對於基板本體10上表面的圓弧切線T的角度θ可介於40至50度之間，半乾狀圍繞式反光框體30’的頂面相對於基板本體10上表面的高度H可介於0.3至0.7 mm之間，半乾狀圍繞式反光框體30’底部的寬度D可介於1.5至3 mm之間，半乾狀圍繞式反光框體30’的觸變指數可介於4-6之間，且半乾狀圍繞式反光框體30’可為一內部混有多個無機添加顆粒的白色熱固化反光框體。另外，半乾狀圍繞式反光框體30‧ 圍繞上述多個發光元件20，以形成於一位於基板本體10的置晶區域11上的膠體限位空間300。
請配合圖1、圖6A及圖6B所示，形成一位於基板本體10上且覆蓋上述多個發光元件20的封裝膠體40，其中半乾狀圍繞式反光框體30’接觸且圍繞封裝膠體40(步驟S108)。舉例來說，封裝膠體40可為一被局限在膠體限位空間300內的不透光膠體，且封裝膠體40具有一凸出的上表面。
因此，配合圖6A與圖6B所示，由上述步驟S100至S108可知，本發明第一實施例提供一種能夠提高發光效率及控制出光角度的多晶片封裝結構，其包括：一基板單元1、一發光單元2、一邊框單元3、及一封裝單元4。基板單元1包括一基板本體10。發光單元2包括多個設置於基板本體10上且電性連接於基板本體10的發光元件20。邊框單元3包括一透過塗佈方式以圍繞地成形於基板本體10上的半乾狀圍繞式反光框體30’，其中半乾狀圍繞式反光框體30’圍繞上述多個發光元件20，且半乾狀圍繞式反光框體30’具有一設置於基板本體10上且尚未乾掉的未乾狀圍繞膠體30A’及一用於覆蓋未乾狀圍繞膠體30A’且已經乾掉的已乾狀圍繞膠體30B’。封裝單元4包括一設置於基板本體10上以覆蓋上述多個發光元件20的封裝膠體40，其中半乾狀圍繞式反光框體30’接觸且圍繞封裝膠體40。
請配合圖1與圖7A所示，上述形成封裝膠體40的步驟後，可更進一步包括：透過自然的方式或烘乾的方式來固化未乾狀圍繞膠體30B’，以使得半乾狀圍繞式反光框體30’轉變成一全乾狀圍繞式反光框體30(步驟S110)。以第一實施例所舉的例子而言，每一個發光元件20可為一藍色發光二極體裸晶粒，且封裝膠體40可為一螢光膠體，因此上述多個發光元件20(亦即上述多個藍色發光二極體裸晶粒)所投射出來的藍色光束L1係可穿過封裝膠體40(亦即螢光膠體)，以產生類似日光燈源的白色光束L2。
因此，藉由全乾狀圍繞式反光框體30的使用，以使得封裝膠體40被限位在膠體限位空間300內，進而可控制「封裝膠體40的使用量」。再者，藉由控制封裝膠體40的使用量，以調整封裝膠體40的表面形狀及高度，進而控制上述多個發光元件20所產生之白色光束L2的出光角度。另外，本發明亦可藉由全乾狀圍繞式反光框體30的使用，以使得上述多個發光元件20所產生的白色光束L1投射到全乾狀圍繞式反光框體30的內壁而產生反射，進而可增加本發明的發光效率。換言之，本發明可透過塗佈的方式以成形一可為任意形狀的全乾狀圍繞式反光框體30，並且透過全乾狀圍繞式反光框體30以局限封裝膠體40的位置並且調整封裝膠體40的表面形狀，因此本發明的多晶片封裝結構能夠「提高發光二極體裸晶粒的發光效率」及「控制發光二極體裸晶粒的出光角度」。
[第二實施例]
請參閱圖8、及圖9A至圖9E所示，本發明第二實施例提供一種能夠提高發光效率及控制出光角度的多晶片封裝結構的製作方法，其可包括下列步驟：請配合圖8與圖9A所示，首先，提供一基板本體10步驟S200)。舉例來說，基板本體10的上表面具有一置晶區域(圖未示)，且基板本體10可包括一電路基板100、一設置於電路基板100底部的散熱層101、多個設置於電路基板100上表面的導電焊墊102、及一設置於電路基板100上表面並用於只露出上述多個導電焊墊102的絕緣層103。
請配合圖8與圖9A所示，圍繞地塗佈一呈現膠狀的圍繞式膠材30”於基板本體上(步驟S203)，其中上述呈現膠狀的圍繞式膠材30”可被隨意地圍繞成一預定的形狀(例如圓形、方形、或長方形…等等)，並且圍繞地塗佈上述呈現膠狀的圍繞式膠材30”於基板本體10上表面的起始點與終止點實質上係可為同一點。
請配合圖8與圖9B所示，在室溫的環境下，透過自然的方式讓上述呈現膠狀的圍繞式膠材30”的外表層乾掉，以形成一半乾狀圍繞式反光框體30’，其中半乾狀圍繞式反光框體30’具有一設置於基板本體10上且尚未乾掉的未乾狀圍繞膠體30A’及一用於覆蓋未乾狀圍繞膠體30A’且已經乾掉的已乾狀圍繞膠體30B’(步驟S204)。舉例來說，由於半乾狀圍繞式反光框體30’可從一起始點延伸至一終止點，且起始點與終止點實質上可為同一點，所以半乾狀圍繞式反光框體30’上具有一因上述塗佈方式所形成的接合凸部(圖未示)。再者，半乾狀圍繞式反光框體30’上具有一圓弧形的外表面，半乾狀圍繞式反光框體30’相對於基板本體10上表面的圓弧切線T的角度θ可介於40至50度之間，半乾狀圍繞式反光框體30’的頂面相對於基板本體10上表面的高度H可介於0.3至0.7 mm之間，半乾狀圍繞式反光框體30’底部的寬度D可介於1.5至3 mm之間，半乾狀圍繞式反光框體30’的觸變指數可介於4-6之間，且半乾狀圍繞式反光框體30’可為一內部混有多個無機添加顆粒的白色熱固化反光框體。另外，半乾狀圍繞式反光框體30’圍繞上述多個發光元件20，以形成於一位於基板本體10的置晶區域11上的膠體限位空間300。
請配合圖8與圖9C所示，將多個發光元件20設置於基板本體10上，其中上述多個發光元件20皆電性連接於基板本體10且被半乾狀圍繞式反光框體30’所圍繞(步驟S206)。舉例來說，每一個發光元件20可為一發光二極體裸晶粒，且上述多個發光元件20皆可透過打線的方式電性連接於基板本體10。
請配合圖8與圖9D所示，形成一位於基板本體10上且覆蓋上述多個發光元件20的封裝膠體40，其中半乾狀圍繞式反光框體30’接觸且圍繞封裝膠體40(步驟S208)。舉例來說，封裝膠體40可為一被局限在膠體限位空間300內的不透光膠體，且封裝膠體40具有一凸出的上表面。
因此，配合圖9D所示，由上述步驟S200至S208可知，本發明第二實施例提供一種能夠提高發光效率及控制出光角度的多晶片封裝結構，其包括：一基板單元1、一發光單元2、一邊框單元3、及一封裝單元4。基板單元1包括一基板本體10。發光單元2包括多個設置於基板本體10上且電性連接於基板本體10的發光元件20。邊框單元3包括一透過塗佈方式以圍繞地成形於基板本體10上的半乾狀圍繞式反光框體30’，其中半乾狀圍繞式反光框體30’圍繞上述多個發光元件20，且半乾狀圍繞式反光框體30’具有一設置於基板本體10上且尚未乾掉的未乾狀圍繞膠體30A’及一用於覆蓋未乾狀圍繞膠體30A’且已經乾掉的已乾狀圍繞膠體30B’。封裝單元4包括一設置於基板本體10上以覆蓋上述多個發光元件20的封裝膠體40，其中半乾狀圍繞式反光框體30’接觸且圍繞封裝膠體40。
請配合圖8與圖9E所示，上述形成封裝膠體40的步驟後，可更進一步包括：透過自然的方式或烘乾的方式來固化未乾狀圍繞膠體30B’，以使得半乾狀圍繞式反光框體30’轉變成一全乾狀圍繞式反光框體30(步驟S210)。以第二實施例所舉的例子而言，每一個發光元件20可為一藍色發光二極體裸晶粒，且封裝膠體40可為一螢光膠體，因此上述多個發光元件20(亦即上述多個藍色發光二極體裸晶粒)所投射出來的藍色光束L1係可穿過封裝膠體40(亦即螢光膠體)，以產生類似日光燈源的白色光束L2。
請參閱圖10所示，基板單元1具有多個設置於基板本體10上表面的正極焊墊P及多個設置於基板本體10上表面的負極焊墊N。以圖10的假想線所圍的框框來作描述，每一個發光元件20具有一正極201及一負極202，每一個發光元件20的正極201對應於上述多個正極焊墊P中的至少兩個，且每一個發光元件20的負極202對應於上述多個負極焊墊N中的至少兩個。此外，每一個發光元件20的正極201可透過打線的方式電性連接於上述至少兩個所對應的正極焊墊P中的其中一個，且每一個發光元件20的負極202可透過打線的方式電性連接於上述至少兩個所對應的負極焊墊N中的其中一個。
[實施例的可能功效]
綜上所述，本發明實施例所提供的多晶片封裝結構及其製作方法，其可透過“一透過塗佈方式以圍繞地成形於基板本體上的半乾狀圍繞式反光框體”的設計，以使得本發明的多晶片封裝結構及其製作方法可以達到“不需要透過成形模具即可製作圍繞式反光框體”的優點。
以上所述僅為本發明之較佳可行實施例，非因此侷限本發明之專利範圍，故舉凡運用本發明說明書及圖式內容所為之等效技術變化，均包含於本發明之範圍內。
1．．．基板單元
10．．．基板本體
100．．．電路基板
101．．．散熱層
102．．．導電焊墊
P．．．正極焊墊
N．．．負極焊墊
103‧‧‧絕緣層
11‧‧‧置晶區域
2‧‧‧發光單元
201‧‧‧正極
202‧‧‧負極
20‧‧‧發光元件
3‧‧‧邊框單元
30”‧‧‧呈現膠狀的圍繞式膠材
30’‧‧‧半乾狀圍繞式反光框體
30A’‧‧‧未乾狀圍繞膠體
30B’‧‧‧已乾狀圍繞膠體
300‧‧‧膠體限位空間
3000‧‧‧接合凸部
T‧‧‧圓弧切線
θ‧‧‧角度
H‧‧‧高度
D‧‧‧寬度
30‧‧‧全乾狀圍繞式反光框體
4‧‧‧封裝單元
40‧‧‧封裝膠體
L1‧‧‧藍色光束
L2‧‧‧白色光束
圖1為本發明第一實施例的多晶片封裝結構的製作方法的流程圖。
圖2A為本發明第一實施例的步驟S100的立體示意圖。
圖2B為本發明第一實施例的步驟S100的剖面示意圖。
圖3A為本發明第一實施例的步驟S102的立體示意圖。
圖3B為本發明第一實施例的步驟S102的剖面示意圖。
圖4A為本發明第一實施例的步驟S104的立體示意圖。
圖4B為本發明第一實施例的步驟S104的剖面示意圖。
圖5A為本發明第一實施例的步驟S106的立體示意圖。
圖5B為本發明第一實施例的步驟S106的剖面示意圖。
圖6A為本發明第一實施例的步驟S108的立體示意圖。
圖6B為本發明第一實施例的步驟S108的剖面示意圖。
圖7為本發明第一實施例的步驟S110的剖面示意圖。
圖8為本發明第二實施例的多晶片封裝結構的製作方法的流程圖。
圖9A為本發明第二實施例的步驟S200與S202的剖面示意圖。
圖9B為本發明第二實施例的步驟S204的剖面示意圖。
圖9C為本發明第二實施例的步驟S206的剖面示意圖。
圖9D為本發明第二實施例的步驟S208的剖面示意圖。
圖9E為本發明第二實施例的步驟S210的剖面示意圖。
圖10為本創作使用多個備用焊墊的局部上視示意圖。
指定代表圖為流程圖，故無元件符號簡單說明

Claims (18)

  1. 一種多晶片封裝結構，其包括：一基板單元，其包括一基板本體；一發光單元，其包括多個設置於該基板本體上且電性連接於該基板本體的發光元件；一邊框單元，其包括一透過塗佈方式以圍繞地成形於該基板本體上的半乾狀圍繞式反光框體，其中該半乾狀圍繞式反光框體圍繞上述多個發光元件，且該半乾狀圍繞式反光框體具有一設置於該基板本體上且尚未乾掉的未乾狀圍繞膠體及一用於覆蓋該未乾狀圍繞膠體且已經乾掉的已乾狀圍繞膠體；以及一封裝單元，其包括一設置於該基板本體上以覆蓋上述多個發光元件的封裝膠體，其中該半乾狀圍繞式反光框體接觸且圍繞該封裝膠體；其中，該基板單元包括多個設置於該基板本體上表面的正極焊墊及多個設置於該基板本體上表面的負極焊墊，其中每一個發光元件具有一正極及一負極，每一個發光元件的正極對應於上述多個正極焊墊中的至少兩個，且每一個發光元件的負極對應於上述多個負極焊墊中的至少兩個；其中，每一個發光元件的正極電性連接於上述至少兩個所對應的正極焊墊中的其中一個，且每一個發光元件的負極電性連接於上述至少兩個所對應的負極焊墊中的其中一個。
  2. 如申請專利範圍第1項所述之多晶片封裝結構，其中該半乾狀圍繞式反光框體上具有一因上述塗佈方式所形成 的接合凸部。
  3. 如申請專利範圍第1項所述之多晶片封裝結構，其中該半乾狀圍繞式反光框體從一起始點延伸至一終止點，且該起始點與該終止點實質上為同一點。
  4. 如申請專利範圍第1項所述之多晶片封裝結構，其中該半乾狀圍繞式反光框體上具有一圓弧形的外表面，該半乾狀圍繞式反光框體相對於該基板本體上表面的圓弧切線的角度介於40至50度之間，該半乾狀圍繞式反光框體的頂面相對於該基板本體上表面的高度介於0.3至0.7mm之間，該半乾狀圍繞式反光框體底部的寬度介於1.5至3mm之間，該半乾狀圍繞式反光框體的觸變指數介於4至6之間，且該半乾狀圍繞式反光框體為一內部混有多個無機添加顆粒的熱固化反光框體。
  5. 一種多晶片封裝結構的製作方法，其包括下列步驟：提供一基板本體；將多個發光元件設置於該基板本體上，其中上述多個發光元件皆電性連接於該基板本體；圍繞地塗佈一圍繞上述多個發光元件且呈現膠狀的圍繞式膠材於該基板本體上；在室溫的環境下，透過自然的方式讓上述呈現膠狀的圍繞式膠材的外表層乾掉，以形成一半乾狀圍繞式反光框體，其中該半乾狀圍繞式反光框體具有一設置於該基板本體上且尚未乾掉的未乾狀圍繞膠體及一用於覆蓋該未乾狀圍繞膠體且已經乾掉的已乾狀圍繞膠體；以及在上述呈現膠狀的圍繞式膠材的外表層乾掉的情況下， 形成一位於該基板本體上且覆蓋上述多個發光元件的封裝膠體，其中該半乾狀圍繞式反光框體接觸且圍繞該封裝膠體。
  6. 如申請專利範圍第5項所述之多晶片封裝結構的製作方法，其中上述形成該封裝膠體的步驟後，更進一步包括：透過自然的方式或烘乾的方式來固化該未乾狀圍繞膠體，以使得該半乾狀半乾狀圍繞式反光框體轉變成一全乾狀圍繞式反光框體。
  7. 如申請專利範圍第5項所述之多晶片封裝結構的製作方法，其中該半乾狀圍繞式反光框體上具有一因上述塗佈方式所形成的接合凸部。
  8. 如申請專利範圍第5項所述之多晶片封裝結構的製作方法，其中該半乾狀圍繞式反光框體從一起始點延伸至一終止點，且該起始點與該終止點實質上為同一點。
  9. 如申請專利範圍第5項所述之多晶片封裝結構的製作方法，其中該半乾狀圍繞式反光框體上具有一圓弧形的外表面，該半乾狀圍繞式反光框體相對於該基板本體上表面的圓弧切線的角度介於40至50度之間，該半乾狀圍繞式反光框體的頂面相對於該基板本體上表面的高度介於0.3至0.7mm之間，該半乾狀圍繞式反光框體底部的寬度介於1.5至3mm之間，該半乾狀圍繞式反光框體的觸變指數介於4至6之間，且該半乾狀圍繞式反光框體為一內部混有多個無機添加顆粒的熱固化反光框體。
  10. 如申請專利範圍第5項所述之多晶片封裝結構的製作方法，其中該基板單元包括多個設置於該基板本體上表面的正極焊墊及多個設置於該基板本體上表面的負極焊墊 ，其中每一個發光元件具有一正極及一負極，每一個發光元件的正極對應於上述多個正極焊墊中的至少兩個，且每一個發光元件的負極對應於上述多個負極焊墊中的至少兩個。
  11. 如申請專利範圍第10項所述之多晶片封裝結構的製作方法，其中每一個發光元件的正極電性連接於上述至少兩個所對應的正極焊墊中的其中一個，且每一個發光元件的負極電性連接於上述至少兩個所對應的負極焊墊中的其中一個。
  12. 一種多晶片封裝結構的製作方法，其包括下列步驟：提供一基板本體；圍繞地塗佈一呈現膠狀的圍繞式膠材於該基板本體上；在室溫的環境下，透過自然的方式讓上述呈現膠狀的圍繞式膠材的外表層乾掉，以形成一半乾狀圍繞式反光框體，其中該半乾狀圍繞式反光框體具有一設置於該基板本體上且尚未乾掉的未乾狀圍繞膠體及一用於覆蓋該未乾狀圍繞膠體且已經乾掉的已乾狀圍繞膠體；在上述呈現膠狀的圍繞式膠材的外表層乾掉的情況下，將多個發光元件設置於該基板本體上，其中上述多個發光元件皆電性連接於該基板本體且被該半乾狀圍繞式反光框體所圍繞；以及在上述呈現膠狀的圍繞式膠材的外表層乾掉的情況下，形成一位於該基板本體上且覆蓋上述多個發光元件的封裝膠體，其中該半乾狀圍繞式反光框體接觸且圍繞該封裝膠體。
  13. 如申請專利範圍第12項所述之多晶片封裝結構的製作 方法，其中上述形成該封裝膠體的步驟後，更進一步包括：透過自然的方式或烘乾的方式來固化該未乾狀圍繞膠體，以使得該半乾狀半乾狀圍繞式反光框體轉變成一全乾狀圍繞式反光框體。
  14. 如申請專利範圍第12項所述之多晶片封裝結構的製作方法，其中該半乾狀圍繞式反光框體上具有一因上述塗佈方式所形成的接合凸部。
  15. 如申請專利範圍第12項所述之多晶片封裝結構的製作方法，其中該半乾狀圍繞式反光框體從一起始點延伸至一終止點，且該起始點與該終止點實質上為同一點。
  16. 如申請專利範圍第12項所述之多晶片封裝結構的製作方法，其中該半乾狀圍繞式反光框體上具有一圓弧形的外表面，該半乾狀圍繞式反光框體相對於該基板本體上表面的圓弧切線的角度介於40至50度之間，該半乾狀圍繞式反光框體的頂面相對於該基板本體上表面的高度介於0.3至0.7mm之間，該半乾狀圍繞式反光框體底部的寬度介於1.5至3mm之間，該半乾狀圍繞式反光框體的觸變指數介於4至6之間，且該半乾狀圍繞式反光框體為一內部混有多個無機添加顆粒的白色熱固化反光框體。
  17. 如申請專利範圍第12項所述之多晶片封裝結構的製作方法，其中該基板單元包括多個設置於該基板本體上表面的正極焊墊及多個設置於該基板本體上表面的負極焊墊，其中每一個發光元件具有一正極及一負極，每一個發光元件的正極對應於上述多個正極焊墊中的至少兩個，且每一個發光元件的負極對應於上述多個負極焊墊中 的至少兩個。
  18. 如申請專利範圍第17項所述之多晶片封裝結構的製作方法，其中每一個發光元件的正極電性連接於上述至少兩個所對應的正極焊墊中的其中一個，且每一個發光元件的負極電性連接於上述至少兩個所對應的負極焊墊中的其中一個。
TW101102181A 2012-01-19 2012-01-19 多晶片封裝結構及其製作方法 TWI464920B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101102181A TWI464920B (zh) 2012-01-19 2012-01-19 多晶片封裝結構及其製作方法
US13/425,692 US9125328B2 (en) 2012-01-19 2012-03-21 Multichip package structure and method of manufacturing the same
US14/803,185 US9433103B2 (en) 2012-01-19 2015-07-20 Method of manufacturing a multichip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101102181A TWI464920B (zh) 2012-01-19 2012-01-19 多晶片封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201332157A TW201332157A (zh) 2013-08-01
TWI464920B true TWI464920B (zh) 2014-12-11

Family

ID=48797042

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101102181A TWI464920B (zh) 2012-01-19 2012-01-19 多晶片封裝結構及其製作方法

Country Status (2)

Country Link
US (2) US9125328B2 (zh)
TW (1) TWI464920B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026507A1 (en) * 2009-07-06 2013-01-31 Paragon Semiconductor Lighting Technology Co., Ltd. Multichip package structure and method of manufacturing the same
US8779660B2 (en) * 2011-09-22 2014-07-15 Paragon Semiconductor Lighting Technology Co., Ltd. Illumination device for enhancing plant growth

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201103175A (en) * 2009-07-06 2011-01-16 Paragon Sc Lighting Tech Co LED package structure for increasing light-emitting efficiency and controlling light-projecting angle and method for manufacturing the same
TWM408135U (en) * 2010-11-24 2011-07-21 Paragon Sc Lighting Tech Co Multi-chip package structure using a constant voltage power supply and for increasing the current
TWM408133U (en) * 2011-01-21 2011-07-21 Paragon Sc Lighting Tech Co Quasi-optical multi-chip package structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646039B2 (en) * 2002-03-05 2003-11-11 Dow Corning Corporation Hydrosilyation cured silicone resin containing colloidal silica and a process for producing the same
US7521728B2 (en) * 2006-01-20 2009-04-21 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed reflectors and methods of forming the same
KR101360732B1 (ko) * 2007-06-27 2014-02-07 엘지이노텍 주식회사 발광 다이오드 패키지
TWI447893B (en) * 2009-06-24 2014-08-01 Led package structure for increasing light-emitting efficiency and controlling light-projecting angle and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201103175A (en) * 2009-07-06 2011-01-16 Paragon Sc Lighting Tech Co LED package structure for increasing light-emitting efficiency and controlling light-projecting angle and method for manufacturing the same
TWM408135U (en) * 2010-11-24 2011-07-21 Paragon Sc Lighting Tech Co Multi-chip package structure using a constant voltage power supply and for increasing the current
TWM408133U (en) * 2011-01-21 2011-07-21 Paragon Sc Lighting Tech Co Quasi-optical multi-chip package structure

Also Published As

Publication number Publication date
US9433103B2 (en) 2016-08-30
US9125328B2 (en) 2015-09-01
US20130188349A1 (en) 2013-07-25
TW201332157A (zh) 2013-08-01
US20150327373A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
TWI419373B (zh) 使用定電壓電源供應器之多晶封裝結構
US8187899B2 (en) LED package structure for increasing light-emitting efficiency and controlling light-projecting angle and method for manufacturing the same
TWI426594B (zh) 能夠提高演色性之混光式發光二極體封裝結構
TWI505519B (zh) 發光二極體燈條及其製造方法
JP2011009681A (ja) 外側に切断斜面を具えた発光ダイオードパッケージ構造及びその製作方法
US9857049B2 (en) LED illumination device
TWI408836B (zh) 發光二極體裝置
TWI557955B (zh) Ｌｅｄ承載座及其製造方法
JP5902301B2 (ja) 発光装置、および照明装置
US20110044039A1 (en) Led lamp construction with integral appearance
JP2011014860A (ja) 充填方法で凸レンズを成形することにより光射出角度を調整することができる発光ダイオードパッケージ構造及びその製作方法
JP6643910B2 (ja) 発光装置
KR101055074B1 (ko) 발광 장치
US9698133B2 (en) Method of manufacturing a multichip package structure
TWI464920B (zh) 多晶片封裝結構及其製作方法
JP6700265B2 (ja) 発光装置およびその製造方法
JP5828714B2 (ja) 車両用灯具の半導体型光源、車両用灯具の半導体型光源ユニット、車両用灯具
TWM450828U (zh) 熱電分離的發光二極體模組和相關的散熱載板
KR20080005851A (ko) 발광 장치
TW201403870A (zh) 發光二極體元件及其封裝方法
JP6085459B2 (ja) 照明装置
US9559273B2 (en) Light-emitting package structure and method of fabricating the same
JP7177326B2 (ja) 発光装置及び発光装置の製造方法
KR20130077058A (ko) 단차를 갖는 세라믹 ｌｅｄ 패키지 및 그 형성방법
CN103247749A (zh) 多芯片封装结构及其制造方法