TWI463224B - 陣列基板 - Google Patents

Description

陣列基板

本發明係關於一種陣列基板；特別係關於一種用於液晶顯示器，不具大視角色偏問題之陣列基板。

隨著科技進步，各種電子產品已成為人們生活不可或缺的一部分。其中，顯示器為多媒體電子產品的重要元件。而薄膜電晶體液晶顯示器(thin film transistor liquid crystal display，TFT LCD)具有省電、無幅射、體積小、低耗電量、不佔空間、平面直角、高解析度、畫質穩定等優點，已逐漸取代傳統的陰極射線管顯示器(cathode ray tube display，CRT display)，廣泛用於手機、螢幕、數位電視、筆記型電腦等電子產品的顯示面板上。

隨著薄膜電晶體液晶顯示器相關技術的迅速發展，改善其顯示畫質成為此領域共同之目標。以視角廣度而言，富士通研發之多重分域垂直配向(multi-domain vertical alignment，MVA)技術將上下視角擴展到120°左右，此技術已大幅改善液晶顯示器之視角，不遜於陰極射線管顯示器之大視角特徵。

但由於應用多重分域垂直配向技術之顯示器時有大視角色偏及漏光之情況發生，同時其製程較為複雜且製造成本又較高，改善多重分域垂直配向技術缺陷的聚合物穩定配向(polymer stabilized alignment，PSA)技術於是興起。聚合物穩定配向技術之畫素設計，係使液晶分子具有固定的預傾角，當此畫素結構作用時，液晶分子會因著畫素電極與共用電極間的電場，以較短的反應時間偏轉至所需角度，隨著不同的畫素電極形狀而形成多個分域。

然而，受到電場分布不規則的影響，使得兩畫素結構之相鄰區域附近的液晶分子排列不佳，共用電極(common line)中央區域附近之液晶分子的排列亦不理想，如圖1畫素1之圈示區域。這些排列不理想的液晶會產生色飽和度不足(color washout)的現象，而使得亮區分佈不規則，尤其是在左右方向的視角表現。是故儘管聚合物穩定配向技術提高了薄膜電晶體液晶顯示器的對比、亮度及縮短反應時間，仍無法解決大視角色偏的問題。

綜上所述，現存之薄膜電晶體液晶顯示器具有大視角色偏之缺陷，且因液晶排列不規則，影響亮區分部而發生漏光的情形，影響顯示品質。是故，如何避免大視角色偏、改善液晶分子排列，進而避免漏光發生係為此業界亟待研究之課題。

本發明之一目的在於提供一種陣列基板。此陣列基板包含一底材以及複數畫素結構。複數畫素結構位於底材上，每一該畫素結構包含一第一畫素電極以及一第一遮蔽物。第一畫素電極具有一中間部以及複數個分支與中間部連接，第一遮蔽物係至少與第一畫素電極之中間部重疊(overlap)。

本發明之另一目的在於提供一種陣列基板。此陣列基板包含一底材以及複數畫素結構。複數畫素結構位於底材上，每一該畫素結構包含一第一畫素電極以及一第二畫素電極。第一畫素電極具有一中間部、複數個分支以及一第一連接部。複數個分支與中間部連接；第一連接部連接第一畫素電極之至少二相鄰分支之一端部，其中第一連接部係與第一畫素電極之中間部實質上垂直。第二畫素電極與第一畫素電極相鄰，具有一中間部以及複數個分支，複數個分支係與中間部連接。

本發明之又一目的在於提供一種陣列基板。此陣列基板包含一底材、一第一共用電極以及複數畫素結構。第一共用電極位於底材上，複數畫素結構亦位於底材上。每一該畫素結構包含一第一畫素電極，第一畫素電極具有一中間部以及一第一分支，第一分支與中間部垂直相連。第一畫素電極之第一分支係與第一共用電極至少部分重疊，且第一畫素電極之第一分支之寬度係大於或等於第一共用電極之寬度。

藉由上述之安排，本發明可既可改善大視角的色偏現象，更能得到理想的液晶排列，避免漏光發生，進而得到更佳之顯示品質。

在參閱圖式及隨後描述之實施方式後，該技術領域具有通常知識者便可瞭解本發明之其他目的，以及本發明之技術手段及實施態樣。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明應用聚合物穩定配向之技術，改變陣列基板中的像素結構，以改善液晶排列方向，不但能避免漏光，更能藉此解決大視角之色偏問題。本發明之詳細內容如後描述所示。

本發明揭露一種陣列基板，用於一薄膜電晶體液晶顯示器中。此陣列基板包含一底材以及位於底材上的複數個畫素結構。

本發明之第一實施例如圖2及圖3所示。於此實施例中，一畫素結構2包含一共用電極20、一掃描線21、一資料線22、一第一畫素電極23、一第二畫素電極24、一第一遮蔽物、一第二遮蔽物、一第一開關以及一第二開關。第一遮蔽物係為一第一導線25，可與第一畫素電極23電性連接；第二遮蔽物係為一第二導線26；第一導線25與一第二導線26係為連接而共同與第一薄膜電晶體27電性連接，第一薄膜電晶體27係用以控制第一畫素電極23，第一導線25與一第二導線26可同時形成；第一開關以及第二開關分別為一第一薄膜電晶體27和一第二薄膜電晶體28，中華民國專利申請號第95129118號之內容係併入本發明參考。

同時參照圖2及圖3，其中圖2係為本發明之第一實施例之畫素結構2之上視圖，圖3則為此畫素結構2之2a-2a’剖面線之剖面圖。如圖2所示，掃描線21係用以傳送一掃描訊號，資料線22則用以傳送一電壓訊號。

第一畫素電極23具有一第一中間部231以及複數個第一分支233，而複數個第一分支233與第一中間部231連接，複數個第一分支233較佳係以40°~50°、130°~140°、220°~230°及310°~320°與第一中間部231之夾角方向延伸，更佳者係以45°、135°、225°及315°四種夾角方向延伸，且部分與第一中間部231形成相同夾角的複數個第一分支233係互相平行，是故第一畫素電極23可依分支方向分為四個分域。作為遮蔽物之第一導線25係與第一中間部231及複數個第一分支233部分重疊(overlap)。

相同地，第二畫素電極24具有一第二中間部241以及複數個第二分支243，而複數個第二分支243與第二中間部241連接，並往四方向延伸，且與第二中間部241形成相同夾角的複數個第二分支243係互相平行，是故第二畫素電極24可依分支方向分為四個分域。作為遮蔽物之第二導線26係與第二中間部241及部分複數個第二分支243重疊；於此實施例中，第一導線25與第二導線26可為金屬材料。

第一實施例中第一薄膜電晶體27以及第二薄膜電晶體28係為電性耦接，且第一薄膜電晶體27係為一充電能力較第二薄膜電晶體28弱之電晶體，其電性耦接方式係如圖4A所示。第一薄膜電晶體27之源/汲極一端與第一畫素電極23電性連接，另一端則連接至資料線22，而第一薄膜電晶體27之閘極連接至掃描線21，是故第一薄膜電晶體27係為畫素結構之開關，因應掃描訊號而開啟，以導通並傳送電壓訊號至第一畫素電極23，驅動相應的顯示區域。第二薄膜電晶體28之源/汲極一端與第二畫素電極24電性連接，另一端則連接至資料線22，而第二薄膜電晶體28之閘極連接至掃描線21，是故第二薄膜電晶體28係為畫素結構之開關，因應掃描訊號而開啟，以導通並傳送電壓訊號至第二畫素電極24，驅動相應的顯示區域。且第一薄膜電晶體27可使第一畫素電極23累積之電荷經由資料線22釋放出，防止因電荷累積而在第一畫素電極23形成影像殘留。

第一實施例中，畫素結構2的第一畫素電極23與第二畫素電極24彼此獨立，故此二畫素電極之電位可為不同，使分布於相應此二畫素電極之液晶層29受二種不同強度之電場影響，呈現不同液晶排列，且此二畫素電極各自有四個分域，故一畫素結構2具有八個液晶分域。因著分域數目增加，大視角色偏之情形便能大幅改善。本發明更藉由第一導線25或第二導線26延伸於二畫素電極之中間部，用以遮蔽中間部，減少漏光以改善亮區形狀。

上述第一實施例僅用以說明本發明之一態樣，於其他實施態樣中，黑矩陣(black matrix，BM)亦可作為遮蔽物，當使用黑矩陣作為遮蔽物時，係將黑矩陣設置於底材上。舉例言之，第一遮蔽物可為一黑矩陣或一導線，第二遮蔽物亦可為黑矩陣或導線；黑矩陣或導線可僅與第一或第二中間部重疊，而不與複數個分支重疊；畫素結構2中之二畫素電極的形狀可相異，且每一畫素結構不限於包含二畫素電極；薄膜電晶體之電性耦接亦可如圖4B所示之方式為之。

本發明之第二實施例如圖5所示。於此實施例中，一畫素結構5包含一掃描線51、一資料線52、一第一畫素電極53、一第二畫素電極54、一第一開關以及一第二開關，其中第一開關以及第二開關分別為一第一薄膜電晶體55和一第二薄膜電晶體56。掃描線51係用以傳送一掃描訊號，資料線52則用以傳送一電壓訊號。

第一畫素電極53具有一第一中間部531、複數個第一第一分支533、一第一連接部535以及一第一輔助連接部537、537’，第一連接部535以及第一輔助連接部537係可為連接或不連接。複數個第一分支533與第一中間部531連接，複數個第一分支533較佳係與第一中間部531以40°~50°、130°~140°、220°~230°及310°~320°之夾角方向延伸，更佳者係以45°、135°、225°及315°四種夾角方向延伸，且與第一中間部531形成相同夾角的複數個第一分支533係互相平行，是故第一畫素電極53可依分支方向分為四個分域。

第一連接部535連接第一畫素電極53之至少二相鄰分支之一端部，第一連接部535之數量係可為複數，其中第一連接部535係與第一畫素電極53之第一中間部531實質上垂直。第一輔助連接部537連接該第一畫素電極53之至少另兩相鄰分支之一端部，其中第一輔助連接部537與第一中間部531實質上不垂直，於此實施例中，第一輔助連接部537係為一折線形狀，此折線之一端與第一中間部531實質上平行，另一端之延長線則會與第一中間部531實質上呈一銳角。此外，第一輔助連接部537’係可為與第一中間部531實質上平行設置，連接部分相鄰分支之一端部，第一輔助連接部537’之數量可為單一或複數個，如圖5所示。

相同地，第二畫素電極54具有一第二中間部541、複數個第二分支543、一第二連接部545以及一第二輔助連接部547、547’，第二連接部545以及第二輔助連接部547係可為連接或不連接。第二畫素電極54與第一畫素電極53相鄰，複數個第二分支543係與第二中間部541連接，複數個第二分支543較佳係與第二中間部541以40°~50°、130°~140°、220°~230°及310°~320°之夾角方向延伸，更佳者係以45°、135°、225°及315°四種夾角方向延伸，且與第二中間部541形成相同夾角的複數個第二分支543係互相平行，是故第二畫素電極54可依分支方向分為四個分域。

第二連接部545連接第二畫素電極54之至少兩相鄰分支之一端部，第二連接部545之數量係可為複數，其中第二連接部545係與第二畫素電極54之第二中間部541實質上垂直。第二輔助連接部547連接該第二畫素電極54之至少另兩相鄰分支之一端部，其中第二輔助連接部547與第二中間部541實質上不垂直，於此實施例中，第二輔助連接部547係為一折線形狀，此折線之一端與第二中間部541實質上平行，另一端之延長線則會與第二中間部541實質上呈一夾角。此外，第二輔助連接部547’係可為與第二中間部541實質上平行設置，連接部分相鄰分支之一端部，第二輔助連接部547’之數量可為單一或複數個。

較佳者，第一畫素電極53中，利用第一連接部535以及第一輔助連接部537連接之相鄰第一分支，係對應第二畫素電極54中，利用第二連接部545以及一第二輔助連接部547連接之相鄰第二分支。

第一薄膜電晶體55係與第一畫素電極53電性連接；第二薄膜電晶體56係與第二畫素電極54電性連接，其中第一薄膜電晶體55以及第二薄膜電晶體56係為電性耦接，其電性耦接方式可同於第一實施例，故於此不另贅述。

第二實施例中，畫素結構5中的第一畫素電極53與第二畫素電極54彼此獨立，故此二畫素電極之電位可不同，使分布於相應此二畫素電極之液晶層受二種不同強度之電場影響，呈現不同液晶排列，又因此二畫素電極各自有四個分域，故一畫素結構5具有八個液晶分域。因著分域數目增加，大視角色偏之情形便能大幅改善。

第二實施例更藉由第一畫素電極53之第一連接部535和第一輔助連接部537以及第二畫素電極54之第二連接部545以及一第二輔助連接部547之電位調節，使兩畫素電極之間的液晶分子得以規則排列，避免了色飽和度不足和大視角色偏的問題。

上述第二實施例僅用以說明本發明之一態樣，於其他實施態樣中，第一畫素電極之所有複數個第一分支可藉由第一連接部以及第一輔助連接部全部相連，第二畫素電極之所有複數個第二分支亦可藉由第二連接部以及第二輔助連接部全部相連；第一輔助連接部及第二輔助連接部可為與第一及第二中間部平行之直條，抑或第一輔助連接部及第二輔助連接部可為一直條，且其延長線與第一及第二中間部呈一夾角。

本發明另揭露一種陣列基板，亦用於一薄膜電晶體液晶顯示器中。此陣列基板包含一底材、一第一共用電極、一第二共用電極以及複數畫素結構。第一共用電極與第二共用電極皆位於底材上，而複數畫素結構亦設置於底材。

本發明之第三實施例如圖6及圖7所示，其中圖6係為本發明之第三實施例之畫素結構6之上視圖，圖7則為此畫素結構6之6a-6a’剖面線之剖面圖。於此實施例中，一畫素結構6包含一掃描線61、一資料線62、一第一畫素電極63和一第二畫素電極64。第一畫素電極63具有一第一中間部631以及一第一分支633，第一分支633係與第一中間部631垂直相連。第一畫素電極63之第一分支633係與第一共用電極65至少部分重疊，且第一畫素電極63之第一分支633之寬度係延伸於第一共用電極65至少一邊之外約0至4微米。

第二畫素電極64具有一第二中間部641以及一第二分支643，第二分支643與第二中間部641垂直連接。第二畫素電極64之第二分支643係與第二共用電極66至少部分重疊，且第二畫素電極64之第二分支643之寬度係延伸於第二共用電極66至少一邊之外約0至4微米。

本發明之畫素結構6中的第一畫素電極63與第二畫素電極64彼此獨立，故此二畫素電極之電位可不同，使分布於相應此二畫素電極之液晶層69受二種不同強度之電場影響，呈現不同液晶排列，又因此二畫素電極各自有四個分域，故一畫素結構6具有八個液晶分域。本發明更藉由畫素電極之分支覆蓋共用電極，以遮蔽的方式避免畫素結構6漏光。

上述第三實施例僅用以說明本發明之一態樣，於其他實施態樣中，第一分支之寬度亦可等於第一共用電極之寬度，或是第二分支之寬度等於第二共用電極之寬度；第一畫素電極之該第一分支之寬度與該第一共用電極之寬度之差可約為0微米至8微米。

本發明更揭露一種陣列基板，用於一薄膜電晶體液晶顯示器中。此陣列基板包含一底材、一第一共用電極、一第二共用電極以及複數個畫素結構。第一共用電極與第二共用電極皆位於底材上，而複數個畫素結構亦設置於底材。

本發明之第四實施例如圖8所示，圖8係為本發明之第四實施例，其繪示一畫素結構8之上視圖。於此實施例中，一畫素結構8包含一掃描線81、一資料線82、一第一畫素電極83、一第二畫素電極84、一第一遮蔽物、一第二遮蔽物、一第一開關以及一第二開關。掃描線81係用以傳送一掃描訊號，資料線82則用以傳送一電壓訊號。第一遮蔽物係為一第一導線85，與第一畫素電極83電性連接；第二遮蔽物係為一第二導線86，第一導線85與第二導線86之配置係與第一實施例大體相同，在此不再贅述；第一開關以及第二開關分別為一第一薄膜電晶體87和一第二薄膜電晶體88。

第一畫素電極83具有一第一中間部831、一第一分支833、複數個第一子分支835、一第一連接部837以及一第一輔助連接部839，第一連接部837之數量係可為複數，第一連接部837以及第一輔助連接部839係可為連接或不連接。第一分支833係與第一中間部831垂直相連，且與第一共用電極801至少部分重疊，且第一畫素電極83之第一分支833之寬度係大於第一共用電極801之寬度約0至8微米。

複數個第一子分支835與第一中間部831連接，複數第一子分支835較佳係與第一中間部831以40°~50°、130°~140°、220°~230°及310°~320°之夾角方向延伸，更佳者係以45°、135°、225°及315°四種夾角方向延伸，且與第一中間部831形成相同夾角的複數個子分支835係互相平行，是故第一畫素電極83可依分支方向分為四個分域。作為遮蔽物之第一導線85係與第一中間部831及部分複數第一子分支835重疊。如圖8所示，第一導線85係可為十字形，與第一中間部831及部分複數第一子分支835重疊。

第一連接部837連接複數個第一子分支835之至少二相鄰分支之一端部，其中第一連接部837係與第一畫素電極83之第一中間部831實質上垂直。第一輔助連接部839連接該第一畫素電極83之至少另兩相鄰分支之一端部，其中第一輔助連接部839與第一中間部831實質上不垂直，於此實施例中，第一輔助連接部839係為一折線形狀，此折線之一端與第一中間部831實質上平行，另一端之延長線則會與第一中間部831實質上呈一銳角。

第二畫素電極84具有一第二中間部841、一第二分支843、複數第二子分支845、一第二連接部847以及一第二輔助連接部849。第二分支843係與第二中間部841垂直連接，且與第二共用電極802至少部分重疊，且第二畫素電極84之第二分支843之寬度係大於第二共用電極802之寬度約0至4微米。

複數個第二子分支845與第二中間部841連接，複數個分支較佳係與第二中間部841以40°~50°、130°~140°、220°~230°及310°~320°之夾角方向延伸，更佳者係以45°、135°、225°及315°四種夾角方向延伸，且與第二中間部841形成相同夾角的複數個子分支845係互相平行，是故第二畫素電極84可依分支方向分為四個分域。作為遮蔽物之第二導線86係與第二中間部841及複數個第二子分支845部分重疊；於此實施例中，第一導線85或第二導線86可為金屬材料。

第二連接部847連接複數個第二子分支845之至少兩相鄰第二子分支之一端部，其中第二連接部847係與第二畫素電極84之第二中間部841實質上垂直。第二輔助連接部849連接該第二畫素電極84之至少另兩相鄰第二子分支之一端部，其中第二輔助連接部849與第二中間部841實質上不垂直，於此實施例中，第二輔助連接部849係為一折線形狀，此折線之一端與第二中間部841實質上平行，另一端之延長線則會與第二中間部841實質上呈一銳角。

第一薄膜電晶體87係與第一畫素電極83電性連接；第二薄膜電晶體88係與第二畫素電極84電性連接，其中第一薄膜電晶體87以及第二薄膜電晶體88係為電性耦接，其電性耦接方式可同於第一實施例，故於此不另贅述。

畫素結構8中的第一畫素電極83與第二畫素電極84彼此獨立，故此二畫素電極之電位不同，使分布於相應此二畫素電極之液晶層受二種不同強度之電場影響，呈現不同液晶排列，又因此二畫素電極各自有四個分域，故一畫素結構8具有八個液晶分域。

本發明藉由遮蔽物延伸各個畫素電極之中間部，用以遮蔽中間部、藉由畫素電極之分支覆蓋共用電極，以遮蔽的方式避免畫素結構漏光，以改善亮區形狀。此外，本發明更藉由連接部和輔助連接部之電位調節，使兩畫素電極之間的液晶分子規則排列，避免了色飽和度不足和大視角色偏等問題。

上述第四實施例僅用以說明本發明之一態樣，於其他實施態樣中，兩個畫素電極之結構可相異，譬如使用前述四個實施例中之畫素電極結構。同時每個畫素結構亦可分別使用前述四個實施例中之不同畫素結構。

惟上述實施例僅為例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟於此項技藝之人士均可在不違背本發明之技術原理及精神的情況下，對上述實施例進行修改及變化。因此本發明之權利保護範圍應如後述之申請專利範圍所列。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1．．．畫素

2．．．畫素結構

20．．．共用電極

21．．．掃描線

22．．．資料線

23．．．第一畫素電極

231．．．第一中間部

233．．．複數個第一分支

24．．．第二畫素電極

241．．．第二中間部

243．．．複數個第二分支

25．．．第一導線

26．．．第二導線

27．．．第一薄膜電晶體

28．．．第二薄膜電晶體

29．．．液晶層

5．．．畫素結構

51．．．掃描線

52．．．資料線

53．．．第一畫素電極

531．．．第一中間部

533．．．複數個第一分支

535．．．第一連接部

537．．．第一輔助連接部

537’．．．第一輔助連接部

54．．．第二畫素電極

541．．．第二中間部

543．．．複數個第二分支

545．．．第二連接部

547．．．第二輔助連接部

547’．．．第二輔助連接部

55．．．第一薄膜電晶體

56．．．第二薄膜電晶體

6．．．畫素結構

60．．．底材

61．．．掃描線

62．．．資料線

63．．．第一畫素電極

631．．．第一中間部

633．．．第一分支

64．．．第二畫素電極

641．．．第二中間部

643．．．第二分支

65．．．第一共用電極

66．．．第二共用電極

69．．．液晶層

8．．．畫素結構

801．．．第一共用電極

802．．．第二共用電極

81．．．掃描線

82．．．資料線

83．．．第一畫素電極

831．．．第一中間部

833．．．第一主分支

835．．．複數個第一子分支

837．．．第一連接部

839．．．第一輔助連接部

84．．．第二畫素電極

841．．．第二中間部

843．．．第二主分支

845．．．複數個第二子分支

847．．．第二連接部

849．．．第二輔助連接部

85．．．第一導線

86．．．第二導線

87．．．第一薄膜電晶體

88．．．第二薄膜電晶體

圖1係為習知液晶顯示器之畫素電極顯示圖；

圖2係為本發明第一實施例之畫素電極上視圖；

圖3係為圖2之畫素電極中2a~2a’剖面線之剖面圖；

圖4A係為本發明第一實施例之薄膜電晶體耦接示意圖；

圖4B係為本發明之另一薄膜電晶體耦接示意圖；

圖5係為本發明第二實施例之畫素電極上視圖；

圖6係為本發明第三實施例之畫素電極上視圖；

圖7係為圖6之畫素電極中6a~6a’剖面線之剖面圖；以及

圖8係為本發明第四實施例之畫素電極上視圖。

8．．．畫素結構

801．．．第一共用電極

802．．．第二共用電極

81．．．掃描線

82．．．資料線

83．．．第一畫素電極

831．．．第一中間部

833．．．第一主分支

835．．．複數個第一子分支

837．．．第一連接部

839．．．第一輔助連接部

84．．．第二畫素電極

841．．．第二中間部

843．．．第二主分支

845．．．複數個第二子分支

847．．．第二連接部

849．．．第二輔助連接部

85．．．第一導線

86．．．第二導線

87．．．第一薄膜電晶體

88．．．第二薄膜電晶體

Claims (25)

1. 一種陣列基板，包含：一底材；一第一共用電極位於該底材上；以及複數畫素結構，位於該底材上，每一該畫素結構包含：一第一畫素電極，具有一中間部、一第一分支、複數個第一子分支與該中間部連接以及一第一連接部，連接該第一畫素電極之至少二相鄰第一子分支之一端部，其中該第一分支係與該第一共用電極至少部分重疊，且該第一分支之寬度係大於或等於該第一共用電極之寬度，以及該第一連接部係與該第一畫素電極之該中間部實質上垂直；以及一第二畫素電極，與該第一畫素電極相鄰，具有一中間部以及複數個第二子分支與該中間部連接。
2. 如申請專利範圍第1項所述之陣列基板，其中該第二畫素電極更具有一第二連接部，連接該第二畫素電極之至少二相鄰第二子分支之一端部，其中該第二連接部係與該第二畫素電極之該中間部實質上垂直。
3. 如申請專利範圍第1項所述之陣列基板，其中該第一畫素電極更具有一第一輔助連接部，連接該第一畫素電極之至少另二相鄰第一子分支之一端部，其中該第一輔助連接部與該第一畫素電極之該中間部係不為垂直。
4. 如申請專利範圍第1項所述之陣列基板，其中該每一該畫素結構更包含： 一第一開關，與該第一畫素電極電性連接；以及一第二開關，與該第二畫素電極電性連接，其中該第二開關以及該第一開關係為電性耦接。
5. 如申請專利範圍第1項所述之陣列基板，其中每一該畫素結構更包含一第一遮蔽物，係至少與該第一畫素電極之該中間部重疊。
6. 如申請專利範圍第5項所述之陣列基板，其中每一該畫素結構更包含一第二遮蔽物，係至少與該第二畫素電極之該中間部重疊。
7. 如申請專利範圍第5項所述之陣列基板，其中該第一遮蔽物更與部分該第一畫素電極之該複數個第一子分支重疊。
8. 如申請專利範圍第5項所述之陣列基板，其中該每一該畫素結構更包含：一第一開關，與該第一畫素電極電性連接；以及一第二開關，與該第二畫素電極電性連接，其中該第二開關以及該第一開關係為電性耦接。
9. 如申請專利範圍第5項所述之陣列基板，其中該第一遮蔽物係包含一黑矩陣，設置於該底材上。
10. 如申請專利範圍第5項所述之陣列基板，其中該第一遮蔽物係包含一導線，與該第一畫素電極電性連接。
11. 一種陣列基板，包含：一底材；一第一共用電極位於該底材上；以及 複數畫素結構，位於該底材上，每一該畫素結構包含：一第一畫素電極，具有一中間部以及一第一分支與該中間部垂直連接，該第一畫素電極之該第一分支係與該第一共用電極至少部分重疊，且該第一畫素電極之該第一分支之寬度係大於或等於該第一共用電極之寬度。
12. 如申請專利範圍第11項所述之陣列基板，其中該第一畫素電極之該第一分支與該第一共用電極重疊，該第一分支之寬度與該第一共用電極之寬度之差為0至8微米。
13. 如申請專利範圍第11項所述之陣列基板，更包含一第二共用電極位於該底材上，其中該每一該畫素結構更包含一第二畫素電極，具有一中間部以及一第二分支與該中間部垂直連接，且該第二畫素電極之該第二分支係與該第二共用電極至少部分重疊，且該第二畫素電極之該第二分支之寬度係大於或等於該第二共用電極之寬度。
14. 如申請專利範圍第11項所述之陣列基板，其中每一該畫素結構更包含一第一遮蔽物，係至少與該第一畫素電極之該中間部重疊。
15. 如申請專利範圍第13項所述之陣列基板，其中每一該畫素結構更包含一第二遮蔽物，係至少與該第二畫素電極之該中間部重疊。
16. 如申請專利範圍第14項所述之陣列基板，其中該每一該畫素結構更包含：一第一開關，與該第一畫素電極電性連接；以及 一第二開關，與該第二畫素電極電性連接，其中該第二開關以及該第一開關係為電性耦接。
17. 如申請專利範圍第14項所述之陣列基板，其中該第一遮蔽物係包含一黑矩陣，設置於該底材上。
18. 如申請專利範圍第14項所述之陣列基板，其中該第一遮蔽物係包含一導線，與該第一畫素電極電性連接。
19. 如申請專利範圍第14項所述之陣列基板，其中該第一畫素電極更具有複數個第一子分支及一第一連接部，以連接至少二相鄰之該些第一子分支之一端部，其中該第一連接部係與該第一畫素電極之該中間部實質上垂直。
20. 如申請專利範圍第15項所述之陣列基板，其中該第二畫素電極更具有複數個第二子分支及一第二連接部，以連接至少二相鄰之該些第二子分支之一端部，其中該第二連接部係與該第二畫素電極之該中間部實質上垂直。
21. 如申請專利範圍第19項所述之陣列基板，其中該第一遮蔽物更與該第一畫素電極之該複數個第一子分支部分重疊。
22. 如申請專利範圍第19項所述之陣列基板，其中該第一畫素電極更具有一第一輔助連接部，連接該第一畫素電極之至少另二相鄰之該些第一子分支之一端部，其中該第一輔助連接部與該第一畫素電極之該中間部係不為垂直。
23. 如申請專利範圍第15項所述之陣列基板，其中該第一畫素電極更具有複數個第一子分支及一第一連接部， 以連接至少二相鄰之該些第一子分支之一端部，其中該第一連接部係與該第一畫素電極之該中間部實質上垂直。
24. 如申請專利範圍第23項所述之陣列基板，其中該第二畫素電極更具有複數個第二子分支及一第二連接部，以連接至少二相鄰之該些第二子分支之一端部，其中該第二連接部係與該第二畫素電極之該中間部實質上垂直。
25. 如申請專利範圍第23項所述之陣列基板，其中該第一畫素電極更具有一第一輔助連接部，連接該第一畫素電極之至少另二相鄰之該些第一子分支之一端部，其中該第一輔助連接部與該第一畫素電極之該中間部係不為垂直。