TWI461909B - 大量儲存系統及在其中之資料轉移方法 - Google Patents

大量儲存系統及在其中之資料轉移方法 Download PDF

Info

Publication number
TWI461909B
TWI461909B TW097129145A TW97129145A TWI461909B TW I461909 B TWI461909 B TW I461909B TW 097129145 A TW097129145 A TW 097129145A TW 97129145 A TW97129145 A TW 97129145A TW I461909 B TWI461909 B TW I461909B
Authority
TW
Taiwan
Prior art keywords
data
mass storage
instant
storage system
transfer
Prior art date
Application number
TW097129145A
Other languages
English (en)
Other versions
TW200910086A (en
Inventor
Stefan Abeling
Johann Maas
Wolfgang Klausberger
Thomas Brune
Original Assignee
Thomson Licensing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing filed Critical Thomson Licensing
Publication of TW200910086A publication Critical patent/TW200910086A/zh
Application granted granted Critical
Publication of TWI461909B publication Critical patent/TWI461909B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

大量儲存系統及在其中之資料轉移方法
本發明係關於具有緩衝器容量改進使用率之一種大量儲存系統，尤指具有內嵌式控制器的即時資料儲存用之大量儲存系統。
內嵌式單立系統是設計用來儲存直接來自資料流源，例如影片攝影機，具有高資料率之即時資料流，一般可分成二種資料處理：1.有保證資料率之即時視訊資料儲存器，和2.非即時資料儲存器，諸如由內嵌式處理器管理之影片系統資訊。
二種資料路徑均必須連接至I/O控制器，實施與形成大量儲存器陣列的儲存單位之I/O通訊。
利用硬碟、光碟或固態質記憶體等單一儲存器單位之並式化，可達成高度保證之資料率。上述類型之儲存單位，在轉移開始時往往引進重大之潛候期。特別是需要即時行為時，潛候期會成問題，故引進無或至少無重大出入潛候期之記憶體，諸如SRAM和/或SDRAM。其他要件(尤其是為行動用途)是整個儲存系統必須盡量小，且必須減少耗電量。
本發明之目的，在於擬議一種大量儲存系統，具有可得緩衝器容量之改進使用率。
按照本發明，此目的之達成是利用一種大量儲存系統，具有第一資料路徑，在即時資料界面和大量儲存器陣列之間，第一資料路徑包含無出入潛候期之資料緩衝器；和第二資料路徑，在內嵌式處理器和大量儲存器陣列之間；其中無出入潛候期之資料緩衝器亦可做為內嵌式處理器和大量儲存 器陣列間非即時資料轉移用之資料緩衝器。
本發明擬議在即時資料路徑多目的使用「無出入潛候期」記憶體單位。此舉更為有效使用記憶體，且另外以更為有效方式在內嵌式處理器和單一儲存裝置所組成大量儲存器陣列間轉移非即時資料。當然，本發明不僅可應用於為即時資料而設計之系統而已。同樣可用於其他環境，即需要高度保證資料率，且潛候期成為問題之處。
「無出入潛候期」記憶體(最好有小足區)，積合於即時資料路徑，做為即時資料緩衝器，以補償目標大量儲存單位的任何潛候期。大量儲存器陣列包含二或以上之單一儲存單位。各儲存單位是利用I/O控制器加以控制。由於嵌入式處理器也必須出入和修飾大量儲存器陣列上之資料，即有第二路徑，於即時資料緩衝器和處理器的主記憶體之間實施。所以，實施資料轉接器，在來往於即時界面的資料，和來往於內嵌式處理器的資料間轉接之用。為內嵌式處理器和主儲存器陣列間之非即時資料轉移，亦使用必要的即時資料緩衝器，可節省為非即時轉移用之額外緩衝器。
硬體段最好利用內嵌式處理器以所需模態通過控制線所構成。內嵌式處理器是在其主記憶體和即時資料緩衝器間啟動直接記憶體出入轉移(DMA轉移)，而轉移來往於大量儲存器陣列之資料。此係有效實施，因為處理器能夠為其他任務作業，同時執行資料轉移。此外，內嵌式處理器經即時資料緩衝器出入於大量儲存器陣列，比直接出入於大量儲存器陣列還要快。
有利的是，大量儲存系統有資料處理段，可供***資料流，並式送至二或以上之儲存單位。此舉得以容易實施RAID或RAID般的系統。
對「無出入潛候」資料緩衝器，宜設定一或以上之臨限值，此一或以上之臨限值控制資料流出資料資料緩衝器，至 大量儲存器陣列、即時界面和主記憶體之時刻。以此方式，可適應不同資料目標之績效行為。
為更佳明瞭本發明起見，以下參見附圖詳細說明之，須知本發明不限於此具體例，而特定之特點可權宜合併和/或修飾，不違本發明之範圍。
第1圖表示單立式大量儲存系統1之建築設計，具有即時資料流用之內嵌式處理器2，以方塊圖表示。即時界面段3連接至即時資料源或槽器(圖上未示)，即攝影機或顯示器。內嵌式處理器2在使用者輸入反應，像「記錄視訊」或「回放視訊」。
內嵌式處理器2構成硬體段，以要求之模態通過控制連接4(虛線表示)。為此目的，簡單的「模態」暫存器，利用內嵌式處理器2以構成硬體段之書寫出入方式加以修飾。
為了即時資料流送需要，內嵌式處理器2首先構成硬體段。資料轉接器5選擇資料流送用之即時界面。此外，複數I/O控制單位(I/O Ctri)接受有關即時資料流方向(閱讀或書寫)和儲存位址之資訊。後者與資料流方向和種類無關。即時資料和非即時資料之主要差別，在於預計有大量即時資料，而非即時資料往往相當少。為符合此項差別，要轉移之位元組數，包含在給I/O控制單位6之讀/寫命令內。在即時模態中，I/O控制單位6得以讀/寫資料量，足夠大到確保內嵌式處理器2能夠發生和發送其次之讀/寫命令。此必須保證即時資料率，因為內嵌式處理器2的二讀/寫命令間，有較大量時間通過。在非即時模態中，容許以單一讀/寫命令讀/寫的資料量相當小，往往只有少許資料待轉移。
以「記錄」使用者輸入而言，即時資料流通過即時界面3、資料轉接器5、即時資料緩衝器7和資料處理單位8，即時資料流在此***，並式送至I/O控制單位6。I/O控制單位 6書寫資料於大量儲存器陣列10之複數儲存單位9。只要大量儲存陣列10之儲存單位9無法接受資料，即時資料流即儲存於即時資料緩衝器7內。儲存單位9備妥接受資料時，即繼續資料轉移至大量儲存器陣列10。例如，若硬碟必須復位其讀/寫磁頭，即出現潛候期。由於機械性操作，資料轉移會暫停，只有到定位程序完成後，硬碟才能以其媒體轉移資料率運轉。
以「回放」使用者輸入情況而言，資料係並式從儲存單位9閱讀，經資料處理單位8，單一資料流在此合併成一即時資料流後，書寫於即時資料緩衝器7。即時資料流經即時界面3轉移至資料槽器，最好是在即時資料緩衝器7滿時啟動。此項措施有助於補償大量儲存器陣列10造成的潛候期，並滿足即時要件。此行為有利於藉設定臨限值加以改變，詳後。
若內嵌式處理器2必須出入大量儲存器陣列10，例如更新某些檔案系統資訊，或閱讀、書寫、修改屬於儲存在大量儲存器陣列10的即時資料流之說明性資料，則執行非即時資料轉移。與即時資料流的主要不同是，即時界面3在邏輯上以處理器主記憶體11取代。若資料係書寫於大量儲存器陣列10，資料係從主記憶體11轉移至即時資料緩衝器7，或者從儲存器陣列10閱讀時，從即時資料緩衝器7轉移至主記憶體11。所以，直接記憶體出入(DMA)轉移，是利用主記憶體11和即時資料緩衝器7間之內嵌式處理器2啟動。從即時資料緩衝器7至大量儲存器陣列10之資料轉移，是自動執行。因此，在啟動DMA轉移後，內嵌式處理器2即在其他任務上作業，直至接到成功或不成功DMA轉移至大量儲存器陣列10的訊息。於DMA轉移之際，如果被處理的是即時資料流，則大量儲存器陣列10的潛候期，可利用即時資料緩衝器7補償。此提供比內嵌式處理器2的直接單字出入大量儲存 器陣列10更高的效能。進一步的改進是，非即時資料流之控制機制和即時資料流相同。惟資料轉接器6必須不同構成，以主記憶體11取代即時界面3。又，要以單一讀/寫命令書寫的資料量有所修飾。每次命令的資料量較少，但同樣可適應內嵌式處理器2的需要，故各DMA轉移是以對I/O控制單位6的單一命令進行。
資料之並式化是在資料處理單位8內執行，得以並式分別書寫和閱讀大量儲存器陣列10之全部單一儲存單位9。此相當於RAID－0系統。其他RAID或RAID般系統亦可實施。
即時資料緩衝器7的臨限值，可利用內嵌式處理器2動態構成，最好甚至趁二次出入大量儲存器陣列10之際，或不同的大量儲存單位9添加於大量儲存器陣列10之時，鄰限值控制資料流出即時資料緩衝器7，至大量儲存器陣列10、即時界面3或主記憶體11的時刻。以此方式可適應不同資料目標之績效行為。例如，即時資料緩衝器7內可得至少n數的位元組時，首先啟動從即時資料緩衝器7以DMA轉移至主記憶體11，n數係以特殊臨限值決定。因此，主記憶體11以DMA轉移鎖定盡量短暫，而內嵌式處理器2只進行其任務，對同樣短時間不用主記憶體11。臨限值的動態修飾得以最佳適應不同類型大量儲存單位9或不同類型資料出入之系統，諸如較小資料段之資料流送或傳輸。例如，對某些類型的固態碟片而言，在不良時刻暫停資料轉移，會導致資料率下降。於記錄之際，在轉移至大量儲存單位9之前，利用即時資料緩衝器7內先收集資料加以補償。雖然此舉減少可補償之潛候期，但總體資料率提高了。
1‧‧‧大量儲存系統
2‧‧‧內嵌式處理器
3‧‧‧即時資料界面
4‧‧‧控制連接
5‧‧‧資料轉接器
6‧‧‧I/O控制單位
7‧‧‧即時資料緩衝器
8‧‧‧資料處理單位
9‧‧‧儲存單位
10‧‧‧大量儲存器陣列
11‧‧‧主記憶體
第1圖表示本發明大量儲存系統例。
1‧‧‧大量儲存系統
2‧‧‧內嵌式處理器
3‧‧‧即時資料界面
4‧‧‧控制連接
5‧‧‧資料轉接器
6‧‧‧I/O控制單位
7‧‧‧即時資料緩衝器
8‧‧‧資料處理單位
9‧‧‧儲存單位
10‧‧‧大量儲存器陣列
11‧‧‧主記憶體

Claims (8)

  1. 一種大量儲存系統(1)，包括：即時資料界面(3)；大量儲存器陣列(10)；SRAM或DRAM資料緩衝器(7)，供即時資料界面(3)和大量儲存器陣列(10)間之即時資料轉移；內嵌式處理器(2)具有主記憶體(11)；其中為了從內嵌式處理器(2)至大量儲存器陣列(10)之非即時資料轉移，大量儲存系統(1)構成啟動內嵌式處理器(2)的主記憶體(11)和SRAM或DRAM資料緩衝器(7)間之直接記憶體存取轉移，並執行從SRAM或DRAM資料緩衝器(7)至大量儲存器陣列(10)之資料轉移者。
  2. 如申請專利範圍第1項之大量儲存系統(1)，又包括資料轉接器(5)，供來往於即時資料界面(3)之資料和來往於內嵌式處理器(2)的主記憶體(11)之資料間交換者。
  3. 如申請專利範圍第1或2項之大量儲存系統(1)，其中大量儲存器陣列(10)，包括二或以上之儲存單位(9)者。
  4. 如申請專利範圍第3項之大量儲存系統(1)，其中二或以上之儲存單位(9)係硬碟、光碟或固態記憶體者。
  5. 如申請專利範圍第3項之大量儲存系統(1)，又包括資料處理段(8)，供***資料流，且以並式發送至二或以上儲存單位(9)者。
  6. 如申請專利範圍第1或2項之大量儲存系統(1)，其中可為SRAM或DRAM資料緩衝器(7)設定臨限值，此臨限值控制資料流出SRAM或DRAM資料緩衝器(7)，至大量儲存器陣列(10)、即時界面(3)或主記憶體(11)之時刻者。
  7. 如申請專利範圍第6項之大量儲存系統(1)，其中可為資料轉移至大量儲存器陣列(10)、即時界面(3)和主記憶體(11)，設定不同臨限值者。
  8. 一種在大量儲存系統(1)中之資料轉移方法，該系統 包括：即時資料界面(3)；大量儲存器陣列(10)；SRAM或DRAM資料緩衝器(7)，供即時資料界面(3)和大量儲存器陣列(10)間之即時資料轉移；內嵌式處理器(2)具有主記憶體(11)；方法包括：啟動內嵌式處理器(2)的主記憶體(11)和SRAM或DRAM資料緩衝器(7)間之直接記憶體存取轉移；並執行資料轉移，從SRAM或DRAM資料緩衝器(7)至大量儲存器陣列(10)者。
TW097129145A 2007-08-31 2008-08-01 大量儲存系統及在其中之資料轉移方法 TWI461909B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP07115446 2007-08-31

Publications (2)

Publication Number Publication Date
TW200910086A TW200910086A (en) 2009-03-01
TWI461909B true TWI461909B (zh) 2014-11-21

Family

ID=39944446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097129145A TWI461909B (zh) 2007-08-31 2008-08-01 大量儲存系統及在其中之資料轉移方法

Country Status (7)

Country Link
US (1) US8285932B2 (zh)
EP (1) EP2183663B1 (zh)
JP (1) JP5244909B2 (zh)
KR (1) KR101491687B1 (zh)
CN (1) CN101796479B (zh)
TW (1) TWI461909B (zh)
WO (1) WO2009027398A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI410870B (zh) * 2010-03-26 2013-10-01 Novatek Microelectronics Corp 電腦系統架構
KR102238652B1 (ko) * 2014-11-12 2021-04-09 삼성전자주식회사 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템의 작동 방법
CN104579575B (zh) * 2015-01-23 2018-09-14 合肥联宝信息技术有限公司 一种嵌入式控制器安全通讯的方法及装置
CN107491266A (zh) 2016-06-13 2017-12-19 恩智浦美国有限公司 大容量存储***和块数据存储方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864568A (en) * 1995-04-13 1999-01-26 Cirrus Logic, Inc. Semiconductor memory device for mass storage block access applications
US6430660B1 (en) * 1999-05-21 2002-08-06 International Business Machines Corporation Unified memory hard disk drive system
US6748457B2 (en) * 2000-02-03 2004-06-08 Realtime Data, Llc Data storewidth accelerator
TW200529068A (en) * 2004-05-21 2005-09-01 Via Tech Inc Apparatus and method for managing stack transfers in a register-based processor
US7039770B1 (en) * 2002-03-05 2006-05-02 Juniper Networks, Inc. Low latency request dispatcher
TW200705165A (en) * 2005-03-05 2007-02-01 Intel Corp System and method of coherent data transfer during processor idle states

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999031572A1 (fr) * 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Appareil a disque magnetique et procede de transfert de donnees
JP2006031383A (ja) * 2004-07-15 2006-02-02 Hitachi Global Storage Technologies Netherlands Bv リアルタイム性能向上方式を実装したディスク装置
US20090259789A1 (en) * 2005-08-22 2009-10-15 Shuhei Kato Multi-processor, direct memory access controller, and serial data transmitting/receiving apparatus
JP2007109141A (ja) * 2005-10-17 2007-04-26 Hitachi Ltd ストレージシステム
JP4671353B2 (ja) * 2005-12-14 2011-04-13 株式会社日立製作所 ストレージ装置及びその制御方法
US20080301376A1 (en) * 2007-05-31 2008-12-04 Allison Brian D Method, Apparatus, and System Supporting Improved DMA Writes
US8572307B2 (en) * 2007-07-20 2013-10-29 Panasonic Corporation Memory controller, memory card, and nonvolatile memory system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864568A (en) * 1995-04-13 1999-01-26 Cirrus Logic, Inc. Semiconductor memory device for mass storage block access applications
US6430660B1 (en) * 1999-05-21 2002-08-06 International Business Machines Corporation Unified memory hard disk drive system
US6748457B2 (en) * 2000-02-03 2004-06-08 Realtime Data, Llc Data storewidth accelerator
US7039770B1 (en) * 2002-03-05 2006-05-02 Juniper Networks, Inc. Low latency request dispatcher
TW200529068A (en) * 2004-05-21 2005-09-01 Via Tech Inc Apparatus and method for managing stack transfers in a register-based processor
TW200705165A (en) * 2005-03-05 2007-02-01 Intel Corp System and method of coherent data transfer during processor idle states

Also Published As

Publication number Publication date
US8285932B2 (en) 2012-10-09
EP2183663B1 (en) 2012-10-10
US20100211738A1 (en) 2010-08-19
CN101796479A (zh) 2010-08-04
CN101796479B (zh) 2012-04-18
JP5244909B2 (ja) 2013-07-24
EP2183663A1 (en) 2010-05-12
WO2009027398A1 (en) 2009-03-05
KR20100054134A (ko) 2010-05-24
TW200910086A (en) 2009-03-01
JP2010537339A (ja) 2010-12-02
KR101491687B1 (ko) 2015-02-09

Similar Documents

Publication Publication Date Title
US11416161B2 (en) Zone formation for zoned namespaces
US9417961B2 (en) Resource allocation and deallocation for power management in devices
US9043541B2 (en) Storage control device, storage device, and control method for controlling storage control device
US20130007488A1 (en) Power management of a storage device including multiple processing cores
US11074188B2 (en) Method and apparatus to efficiently track locations of dirty cache lines in a cache in a two-level main memory
TWI525430B (zh) 快取記憶體裝置以及該裝置的資料處理方法
US9400603B2 (en) Implementing enhanced performance flash memory devices
US20150081953A1 (en) Ssd (solid state drive) device
US20210109587A1 (en) Power and thermal management in a solid state drive
TWI461909B (zh) 大量儲存系統及在其中之資料轉移方法
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
US20190354483A1 (en) Controller and memory system including the same
US9436625B2 (en) Approach for allocating virtual bank managers within a dynamic random access memory (DRAM) controller to physical banks within a DRAM
US11150809B2 (en) Memory controller and storage device including the same
JP6721821B2 (ja) ストレージ制御装置、ストレージ制御方法およびストレージ制御プログラム
CN105204786B (zh) 一种pcie ssd阵列的数据写方法及***
US20190243439A1 (en) System and method of controlling power down mode of memory device
CN105353978B (zh) 一种pcie ssd阵列的数据读方法、***及读写方法
CN105335103B (zh) 一种pcie ssd阵列的数据写方法及***
US20200310681A1 (en) Memory controller, memory system, and information processing system
US11513691B2 (en) Systems and methods for power and performance improvement through dynamic parallel data transfer between device and host
JP2016154031A (ja) Ｓｓｄ（ソリッドステートドライブ）装置
WO2009033968A1 (en) System and method for data transfer
JP2004199720A (ja) ディスクアレイサブシステム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees