TWI460731B - 熔絲電路、電子系統及其操作方法 - Google Patents

Description

熔絲電路、電子系統及其操作方法

本發明係有關一種熔絲電路、電子系統及其操作方法。尤指一種可透過在不同環境下調整流經熔絲的讀出電流，進而可以精確地偵測熔絲的狀態的熔絲電路、電子系統及其操作方法。

熔絲電路可用於多種半導體的應用中(例如，記憶體設備或可程式邏輯設備)。舉例來說，記憶體設備可包括熔絲電路，以進行資料儲存。圖1所示為傳統熔絲電路100的方塊圖。

在圖1中，電晶體104，例如，P通道金屬氧化物半導體(PMOS)電晶體耦合於熔絲102的一節點來提供熔斷電流I_B 給熔絲102，以回應一微調信號TRIM SIGNAL。微調信號TRIM SIGNAL可經由反相器110和112發送至電晶體104的閘極。電晶體104的源極連接至一電源，以提供一輸入電壓VDD給電晶體104。熔絲102的另一節點連接至地端GND。電晶體106(例如，PMOS電晶體)耦合於熔絲102，當將偏壓VB提供至電晶體106的閘極以提供一讀出電流I_R (I_R <I_B )給熔絲102。電源可連接至電晶體106的源極，以提供一輸入電壓VDD給電晶體106。此外，反相器108耦合於熔絲102，以檢測跨於熔絲102上的壓降，並根據壓降輸出一信號。

熔絲102具有一完整狀態和一熔斷狀態。若熔絲102已被熔斷，熔絲102的電阻值將會相對較高，例如，100K歐姆。否則，熔絲102的電阻值將會相對較低，例如，100歐姆。即 表示，熔絲102可呈現出高阻態或短路狀態。一旦發送微調信號TRIM SIGNAL至電晶體104，電晶體104將被導通，以致能熔斷電流I_B 流經熔絲102以將熔絲102熔斷。為了檢測熔絲102是處於熔斷狀態還是完整狀態，電晶體106可以提供讀出電流I_R 流經熔絲102。反相器108可以根據熔絲102上的壓降以產生表示熔絲102當前狀態的一信號。若熔絲102上的壓降低於一預設位準V_THR 時(例如，1V)，即可確定熔絲102處於完整狀態。此時，反相器108將在一輸出端OUT上提供一個邏輯高位準信號。若熔絲102上的壓降高於預設位準V_THR 時，即可確定熔絲102處於熔斷狀態。此時反相器108將在輸出端OUT上提供一個邏輯低位準信號。

然而，流經熔絲102的一靜電放電電流可能導致熔絲102過熱甚至融化。其中，靜電放電電流可以是指當出現靜電放電現象時，在處於不同電位的兩節點間產生一種流經兩節點的一暫態電流。而靜電放電現象可由靜電所產生。當兩種材質互相摩擦時，則可產生靜電電流，例如，當兩種熔絲電路發生摩擦時，即可出現磨擦生電，進而導致跨於熔絲之間的電位不同。因此，即產生靜電放電電流流經熔絲。這樣，熔絲有可能被永久燒壞，進而導致偵測到錯誤的熔絲狀態。

此外，系統退化、周圍溫度的變化、供電電壓的變化或者熔絲的老化都可能導致熔絲102的電阻值發生變化。例如，熔斷的熔絲的阻值有可能逐漸減小，進而導致熔絲上的壓降可能低於預設位準V_THR ，導致在輸出端OUT輸出邏輯高位準信號。因此，熔絲電路的不一致偵測結果將導致誤差，並降低系統的穩定性。

本發明要解決的技術問題在於提供一種熔絲電路、電子系統及其操作方法，以偵測熔絲的狀態，並對熔絲的當前狀態進行保護，進而提高熔絲電路的準確性和可靠性。

為解決上述技術問題，本發明提供了一種熔絲電路，包括：一熔絲，具有一狀態；一第一電晶體，耦合於一電源和該熔絲之間；以及一第二電晶體，與該第一電晶體互為互補，並且耦合於該熔絲和一地端之間，其中，該第一電晶體和該第二電晶體被導通以致能一熔斷電流流經該熔絲，並且透過該第一電晶體和該第二電晶體的運作以減少流經該熔絲的一靜電放電電流。

本發明更提供了一種電子系統，包括：並聯耦合的多個熔絲電路，該多個熔絲電路的每一個包括：一熔絲，具有一完；以及一第一電晶體，耦合於該熔絲和一地端之間；一第二電晶體，耦合於一電源和該多個熔絲電路之間，以致能一熔斷電流流經該多個熔絲電路中的該熔絲，其中，該第二電晶體和該第一電晶體互為互補，透過該第一電晶體和該第二電晶體的運作以減少流經該熔絲的一靜電放電電流；以及一主控制器，耦合於該多個熔絲電路和該第二電晶體，以控制該多個熔絲電路和該第二電晶體。

本發明更提供了一種熔絲電路的操作方法，包括：將互為 互補的一第一電晶體和一第二電晶體導通；致能一熔斷電流流經串聯耦合於該第一電晶體和該第二電晶體之間的一熔絲；根據該熔斷電流將該熔絲熔斷；以及透過將該第一電晶體和該第二電晶體關斷，以減少流經該熔絲的一靜電放電電流。

與現有技術相比，本發明提供了一種熔絲電路、電子系統及其操作方法，透過將熔絲串聯耦合於兩個互補電晶體之間，進而減小或阻斷非期望的靜電放電電流。此外，透過在不同環境下調整流經熔絲的讀出電流，進而可以精確地偵測熔絲的狀態。

以下將對本發明的實施例給出詳細的說明。雖然本發明將結合實施例進行闡述，但應理解這並非意指將本發明限定於這些實施例。相反地，本發明意在涵蓋由後附申請專利範圍所界定的本發明精神和範圍內所定義的各種變化、修改和均等物。

此外，在以下對本發明的詳細描述中，為了提供針對本發明的完全的理解，闡明了大量的具體細節。然而，本領域技術人員將理解，沒有這些具體細節，本發明同樣可以實施。在另外的一些實例中，對於大家熟知的方案、流程、元件和電路未作詳細描述，以便於凸顯本發明之主旨。

本發明提供了一種熔絲電路，以熔斷熔絲，並偵測熔 絲的狀態。優點在於，透過將熔絲串聯耦合於兩個互補電晶體之間，進而減小或阻斷非期望的靜電放電電流。

此外，耦合於熔絲的偵測電路為熔絲提供一種可調整的讀出電流，並根據熔絲上的壓降偵測熔絲的狀態。優點在於，透過在不同環境下調整這個讀出電流，進而可以相對精確地偵測熔絲的狀態。

圖2所示為根據本發明的一實施例的熔絲電路200的方塊圖。熔絲電路200可以被使用在很多的應用中。例如，熔絲電路200可以是一微調電路，以依據熔絲電路200中一熔絲的阻值提供不同狀態的信號(例如，數位信號)。熔絲的阻值可依據流經熔絲的電流不同而發生相應變化。然而，本發明並非僅限於此，熔絲電路更可廣泛的被使用在其他應用中。

熔絲電路200包括一熔絲202，具有一完整狀態和一熔斷狀態。在完整狀態時，熔絲202的阻值小於一第一預設位準(例如，100歐姆)。在一實施例中，將熔絲202熔斷可以是指使電流流經熔絲202直至熔絲202融化斷裂。例如，透過致能熔斷電流I_B (例如，100毫安培)以流經熔絲202將使得熔絲202被熔斷。在熔斷狀態下，熔絲202的阻值將大於一個第二預設位準(例如，1M歐姆)。

在一實施例中，電晶體204(例如，PMOS電晶體)耦合於熔絲202一節點，以致能熔斷電流I_B 流經熔絲202。電源供應器可連接於電晶體204的源極以提供一輸入電壓VDD給電晶體204。控制器212耦合於電晶體204的閘極，以控制電晶體204。

此外，電晶體210(例如，N通道金屬氧化物電晶體)，耦合於熔絲202的另一節點。在一實施例中，電晶體210和電晶體204可以是互補的電晶體。互補的電晶體204和210為具有互為相反導通狀態的電晶體(例如，PMOS電晶體和NMOS電晶體或PNP電晶體和NPN電晶體)。而電晶體204和210的尺寸不一定要相同。電晶體210的源極與地端GND相連。控制器212耦合於電晶體210的閘極，以控制電晶體210。此外，二極體220耦合於輸入電壓VDD和地端GND之間，以當靜電放電現象發生時導通電流從負極(地端GND)流向正極(輸入電壓VDD)。

在一實施例中，控制器212可以將電晶體204和210切換為導通/關斷，以回應多個控制信號CONTROL SIGNALS。在一實施例中，多個控制信號CONTROL SIGNALS可包括微調信號。為了熔斷熔絲202，可以產生一個微調信號至控制器212。控制器212可以導通電晶體204和電晶體210以致能熔斷電流I_B 流經熔絲202，以回應微調信號。當微調信號為無效時，控制器212將電晶體204和210關斷。

熔絲電路200更包括耦合於熔絲202的一偵測電路214，以偵測熔絲202的狀態並產生一個指示熔絲202的狀態的偵測信號FUSE_STA。在一實施例中，偵測電路214可包括一電流源206和一偵測單元208。電流源206耦合於熔絲202，以提供一讀出電流I_R (例如，1μA)至熔絲202。在一實施例中，讀出電流I_R 可遠遠小於熔斷電流I_B 。偵測單元208可偵測熔絲202上的壓降，並根據這個壓降輸出 偵測信號FUSE_STA。

在一實施例中，多個控制信號CONTROL SIGNALS更包括一讀出信號。為了偵測熔絲202的狀態並輸出偵測信號FUSE_STA，可以發送一個讀出信號至控制器212。回應於這個讀出信號，控制器212則將電晶體210導通，以致能讀出電流I_R 流經熔絲202。此時電晶體204關斷。當讀出信號為無效時，控制器212將電晶體210關斷。

一旦將輸入電壓VDD提供至熔絲電路200，熔絲電路200即可開始工作。在沒有任何控制信號發送至控制器212的情況下，控制器212將電晶體204和210關斷。在一實施例中，在不同的時框下，多個控制信號CONTROL SIGNALS(例如，微調信號和讀出信號)可以被發送至控制器212。若微調信號被發送至控制器212時，則控制器212將電晶體204和210導通，以致能熔斷電流I_B 流經熔絲202。因此，熔絲202即可被熔斷電流I_B 熔斷。當電晶體204和210導通時，讀出電流I_R 也將流經熔絲202。然而，由於讀出電流I_R 遠小於熔斷電流I_B ，因此讀出電流I_R 可被忽略不計。當微調信號無效後，控制器212將電晶體204和210關斷。

若將讀出信號發送至控制器212，控制器212可將電晶體210導通，以致能讀出電流I_R 流經熔絲202。此時電晶體204關斷。由於當電晶體210導通時，電晶體210上的壓降相對較小，因此偵測單元208所偵測的在端點VA處的壓降將近似等於熔絲202上的壓降。若讀出信號無效，則控制器212將電晶體210關斷。

在一實施例中，偵測單元208可以將熔絲202上的壓降與一預設位準V_THR (例如，1V)比較，並根據比較結果產生偵測信號FUSE_STA。若這個壓降高於預設位準V_THR ，偵測單元208即可產生處於第一狀態的偵測信號FUSE_STA，例如，邏輯低位準。若這個壓降低於預設位準V_THR ，偵測單元208即可產生處於第二狀態的偵測信號FUSE_STA，例如，邏輯高位準。

因此，若熔絲202已被熔斷，由於熔絲202的阻值大於1M歐姆，熔絲202上的壓降將高於預設位準V_THR 。因此，偵測單元208即可產生處於第一狀態的偵測信號FUSE_STA。若熔絲202是完整的，由於熔絲202的阻值小於100歐姆，則熔絲202上的壓降將小於預設位準V_THR 。因此，偵測單元208即可產生處於第二狀態的偵測信號FUSE_STA。

在本發明的內容說明中，相關的術語，例如“高”和“低”，將不排除在不超出本發明的思想和範圍的可替代實施例中應用相反的極性或信號位準等慣用語。

在一實施例中，若輸入電壓VDD無效，電晶體204的源極和閘極處的電位與電晶體210的源極和閘極處的電位將幾乎相同。若發生靜電放電現象，電晶體204的源極處的電位將與電晶體210的源極處的電位不同。靜電放電現象將導致某一點(例如，電晶體204的源極)的電位發生變化，同時在另一點(例如，電晶體210的源極)的電位仍保持不變。

若電晶體204的源極電位高於電晶體210的源極電 位，例如，當電晶體204的源極電位升高時，電晶體204的源極和閘極間的壓差有可能高於電晶體204的一源-閘閾值電壓。然而，由於電晶體210與電晶體204為互補電晶體，電晶體210的源極和閘極電位將大致相同。因此，電晶體210仍然保持關斷狀態，進而阻止靜電放電電流流經熔絲202。

當電晶體210的源極電位減小時，電晶體210的閘極和源極間的壓差將高於電晶體210的閘-源閾值電壓。然而，由於電晶體204與電晶體210為互補電晶體，電晶體204的源極和閘極的電位將大致相同。因此，電晶體204仍然保持關斷狀態，進而阻止靜電放電電流流經熔絲202。

若電晶體204的源極電位低於電晶體210的源極電位，電晶體204和210將全部關斷，此時，將導通靜電放電電流流經二極體220。

優點在於，電晶體204和210，作為互補的電晶體，分別耦合於輸入電壓VDD和熔絲202之間與熔絲202和地端GND之間，進而當靜電放電現象發生時，阻止靜電放電電流流經流經熔絲202。因此，當靜電放電現象發生時，即可保護熔絲202以防止被意外熔斷，進而提高熔絲電路的穩定性。

圖3所示為根據本發明的一實施例的另一個熔絲電路300的方塊圖。與圖2中標記相同的元件具有相似的功能。

在熔絲電路300中，偵測電路314包括耦合於熔絲202的一電流源306，以提供一第一讀出電流I_R1 (例如，1μA)至熔絲202，以及耦合於熔絲202的一電流源302，以提 供一第二讀出電流I_R2 (例如，0.5μA)至熔絲202。在一實施例中，第一讀出電流I_R1 和第二讀出電流I_R2 都遠小於熔斷電流I_B 。開關304與第二電流源302串聯耦合。由控制器212控制開關304。

控制器212可回應於多個控制信號CONTROL SIGNALS以控制電晶體204、電晶體210和開關304。在一實施例中，多個控制信號CONTROL SIGNALS包括微調信號、第一讀出信號和第二讀出信號。偵測電路314更包括偵測單元208以偵測熔絲202上的壓降，並根據這個壓降輸出表示熔絲202當前狀態的偵測信號FUSE_STA。

當輸入電壓VDD提供至熔絲電路300時，熔絲電路300即可開始工作。在工作過程中，透過產生一個微調信號至控制器212，控制器212即可導通電晶體204和210，以致能熔斷電流I_B 流經熔絲202。之後熔絲202被熔斷。當微調信號無效時，控制器210將關斷電晶體204和210。

此外，透過產生第一讀出信號至控制器212，控制器212即可導通電晶體210，以致能第一讀出電流I_R1 流經熔絲202。此時電晶體204處於關斷狀態。因此，偵測單元208即可根據熔絲202上的壓降偵測熔絲202的狀態。當第一讀出信號無效時，控制器212將關斷電晶體210。類似地，透過產生第二讀出信號至控制器212，控制器212即可導通電晶體210和開關304，以致能第一讀出電流和第二讀出電流一併流經熔絲202。此時電晶體204處於關斷狀態。因此，偵測單元208即可根據熔絲202上的壓降偵測熔絲202的狀態。當這個第二讀出信號無效時，控制 器212即可關斷電晶體210和開關304。

優點在於，偵測熔絲202當前狀態的流經熔絲202的讀出電流可以根據不同的情況而被調節。在微調之後，熔絲電路300即可進入一種自動測試設備(ATE)的測試階段。在ATE測試階段，可以採用自動測試設備(例如，測試印刷電路板、積體電路或者其他電子元件或模組的自動設備)測試熔絲202的狀態。ATE測試可檢測在微調之後，熔絲202是否熔斷。在一實施例中，自動測試設備可產生第一讀出電流至控制器212以檢測熔絲202是否被熔斷。若偵測單元208輸出的偵測信號FUSE_STA表示熔絲202仍然保持完整狀態，將再次產生一個微調信號至控制器212以熔斷熔絲202。當透過ATE測試之後，熔絲電路300將進入應用階段。例如，可將熔絲電路300整合在晶片中，並可用於多種應用中。

在應用階段，由於系統退化、周圍溫度變化、輸入電壓的變化或熔絲老化，熔斷熔絲202的阻值將會緩慢減小。優點在於，在應用階段，透過產生第二讀出電流進而偵測熔絲202的狀態。控制器212即可導通電晶體210和開關304，以致能第一讀出電流I_R1 和第二讀出電流I_R2 一併流經熔絲202以回應第二讀出電流。由於熔絲202上的壓降等於(I_R1 +I_R2 )*RF(RF表示熔絲202的阻值)，第二讀出電流I_R2 即可提供一個附加讀出電流差額進而抵消熔絲202的阻值下降所產生的影響。因此，即可避免由於熔絲202的阻值下降導致的錯誤偵測結果。

圖4所示為根據本發明的一實施例的熔絲電路400的 示意圖。與圖2中標記相同的元件具有相似的功能。

在圖4中，電晶體402、406和422的閘極和源極分別連接至一起以組成兩個電流源。輸入電壓VDD提供至電晶體402、406和442的源極。在一實施例中，電晶體402、406和442互為匹配或相同。因此，電晶體402、404和442的源-閘電壓大體上相同。此外，電晶體442的閘極和汲極連接至一起。

電晶體406可提供第一讀出電流I_R1 (例如，1μA)至熔絲202。電晶體402可提供第二讀出電流I_R2 (例如，0.5μA)至熔絲202。在一實施例中，第一讀出電流I_R1 和第二讀出電流I_R2 將遠小於熔斷電流I_B 。此外，開關404耦合於電晶體402，而且可被控制器212所控制。

類似於圖3中的熔絲電路300，若控制器212回應第一讀出信號以將電晶體210導通，以致能第一讀出電流I_R1 流經熔絲202，進而偵測熔絲202是否被熔斷或仍然完整。若控制器212回應第二讀出信號以將電晶體210和開關404導通，以致能第一讀出電流I_R1 和第二讀出電流I_R2 一併流經熔絲202。第二讀出電流I_R2 可提供一個附加讀出電流差額進而抵消熔絲202的阻值下降所產生的影響。

此外，耦合於電晶體442的汲極和地端GND之間的電晶體440可減小或消除暫態電流。暫態電流是當沒有信號作用於控制器212時存在的流入熔絲電路的標準電流。當第一讀出信號或第二讀出信號輸入至熔絲電路400時，將偏壓VB1提供至電晶體440的閘極。若沒有任何讀出信號輸入至熔絲電路400，可將電晶體440的閘極連接至 地端GND，進而關斷電晶體440。因此，減少或消除暫態電流。

熔絲電路400更包括一偵測單元408，以偵測熔絲202的狀態，並產生指示熔絲202當前狀態的偵測信號FUSE_STA。在偵測單元408中，電晶體412的閘極和源極分別與熔絲202的兩端耦合。作為有功負載的電晶體410可耦合於電晶體412和輸入電壓VDD之間。將偏壓VB2提供至電晶體410的閘極。當第一讀出電流I_R1 或第一和第二讀出電流I_R1 和I_R2 流經熔絲202時，若熔絲202已被熔斷，熔絲202上的壓降將高於電晶體412的源-閘閾值電壓。因此，電晶體412即可被導通。由於電晶體210也被導通，電晶體210和412上的壓降將相對較小。因此，電晶體412的汲極電壓將相對較小。若熔絲202仍然完整，熔絲202上的壓降將低於電晶體412的源-閘閾值電壓。因此，電晶體412將被關斷，並且電晶體412的汲極電壓將相對較高。

偵測邏輯420耦合於電晶體412的汲極，以根據電晶體412的汲極電壓產生一邏輯信號。在一實施例中，若電晶體412的汲極電壓低於參考值，偵測邏輯420即可產生一個邏輯高位準信號。當電晶體412的汲極電壓高於參考值時，偵測邏輯420即可產生一個邏輯低位準信號。

暫存器422(例如，RS暫存器)可耦合於偵測邏輯420，以在一第一端S接受多個邏輯信號。RS暫存器422可藉由邏輯信號而被切換，並透過一第二端Q輸出一偵測信號FUSE_STA。偵測信號FUSE_STA可被鎖存至RS暫 存器422直到下一個邏輯信號來臨時將RS暫存器切換。在必要情況下，透過重置信號RST可以被輸入RS暫存器422的一第三端R以重置RS暫存器422。

當控制器212回應於第一讀出信號將電晶體210導通，以致能第一讀出電流I_R1 流經熔絲202，或回應於第二讀出信號將電晶體210和開關404導通，以致能第一讀出電流I_R1 和第二讀出電流I_R2 一併流經熔絲202時，控制器212更可以產生致能信號S_ON 以啟動偵測邏輯420。回應致能信號S_ON ，偵測邏輯420即可偵測電晶體412的汲極電壓，並根據所偵測的汲極電壓產生邏輯信號至RS暫存器422。

若熔絲202已被熔斷，電晶體412的汲極電壓將低於參考值。偵測邏輯420即可產生一個邏輯高位準信號至RS暫存器422的第一端S。回應邏輯高位準信號，RS暫存器422將被切換，進而輸出處於第一狀態的偵測信號FUSE_STA。若熔絲202仍然完整，電晶體412的汲極電壓將高於參考值。偵測邏輯420即可產生邏輯低位準信號至RS暫存器422的第一端S。回應邏輯低位準信號，RS暫存器422將被切換，進而輸出處於第二狀態的偵測信號FUSE_STA。在一實施例中，當熔絲202熔斷時，可設置偵測信號FUSE_STA為邏輯高位準信號，當熔絲202保持完整時，可設置偵測信號FUSE_STA為邏輯低位準信號。

一旦第一讀出信號或第二讀出信號無效時，控制器212即可透過停止發送信號S_ON 進而遮罩偵測邏輯420的功能。偵測信號FUSE_STA將鎖存入RS暫存器422中。

圖5所示為根據本發明的一實施例的包括多個熔絲電路的電路500的方塊圖。與圖2、3、4中標記相同的元件具有相似的功能。

在一實施例中，電路500(例如，積體電路)包括多個熔絲電路，可透過選擇性熔斷多個熔絲電路中的部分熔絲並根據相應熔絲的狀態產生信號，進而提供多個處於不同狀態的信號，例如，邏輯高位準和/或邏輯低位準信號。

電路500包括多個並聯耦合的熔絲電路，例如，熔絲電路502_1至502_N。在一實施例中，熔絲電路502_1至502_N具有與圖3所示的熔絲電路300相類似的結構。在熔絲電路502_1中，電晶體210(例如，NMOS電晶體)與熔絲202串聯耦合，以阻止非預期的電流流經熔絲202，例如，靜電放電電流。電流源306和電流源302耦合於熔絲202進而分別向熔絲202提供第一讀出電流I_R1 和第二讀出電流I_R2 。開關304耦合於電流源302和熔絲202之間。偵測單元408耦合於熔絲202以偵測熔絲202是否處於熔斷狀態或是完整狀態，並產生指示熔絲202當前狀態的偵測信號FUSE_STA。控制器212耦合於電晶體210、開關304和偵測單元408以根據多個控制信號CONTROL SIGNALS控制電晶體210和開關304。在一實施例中，多控制信號CONTROL SIGNALS包括微調信號、第一讀出信號和第二讀出信號。

電路500更包括一電晶體506(例如，PMOS電晶體)透過透過與熔絲電路502_1至502_N串聯耦合，以將熔斷電流提供至熔絲電路502_1至502_N中的熔絲。輸入電壓 VDD可提供至電晶體506的源極。電路500更包括一主控制器504，根據多個輸入信號INPUT SIGNALS以控制電晶體506並產生多個控制信號CONTROL SIGNALS至熔絲電路502_1至502_N中的控制器。

在一實施例中，當第一輸入信號(微調致能信號)輸入主控制器504中時，即可同時輸入一組位元序列信號至主控制器504中。回應於第一輸入信號，主控制器504即可依據位元序列信號判斷哪些熔絲需要被熔斷。例如，假設電路500包括10個熔絲電路。當產生第一輸入信號至主控制器504中時，一個位元序列信號0111000110即可同時輸入至主控制器504。主控制器504即可根據位元序列信號0111000110選擇第二、第三、第四、第八和第九個熔絲電路作為目標熔絲電路。

主控制器504可以將電晶體506導通，並順序將微調信號發送至目標熔絲電路中的控制器。在一實施例中，主控制器504將在一預設期間內持續產生一個微調信號至第一目標熔絲電路，例如，熔絲電路502_1。第一目標熔絲電路的控制器212即可回應微調信號以開啟電晶體210。因此，即可在這個預設期間內使熔斷電流I_B 流經熔絲202進而熔斷熔絲202。在這個預設期間後，主控制器504將不再產生微調信號至第一目標熔絲電路。接下來，主控制器504將在一預設期間內產生一個微調信號至下一個目標熔絲電路。因此，這些目標熔絲電路的控制器即可順序接收於預設期間內的微調信號。因此，即可順序熔斷這些目標熔絲電路中的熔絲。

在一實施例中，當第二輸入信號輸入至主控制器504中時，主控制器504即可順序產生第一讀出信號至熔絲電路502_1至502_N的控制器中。

在一實施例中，主控制器504在預設期間內持續產生第一讀出信號至第一熔絲電路，例如，熔絲電路502_1。回應這個第一讀出信號，第一熔絲電路502_1中的控制器212即可導通電晶體210，以致能第一讀出電流I_R1 流經熔絲202。第一熔絲電路502_1的控制器即可啟動偵測單元408進而偵測熔絲202的狀態。偵測單元408將根據熔絲202上的壓降產生指示熔絲202的當前狀態的偵測信號FUSE_STA。在這個預設期間結束後，主控制器504將停止產生第一讀出信號至第一熔絲電路。之後，主控制器504即可在預設期間內持續產生第一讀出信號至下一個熔絲電路。因此，熔絲電路502_1至502_N的控制器即可順序接收於預設期間內的第一讀出信號。因此，熔絲電路502_1至502_N即可順序輸出表示相應熔絲的當前狀態的偵測信號。

在一實施例中，當產生一個第三輸入信號至主控制器504中時，主控制器504即可順序產生第二讀出信號至熔絲電路502_1至502_N的控制器中。

在一實施例中，主控制器504在預設期間內持續產生第二讀出信號至第一熔絲電路，例如，熔絲電路502_1。回應第二讀出信號，第一熔絲電路502_1中的控制器即可開啟電晶體210和開關304，以致能第一讀出電流I_R1 和第二讀出電流I_R2 一併流經熔絲202。第一熔絲電路502_1的 控制器212即可啟動偵測單元408進而偵測熔絲202的狀態。偵測單元408將根據熔絲202上的壓降產生指示熔絲202當前狀態的偵測信號FUSE_STA。在這個預設期間結束後，主控制器504將停止產生第二讀出信號至第一熔絲電路。之後，主控制器504即可在預設期間內持續產生第二讀出信號至下一個熔絲電路。因此，熔絲電路502_1至502_N的控制器即可順序接收於預設期間內的第二讀出信號。因此，熔絲電路502_1至502_N即可順序輸出表示相應熔絲的當前狀態的偵測信號。

優點在於，可以在某一時間段內使熔斷電流I_B 持續流經每個目標熔絲。因此，流經每個目標熔絲的電流將足夠大，進而熔斷熔絲。此外，在某一時間段內將每個熔絲電路的電晶體202和開關304持續導通，以致能讀出電流I_R1 和I_R2 在這個時間段內持續流經每個熔絲。由於可以分別和順序地偵測熔絲的狀態，這個偵測結果將相對準確。

圖6所示為根據本發明的一實施例的包含多個用於儲存資料的熔絲電路的韌體的方塊圖600。與圖5中標記相同的元件具有類似的功能。這個韌體可用於多個電子設備或系統中，例如，移動電話、電腦、數位相機等。

在圖6所示的例子中，韌體602包括多個積體電路500_1至500_N。在一實施例中，積體電路500_1至500_N具有與圖5所示電路500相似的結構。控制匯流排604耦合於積體電路500_1至500_N，進而分別產生輸入信號至積體電路500_1至500_N。資料匯流排606耦合於積體電路500_1至500_N，進而分別接收來自積體電路500_1至 500_N中的熔絲電路502_1至502_N的偵測信號。

資料或指令可以寫入韌體602中。在一實施例中，藉由一段位元流，例如，00110000111010110010000111010001110，所表示的指令寫入韌體602中，控制匯流排即可依據指令的位元流將第一輸入信號(微調致能信號)和位元序列信號分別輸入積體電路500_1至500_N中。回應輸入信號，每個積體電路將依據相應的位元序列信號從熔絲電路502_1至502_N中選擇一個或多個目標熔絲電路，並將微調信號分別輸入至目標熔絲電路，進而熔斷相應的熔絲。

經過微調，韌體602即可進入ATE測試階段。控制匯流排604即可分別和順序地將第二輸入信號輸入至積體電路500_1至500_N中，進而測試其中熔絲的狀態。回應於這個第二輸入信號，每個積體電路即可分別和順序地將第一讀出信號輸入至熔絲電路502_1至502_N。回應這個第一讀出信號，熔絲電路502_1至502_N即可順序偵測相應熔絲的狀態並將偵測信號發送至資料匯流排606。

當韌體602進入應用階段後，控制匯流排604可分別和順序產生一個第三輸入信號至積體電路500_1至500_N中，進而讀取儲存於韌體602中的資料或指令。回應這個第三輸入信號，每個積體電路即可分別和順序地產生第二讀出信號至熔絲電路502_1至502_N中。回應這個第二讀出信號，熔絲電路502_1至502_N即可順序偵測相應熔絲的狀態並將偵測信號發送至資料匯流排606。在一實施例中，偵測信號可以是表示儲存於韌體602中的資料或指令 的數位信號。

圖7所示為根據本發明的一實施例的熔絲電路，例如，圖3中的熔絲電路300，所執行的操作流程圖700。圖7將結合圖2和圖3進行描述。

在步驟702中，啟動熔絲電路300。在步驟704中，產生一控制信號至熔絲電路300。在步驟706中，若控制信號為微調信號，流程圖700將執行步驟708。否則，流程圖700將執行步驟710。在步驟708中，透過導通兩個互補的第一電晶體204和第二電晶體210，以致能熔斷電流I_B 流經熔絲202。因此，即可透過熔斷電流I_B 將熔絲202熔斷。

在步驟710中，若控制信號為第一讀出信號，流程圖700將執行步驟712。否則，流程圖700將執行步驟714。在步驟712中，透過導通第二電晶體210，以致能第一讀出電流I_R1 流經熔絲202。在步驟718中，啟動偵測單元408，進而根據熔絲202上的壓降偵測熔絲202的狀態並產生指示熔絲202當前狀態的偵測信號。

在步驟714中，若控制信號為第二讀出信號，流程圖700將執行步驟716。否則，流程圖700將執行步驟720。在步驟716中，開啟第二電晶體210和開關304，以致能第一讀出電流I_R1 和第二讀出電流I_R2 流經熔絲202。在步驟718中，啟動偵測單元408，進而根據熔絲202上的壓降偵測熔絲202的狀態並產生指示熔絲202當前狀態的偵測信號。在步驟720中，熔絲電路300將執行其他功能。

因此，本發明提供了一種熔斷熔絲以及偵測熔絲狀態 的熔絲電路。熔絲電路包括具有完整狀態和熔斷狀態的熔絲。透過使熔斷電流流經這個熔絲，以致能熔絲切換到熔斷狀態。熔絲電路更包括耦合於電源和熔絲之間的第一電晶體以及耦合於熔絲和地端之間的第二電晶體。這個第一電晶體和第二電晶體為互補電晶體，可減少或阻斷流經熔絲的靜電放電電流。

此外，耦合於熔絲的偵測電路可用於偵測熔絲的狀態並產生指示熔絲狀態的偵測信號。偵測電路可包括耦合於熔絲的第一電流源，用於提供第一讀出電流至熔絲，以及耦合於熔絲的第二電流源，用於提供第二讀出電流至熔絲。一個開關可耦合於第二電流源和熔絲之間。偵測電路更包括耦合於熔絲的偵測單元，用於偵測熔絲上的壓降並根據這個壓降產生偵測信號。

上文具體實施方式和附圖僅為本發明之常用實施例。顯然，在不脫離申請專利範圍所界定的本發明精神和發明範圍的前提下可以有各種增補、修改和替換。本領域技術人員應該理解，本發明在實際應用中可根據具體的環境和工作要求在不背離發明準則的前提下在形式、結構、佈局、比例、材料、元素、元件及其它方面有所變化。因此，在此披露之實施例僅用於說明而非限制，本發明之範圍由後附申請專利範圍及其合法等同物界定，而不限於此前之描述。

100‧‧‧熔絲電路

102‧‧‧熔絲

106‧‧‧電晶體

108‧‧‧反相器

110‧‧‧反相器

112‧‧‧反相器

200‧‧‧熔絲電路

202‧‧‧熔絲

204‧‧‧電晶體

206‧‧‧電流源

208‧‧‧偵測單元

210‧‧‧電晶體

212‧‧‧控制器

214‧‧‧偵測電路

220‧‧‧二極體

300‧‧‧熔絲電路

302‧‧‧電流源

304‧‧‧開關

306‧‧‧電流源

314‧‧‧偵測電路

400‧‧‧熔絲電路

402‧‧‧電晶體

404‧‧‧電晶體

406‧‧‧電晶體

408‧‧‧偵測單元

410‧‧‧電晶體

412‧‧‧電晶體

420‧‧‧偵測邏輯

422‧‧‧暫存器

440‧‧‧電晶體

442‧‧‧電晶體

500‧‧‧電路

502_1~502_N‧‧‧熔絲電路

504‧‧‧主控制器

506‧‧‧電晶體

600‧‧‧韌體的方塊圖

602‧‧‧韌體

604‧‧‧控制匯流排

606‧‧‧資料匯流排

700‧‧‧操作流程圖

702~718‧‧‧步驟

CONTROL SIGNALS‧‧‧控制信號

FUSE_STA‧‧‧偵測信號

GND‧‧‧地端

I_B ‧‧‧熔斷電流

I_R ‧‧‧讀出電流

I_R1 ‧‧‧第一讀出電流

I_R2 ‧‧‧第二讀出電流

INPUT SIGNALS‧‧‧輸入信號

OUT‧‧‧輸出端

R‧‧‧第三端

RST‧‧‧重置信號

S‧‧‧第一端

TRIM SIGNAL‧‧‧微調信號

VA‧‧‧端點

VB‧‧‧偏壓

VB1‧‧‧偏壓

VDD‧‧‧輸入電壓

Q‧‧‧第二端

以下結合附圖和具體實施例對本發明的技術方法進行詳細的描述，以使本發明的特徵和優點更為明顯。其中：圖1所示為現有技術的傳統熔絲電路的方塊圖；圖2所示為根據本發明的一實施例的熔絲電路的方塊圖；圖3所示為根據本發明的一實施例的另一個熔絲電路的方塊圖；圖4所示為根據本發明的一實施例的熔絲電路的示意圖；圖5所示為根據本發明的一實施例的一種包括多個熔絲電路的電路的方塊圖；圖6所示為根據本發明的一實施例的包括多個用於保存資料的熔絲電路的韌體的方塊圖；以及圖7所示為根據本發明的一實施例的由熔絲電路所實施的操作流程圖。

200‧‧‧熔絲電路

202‧‧‧熔絲

204‧‧‧電晶體

206‧‧‧電流源

208‧‧‧偵測單元

210‧‧‧電晶體

212‧‧‧控制器

214‧‧‧偵測電路

220‧‧‧二極體

CONTROL SIGNALS‧‧‧控制信號

FUSE_STA‧‧‧偵測信號

GND‧‧‧地端

I_B ‧‧‧熔斷電流

I_R ‧‧‧讀出電流

OUT‧‧‧輸出端

VDD‧‧‧輸入電壓

VA‧‧‧端點

Claims (22)

1. 一種熔絲電路，包括：一熔絲，具有一完整狀態和一熔斷狀態，其中，若一熔斷電流流經該熔絲，則該熔絲處於該熔斷狀態；一第一電晶體，耦合於一電源和該熔絲之間；一第二電晶體，與該第一電晶體互為互補，並且耦合於該熔絲和一地端之間；一第三電晶體，包括耦接至該熔絲的一第一端的一閘極和耦接至該熔絲的一第二端的一源極，檢測該熔絲的一壓降；以及一讀出電流源，耦接至該熔絲，提供流經該熔絲的一讀出電流，產生該壓降，其中，該讀出電流根據該完整狀態和該熔斷狀態調整，且其中，該第一電晶體和該第二電晶體被導通以致能該熔斷電流流經該熔絲，並且透過該第一電晶體和該第二電晶體的運作以減少流經該熔絲的一靜電放電電流。
2. 如申請專利範圍第1項熔絲電路，其中，該熔絲電路進一步包括：一偵測電路，包括該第三電晶體，耦合於該熔絲以偵測該熔絲的該多個狀態，並且產生表示該熔絲的該多個狀態的一偵測信號。
3. 如申請專利範圍第2項熔絲電路，其中，若該熔絲處於該完整狀態，則該偵測電路產生的該偵測信號處於一第一狀態，並且若該熔絲處於該熔斷狀態，則該偵測電路產生的該偵測信號處於一第二狀態。
4. 如申請專利範圍第1項熔絲電路，進一步包括： 一第一電流源，耦合於該熔絲以提供流經該熔絲的一第一電流，其中，該讀出電流包括該第一電流，且其中該第一電流小於該熔斷電流；以及一偵測電路，包括該第三電晶體，依據該第一電流偵測該熔絲上的該壓降，並根據該壓降產生指示該熔絲的該多個狀態的一偵測信號。
5. 如申請專利範圍第4項熔絲電路，其中，若該壓降高於一預設位準時，則該偵測電路產生的該偵測信號處於一第一狀態，並且若該壓降低於該預設位準時，則該偵測單元產生的該偵測信號處於一第二狀態。
6. 如申請專利範圍第4項熔絲電路，進一步包括：一控制器，耦合於該第一電晶體和該第二電晶體，並控制該第一電晶體和該第二電晶體；其中，該控制器將該第一電晶體和該第二電晶體導通以致能該熔斷電流流經該熔絲，並且該控制器關斷該第一電晶體並導通該第二電晶體以致能該第一電流流經該熔絲。
7. 如申請專利範圍第4項熔絲電路，進一步包括：一第二電流源，耦合於該熔絲以提供流經該熔絲的一第二電流，其中，該讀出電流還包括該第二電流，且其中，該第二電流小於該熔斷電流；以及一開關，與該第二電流源串聯耦合。
8. 如申請專利範圍第7項熔絲電路，進一步包括：一控制器，耦合於該第一電晶體、該第二電晶體和該開關，以導通該第一電晶體和該第二電晶體來致能該熔斷電流流經該熔絲、以關斷該第一電晶體並導通該第二電晶體來致能該第一電流 流經該熔絲，以及以關斷該第一電晶體並導通該第二電晶體和該開關來致能該第一電流和該第二電流流經該熔絲。
9. 如申請專利範圍第1項熔絲電路，其中，該讀出電流具有檢測該熔絲的該狀態的一第一位準，且其中，該讀出電流高於該第一位準的一第二位準，提高檢測該熔絲的該狀態的一準確率。
10. 一種電子電路，包括：並聯耦合的多個熔絲電路，該多個熔絲電路的每一個包括：一熔絲，具有一完整狀態和一熔斷狀態，其中，若一熔斷電流流經該熔絲，則該熔絲處於該熔斷狀態；以及一第一電晶體，耦合於該熔絲和一地端之間；一第二電晶體，包括耦接至該熔絲的一第一端的一閘極和耦接至該熔絲的一第二端的一源極，檢測該熔絲的一壓降；以及一讀出電流源，耦接至該熔絲，提供流經該熔絲的一讀出電流，產生該壓降，其中，該讀出電流根據該完整狀態和該熔斷狀態調整；一第三電晶體，耦合於一電源和該多個熔絲電路之間，以致能該熔斷電流流經該多個熔絲電路中的該熔絲，其中，該第三電晶體和該第一電晶體互為互補，透過該第一電晶體和該第三電晶體的運作以減少流經該熔絲的一靜電放電電流；以及一主控制器，耦合於該多個熔絲電路和該第三電晶體，以控制該多個熔絲電路和該第三電晶體。
11. 如申請專利範圍第10項電子電路，其中，該主控制器依據一序列信號從該多個熔絲電路中選出多個目標熔絲電路，產生一控制信號至該多個目標熔絲電路的每一個，並且導通該第三電晶體，其中，該多個目標熔絲電路的每一個中的該第一電晶體導通以致能 該熔斷電流流經一相應的熔絲，來回應該控制信號。
12. 如申請專利範圍第10項電子電路，其中，該多個熔絲電路的每一個進一步包括：一偵測電路，包括該第二電晶體，以偵測該熔絲的該多個狀態，並產生指示該熔絲的該多個狀態的一偵測信號。
13. 如申請專利範圍第12項電子電路，其中，若該熔絲處於該完整狀態，則該偵測電路產生的該偵測信號處於一第一狀態，並且若該熔絲處於該熔斷狀態，則該偵測電路產生的該偵測信號處於一第二狀態。
14. 如申請專利範圍第10項電子電路，其中，該多個熔絲電路的每一個進一步包括：一第一電流源，耦合於該熔絲以提供流經該熔絲的一第一電流，其中，該讀出電流包括該第一電流，且其中，該第一電流小於該熔斷電流；以及一偵測電路，包括該第二電晶體，以偵測該熔絲上的該壓降，並根據該壓降產生指示該熔絲的該狀態的一偵測信號。
15. 如申請專利範圍第14項電子電路，其中，若該壓降高於一預設位準時，則該偵測電路產生的該偵測信號處於一第一狀態，並且若該壓降低於該預設位準時，則該偵測單元產生的該偵測信號處於一第二狀態。
16. 如申請專利範圍第14項電子電路，其中，該多個熔絲電路的每一個進一步包括：一第二電流源，耦合於該熔絲以提供流經該熔絲的一第二電流，其中，該讀出電流還包括該第二電流，且其中，該第二電流小於該熔斷電流；以及 一開關，與該第二電流源串聯耦合。
17. 如申請專利範圍第14項電子電路，其中，該主控制器順序產生一控制信號至該多個熔絲電路的每一個，其中，該多個熔絲電路的每一個中的該第一電晶體導通，以致能該第一電流流經一相應的熔絲，來回應該控制信號。
18. 一種熔絲電路的操作方法，包括：將互為互補的一第一電晶體和一第二電晶體導通；致能一熔斷電流流經串聯耦合於該第一電晶體和該第二電晶體之間的一熔絲，其中，該熔絲具有一完整狀態和一熔斷狀態；根據該熔斷電流將該熔絲熔斷；透過將該第一電晶體和該第二電晶體關斷，以減少流經該熔絲的一靜電放電電流；致能一讀出電流流經該熔絲，其中，該讀出電流根據該完整狀態和該熔斷狀態調整；以及基於該讀出電流，透過一第三電晶體檢測該熔絲的一壓降，其中該第三電晶體包括耦接至該熔絲的一第一端的一閘極和耦接至該熔絲的一第二端的一源極。
19. 如申請專利範圍第18項方法，進一步包括：致能一第一電流流經該熔絲，其中，該讀出電流包括該第一電流，且其中，該第一電流小於該熔斷電流；以及依據該第一電流產生指示該熔絲是否被熔斷的一偵測信號。
20. 如申請專利範圍第19項方法，其中，該產生該第一電流的步驟進一步包括：依據該第一電流偵測該熔絲上的該壓降； 若該壓降高於一預設位準時，則產生的該偵測信號處於一第一狀態；以及若該壓降低於該預設位準時，則產生的該偵測信號處於一第二狀態。
21. 如申請專利範圍第18項方法，進一步包括：致能一第一電流和一第二電流流經該熔絲，其中，該讀出電流包括該第一電流和該第二電流，該第一電流和該第二電流小於該熔斷電流；以及依據該第一電流和該第二電流產生指示該熔絲是否被熔斷的一偵測信號。
22. 如申請專利範圍第21項方法，其中，產生該偵測信號的步驟進一步包括：依據該第一電流和該第二電流偵測該熔絲上的該壓降；若該壓降高於一預設位準時，則產生的該偵測信號處於一第一狀態；以及若該壓降低於該預設位準時，則產生的該偵測信號處於一第二狀態。