TWI455380B - 發光二極體的封裝結構及其封裝方法 - Google Patents

發光二極體的封裝結構及其封裝方法 Download PDF

Info

Publication number
TWI455380B
TWI455380B TW100126953A TW100126953A TWI455380B TW I455380 B TWI455380 B TW I455380B TW 100126953 A TW100126953 A TW 100126953A TW 100126953 A TW100126953 A TW 100126953A TW I455380 B TWI455380 B TW I455380B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
reflective cavity
reflective
electrode via
Prior art date
Application number
TW100126953A
Other languages
English (en)
Other versions
TW201306331A (zh
Inventor
王日富
黃建屏
李文豪
陳賢文
李明修
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW100126953A priority Critical patent/TWI455380B/zh
Priority to CN2011102295441A priority patent/CN102903835A/zh
Priority to US13/223,479 priority patent/US20130026516A1/en
Publication of TW201306331A publication Critical patent/TW201306331A/zh
Application granted granted Critical
Publication of TWI455380B publication Critical patent/TWI455380B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

發光二極體的封裝結構及其封裝方法
本案係關於一種封裝結構及方法，尤指一種發光二極體的封裝結構及封裝方法。
將半導體製程應用於矽晶圓(Si wafer)，不但可以大量地製作發光二極體基材(LED submount)，也能讓封裝廠商降低成本、提高產量，同時達到更佳的散熱效果。
第I331415號台灣專利案所揭露的技術，即為現有應用半導體製程的發光二極體封裝技術。參照此專利案的說明書及圖式內容可知，其係在覆蓋有絕緣層的矽基材的上、下表面，先分別形成在矽基材的電極介層孔中連接的導電層和電極，接著，再將晶片設置於矽基材上表面的導電層，以進行後續關於打線及封膠的步驟。
然而，前揭專利的技術必須分別在矽基材的上、下表面分別形成導電層和電極，並令導電層和電極於電極介層孔中接合方能完成，所以必須使用製程較為繁瑣的濺鍍(sputter)技術來形成導電層，間接地增加了廠商的時間與成本。另外，實際實施前揭專利案的技術後也發現到，導電層和電極在矽基材的電極介層孔中的電性連接情形並不理想，亦即，導電層和電極並不易在矽基材的電極介層孔中完整地進行接合，這也直接導致晶片的發光效果不佳，影響到廠商的產品良率。另外，在後續利用膠帶封住電極介層孔然後形成封裝膠體(molding compound)的製程中，亦容易發生溢膠的問題。
鑒於現有技術的種種缺失，本發明提供一種發光二極體的封裝結構，係包括：矽基材，係具有相對之第一及第二表面、形成於該矽基材內部並連通至該第一表面之反射腔、及複數貫穿該反射腔底面及第二表面的電極介層孔；形成於該第二表面上之第一導電層；形成於該第一表面、反射腔及電極介層孔表面之第一絕緣層；形成於該反射腔壁面之第一絕緣層上之反射層；形成於該電極介層孔之表面並連接該第一導電層之第二導電層；形成於該第二導電層表面上之金屬層；設置在該反射腔中並電性連接該金屬層之晶片；以及形成於該反射腔及電極介層孔中，並覆蓋該第一絕緣層、反射層、金屬層及晶片的封裝膠體。
為得到該發光二極體的封裝結構，本發明復提供一種發光二極體的封裝方法，係包括以下步驟：提供具有相對之第一及第二表面的矽基材，且該第二表面上形成有第一導電層；自該第一表面向該矽基材內部形成反射腔，並形成複數貫穿該反射腔底面及第二表面的電極介層孔；於該第一表面、反射腔及電極介層孔表面形成第一絕緣層；於該反射腔壁面之第一絕緣層上形成反射層；於該電極介層孔之表面形成連接該第一導電層之第二導電層；於該第二導電層表面上形成金屬層；於該反射腔中設置晶片，並電性連接該晶片及金屬層；以及於該反射腔及電極介層孔中形成封裝膠體，以覆蓋該第一絕緣層、反射層、金屬層及晶片。
相較於習知技術，本發明無須實施至少兩次鍍覆處理以於電極介層孔中連接矽基材上下表面之導電層，且可避免導電層於電極介層孔中接合不良的問題，不但簡化製程步驟，節省時間，更提昇產品整體良率。而由於本案的技術能藉由第一導電層先行封住電極介層孔，所以在後續形成封裝膠體(molding compound)的製程中亦不易發生溢膠的缺失。
以下藉由特定的具體實施例說明本發明的實施方式，熟悉此技藝的人士可由本說明書所揭示的內容輕易地瞭解本發明的其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“第一”、“第二”及“底面”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請依序參閱第1A圖至1T圖，以充分瞭解本案提供的發光二極體的封裝結構及發光二極體的方法。
參照第1A圖至1E圖可知，係先提供具有相對之第一表面100及第二表面101的矽基材10，並於矽基材10的第二表面101形成第一導電層11a,11b。
如第1A圖所示，矽基材10的第一表面100可依序形成有例如為SiO2 的介電層20a及例如為SiNx的介電層21a，同時，第二表面101也可依序形成有例如為SiO2 的介電層20b及例如為SiNx的介電層21b。當然，也可僅形成一層介電層，端視不同的需求而定。
又如第1B及1C圖所示，透過塗覆乾膜22及如微影之圖案化手段，於該第二表面101上之介電層20b,21b上形成圖案化乾膜22’。接著，移除未為該圖案化乾膜22’覆蓋之介電層20b,21b，以外露出第二表面101。
再如第1D圖所示，於外露出的第二表面101沈積(deposite)形成第一導電層11a及第一導電層11b，同時，於中央的圖案化乾膜22’上亦可沈積有第一導電層11c。
而如第1E圖所示，移除該圖案化乾膜22’及其覆蓋之介電層20b,21b，亦即剝除(strip)第二表面101中央區域上殘留的第一導電層11c、圖案化乾膜22’、介電層20b,21b，以令第二表面101能從第一導電層11a及第一導電層11b間外露。
參照第1F圖至1L圖可知，係說明在完成第一導電層11a,11b後，於第一表面100形成反射腔12，並形成貫穿第一表面100及第二表面101的電極介層孔13a,13b。
如第1F圖所示，係於該第一表面100上之介電層21a形成圖案化光阻(photo resist)23a,23b，而圖案化光阻23a,23b間係形成有開口(opening)24，開口24外露出部份該介電層21a，且外露出之部份介電層21a的投影面積係涵蓋第一導電層11a,11b間外露出之第二表面101的面積。接著，將開口24中未被圖案化光阻23a,23b覆蓋的介電層20a及介電層21a利用如蝕刻(etch)的方式予以去除，如第1G圖所示，以露出部份的第一表面100。
又如第1H圖所示，復以圖案化光阻23a,23b為遮罩，利用蝕刻的方式向該矽基材10內部形成例如為梯形的反射腔12，而反射腔12係連通至第一表面100。
再如第1I圖所示，在形成反射腔12後，移除圖案化光阻23a,23b，並移除被圖案化光阻23a,23b覆蓋住的介電層20a,21a。而在移除完成後，即可於第一表面100上及反射腔12的表面形成例如為聚對二甲苯基(parylene)的第一阻層25，並透過雷射進行圖案化，以形成如第1J圖所示的第一阻層開口250，以外露出部份的反射腔12的底面。
於形成第一阻層25後，就可利用反應式離子蝕刻法(RIE etch)自該外露之反射腔12底面形成複數貫穿該反射腔12底面及第二表面101的電極介層孔(via hole)13a,13b，以外露出第一導電層11a,11b，如第1K圖所示。此時，以如第1K’圖所示之上視圖而言，電極介層孔13a,13b可為橢圓形，或如矩形等其他形狀，而延著第1K’圖之剖面線1K-1K所視，矽基材10係被區隔成10a,10b,10c。
而形成電極介層孔13a,13b後，遂可將第一阻層25a,25b,25c予以移除，如第1L圖所示。
再參照第1M圖，在將第一阻層25a,25b,25c移除後，於第一表面100上，反射腔12中，及電極介層孔13a,13b的壁面，形成第一絕緣層14a,14b,14c，其中，該第一絕緣層14a,14b,14c下緣係可與第一導電層11a,11b連接。
如第1M圖所示，矽基材10a,10b,10c上係可分別舖設有第一絕緣層14a,14b,14c，其中，第一絕緣層14a經由電極介層孔13a的壁面連接至第一導電層11a，第一絕緣層14b經由電極介層孔13a,13b的壁面連接至第一導電層11a,11b，第一絕緣層14c係經由電極介層孔13b的壁面連接至第一導電層11b，而第一絕緣層14a,14b,14c，則可以SiO2 予以製成。
接著參照第1N至1O圖可知，在舖設第一絕緣層14a,14b,14c後，在第一絕緣層14a,14b,14c上，形成位於反射腔12壁面上之反射層，該反射層可包括金屬膜及第二絕緣層。
如第1N圖所示，在第一絕緣層14a,14b,14c上以塗佈(coating)的方式形成鋁質的金屬膜15a,15b,15c，具體來說，金屬膜15a,15c係位於反射腔12的壁面，而金屬膜15b則位於反射腔12底面的中央區域。
又如第1O圖所示，在金屬膜15a,15b,15c上形成例如為SiO2 的第二絕緣層16a,16b,16c，而第二絕緣層16a,16b,16c分別連接至第一絕緣層14a,14b,14c，以完整地包覆住金屬膜15a,15b,15c。當然，因應不同的實際需求，亦可省略反射腔12底面上的金屬膜15b及第二絕緣層16b。
再參照第1P至1Q圖可知，在形成第二絕緣層16a,16b,16c後，於第一絕緣層14a,14b,14c或第二絕緣層16a,16b,16c上形成第二導電層，並令第二導電層藉由電極介層孔連接至第一導電層。
如第1P圖所示，可先在第一或第二絕緣層上舖設例如為聚對二甲苯基(parylene)的第二阻層26a,26b,26c,26d，其中，第二阻層26a係覆蓋著第一絕緣層14a及第二絕緣層16a，第二阻層26d係覆蓋著第一絕緣層14c及第二絕緣層16c，而第二阻層26b,26c則形成於第二絕緣層16b的周緣，以外露出第二絕緣層16b的中央區域。
如第1Q圖所示，在完成第二阻層26a,26b,26c,26d之設置後，先形成第二導電材料，以覆蓋第二阻層26a,26b,26c,26d，電極介層孔13a,13b的孔壁。接著，再利用雷射鑽孔，以移除電極介層孔13a,13b周緣上部份的第二阻層26a,26d，及該第二阻層26a,26d上之第二導電材料，藉此形成第二導電層17a,17b,17c,17d,17e,17f,17g。
由於藉由雷射鑽孔以形成第二導電層17a,17b，部份的第二阻層26a,26d也被移除，藉以，第二導電層17a,17b的間隙會露出部份的第一絕緣層14a。另外，部份的第二阻層26b會由第二導電層17c,17d的間隙露出，部份的第二阻層26c會由第二導電層17d,17e的間隙露出，而部份的第一絕緣層14c會由第二導電層17f,17g的間隙露出。
當然，第二導電層17b,17c及第二導電層17e,17f，可分別通過電極介層孔13a及電極介層孔13b，向下連接至第一導電層11a及第一導電層11b。當然，第二導電層17b,17c及第二導電層17e,17f，也可分別自第一導電層11a,11b向上突出反射腔12底面。
參照第1R至1S圖，在形成完第二導電層17a,17b,17c,17d,17e,17f,17g後，藉由電極介層孔13a,13b連接至第一導電層11a,11b的第二導電層17b,17c,17e,17f上，進一步形成金屬層。
如第1R圖所示，利用電鍍技術於第二導電層17a,17b,17c,17d,17e,17f,17g上分別形成金屬層18a,18b,18c,18d,18e,18f,18g。
接著，如第1S圖所示，移除第二阻層26a,26b,26c,26d及其上之第二導電層17a,17g和金屬層18a,18g，換言之，留下自第一導電層11a沿著電極介層孔13a向上突出反射腔12底面的第二導電層17b,17c及金屬層18b,18c，以及自第一導電層11b沿著電極介層孔13b向上突出反射腔12底面的第二導電層17e,17f及金屬層18e,18f。
接著，參照第1T圖，於反射腔12中設置晶片19，並電性連接晶片19及金屬層18b,18f，例如，可在形成於第二絕緣層16b上的第二導電層17d及金屬層18d上設置晶片19，並以例如為打線的方式電性連接晶片19及金屬層18b,18f，以完成晶片19的設置與電性連接。其次，晶片19及金屬層18b,18f也能用覆晶封裝(flip chip)的方式電性連接，如第1T’圖所示，此時，係去除第二導電層17d及金屬層18d。
最後，於反射腔12及電極介層孔13a,13b中形成封裝膠體30，以覆蓋第一絕緣層、反射層、金屬層、及晶片。
如第1T、1T’圖所示，利用封裝膠體30覆蓋住外露的第一絕緣層14a,14c，外露的第二絕緣層16a,16b,16c，外露的第二導電層17b,17c,17d,17e,17f，外露的金屬層18b,18c,18d,18e,18f，及晶片19，同時，亦將封裝膠體30充填於電極介層孔13a,13b中。
而本案提供的發光二極體的封裝結構，如第1S、1T或1T’圖所示者，包括具有第一表面100、第二表面101，且形成有反射腔12和貫穿反射腔12底面及第二表面101的電極介層孔13a,13b的矽基材10a,10b,10c；形成於第二表面101並視需要地覆蓋住電極介層孔13a,13b，且外露出部份的第二表面101的第一導電層11a,11b；形成於第一表面100、反射腔12及電極介層孔13a,13b表面並連接至第一導電層11a,11b的第一絕緣層14a,14b,14c；形成於第一絕緣層14a,14b,14c上並位於反射腔12的中央區域與兩端的金屬膜15a,15b,15c；形成於金屬膜15a,15b,15c並連接至第一絕緣層14a,14b,14c的第二絕緣層16a,16b,16c。
其次，還包括形成於第一絕緣層14a上並藉由電極介層孔13a連接至第一導電層11a的第二導電層17b，形成於電極介層孔13a之第一絕緣層14b上並藉由電極介層孔13a連接至第一導電層11a的第二導電層17c，形成於電極介層孔13b之第一絕緣層14b上並藉由電極介層孔13b連接至第一導電層11b的第二導電層17e，形成於第一絕緣層14c上並藉由電極介層孔13b連接至第一導電層11b的第二導電層17f，以及僅形成於第二絕緣層16b上的第二導電層17d。
再者，復包括形成於藉由電極介層孔13a連接至第一導電層11a的第二導電層17b,17c上的金屬層18b,18c，以及形成於藉由電極介層孔13b連接至第一導電層11b的第二導電層17e,17f上的金屬層18e,18f。
當然，更包括設置在形成於第二絕緣層16b上的金屬層18d並電性連接金屬層18b,18e的晶片19；以及覆蓋住外露的第一絕緣層14a,14c，外露的第二絕緣層16a,16b,16c，外露的第二導電層17b,17c,17d,17e,17f，外露的金屬層18b,18c,18e,18f，及晶片19，同時充填於電極介層孔13a,13b中的封裝膠體30。
相較於習知技術，由於本案係可選擇利用沈積技術來形成導電層，且無須在電極介層孔中讓上、下兩層的導電層進行接合，故，不但不會發生接合不良以致發光效率不佳的問題，也可簡化廠商的製程與成本，進而大幅提昇產品的整體良率。其次，由於本案的技術係藉由第一導電層先行封住電極介層孔，所以在後續形成封裝膠體的製程時，也不易發生溢膠的缺失。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟悉此項技藝的人士均可在不違背本發明的精神及範疇下，對上述實施例進行修改。因此本發明的權利保護範圍，應如後述的申請專利範圍所列。
10,10a,10b,10c．．．矽基材
100．．．第一表面
101．．．第二表面
11a,11b,11c．．．第一導電層
12．．．反射腔
13a,13b．．．電極介層孔
14a,14b,14c．．．第一絕緣層
15a,15b,15c．．．金屬膜
16a,16b,16c．．．第二絕緣層
17a,17b,17c,17d,17e,17f,17g．．．第二導電層
18a,18b,18c,18d,18e,18f,18g．．．金屬層
19．．．晶片
30．．．封裝膠體
20a,20b,21a,21b‧‧‧介電層
22‧‧‧乾膜
22’‧‧‧圖案化乾膜
23a,23b‧‧‧圖案化光阻
24‧‧‧開口
25,25a,25b,25c‧‧‧第一阻層
26a,26b,26c,26d‧‧‧第二阻層
250‧‧‧第一阻層開口
第1A至1T圖係為本發明發光二極體的封裝結構及其製法示意圖，其中，第1K’圖係第1K圖之上視圖；第1T’圖係顯示晶片覆晶於反射腔中的示意圖。
10a,10b,10c．．．矽基材
11a,11b．．．第一導電層
12．．．反射腔
13a,13b．．．電極介層孔
14a,14b,14c．．．第一絕緣層
15a,15b,15c．．．金屬膜
16a,16b,16c．．．第二絕緣層
17b,17c,17d,17e,17f．．．第二導電層
18b,18c,18d,18e,18f．．．金屬層
19．．．晶片
30．．．封裝膠體

Claims (11)

  1. 一種發光二極體的封裝結構，係包括：矽基材，係具有相對之第一及第二表面、形成於該矽基材內部並連通至該第一表面之反射腔、及複數貫穿該反射腔底面及第二表面的電極介層孔；第一導電層，係形成於該第二表面上，且封蓋該電極介層孔鄰近該第二表面之開口端；第一絕緣層，係形成於該第一表面、反射腔及電極介層孔表面；反射層，係形成於該反射腔壁面之第一絕緣層上；第二導電層，係一體地形成於該電極介層孔之表面並於該電極介層孔鄰近該第二表面之開口端連接該第一導電層；金屬層，係形成於該第二導電層表面上；晶片，係設置在該反射腔中，並電性連接該金屬層；以及封裝膠體，係形成於該反射腔及電極介層孔中，並覆蓋該第一絕緣層、反射層、金屬層及晶片。
  2. 如申請專利範圍第1項所述之發光二極體的封裝結構，其中，該第一導電層係外露出部份該第二表面，且該第二表面對應位於該晶片下方。
  3. 如申請專利範圍第1項所述之發光二極體的封裝結構，其中，該反射層包括形成於該第一絕緣層上之金屬膜及包覆該金屬膜之第二絕緣層。
  4. 如申請專利範圍第1項所述之發光二極體的封裝結構，其中，該反射層復形成於該反射腔底面之第一絕緣層上。
  5. 如申請專利範圍第1項所述之發光二極體的封裝結構，其中，該第二導電層及金屬層係突出該反射腔底面。
  6. 一種發光二極體的封裝方法，係包括以下步驟：提供具有相對之第一及第二表面的矽基材，且該第二表面上形成有第一導電層；自該第一表面向該矽基材內部形成反射腔，並形成複數貫穿該反射腔底面及第二表面的電極介層孔，且該第一導電層封蓋該電極介層孔鄰近該第二表面之開口端；於該第一表面、反射腔及電極介層孔表面形成第一絕緣層；於該反射腔壁面之第一絕緣層上形成反射層；於該電極介層孔之表面一體地形成第二導電層，且該第二導電層係於該電極介層孔鄰近該第二表面之開口端連接該第一導電層；於該第二導電層表面上形成金屬層；於該反射腔中設置晶片，並電性連接該晶片及金屬層；以及於該反射腔及電極介層孔中形成封裝膠體，以覆蓋該第一絕緣層、反射層、金屬層及晶片。
  7. 如申請專利範圍第6項所述之發光二極體的封裝方 法，其中，該第一導電層之形成係以下列步驟為之：於該矽基材之第二表面上形成至少一層介電層；於該第二表面上之介電層上形成圖案化乾膜；移除未為該圖案化乾膜覆蓋之介電層，以外露出第二表面；形成第一導電層於該外露之第二表面上；以及移除該圖案化乾膜及其覆蓋之介電層。
  8. 如申請專利範圍第6項所述之發光二極體的封裝方法，其中，該反射腔及電極介層孔之形成係以下列步驟為之：於該矽基材之第一表面上形成至少一介電層；於該第一表面上之介電層上形成圖案化光阻，以外露出部份該介電層，其中，該外露之該介電層的投影面積涵蓋該第一導電層外露之第二表面面積；移除外露之該介電層；向該矽基材內部形成反射腔；移除該圖案化光阻及第一表面上剩餘之介電層；於該第一表面及反射腔表面形成第一阻層，且該第一阻層具有第一阻層開口，以外露出部分該反射腔底面；自該外露之反射腔底面形成複數貫穿該反射腔底面及第二表面的電極介層孔，以外露出第一導電層；以及移除該第一阻層。
  9. 如申請專利範圍第6項所述之發光二極體的封裝方法，其中，該反射層包括形成於該第一絕緣層上之金屬膜及包覆該金屬膜之第二絕緣層。
  10. 如申請專利範圍第6項所述之發光二極體的封裝方法，其中，該反射層復形成於該反射腔底面之第一絕緣層上。
  11. 如申請專利範圍第6項所述之發光二極體的封裝方法，其中，該第二導電層及金屬層的製法係包括：於該第一表面及反射腔表面上之第一絕緣層上形成第二阻層；於該第二阻層上及該電極介層孔之孔壁上形成第二導電層；移除該電極介層孔周緣上的第二阻層及該第二阻層上之第二導電層；於該第二導電層上形成金屬層；以及移除該第二阻層及其上之第二導電層及金屬層。
TW100126953A 2011-07-29 2011-07-29 發光二極體的封裝結構及其封裝方法 TWI455380B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100126953A TWI455380B (zh) 2011-07-29 2011-07-29 發光二極體的封裝結構及其封裝方法
CN2011102295441A CN102903835A (zh) 2011-07-29 2011-08-09 发光二极管的封装结构及其封装方法
US13/223,479 US20130026516A1 (en) 2011-07-29 2011-09-01 Light-emitting diode (led) package structure and packaging method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100126953A TWI455380B (zh) 2011-07-29 2011-07-29 發光二極體的封裝結構及其封裝方法

Publications (2)

Publication Number Publication Date
TW201306331A TW201306331A (zh) 2013-02-01
TWI455380B true TWI455380B (zh) 2014-10-01

Family

ID=47575983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100126953A TWI455380B (zh) 2011-07-29 2011-07-29 發光二極體的封裝結構及其封裝方法

Country Status (3)

Country Link
US (1) US20130026516A1 (zh)
CN (1) CN102903835A (zh)
TW (1) TWI455380B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406653B2 (en) * 2013-02-27 2016-08-02 Applied Materials, Inc. Integrated solution for solid state light sources in a process chamber

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717854A (en) * 2005-10-27 2007-05-01 Formosa Epitaxy Inc Surface mount light emitting diode package
US20090078956A1 (en) * 2005-10-21 2009-03-26 Advanced Optoelectronic Technology Inc. Package structure of photoelectronic device and fabricating method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
TWI394300B (zh) * 2007-10-24 2013-04-21 Advanced Optoelectronic Tech 光電元件之封裝結構及其製造方法
CN100490195C (zh) * 2006-03-16 2009-05-20 先进开发光电股份有限公司 固态发光元件的封装结构和其制造方法
CN100394623C (zh) * 2006-04-27 2008-06-11 矽畿科技股份有限公司 光二极管的封装基座结构及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078956A1 (en) * 2005-10-21 2009-03-26 Advanced Optoelectronic Technology Inc. Package structure of photoelectronic device and fabricating method thereof
TW200717854A (en) * 2005-10-27 2007-05-01 Formosa Epitaxy Inc Surface mount light emitting diode package

Also Published As

Publication number Publication date
CN102903835A (zh) 2013-01-30
TW201306331A (zh) 2013-02-01
US20130026516A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
US8766281B2 (en) Light emitting diode chip, and methods for manufacturing and packaging the same
JP4416731B2 (ja) 発光ダイオードパッケージ及びその製造方法
TWI569478B (zh) 具有波長轉換層之發光二極體元件
US7719099B2 (en) Package structure for solid-state lighting devices and method of fabricating the same
US8486733B2 (en) Package having light-emitting element and fabrication method thereof
US20130105978A1 (en) Silicon submount for light emitting diode and method of forming the same
TW201248744A (en) Package structure and manufacturing method thereof
TWI455366B (zh) 發光二極體封裝結構的製造方法
CN101626056A (zh) 半导体元件及其制造方法
TW202006971A (zh) 發光裝置及其製造方法
TW201232851A (en) Package having emitting element and method for manufacturing the same
TWM422032U (en) LED lamp module
TW201628217A (zh) 改良之發光二極體封裝結構與方法
TWI455380B (zh) 發光二極體的封裝結構及其封裝方法
CN103633038A (zh) 封装结构及其形成方法
JP5658350B2 (ja) Ｌｅｄモジュール及びその製造方法
TWI501377B (zh) 半導體結構、半導體單元及其製造方法
TWI469392B (zh) 載體及基於此載體之光學半導體裝置
TW201448126A (zh) 半導體封裝件及其製造方法
KR20170120752A (ko) 반도체 소자 및 그 제조 방법
TWI556364B (zh) 晶片封裝結構及其製作方法
TW201338201A (zh) 發光二極體晶片的封裝方法、封裝結構及用於發光二極體封裝之反射杯的製法
JP7469428B2 (ja) マイクロ発光ダイオードパッケージ構造
TW201901952A (zh) 發光二極體顯示器及其製造方法
TW202318624A (zh) 微型發光二極體封裝結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees