TWI451454B - 多環路的對稱電感器以及製造多環路的對稱電感器的方法 - Google Patents

多環路的對稱電感器以及製造多環路的對稱電感器的方法 Download PDF

Info

Publication number
TWI451454B
TWI451454B TW100134918A TW100134918A TWI451454B TW I451454 B TWI451454 B TW I451454B TW 100134918 A TW100134918 A TW 100134918A TW 100134918 A TW100134918 A TW 100134918A TW I451454 B TWI451454 B TW I451454B
Authority
TW
Taiwan
Prior art keywords
loop
pair
loops
half loop
inductor
Prior art date
Application number
TW100134918A
Other languages
English (en)
Other versions
TW201230088A (en
Inventor
Vassili Kireev
Parag Upadhyaya
Mark J Marlett
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of TW201230088A publication Critical patent/TW201230088A/zh
Application granted granted Critical
Publication of TWI451454B publication Critical patent/TWI451454B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0073Printed inductances with a special conductive pattern, e.g. flat spiral
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

多環路的對稱電感器以及製造多環路的對稱電感器的方法
本發明的一或多個實施例大體上和電感器有關,且更明確地說,係關於被施行在積體電路中的電感器。
電感器可以用來施行電子濾波器以及共振電路。然而,積體電路中的電感器卻會佔據大量的面積以達所需的電感,而且,具有高品質係數(Q)的電感器亦很難被施行在一積體電路之中。
本發明的一或多個實施例可以解決一或多項上面問題。
本發明之一實施例提供一種對稱電感器,其會在一積體電路的個別導體層之中包含多個半環路對。每一個半環路對皆可能在該個別導體層之中包含一第一半環路與一第二半環路。於此實施例中,該對稱電感器可能還在一第一導體層之中包含第一終端電極與第二終端電極,並且在一第二導體層之中包含一中央分接電極。該第一終端電極與該中央分接電極會經由一第一串聯組合被耦合,該第一串聯組合包含每一個半環路對中的第一半環路。該第二終端電極與該中央分接電極會經由一第二串聯組合被耦合,該第二串聯組合包含每一個半環路對中的第二半環路。
於此實施例中,該等個別導體層可能係該積體電路中不同的金屬層。該中央分接電極會分離該等半環路對中之一個半環路對的該等第一半環路與第二半環路,而且該等半環路對中的該半環路對可能係在該第二導體層之中。一個別非導體區會分離該半環路對的個別導體層之中的每一個半環路對。該對稱電感器可能在該等半環路對的一第一半環路對的第一半環路以及一額外半環路對的一第一半環路之間包含一交越連接線。該交越連接線與該額外半環路對可能會被設置在該第一半環路對的該個別導體層之中,而且該額外半環路對可能會被設置在該第一半環路對裡面。該中央分接電極與該交越連接線可能還會進一步分離該等半環路對中的該等第一半環路與第二半環路。除了在該等半環路對的個別非導體區中以外,該等半環路對會共同延伸於該積體電路的兩個橫向維度。
於此實施例中,該等半環路對可能會實質上共同延伸於彼此垂直的兩個橫向維度,而且該等半環路對可能會沿著垂直於該等兩個橫向維度的另一維度被分離。每一個第一半環路都會在該第一串聯組合中以第一順序從該第一導體層被連接至該第二導體層;每一個第二半環路都會在該第二串聯組合中以第二順序從該第一導體層被連接至該第二導體層;而且該等個別導體層的該等第一順序與第二順序可能相同。該等第一終端電極與第二終端電極可能分別在該對稱電感器的第一側與第二側;該等半環路對中每一個半環路對中的該等第一半環路與第二半環路中的每一者可能會在該等第一側與第二側中之一側;具有每一個第一半環路的第一串聯組合可能會始於該第一側並且可能會在該等第二側與第一側之間交替排列;而具有每一個第二半環路的第二串聯組合可能會始於該第二側並且可能會在該等第一側與第二側之間交替排列。
於此實施例中,該等第一終端電極與第二終端電極可能分別在該對稱電感器的第一側與第二側;該等半環路對中每一個半環路對中的該等第一半環路與第二半環路中的每一者可能會在該等第一側與第二側中之一側;具有每一個第一半環路的第一串聯組合可能會始於該第一側並且可能會在該等第二側與第一側之間交替排列;而具有每一個第二半環路的第二串聯組合可能會始於該第二側並且可能會在該等第一側與第二側之間交替排列。該等半環路對可能包含第一半環路對與第二半環路對;該第一終端電極可能會經由該第一半環路對的第一半環路與該第二半環路對的第一半環路依序組成的第一串聯組合被耦合至該中央分接電極;該第一半環路對的該第一半環路可能係在該對稱電感器的兩側中的第一側的第一導體層之中,而該第二半環路對的該第一半環路可能係在該等兩側中的第二側的第二導體層之中;該第二終端電極可能會經由該第一半環路對的第二半環路與該第二半環路對的第二半環路依序組成的第二串聯組合被耦合至該中央分接電極;該第一半環路對的該第二半環路可能係在該第二側的第一導體層之中,而該第二半環路對的該第二半環路可能係在該第一側的第二導體層之中;以及該等第二導體層與第一導體層可能分別係依序被設置在該積體電路之中的下方導體層與上方導體層。
於此實施例中,該等半環路對可能包含第一、第二、以及第三半環路對;該第一終端電極可能會經由該第一半環路對的第一半環路、該第二半環路對的第一半環路、以及該第三半環路對的第一半環路依序組成的第一串聯組合被耦合至該中央分接電極。該第一半環路對的該第一半環路可能係在該對稱電感器的兩側中的第一側的第一導體層之中,該第二半環路對的該第一半環路可能係在該等兩側中的第二側的個別導體層之中,而該第三半環路對的該第一半環路可能係在該第一側的第二導體層之中。該第二終端電極可能會經由該第一半環路對的第二半環路、該第二半環路對的第二半環路、以及該第三半環路對的第二半環路依序組成的第二串聯組合被耦合至該中央分接電極。該第一半環路對的該第二半環路可能係在該第二側的第一導體層之中,該第二半環路對的該第二半環路可能係在該第一側的個別導體層之中,而該第三半環路對的該第二半環路可能係在該第二側的第二導體層之中。
於此實施例中,該第二導體層、該第二半環路對的該個別導體層、以及該第一導體層可能分別為依序被設置在該積體電路之中的下方導體層、中間導體層、以及上方導體層。該第二半環路對的該個別導體層、該第二導體層、以及該第一導體層可能分別為依序被設置在該積體電路之中的下方導體層、中間導體層、以及上方導體層。
於此實施例中,該等半環路對可能包含第一、第二、以及第三半環路對,該等第一半環路對與第二半環路對分別可能係一外半環路對與內半環路對,兩者皆被施行在該第一導體層之中,而該第三半環路對則可能係被施行在該第二導體層之中;該第一終端電極可能會經由該第一半環路對的第一半環路、該第二半環路對的第一半環路、以及該第三半環路對的第一半環路依序組成的第一串聯組合被耦合至該中央分接電極。該第一半環路對的該第一半環路可能係在該對稱電感器的兩側中的第一側的第一導體層之中,該第二半環路對的該第一半環路可能係在該等兩側中的第二側的第一導體層之中,而該第三半環路對的該第一半環路可能係在該第一側的第二導體層之中。該第二終端電極可能會經由該第一半環路對的第二半環路、該第二半環路對的第二半環路、以及該第三半環路對的第二半環路依序組成的第二串聯組合被耦合至該中央分接電極。該第一半環路對的該第二半環路可能係在該第二側的第一導體層之中,該第二半環路對的該第二半環路可能係在該第一側的第一導體層之中,而該第三半環路對的該第二半環路可能係在該第二側的第二導體層之中。
於此實施例中,該第三半環路對的第一半環路可能會被施行在該第二導體層與一第三導體層兩者的第一側,而該第三半環路對的第二半環路可能會被施行在該第二導體層與該第三導體層兩者的第二側。
本發明的對稱電感器的另一實施例會在一積體電路的多個導體層之中包含多個半環路對,每一個該等半環路對皆可能在該等導體層之一者包含一第一半環路與一第二半環路。此外,該對稱電感器可能還包含:一第一終端電極與一第二終端電極,兩者皆在該等導體層的第一導體層之中,其中該等第一終端電極與第二終端電極可能分別被設置在該對稱電感器的第一側與第二側;一位於該等導體層的第二導體層之中的中央分接電極,其中該中央分接電極會沿著該等第一側與第二側之間的對稱線被設置;以及,其中該第一終端電極與該中央分接電極會經由該等半環路對中每一者的第一半環路所組成的第一串聯組合被耦合,而該第二終端電極與該中央分接電極會經由該等半環路對中每一者的第二半環路所組成的第二串聯組合被耦合。
於此實施例中,該第一串聯組合中的每一個第一半環路可能會從該第一側開始於該等第一側與第二側之間交替排列,而該第二串聯組合中的每一個第二半環路可能會從該第二側開始於該等第一側與第二側之間交替排列。每一個半環路對的第一半環路出現在該第一串聯組合中的位置會匹配該半環路對的第二半環路出現在該第二串聯組合中的位置。
本發明用以形成一對稱電感器的方法的實施例可能包含:在一積體電路的個別導體層之中形成多個半環路對,每一個半環路對皆在該個別導體層之中包含一第一半環路與一第二半環路;形成一第一終端電極與一第二終端電極,兩者皆在個別導體層的一第一導體層之中;在個別導體層的一第二導體層之中形成一中央分接電極;利用一由該等半環路對中每一者的第一半環路所組成的第一串聯組合來耦合該第一終端電極與該中央分接電極;以及利用一由該等半環路對中每一者的第二半環路所組成的第二串聯組合來耦合該第二終端電極與該中央分接電極。於此實施例中,該等個別導體層為該積體電路中不同的金屬層。
應該明白的係,在後面的實施方式及專利申請範圍中段落中會提出本發明的各種其它實施例。
圖1所示的係根據一實施例的一雙環路對稱電感器之一導體層的佈局圖。圖1顯示出該對稱電感器的一第一金屬層101中的一對半環路,而圖2顯示出該對稱電感器的一第二金屬層201中的一對半環路。於一實施例中,圖1與2中所示的金屬層101與201係一積體電路的不同金屬層。
該對稱電感器在圖1中所示的第一金屬層101中具有兩個終端電極102與104。該第一半環路對包含兩個半環路106與108,而且該等半環路106與108會被該第一金屬層101中一相關聯的非導體空乏區110分開。該第一金屬層101中的另一非導體空乏區112會分開該等終端電極102與104以及該第一半環路對的該等半環路106與108。
圖2所示的係圖1的雙環路對稱電感器的另一導體層201的佈局圖。該對稱電感器會耦合圖1中所示的半環路106與108以及圖2中所示的半環路202與204。該對稱電感器會耦合該第一半環路對的半環路106的接觸區114和該第二半環路對的半環路202的接觸區206。
該對稱電感器在圖2中所示的第二金屬層201中具有一中央分接電極210。於一實施例中,該中央分接電極會沿著該對稱電感器的左側120與右側122之間的對稱線被設置。在圖1中,終端電極102係被設置在該對稱電感器的左側120而終端電極104係被設置在該對稱電感器的右側122。
該第二金屬層201的一非導體空乏區212會與該第二半環路對相關聯,而且該非導體空乏區212會分開該等半環路202與204。該中央分接電極210也會分開該等半環路202與204。
於一實施例中,圖1中所示的第一半環路對和圖2中所示的第二半環路對實質上會共同延伸於該積體電路的兩個橫向維度。除了該等第一金屬層101與第二金屬層201的非導體空乏區110、112、以及212以外,該等第一半環路對與第二半環路對會共同延伸於穿過圖1與2之平面的兩個橫向維度。因此,該等第一半環路對與第二半環路對突出至該積體電路之表面中的部分會相同,但是該等非導體空乏區110、112、以及212的突出部除外。該等兩個橫向維度為垂直,而且圖1與2中所示的該等兩個半環路對會沿著一垂直於該等兩個橫向維度的垂直維度被堆疊並且分開。
於一實施例中,該對半環路106與108為匹配半環路,除了在非導體空乏區110以外,因為它們以左側120與右側122之間的對稱線為基準彼此互為鏡像。同樣地,該對半環路202與204為匹配半環路,因為除了在非導體空乏區212以外它們會相互鏡射。
圖3所示的係圖1與2的雙環路對稱電感器的簡化透視圖。圖3顯示該電感器的整體對稱性。圖中以虛線箭頭來顯示用以在導體層之間進行連接的接點。
該對稱電感器在一積體電路的一上方導體層之中包含終端電極302與304,終端電極302係在該電感器之一側306而終端電極304係在該電感器的另一側308。該對稱電感器還在置中於該等側306與308之間的一下方導體層之中包含一中央分接電極310。
該第一半環路對係在該上方導體層之中並且包含半環路312與314。該第二半環路對係在該下方導體層之中並且包含半環路316與318。
該第一終端電極302與該中央分接電極310會經由該等半環路對的該等半環路312與316所組成的第一串聯組合被耦合,而該第二終端電極304與該中央分接電極310會經由該等半環路對的該等半環路314與318所組成的第二串聯組合被耦合。因此,該第一串聯組合包含每一個半環路對之一個半環路,而該第二串聯組合包含每一個半環路對的另一個半環路。
該等半環路312與316會依序被連接在該第一串聯組合之中,而該等半環路314與318則會依序被連接在該第二串聯組合之中。該等第一串聯組合與第二串聯組合兩者係從該上方導體層之中的個別半環路312與314開始,而且該等第一串聯組合與第二串聯組合兩者係結束於該下方導體層之中的個別半環路316與318。兩個串聯組合的導體層的順序都係從上方導體層開始並且結束於下方導體層。因此,兩個串聯組合具有完全相同的導體層順序。
該第一半環路對會促成出現在該第一串聯組合中的初始半環路312以及出現在該第二串聯組合中的初始半環路314。該第二半環路對則會促成出現在該第一串聯組合中的最終半環路316以及出現在該第二串聯組合中的最終半環路318。因此,該第一對的半環路312及314會出現在該等第一串聯組合與第二串聯組合中匹配的初始位置中,而該第二對的半環路316及318則會出現在該等第一串聯組合與第二串聯組合中匹配的最終位置中。
該等半環路312、314、316、以及318中的每一者係在該對稱電感器之側306與308中之一者處。該第一串聯組合從該第一終端電極302之側306的半環路312開始,並且該第一串聯組合結束在側308的半環路316。同樣地,該第二串聯組合從該第二終端電極304之側308的半環路314開始並且結束在側306的半環路318。因此,該第一串聯組合中的半環路312與316會在側306與308之間交替排列,而該第二串聯組合中的半環路314與318則會在側308與306之間交替排列。
於一實施例中,該等導體層為依序被創造或被設置在該積體電路中的一下方金屬層與一上方金屬層。該第一終端電極302會經由該第一半環路對的第一半環路312與該第二半環路對的第一半環路316依序組成的第一串聯組合被耦合至該中央分接電極310。該第一半環路對的第一半環路312係在該對稱電感器之第一側306的上方金屬層之中,而該第二半環路對的第一半環路316則係在第二側308的下方金屬層之中。該第二終端電極304會經由該第一半環路對的第二半環路314與該第二半環路對的第二半環路318依序組成的第二串聯組合被耦合至該中央分接電極310。該第一半環路對的第二半環路314係在該第二側308的上方金屬層之中,而該第二半環路對的第二半環路318則係在該第一側306的下方金屬層之中。
該電感器對稱於該中央分接電極310,因為從任一終端電極302或304至該中央分接電極310的路徑係一通過個別半環路的串聯組合,該等個別半環路會藉由匹配相同導體層之中的半環路對而以某種順序在側306與308之間交替排列。
該等半環路對在各種實施例中會被堆疊。當該等半環路對被緊密堆疊在一起並且實質上共同延伸於該積體電路的該等兩個橫向維度時,由每一個半環路對所產生的磁通量通常會經由其它半環路對被耦合。當此情況發生時,由該電感器所產生的電感便會與導體環路的數量平方成正比。因此,針對一指定的電感,電感器的尺寸可大幅地縮減,而積體電路則可以施行更多此等電感器。
本發明的各種實施例提供操作在廣泛頻率範圍中的堆疊式電感器。一電感器的品質係數Q係其電抗除以其電阻。當通過一電感器的信號的頻率提高時,寄生元件會導致電感器Q值下降。當電感器Q值下降過低時,包含該電感器的應用電路的操作實用性會變低,或者完全無法操作。舉例來說,電感器可用來施行一可變振盪器的LC共振槽電路。高Q值的電感器會降低該可變振盪器的抖動。當該可變振盪器的調諧至越來越高的頻率時,Q值會下降,直到抖動變得無法接受或者該共振槽電路無法振盪為止。經發現,具有對稱性的電感器在一應用電路的差動式施行方式中會耦合較少的雜訊。
圖4所示的係根據一實施例在三個導體層之中具有三個環路的對稱電感器的簡化透視圖。該電感器對稱於中央分接電極402,因為從任一終端電極404或406至該中央分接電極402的路徑係一通過匹配導體層之交替側408與410中個別半環路的串聯組合。
該第一半環路對在該等終端電極404與406的上方導體層之中並且包含側408的半環路412以及側410的半環路414;該第二半環路對在一中間導體層之中並且包含側410的半環路416以及側408的半環路418;以及該第三半環路對在該中央分接電極402的下方導體層之中並且包含側408的半環路420以及側410的半環路422。
該第一終端電極404會經由該第一對的第一半環路412、該第二對的第一半環路416、以及該第三對的第一半環路420依序組成的第一串聯組合被耦合至該中央分接電極402。該第一對的第一半環路412係在該對稱電感器之第一側408的上方導體層之中,該第二對的第一半環路416係在第二側410的中間導體層之中,而該第三對的第一半環路420則係在該第一側408的下方導體層之中。
該第二終端電極406會經由該第一對的第二半環路414、該第二對的第二半環路418、以及該第三對的第二半環路422依序組成的第二串聯組合被耦合至該中央分接電極402。該第一對的第二半環路414係在該第二側410的上方導體層之中,該第二對的第二半環路418係在第一側408的中間導體層之中,而該第三對的第二半環路422則係在該第二側410的下方導體層之中。
圖5所示的係根據一實施例在三個導體層之中具有三個環路的另一對稱電感器的簡化透視圖。圖5重新排列圖4之對稱電感器的導體層,同時保持對稱於該中央分接電極502。
該第一半環路對在該等終端電極504與506的上方導體層之中並且包含側508的半環路512以及側510的半環路514;該第二半環路對在下方導體層之中並且包含側510的半環路516以及側508的半環路518;以及該第三半環路對在一中間導體層之中並且包含側508的半環路520以及側510的半環路522。
當電流流經一電感器時,會跨越每一個連續半環路512、514、516、518、520、以及522的阻抗出現電壓降。電極504與506之間的半環路所組成的完整串聯組合依序包含半環路512、516、520、522、518、以及514。兩個半環路之間的電壓差會隨著此串聯組合中的分離距離增加而增加。
該等半環路512、514、516、518、520、以及522之間會有寄生電容,而且該寄生電容主要係在相鄰導體層之相同側的半環路之間。因此,該等主要的寄生電容係介於半環路520及其實體相鄰的半環路512與518之間以及介於半環路522及其實體相鄰的半環路514與516之間。
每一個寄生電容的不利效應約略為該寄生電容和跨越該寄生電容之電壓降的乘積。自我共振以下的頻率的電壓分佈係由電感來定義。相鄰層之間的電壓降越大,它們之間的有效電容便越大。所以,在層之間有較小電壓降的排列會有較小的寄生電容。半環路520會藉由一半環路516與半環路512分開,而且半環路520會藉由一半環路522與半環路518分開。同樣地,半環路522會藉由一半環路518與半環路514分開,而且半環路522會藉由一半環路520與半環路516分開。因此,圖5的電感器因半環路512、514、516、518、520、以及522之間的寄生電容所造成的不利效應約略為四個寄生電容乘以跨越之一個半環路的電壓差。
相反地,圖4的電感器因半環路412、414、416、418、420、以及422之間的寄生電容所造成的不利效應約略為四個寄生電容乘以跨越三個半環路的電壓差。因此,圖5的電感器中導體層的排列明顯優於圖4的電感器中導體層的排列。
在圖5所示的實施例中,該中央分接電極502係在下方導體層並且透過中間導體層之中的半環路520與522之間的接點被連接。於另一實施例中,該中央分接電極係在該中間導體層,直接被連接在半環路520與522之間。
圖6所示的係根據一實施例在一導體層中具有兩個環路的三環路對稱電感器的簡化透視圖。該電感器對稱於中央分接電極602,因為從任一終端電極604或606至該中央分接電極602的路徑係一通過匹配導體層之交替側608與610中個別半環路的串聯組合。
該第一半環路對係一位於該等終端電極604與606的上方導體層之中的外側對。該第一半環路對包含側608的半環路612以及側610的半環路614。該第二半環路對係一位於該外側對半環路612與614內側的內側對,其同樣係在上方導體層之中。該第二半環路對包含側610的半環路616以及側608的半環路618。該第三半環路對係在一下方導體層之中並且包含側608的半環路620以及側610的半環路622。
該第一終端電極604會經由該第一對的第一半環路612、該第二對的第一半環路616、以及該第三對的第一半環路620依序組成的第一串聯組合被耦合至該中央分接電極602。該第一對的第一半環路612係在第一側608的上方導體層之中,該第二對的第一半環路616係在第二側610的上方導體層之中,而該第三對的第一半環路620則係在該第一側608的下方導體層之中。
該第二終端電極606會經由該第一對的第二半環路614、該第二對的第二半環路618、以及該第三對的第二半環路622依序組成的第二串聯組合被耦合至該中央分接電極602。該第一對的第二半環路614係在該第二側610的上方導體層之中,該第二對的第二半環路618係在第一側608的上方導體層之中,而該第三對的第二半環路622則係在該第二側610的下方導體層之中。
一交越連接線包含由半環路612與614組成的外側對以及半環路616與618組成的內側對兩者的上方導體層之中的一部分624。該交越連接線中的該部分624會耦合該外側對的半環路612與該內側對的半環路616。該交越連接線還包含該積體電路的中間導體層之中的一部分626。該交越連接線中的該部分626會耦合該外側對的半環路614與該內側對的半環路618。該中央分接電極602與具有部分624與部分626的交越連接線會分離該上方導體層之中該外側對的半環路612與614、該上方導體層之中該內側對的半環路616與618、以及該下方導體層之中的半環路對的半環路620與622。
圖7與8所示的係根據一實施例在一導體層中具有兩個環路的額外三環路對稱電感器的簡化透視圖。圖7與8為圖6之對稱電感器的修正例。
在一積體電路之製造過程的金屬層通常並不相同。舉例來說,該等上方金屬層通常比較厚而且每平方的電阻會小於該等下方金屬層。因此,當一上方金屬層之中的一半環路和一下方金屬層之中的一半環路共同延伸於兩個橫向維度時,該下方金屬層之中的半環路的電阻通常會高於該上方金屬層之中的半環路。為克服該等下方金屬層之中每平方較高的電阻,二或多個該等下方金屬層會被綑綁在一起,從而導致該等被綑綁的下方金屬層每平方的電阻會接近甚至低於該等上方金屬層每平方的電阻。
在圖7中,該第三半環路對的第一半環路704係被施行在該中央分接電極702的下方導體層與該中間導體層兩者的第一側706,而該第三半環路對的第二半環路710則係被施行在該下方導體層與該中間導體層兩者的第二側708。
圖8以雷同的方式綑綁一對稱電感器800的下方金屬層與中間金屬層。
圖9所示的係圖6的三環路對稱電感器的一實施例的分解佈局圖。該等三個半環路對係在一上方金屬層932與一下方金屬層934中,而一中間金屬層936會被提供至供該上方金屬層932與該下方金屬層934之間的連接。該電感器會對稱於中央分接電極902。
該第一半環路對係一位於該等終端電極904與906的上方金屬層932中的外側對。該第一半環路對包含側908的半環路912以及側910的半環路914。該第二半環路對係一位於該外側對半環路912與914內側的內側對,其同樣係在上方導體層932中。該第二半環路對包含側910的半環路916以及側908的半環路918。該第三半環路對係在一下方金屬層934中並且包含側908的半環路920以及側910的半環路922。
該第一終端電極904會經由該第一對的第一半環路912、該下方金屬層932中的交越連接線924、該第二對的第一半環路916、該中間金屬層936中的連接線928、以及該第三對的第一半環路920依序組成的第一串聯組合被耦合至該中央分接電極902。
該第二終端電極906會經由該第一對的第二半環路914、該中間金屬層936中的交越連接線926、該第二對的第二半環路918、該中間金屬層936中的連接線930、以及該第三對的第二半環路922依序組成的第二串聯組合被耦合至該中央分接電極902。
在圖中所示的實施例中,該上方金屬層932中的半環路912、914、916、以及918的組合實質上會與該下方金屬層934中的半環路920以及922的組合共同延伸於兩個橫向維度。於另一實施例中,該下方金屬層934中的該等半環路920以及922具有個別的溝槽(圖中並未顯示),它們會部分或完全與該上方金屬層932中用以分開半環路912與918的空間以及用以分開半環路914與916的雷同空間共同延伸。
於一實施例中,該對半環路912與914為匹配半環路,除了在靠近連接線924與926的地方以外,因為它們彼此互為對稱的鏡像。同樣地,該對半環路916與918為匹配半環路而該對半環路920與922為匹配半環路,因為它們實質上為對稱。
本發明中的一或多個實施例被視為可應用至包含電感器的各式各樣系統。熟習本技術的人士從本說明書的討論中便會明白並可實行本文所揭示的一或多個實施例。該等實施例可以被施行在特定應用積體電路(ASIC)之中或是被施行在可成是邏輯裝置之中。本發明希望本說明書及圖中所示的實施例僅係作為範例,而本發明的真實範疇與精神則係由下面的申請專利範圍來明確規定。
101...金屬層
102...終端電極
104...終端電極
106...半環路
108...半環路
110...非導體空乏區
112...非導體空乏區
114...接觸區
116...接觸區
120...左側
122...右側
201...金屬層
202...半環路
204...半環路
206...接觸區
208...接觸區
210...中央分接電極
212...非導體空乏區
302...終端電極
304...終端電極
306...側
308...側
310...中央分接電極
312...半環路
314...半環路
316...半環路
318...半環路
402...中央分接電極
404...終端電極
406...終端電極
408...側
410...側
412...半環路
414...半環路
416...半環路
418...半環路
420...半環路
422...半環路
502...中央分接電極
504...終端電極
506...終端電極
508...側
510...側
512...半環路
514...半環路
516...半環路
518...半環路
520...半環路
522...半環路
602...中央分接電極
604...終端電極
606...終端電極
608...側
610...側
612...半環路
614...半環路
616...半環路
618...半環路
620...半環路
622...半環路
624...部分交越
626...部分交越
702...中央分接電極
704...半環路
706...側
708...側
710...半環路
800...電感器
902...中央分接電極
904...終端電極
906...終端電極
908...側
910...側
912...半環路
914...半環路
916...半環路
918...半環路
920...半環路
922...半環路
924...交越連接線
926...交越連接線
928...連接線
930...連接線
932...上方金屬層
934...下方金屬層
936...中間金屬層
討論上面的詳細說明並參考下面的圖式便會明白本文所揭之實施例的各項觀點與優點,其中:
圖1所示的係根據一實施例的一雙環路對稱電感器之一導體層的佈局圖;
圖2所示的係圖1的雙環路對稱電感器的另一導體層的佈局圖;
圖3所示的係圖1與2的雙環路對稱電感器的簡化透視圖;
圖4所示的係根據一實施例在三個導體層之中具有三個環路的對稱電感器的簡化透視圖;
圖5所示的係根據一實施例在三個導體層之中具有三個環路的另一對稱電感器的簡化透視圖;
圖6所示的係根據一實施例在一導體層中具有兩個環路的三環路對稱電感器的簡化透視圖;
圖7與8所示的係根據一實施例在一導體層中具有兩個環路的額外三環路對稱電感器的簡化透視圖;以及
圖9所示的係圖6的三環路對稱電感器的一實施例的分解佈局圖。
302...終端電極
304...終端電極
306...側
308...側
310...中央分接電極
312...半環路
314...半環路
316...半環路
318...半環路

Claims (11)

  1. 一種對稱電感器,其包括:複數個個別導體層;一第一環路,其係置放於該等導體層的一上方層中;一第二環路,其係置放於該上方層中;一第三環路,其係包含一第一半環路和一第二半環路,其中:該第一半環路係包含一第一半環路部分和一第二半環路部分,該第一半環路部分係在該上方層下面的一第一層中,該第二半環路部分係在該第一層下面的一第二層中,且該第一半環路部分和該第二半環路部分的第一末端係連接至該第一環路的一第一末端;及該第二半環路係包含一第三半環路部分和一第四半環路部分,該第三半環路部分係在該第一層中,該第四半環路部分係在該第二層中,且該第三半環路部分和該第四半環路部分的第一末端係連接至該第二環路的一第一末端;一第一終端電極,其係耦合至該第一環路的一第二末端一第二終端電極,其係耦合至該第二環路的一第二末端;以及一中央分接電極,其係連接至該第一半環路部分和該第二半環路部分的第二末端,並係連接至該第三半環路部分和該第四半環路部分的第二末端。
  2. 如申請專利範圍第1項的對稱電感器,其中該第一終端電極和第二終端電極係置放於該上方層中,且該等複數個個別導體層係複數個不同的金屬層。
  3. 如申請專利範圍第1或2項的對稱電感器,其中該中央分接電極係置放於該第二層中。
  4. 如申請專利範圍第1-2項中任一項的對稱電感器,其中該第一環路係包含一第一半環路和一第二半環路,且該第二環路係包含一第一半環路和一第二半環路,在該第一環路的該第一半環路和該第二半環路之間的一連結係橫越該第二環路,且在該第二環路的該第一半環路和該第二半環路之間的一連結係橫越該第一環路。
  5. 如申請專利範圍第1項的對稱電感器,其中該第一環路係以串聯的方式首先連接至該第一半環路部分的該第一末端,接著連接至該第二半環路部分的該第一末端。
  6. 如申請專利範圍第1項的對稱電感器,其中該第一環路係以串聯的方式首先連接至該第二半環路部分的該第一末端,接著連接至該第一半環路部分的該第一末端。
  7. 一種用以形成一對稱電感器的方法,其包括:在複數個導體層的一上方層中形成一第一環路和一第二環路;形成包含一第一半環路和一第二半環路之一第三環路,其中:該第一半環路係包含一第一半環路部分和一第二半環路部分,該第一半環路部分係在該上方層下面的一第 一層中,該第二半環路部分係在該第一層下面的一第二層中;及該第二半環路係包含一第三半環路部分和一第四半環路部分,該第三半環路部分係在該第一層中,該第四半環路部分係在該第二層中;形成一第一終端電極和一第二終端電極於該上方層中;形成一中央分接電極於該第二層中;將該第一終端電極耦合至該第一環路的一第二末端;將該第二終端電極耦合至該第二環路的一第二末端;以及將該中央分接電極耦合至該第一半環路部分和該第二半環路部分的第二末端、並耦合至該第三半環路部分和該第四半環路部分的第二末端。
  8. 如申請專利範圍第7項的方法,其中該等複數個導體層為複數個不同的金屬層。
  9. 如申請專利範圍第7項的方法,其中將該第一半環路部分和該第二半環路部分的第一末端耦合至該第一環路的一第一末端係包含:以串聯的方式將該第一環路的該第一末端首先連接至該第一半環路部分的該第一末端,接著連接至該第二半環路部分的該第一末端。
  10. 如申請專利範圍第7項的方法,其中將該第一半環路部分和該第二半環路部分的第一末端耦合至該第一環路的一第一末端係包含:以串聯的方式將該第一環路的該第 一末端首先連接至該第二半環路部分的該第一末端,接著連接至該第一半環路部分的該第一末端。
  11. 如申請專利範圍第7項的方法,其中該第一環路係包含一第一半環路和一第二半環路,且該第二環路係包含一第一半環路和一第二半環路,在該第一環路的該第一半環路和該第二半環路之間的一連結係橫越該第二環路,且在該第二環路的該第一半環路和該第二半環路之間的一連結係橫越該第一環路。
TW100134918A 2010-10-15 2011-09-28 多環路的對稱電感器以及製造多環路的對稱電感器的方法 TWI451454B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/906,006 US20120092119A1 (en) 2010-10-15 2010-10-15 Multiple-loop symmetrical inductor

Publications (2)

Publication Number Publication Date
TW201230088A TW201230088A (en) 2012-07-16
TWI451454B true TWI451454B (zh) 2014-09-01

Family

ID=44674899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134918A TWI451454B (zh) 2010-10-15 2011-09-28 多環路的對稱電感器以及製造多環路的對稱電感器的方法

Country Status (7)

Country Link
US (2) US20120092119A1 (zh)
EP (1) EP2628164B1 (zh)
JP (1) JP5674955B2 (zh)
KR (1) KR101441837B1 (zh)
CN (1) CN103229256B (zh)
TW (1) TWI451454B (zh)
WO (1) WO2012050703A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749398B (zh) * 2019-11-15 2021-12-11 瑞昱半導體股份有限公司 電感電容振盪器及共模共振腔

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120092119A1 (en) 2010-10-15 2012-04-19 Xilinx, Inc. Multiple-loop symmetrical inductor
CN103400820B (zh) * 2013-01-30 2016-08-10 威盛电子股份有限公司 半导体装置
US9570233B2 (en) 2014-06-13 2017-02-14 Globalfoundries Inc. High-Q multipath parallel stacked inductor
US9865392B2 (en) 2014-06-13 2018-01-09 Globalfoundries Inc. Solenoidal series stacked multipath inductor
US20160064137A1 (en) * 2014-09-02 2016-03-03 Apple Inc. Capacitively balanced inductive charging coil
US9356556B1 (en) 2015-08-06 2016-05-31 Xilinx, Inc. Circuits for and methods of implementing a dual-mode oscillator
CN109216316B (zh) * 2017-07-03 2020-09-08 无锡华润上华科技有限公司 堆叠螺旋电感
US11164694B2 (en) * 2019-09-27 2021-11-02 Apple Inc. Low-spurious electric-field inductor design

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091814B2 (en) * 2002-06-03 2006-08-15 Broadcom Corporation On-chip differential multi-layer inductor
US20100193904A1 (en) * 2009-01-30 2010-08-05 Watt Jeffrey T Integrated circuit inductor with doped substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267512A (ja) * 2000-03-23 2001-09-28 Matsushita Electric Ind Co Ltd スパイラルインダクタ
JP2002050740A (ja) * 2000-08-03 2002-02-15 Matsushita Electric Ind Co Ltd スパイラルインダクタ
KR100420948B1 (ko) * 2001-08-22 2004-03-02 한국전자통신연구원 병렬 분기 구조의 나선형 인덕터
JP4010818B2 (ja) * 2002-02-01 2007-11-21 Necエレクトロニクス株式会社 半導体集積回路
US6967555B2 (en) * 2002-10-17 2005-11-22 Via Technologies Inc. Multi-level symmetrical inductor
TWI287239B (en) * 2002-12-10 2007-09-21 Univ Nat Central Symmetric three-dimension type inductor
DE10261385B4 (de) * 2002-12-30 2007-05-16 Newlogic Technologies Ag Monolithisch integrierter Transformator
US7489220B2 (en) * 2005-06-20 2009-02-10 Infineon Technologies Ag Integrated circuits with inductors in multiple conductive layers
EP1855297B1 (de) 2006-05-08 2016-07-13 Infineon Technologies Austria AG Signalübertrager und Signalübertragungsvorrichtung mit einem Signalübertrager
TWI319232B (en) 2006-10-02 2010-01-01 Via Tech Inc On-chip inductor
FR2919108B1 (fr) * 2007-07-18 2010-05-28 St Microelectronics Sa Inductance comprenant des boucles sur plusieurs niveaux de metallisation
US7692511B2 (en) 2008-03-21 2010-04-06 Sychip Inc. Compact balun transformers
US20120092119A1 (en) 2010-10-15 2012-04-19 Xilinx, Inc. Multiple-loop symmetrical inductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091814B2 (en) * 2002-06-03 2006-08-15 Broadcom Corporation On-chip differential multi-layer inductor
US20100193904A1 (en) * 2009-01-30 2010-08-05 Watt Jeffrey T Integrated circuit inductor with doped substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749398B (zh) * 2019-11-15 2021-12-11 瑞昱半導體股份有限公司 電感電容振盪器及共模共振腔

Also Published As

Publication number Publication date
CN103229256B (zh) 2016-06-29
JP2013539924A (ja) 2013-10-28
US20120092119A1 (en) 2012-04-19
US20120212315A1 (en) 2012-08-23
KR101441837B1 (ko) 2014-09-18
EP2628164B1 (en) 2016-06-08
US8358192B2 (en) 2013-01-22
KR20130054471A (ko) 2013-05-24
EP2628164A1 (en) 2013-08-21
CN103229256A (zh) 2013-07-31
TW201230088A (en) 2012-07-16
WO2012050703A1 (en) 2012-04-19
JP5674955B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
TWI451454B (zh) 多環路的對稱電感器以及製造多環路的對稱電感器的方法
US10600555B2 (en) Common mode filter
US9305697B2 (en) Integrated transformer
JP5825249B2 (ja) コモンモードフィルタ
JP4704965B2 (ja) 多層導電層においてインダクターを備えた集積回路
TWI408796B (zh) 交插式三維晶片上差動電感器及變壓器
US9196409B2 (en) Integrated circuit inductors
US9559053B2 (en) Compact vertical inductors extending in vertical planes
EP2669906B1 (en) An integrated circuit based transformer
US7768372B2 (en) Inductance comprising turns on several metallization levels
US9998086B2 (en) LC parallel resonator and multilayer band pass filter
US9865392B2 (en) Solenoidal series stacked multipath inductor
US20140264738A1 (en) Folded conical inductor
WO2015037374A1 (ja) インダクタおよび帯域除去フィルタ
US9787279B2 (en) Balun transformer
US20140104027A1 (en) Filter for removing noise
US9948264B2 (en) Electronic component
TWI715510B (zh) 電感裝置
JP6333321B2 (ja) コモンモードフィルタ
US9013248B2 (en) Filter circuit
JP2006066769A (ja) インダクタ及びその製造方法
JP2012182286A (ja) コイル部品
JP2012182285A (ja) コイル部品
JP6583472B2 (ja) コモンモードフィルタ
JP5996008B2 (ja) コモンモードフィルタ