TWI449334B - 內插運算電路 - Google Patents

內插運算電路 Download PDF

Info

Publication number
TWI449334B
TWI449334B TW100102954A TW100102954A TWI449334B TW I449334 B TWI449334 B TW I449334B TW 100102954 A TW100102954 A TW 100102954A TW 100102954 A TW100102954 A TW 100102954A TW I449334 B TWI449334 B TW I449334B
Authority
TW
Taiwan
Prior art keywords
input
multiplexer
interpolation operation
output
inputs
Prior art date
Application number
TW100102954A
Other languages
English (en)
Other versions
TW201233061A (en
Inventor
Ming Chieh Lin
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW100102954A priority Critical patent/TWI449334B/zh
Priority to US13/044,566 priority patent/US20120187999A1/en
Publication of TW201233061A publication Critical patent/TW201233061A/zh
Application granted granted Critical
Publication of TWI449334B publication Critical patent/TWI449334B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Television Systems (AREA)
  • Electronic Switches (AREA)

Description

內插運算電路
本發明是有關於一種運算電路，且特別是有關於一種內插運算電路。
一般而言，在習知的電路中，值對值的對換會使用查表的方式來達成。當欲查表的結果為連續函數時，為節省電路的大小，通常會使用內插法來得到結果。
舉例而言，圖1繪示習知的內插運算電路，圖2繪示使用圖1的內插運算電路來得到的內插結果。請參考圖1及圖2，在習知技術中，假設原輸入輸出各有256個，此時設計者可僅用16個輸出的對照表(look up table)，其餘的240個輸出，可利用16個輸出結果內插產生。例如，若要得到內插值a，需取V0 與V1 做內插；若要得到內插值b，需取V1 與V2 做內插。換句話說，要得到內插值，需選出其鄰近兩點，而選出此兩點各需要一個(n-1)選1的多工器，如圖1所示。
然而，在習知的內插電路中，因為多工器使用量多，造成電路龐大，且因為繞線多，使得電路佈局困難。因此，提供一個簡約且不失其實用性的內插運算電路實有其必要性。
本發明提供一種內插運算電路，可減少多工器的繞線，降低電路佈局的困難度，並改進其使用方式。
本發明提供一種內插運算電路，適於接收多個輸入。所述輸入包括一第一輸入群及一第二輸入群。內插運算電路包括一第一選擇通道、一第二選擇通道以及一內插運算單元。第一選擇通道接收第一輸入群，並依據一選擇訊號，輸出第一輸入群中的一第一輸入。第二選擇通道接收第二輸入群及第一輸入，並依據選擇訊號，輸出第二輸入群中的一第二輸入至第一選擇通道。其中，第一選擇通道及第二選擇通道依據選擇訊號，分別輸出第一輸入或第二輸入。內插運算單元耦接第一選擇通道及第二選擇通道，接收第一輸入及第二輸入，並據此進行一內插運算，以輸出一內插運算結果。
在本發明之一實施例中，上述之第一選擇通道包括一第一多工器以及一第二多工器。第一多工器具有多個輸入端及一輸出端。第一多工器之輸入端接收第一輸入群。第一多工器之輸出端耦接第二選擇通道。第一多工器依據選擇訊號於其輸出端輸出第一輸入。第二多工器具有一第一輸入端、一第二輸入端及一輸出端。第二多工器之第一輸入端耦接第一多工器之輸出端，並接收第一輸入。第二多工器之第二輸入端耦接第二選擇通道，並接收第二輸入。第二多工器之輸出端耦接內插運算單元。第二多工器依據選擇訊號於其輸出端選擇輸出第一輸入或第二輸入至內插運算單元。
在本發明之一實施例中，上述之第二選擇通道包括一第三多工器以及一第四多工器。第三多工器具有多個輸入端及一輸出端。第三多工器之輸入端接收第二輸入群。第三多工器之輸出端耦接第二多工器之第二輸入端。第三多工器依據選擇訊號於其輸出端輸出第二輸入。第四多工器具有一第一輸入端、一第二輸入端及一輸出端。第四多工器之第一輸入端耦接第一多工器之輸出端，並接收第一輸入。第四多工器之第二輸入端耦接第三多工器之輸出端，並接收第二輸入。第四多工器之輸出端耦接內插運算單元。第四多工器依據選擇訊號於其輸出端選擇輸出第一輸入或第二輸入至內插運算單元。
在本發明之一實施例中，上述之內插運算電路接收N個輸入。第一輸入群包括N個輸入中的N/2個輸入，其中N為偶數。
在本發明之一實施例中，上述之第一輸入群包括N個輸入中第2n-1個輸入，其中n為小於或等於N/2的正整數。
在本發明之一實施例中，上述之第二輸入群包括N個輸入中的N/2個輸入。
在本發明之一實施例中，上述之第二輸入群包括N個輸入中第2n個輸入。
在本發明之一實施例中，當第一選擇通道輸出第一輸入至內插運算單元時，第二選擇通道輸出第二輸入至內插運算單元。當第一選擇通道輸出第二輸入至內插運算單元時，第二選擇通道輸出第一輸入至內插運算單元。
基於上述，本發明之範例實施例提供一個簡約且不失其實用性的內插運算電路，可減少多工器的繞線，降低電路佈局的困難度，並改進其使用方式。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖3繪示本發明一實施例的內插運算電路，圖4繪示使用圖3的內插運算電路來得到的內插結果。請參考圖3及圖4，在本實施例中，內插運算電路300包括一第一選擇通道310、一第二選擇通道320以及一內插運算單元330。內插運算電路300適於接收多個輸入，以對該等輸入進行一內插運算，以輸出欲求得之內插運算結果。
在本實施例中，若以內插運算電路300處理N個輸入為例，第一選擇通道310及第二選擇通道320例如各接收N/2個輸入。在此種架構下，相較於習知，本實施例之內插運算電路300可有效減少多工器的繞線，降低電路佈局的困難度，並改進其使用方式。
詳細而言，內插運算電路300所處理的N個輸入例如可以分為一第一輸入群及一第二輸入群。在此，第一輸入群例如包括輸入V0 、V2 、V4 、...、V2n-2 ，第二輸入群例如包括輸入V1 、V3 、V5 、...、V2n-1 。在本實施例中，N為偶數，n為小於或等於N/2的正整數。換句話說，第一輸入群包括該N個輸入中的第奇數個輸入，而第二輸入群包括該N個輸入中的第偶數個輸入。
在本實施例中，第一選擇通道310接收第一輸入群V0 、V2 、V4 、...、V2n-2 ，並依據一選擇訊號sel[i]，輸出第一輸入群中的一第一輸入Vi 至第二選擇通道320。第二選擇通道320接收第二輸入群V1 、V3 、V5 、...、V2n-1 ，並依據選擇訊號sel[i]，輸出第二輸入群中的一第二輸入Vj 至第一選擇通道310。接著，第一選擇通道310及第二選擇通道320再依據選擇訊號sel[i]，分別輸出第一輸入Vi 或第二輸入Vj 至內插運算單元330。繼之，耦接於第一選擇通道310及第二選擇通道320的內插運算單元330，其接收第一輸入Vi 及第二輸入Vj ，並據此進行一內插運算，以輸出一內插運算結果。
在本實施例中，當第一選擇通道310輸出第一輸入Vi 至內插運算單元330時，第二選擇通道320輸出第二輸入Vj 至內插運算單元330。反之，當第一選擇通道310輸出第二輸入Vj 至內插運算單元330時，第二選擇通道320輸出第一輸入Vi 至內插運算單元330。換句話說，本實施例之第一選擇通道310及第二選擇通道320不會同時輸出相同的輸入至內插運算單元330。
進一步而言，在本實施例中，第一選擇通道310包括一第一多工器312以及一第二多工器314。第一多工器312具有多個輸入端及一輸出端OUT。第一多工器312之輸入端分別接收第一輸入群V0 、V2 、V4 、...、V2n-2 。第一多工器312之輸出端OUT耦接第二選擇通道320及第二多工器314。第一多工器312依據選擇訊號sel[i]於其輸出端OUT輸出第一輸入Vi 至第二選擇通道320及第二多工器314。
第二多工器314具有一第一輸入端TM1、一第二輸入端TM2及一輸出端OUT。第二多工器320之第一輸入端TM1耦接第一多工器310之輸出端OUT，並接收第一輸入Vi 。第二多工器314之第二輸入端TM2耦接第二選擇通道320，並接收第二輸入Vj 。第二多工器314之輸出端OUT耦接內插運算單元330。第二多工器314依據選擇訊號sel[i]於其輸出端OUT選擇輸出第一輸入Vi 或第二輸入Vj 至內插運算單元330。
另一方面，在本實施例中，第二選擇通道320包括一第三多工器322以及一第四多工器324。第三多工器322具有多個輸入端及一輸出端OUT。第三多工器322之輸入端分別接收第二輸入群V1 、V3 、V5 、...、V2n-1 。第三多工器322之輸出端OUT耦接第二多工器314之第二輸入端TM2及第四多工器324。第三多工器322依據選擇訊號sel[i]於其輸出端OUT輸出第二輸入Vj 至第二多工器312及第四多工器324。
第四多工器324具有一第一輸入端TM1、一第二輸入端TM2及一輸出端OUT。第四多工器324之第一輸入端TM1耦接第一多工器312之輸出端OUT，並接收第一輸入Vi 。第四多工器324之第二輸入端TM2耦接第三多工器322之輸出端OUT，並接收第二輸入Vj 。第四多工器324之輸出端OUT耦接內插運算單元330。第四多工器324依據選擇訊號sel[i]於其輸出端OUT選擇輸出第一輸入Vi 或第二輸入Vj 至內插運算單元330。
舉例而言，若要得到內插值a，需取V0 與V1 做內插，此時V0 會在sel[0]=1時被第一多工器312選出，並輸出至第二多工器314及第四多工器324，V1 會在sel[0]=1或sel[1]=1時被第三多工器322選出，並輸出至第二多工器314及第四多工器324。也就是說，內插運算電路300先不管選出的點是左邊或右邊，而是先判斷各點在何種情況下被選出。亦即，V0 會在sel[0]=1時被選出，V1 會在sel[0]=1或sel[1]=1時被選出，V2 會在sel[1]=1或sel[2]=1時被選出。
接著，內插運算電路300再區分何者該在左邊，何者該在右邊。以內插值a為例，V0 屬於內插值a的左邊點，V1 屬於內插值a的右邊點。因此，V0 會在sel[0]=1時被第二多工器314選出做為左邊點，即此時第二多工器314選擇輸出第一輸入Vi 至內插運算單元330。而V1 會在sel[0]=1時被第四多工器324選出做為右邊點，即此時第四多工器324選擇輸出第二輸入Vj 至內插運算單元330。之後，內插運算單元330接收第一輸入V0 及第二輸入V1 ，並據此進行一內插運算，以輸出內插值a。
另一方面，若要得到內插值b，需取V1 與V2 做內插，此時V2 會在sel[1]=1時被第一多工器312選出，並輸出至第二多工器314及第四多工器324，V1 會在sel[1]=1或sel[2]=1時被第三多工器322選出，並輸出至第二多工器314及第四多工器324。
接著，內插運算電路300再區分V1 屬於內插值b的左邊點，V2 屬於內插值b的右邊點。因此，V1 會在sel[1]=1時被第二多工器314選出做為左邊點，即此時第二多工器314選擇輸出第二輸入Vj 至內插運算單元330。而V2 會在sel[1]=1時被第四多工器324選出做為右邊點，即此時第四多工器324選擇輸出第一輸入Vi 至內插運算單元330。之後，內插運算單元330接收第二輸入V1 及第一輸入V2 ，並據此進行一內插運算，以輸出內插值b。
換句話說，第一多工器312在sel[0]=1時輸出V0 做為第一輸入Vi ，在sel[1]=1或sel[2]=1時輸出V2 做為第一輸入Vi ，…，在sel[2n-3]=1或sel[2n-2]=1時輸出V2n-2 做為第一輸入Vi 。第二多工器314在sel[0]=1、sel[2]=1、…、或sel[2n-2]=1時輸出第一輸入Vi 做為內插值的左邊點，在sel[1]=1、sel[3]=1、…、或sel[2n-3]=1時輸出第二輸入Vj 做為內插值的左邊點。
第三多工器322在sel[0]=1或sel[1]=1時輸出V1 做為第二輸入Vj ，…，在sel[2n-3]=1或sel[2n-2]=1時輸出V2n-3 做為第二輸入Vj ，在sel[2n-2]=1時輸出V2n-1 做為第二輸入Vj 。第四多工器324在sel[0]=1、sel[2]=1、…、或sel[2n-2]=1時輸出第二輸入Vj 做為內插值的右邊點，在sel[1]=1、sel[3]=1、…、或sel[2n-3]=1時輸出第一輸入Vi 做為內插值的右邊點。
應注意的是，在本實施例中，所謂內插值的左邊點及右邊點僅是參考附加圖式的方向來例示說明，並非用來限制本發明。另外，本實施例之內插運算電路例如可應用在影像處理裝置之伽瑪(gamma)電路。內插運算電路所處理之輸入例如可以是灰階值、色彩值或亮度值等。
綜上所述，本發明之範例實施例所提供的內插運算電路，可減少多工器的繞線，並避免造成電路龐大，以降低電路佈局的困難度，並改進其使用方式。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300．．．內插運算電路
310．．．第一選擇通道
312‧‧‧第一多工器
314‧‧‧第二多工器
320‧‧‧第二選擇通道
322‧‧‧第三多工器
324‧‧‧第四多工器
130、330‧‧‧內插運算單元
a、b‧‧‧內插值
V0 、V2 、V4 、...、V2n-2 ‧‧‧第一輸入群
V1 、V3 、V5 、...、V2n-1 ‧‧‧第二輸入群
V0 、V1 、V2 、...、Vm-1 ‧‧‧輸入群
Vi ‧‧‧第一輸入
Vj ‧‧‧第二輸入
OUT‧‧‧輸出端
TM1‧‧‧第一輸入端
TM2‧‧‧第二輸入端
sel[i]、sel[0]、sel[1]、sel[2n-2]‧‧‧選擇訊號
圖1繪示習知的內插運算電路。
圖2繪示使用圖1的內插運算電路來得到的內插結果。
圖3繪示本發明一實施例的內插運算電路。
圖4繪示使用圖3的內插運算電路來得到的內插結果。
300．．．內插運算電路
310．．．第一選擇通道
312．．．第一多工器
314．．．第二多工器
320．．．第二選擇通道
322．．．第三多工器
324．．．第四多工器
330．．．內插運算單元
V0 、V2 、V4 、...、V2n-2 ．．．第一輸入群
V1 、V3 、V5 、...、V2n-1 ．．．第二輸入群
Vi ．．．第一輸入
Vj ．．．第二輸入
OUT．．．輸出端
TM1．．．第一輸入端
TM2．．．第二輸入端
sel[i]．．．選擇訊號

Claims (8)

  1. 一種內插運算電路，適於接收多個輸入，其中該些輸入包括一第一輸入群及一第二輸入群，該內插運算電路包括：一第一選擇通道，接收該第一輸入群，依據一選擇訊號，輸出該第一輸入群中的一第一輸入，並依據該選擇訊號自該第一輸入及一第二輸入選取其中之一輸入至一內插運算單元；一第二選擇通道，接收該第二輸入群及該第一輸入，依據該選擇訊號輸出該第二輸入群中的該第二輸入，並依據該選擇訊號自該第一輸入及該第二輸入選取其中之一輸入至該內插運算單元，其中該第一選擇通道及該第二選擇通道依據該選擇訊號，分別輸出該第一輸入或該第二輸入；以及該內插運算單元，耦接該第一選擇通道及該第二選擇通道，接收該第一輸入及該第二輸入，並據此進行一內插運算，以輸出一內插運算結果。
  2. 如申請專利範圍第1項所述之內插運算電路，其中該第一選擇通道包括：一第一多工器，具有多個輸入端及一輸出端，該第一多工器之該些輸入端接收該第一輸入群，該第一多工器之該輸出端耦接該第二選擇通道，該第一多工器依據該選擇訊號於其輸出端輸出該第一輸入；以及一第二多工器，具有一第一輸入端、一第二輸入端及 一輸出端，該第二多工器之該第一輸入端耦接該第一多工器之該輸出端，並接收該第一輸入，該第二多工器之該第二輸入端耦接該第二選擇通道，並接收該第二輸入，該第二多工器之該輸出端耦接該內插運算單元，該第二多工器依據該選擇訊號於其輸出端選擇輸出該第一輸入或該第二輸入至該內插運算單元。
  3. 如申請專利範圍第2項所述之內插運算電路，其中該第二選擇通道包括：一第三多工器，具有多個輸入端及一輸出端，該第三多工器之該些輸入端接收該第二輸入群，該第三多工器之該輸出端耦接該第二多工器之該第二輸入端，該第三多工器依據該選擇訊號於其輸出端輸出該第二輸入；以及一第四多工器，具有一第一輸入端、一第二輸入端及一輸出端，該第四多工器之該第一輸入端耦接該第一多工器之該輸出端，並接收該第一輸入，該第四多工器之該第二輸入端耦接該第三多工器之該輸出端，並接收該第二輸入，該第四多工器之該輸出端耦接該內插運算單元，該第四多工器依據該選擇訊號於其輸出端選擇輸出該第一輸入或該第二輸入至該內插運算單元。
  4. 如申請專利範圍第1項所述之內插運算電路，其中該內插運算電路接收N個輸入，該第一輸入群包括該N個輸入中的N/2個輸入，其中N為偶數。
  5. 如申請專利範圍第4項所述之內插運算電路，其中該第一輸入群包括該N個輸入中第2n-1個輸入，其中n 為小於或等於N的正整數。
  6. 如申請專利範圍第4項所述之內插運算電路，其中該第二輸入群包括該N個輸入中的N/2個輸入。
  7. 如申請專利範圍第6項所述之內插運算電路，其中該第二輸入群包括該N個輸入中第2n個輸入。
  8. 如申請專利範圍第1項所述之內插運算電路，其中當該第一選擇通道輸出該第一輸入至該內插運算單元時，該第二選擇通道輸出該第二輸入至該內插運算單元，以及當該第一選擇通道輸出該第二輸入至該內插運算單元時，該第二選擇通道輸出該第一輸入至該內插運算單元。
TW100102954A 2011-01-26 2011-01-26 內插運算電路 TWI449334B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100102954A TWI449334B (zh) 2011-01-26 2011-01-26 內插運算電路
US13/044,566 US20120187999A1 (en) 2011-01-26 2011-03-10 Interpolation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100102954A TWI449334B (zh) 2011-01-26 2011-01-26 內插運算電路

Publications (2)

Publication Number Publication Date
TW201233061A TW201233061A (en) 2012-08-01
TWI449334B true TWI449334B (zh) 2014-08-11

Family

ID=46543736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100102954A TWI449334B (zh) 2011-01-26 2011-01-26 內插運算電路

Country Status (2)

Country Link
US (1) US20120187999A1 (zh)
TW (1) TWI449334B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102046429B1 (ko) * 2012-11-30 2019-11-20 삼성디스플레이 주식회사 픽셀 휘도 보상 유닛, 이를 구비하는 평판 표시 장치 및 픽셀 휘도 커브 조절 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181027A1 (en) * 2001-05-16 2002-12-05 Larocca Judith Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735607B2 (en) * 2001-06-02 2004-05-11 Lockheed Martin Corporation Transparent data access and interpolation apparatus and method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181027A1 (en) * 2001-05-16 2002-12-05 Larocca Judith Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Casper, B.; O'Mahony, F., "Clocking Analysis, Implementation and Measurement Techniques for High-Speed Data Links—A Tutorial," Circuits and Systems I: Regular Papers, IEEE Transactions on , vol.56, no.1, pp.17,39, Jan. 2009 *

Also Published As

Publication number Publication date
US20120187999A1 (en) 2012-07-26
TW201233061A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
US9947258B2 (en) Image processing method and image processing apparatus
JP2001054123A (ja) 画像処理装置
KR20140107581A (ko) 비디오 스케일러들에서의 링잉 억제
TWI449334B (zh) 內插運算電路
CN102456223B (zh) 图像细节增强与缩放装置,以及图像细节增强与缩放方法
US11010869B2 (en) Image processing circuit and associated image processing method
US6741263B1 (en) Video sampling structure conversion in BMME
US7617267B1 (en) Configurable multi-tap filter
JP5335566B2 (ja) 高精細映像信号処理装置
US10572985B2 (en) Image processing circuit with multipliers allocated based on filter coefficients
JP2003319150A (ja) 画像処理装置
Sudhakaran et al. High-quality image scaling using v-model
US8786637B2 (en) Method for processing image and devices using the method
JP4682380B2 (ja) 画像処理装置および画像処理方法
US11379956B2 (en) Image processing circuit and associated image processing method
US20130329780A1 (en) Inverse transform method for ultra-high resolution video codec
CN102638272A (zh) 内插运算电路
KR101383515B1 (ko) 영상의 역변환 장치
KR101506396B1 (ko) 영상 보간 시스템 및 그 영상 보간 방법
JP6135169B2 (ja) インターフェース回路
JP4257650B2 (ja) 画像信号処理回路
US20240202870A1 (en) Super resolution image generating device and associated method
JP2018061146A (ja) ３ｄルックアップテーブル回路
JP2023090079A (ja) ３ｄルックアップテーブル回路及び３ｄルックアップテーブルの格子点の補間方法
JP2005197770A (ja) 画像信号処理装置、画像信号処理方法及び画像信号処理プログラム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees