TWI449044B - 多埠相變隨機存取記憶體單元及包含多埠相變隨機存取記憶體單元之多埠相變隨機存取記憶體裝置 - Google Patents

多埠相變隨機存取記憶體單元及包含多埠相變隨機存取記憶體單元之多埠相變隨機存取記憶體裝置 Download PDF

Info

Publication number
TWI449044B
TWI449044B TW096137326A TW96137326A TWI449044B TW I449044 B TWI449044 B TW I449044B TW 096137326 A TW096137326 A TW 096137326A TW 96137326 A TW96137326 A TW 96137326A TW I449044 B TWI449044 B TW I449044B
Authority
TW
Taiwan
Prior art keywords
pram
read
write
cell
controller
Prior art date
Application number
TW096137326A
Other languages
English (en)
Other versions
TW200832407A (en
Inventor
Kwang-Jin Lee
Du-Eung Kim
Chang-Soo Lee
Qi Wang
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200832407A publication Critical patent/TW200832407A/zh
Application granted granted Critical
Publication of TWI449044B publication Critical patent/TWI449044B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

多埠相變隨機存取記憶體單元及包含多埠相變隨機存取記憶體單元之多埠相變隨機存取記憶體裝置
實施例係關於一種相變隨機存取記憶體(PRAM)，且更特定言之係關於一種多埠相變隨機存取記憶體單元及包含多埠相變隨機存取記憶體單元的多埠相變隨機存取記憶體裝置。
PRAM裝置可包含複數個PRAM單元。一般而言，PRAM單元可能具有慢於讀取速度之寫入速度。因此，需要一種提供經改良之讀取/寫入存取時間之PRAM裝置。
因此實施例係針對多埠相變隨機存取記憶體單元及包含多埠相變隨機存取記憶體單元的多埠相變隨機存取記憶體裝置，其實質上克服歸因於先前技術之限制及缺點的一或多個問題。
因此，一實施例之一特徵為提供一種具有獨立讀取埠及寫入埠之多埠相變隨機存取記憶體單元及包含多埠相變隨機存取記憶體單元的多埠相變隨機存取記憶體裝置。
因此，一實施例之另一特徵為提供一種多埠相變隨機存取記憶體裝置，其經組態以操作具有不同寫入速度及讀取速度之多埠相變隨機存取記憶體單元。
可藉由提供一多埠相變隨機存取記憶體(PRAM)單元而實現以上及其他特徵及優點中的至少一者，該多埠相變隨機存取記憶體(PRAM)單元包含：一PRAM元件，其包含一 相變材料；一寫入控制器，其經組態以與寫入字線一致地操作，該寫入控制器連接寫入位元線至PRAM元件；及一讀取控制器，其經組態以與讀取字線一致地操作，該讀取控制器連接PRAM元件至讀取位元線。
多埠PRAM單元可以寫入模式(在其期間資料被寫入至PRAM元件)及讀取模式(在其期間自PRAM元件讀取資料)操作，寫入控制器在寫入模式中可向PRAM元件提供寫入電流，且讀取控制器在讀取模式中可向PRAM元件提供讀取電流。
寫入控制器可包含一寫入存取電晶體，該寫入存取電晶體具有一連接至寫入字線之閘極、一連接至寫入位元線之第一端子及一連接至PRAM元件的第二端子，且該讀取控制器可包含一讀取存取電晶體，該讀取存取電晶體具有一連接至讀取字線之閘極、一連接至讀取位元線之第一端子及一連接至PRAM元件的第二端子。
多埠PRAM單元可進一步包含一顯影器，其經組態以向PRAM元件提供顯影電流作為資料讀取操作的部分。
顯影器可經組態以與讀取字線一致地操作。
顯影器可包含一顯影電晶體，該顯影電晶體具有一連接至讀取字線的閘極。
顯影電晶體可具有預定接通電阻，該預定接通電阻可大於PRAM元件之最小電阻，且預定接通電阻可小於PRAM元件之最大電阻。
顯影器可提供顯影電流，其大於自PRAM元件讀取資料 所需要之最小電流且小於影響PRAM元件之結晶狀態的電流。
顯影器亦可向相鄰多埠PRAM單元提供顯影電流。
多埠PRAM單元可包含複數個寫入控制器及複數個讀取控制器，該等寫入控制器可連接各別寫入位元線至PRAM元件，寫入控制器經組態以與各別寫入字線一致地操作，且該等讀取控制器可連接PRAM元件至各別讀取位元線，讀取控制器經組態以與各別讀取字線一致地操作。
多埠PRAM單元可進一步包含複數個顯影器，該等顯影器經組態以向PRAM元件提供顯影電流作為資料讀取操作的部分。
顯影器可經組態以與各別讀取字線一致地操作。
每一顯影器可包含一顯影電晶體，該顯影電晶體具有一連接至各別讀取字線的閘極。
每一顯影電晶體可具有預定接通電阻，該預定接通電阻可大於PRAM元件之最小電阻，且預定接通電阻可小於PRAM元件的最大電阻。
每一顯影器可提供顯影電流，其大於自PRAM元件讀取資料所需要之最小電流且小於影響PRAM元件之結晶狀態的電流。
至少一顯影器亦可向相鄰多埠PRAM單元提供顯影電流。
多埠PRAM單元可以寫入模式(在其期間資料被寫入至PRAM元件)及讀取模式(在其期間自PRAM元件讀取資料) 操作，至少一寫入控制器在寫入模式中可向PRAM元件提供寫入電流，且至少一讀取控制器在讀取模式中可向PRAM元件提供讀取電流。
每一寫入控制器可包含一寫入存取電晶體，該寫入存取電晶體具有一連接至各別寫入字線之閘極、一連接至各別寫入位元線之第一端子及一連接至PRAM元件的第二端子，且每一讀取控制器可包含一讀取存取電晶體，該讀取存取電晶體具有一連接至各別讀取字線之閘極、一連接至各別讀取位元線之第一端子及一連接至PRAM元件的第二端子。
以上及其他特徵及優點中的至少一者亦可藉由提供一相變隨機存取記憶體(PRAM)裝置而實現，該相變隨機存取記憶體(PRAM)裝置包含：複數個多埠PRAM單元；一資料寫入單元，其連接至該複數個多埠PRAM單元且經組態以將資料寫入多埠PRAM單元；及一資料讀取單元，其連接至該複數個多埠PRAM單元且經組態以自多埠PRAM單元讀取資料。每一PRAM單元可包含：一PRAM元件，其包含一相變材料；一寫入控制器，其經組態以與寫入字線一致地操作，寫入控制器連接寫入位元線至PRAM元件；及一讀取控制器，其經組態以與讀取字線一致地操作，讀取控制器連接PRAM元件至讀取位元線。
PRAM裝置可進一步包含至少一顯影器，其經組態以向該複數個PRAM單元中之一或多者提供顯影電流作為資料讀取操作的部分。
多埠PRAM單元可包含複數個寫入控制器及複數個讀取控制器，該等寫入控制器可連接各別寫入位元線至PRAM元件，寫入控制器經組態以與各別寫入字線一致地操作，且該等讀取控制器可連接PRAM元件至各別讀取位元線，讀取控制器經組態以與各別讀取字線一致地操作。
於2006年10月4日在韓國智慧財產局申請且題為"Multi-Port Phase Random Access Memory Cell and Multi-Port Phase Random Access Memory Device Including the Same"的韓國專利申請案第10-2006-0097601號之全文以引用的方式併入本文中。
下文中現將參看隨附圖式更全面描述實例實施例；然而，實例實施例可以不同形式而具體化且不應理解為受限於本文中闡述的實施例。實情為，此等實施例經提供，使得本揭示案將為詳盡及完整的，且將向熟習此項技術者全面傳達本發明之範疇。全文中相似參考數字指代相似元件。
圖1說明根據一實施例之多埠PRAM單元100的示意圖。
參看圖1，多埠PRAM單元100可包含一PRAM元件。多埠PRAM單元100的大小可小於動態隨機存取記憶體(DRAM)中之類似記憶體單元的大小。此外，多埠PRAM單元100之運算速度可快於靜態隨機存取記憶體(SRAM)中之類似記憶體單元的運算速度。
多埠PRAM單元100可包含於可為使用諸如相變材料之材 料儲存資料之非揮發性記憶體裝置的相變隨機存取記憶體(PRAM)裝置中，其中電阻視結晶狀態而定。可由相轉變改變結晶狀態，該相轉變由溫度改變引起。PRAM裝置可改變相變材料之結晶狀態，例如，自結晶狀態改變為非結晶狀態及自非結晶狀態改變為結晶狀態，以便儲存資訊。為了使相變材料之相變出現，可能需要900℃以上的高溫，其可由作為電流流過相變隨機存取裝置之結果的焦耳加熱來提供。
在寫入操作中，電流可流過相變材料使得相變材料被加熱至熔融溫度以上，其後相變材料可經快速冷卻，使得相變材料儲存資訊，例如，處於非晶形式之邏輯"1"。此狀態可被稱為重設狀態。又，在相變材料被加熱至結晶溫度以上、維持於預定溫度持續某時間週期，且接著冷卻時，相變材料可儲存資訊，例如，處於結晶狀態的邏輯"0"。此狀態可被稱為設定狀態。
在讀取操作中，位元線及字線可經選擇，使得特定PRAM單元100被選擇。電流可自外部源流至PRAM單元100以便按照根據PRAM單元100中之相變材料的電阻(亦即，結晶狀態)之電壓的差異而區分"1"與"0"。
多埠PRAM單元100可包含m個資料寫入路徑及n個資料讀取路徑。多埠PRAM單元100可連接至m個寫入字線WWL [m:1]、m個寫入位元線RBL [m:1]、n個讀取字線RWL [n:1]及n個讀取位元線RBL [n:1]，其中m及n為自然數。由於可單獨提供寫入埠及讀取埠，所以甚至在PRAM元件具 有比讀取速度低之寫入速度的情況下，其亦可被最佳地使用。
圖2說明根據第一實施例之多埠PRAM單元200。
根據第一實施例之多埠PRAM單元200可包含一資料讀取路徑及一資料寫入路徑。多埠PRAM單元200可進一步包含一PRAM元件GST，其可包含諸如硫族化物合金(例如，鍺銻碲(Ge-Sb-Te(GST))合金等)的相變材料。多埠PRAM單元200可進一步包含一寫入控制器WTR及一讀取控制器RTR。寫入控制器WTR可回應於待***作之寫入字線WWL的啟動且可向PRAM元件GST寫入經由寫入位元線WBL提供的資料。讀取控制器RTR可回應於待被啟動之讀取字線RWL的啟動且可向讀取位元線RBL輸出PRAM元件GST之資料。
在寫入模式(在其期間資料被寫入PRAM元件GST)中，寫入控制器WTR可向PRAM元件GST提供寫入電流。在讀取模式(在其期間自PRAM元件GST讀取資料)中，讀取控制器RTR可向PRAM元件GST提供讀取電流。
寫入控制器WTR可包含(例如)一寫入存取電晶體，其中寫入控制器WTR之一閘極連接至寫入字線WWL，寫入控制器WTR之一第一端子連接至寫入位元線WBL，且寫入控制器WTR的一第二端子連接至PRAM元件GST。讀取控制器RTR可包含一讀取存取電晶體，其中讀取控制器RTR之閘極可連接至讀取字線RWL，讀取控制器RTR之一第一端子可連接至讀取位元線RBL，且讀取控制器RTR的一第二 端子可連接至PRAM元件GST。
當在寫入模式中啟動寫入字線WWL時，可接通寫入控制器WTR。接著，可經由寫入位元線WBL向PRAM元件GST提供對應於待被寫入之資料之邏輯位準的寫入電流，且因此，可將資料寫入至PRAM元件GST。當在讀取模式中啟動讀取字線RWL時，可接通讀取控制器RTR。接著，可經由讀取位元線RBL向PRAM元件GST提供用以自PRAM元件GST讀取資料的讀取電流。因此，可經由讀取位元線RBL讀取儲存於PRAM元件GST中的資料。
圖3說明根據第二實施例之多埠PRAM單元300。
多埠PRAM單元300可包含一資料寫入路徑及一資料讀取路徑。除多埠PRAM單元300亦可包含一顯影器DEVTR外，根據第二實施例之多埠PRAM單元300的組態及操作可對應於圖2中所說明之多埠PRAM單元200的組態及操作。為避免重複，在以下描述中將僅詳細描述顯影器DEVTR。
根據第二實施例之多埠PRAM單元300可包含PRAM元件GST(其包含相變材料)、寫入控制器WTR、讀取控制器RTR及顯影器DEVTR。顯影器DEVTR可向PRAM元件GST提供顯影電流IDEV以便自PRAM元件GST讀取資料。
根據讀取字線RWL之啟動或停用，顯影器DEVTR可向PRAM元件GST施加或不施加顯影電流IDEV。顯影器DEVTR可包含一顯影電晶體，其可根據讀取字線RWL之啟動或停用而被接通或斷開。
在一實施中，顯影電晶體DEVTR之接通電阻可大於 PRAM元件GST之最小電阻且小於PRAM元件GST的最大電阻。
在一實施中，顯影電流IDEV可大於可自PRAM元件GST讀取資料之最小電流容量且小於影響PRAM元件GST之狀態的電流容量。
當在讀取模式中啟動讀取字線RWL時，可接通第二讀取存取電晶體RTR2及顯影電晶體DEVTR。因此，可向PRAM元件GST提供顯影電流IDEV，且可經由相應第一讀取存取電晶體RTR1及相應讀取位元線RBL讀取儲存於PRAM元件GST中的資料。
根據第一實施例之多埠PRAM單元200可經由讀取位元線RBL施加讀取電流以自PRAM元件GST讀取資料。然而，讀取電流一般可為極小的，且因此提供讀取電流可能為困難的。在根據第二實施例之多埠PRAM單元300中，顯影電流IDEV可充當至PRAM元件GST的讀取電流，且可使用顯影器DEVTR來提供。因此，可易於向PRAM元件GST提供小的讀取電流(亦即，顯影電流IDEV)。
圖4說明根據第三實施例之共用一共同顯影器DEVTR的複數個多埠PRAM單元400_1及400_2。
參看圖4，在多埠PRAM單元400_2與多埠PRAM單元400_1之間可共用多埠PRAM單元400_1的顯影器DEVTR。多埠PRAM單元400_1及400_2可包含於同一PRAM單元陣列中。顯影器DEVTR可向多埠PRAM單元400_1及400_2提供顯影電流IDEV。在此實施例中，僅多埠PRAM單元 400_1可能包含顯影器DEVTR，且多埠PRAM單元400_2可能不包含獨立顯影器，此可允許減小PRAM單元陣列的區域。
圖4說明共用一顯影器DEVTR之兩個多埠PRAM單元400_1及400_2。然而，應瞭解，共用一顯影器DEVTR之多埠PRAM單元的數目並不限於所說明的實施，且兩個或兩個以上多埠PRAM單元可共用一顯影器DEVTR。
圖5說明根據第四實施例之多埠PRAM單元500。
參看圖5，根據第四實施例之多埠PRAM單元500可包含PRAM元件GST(其包含相變材料)，一第一寫入控制器WTR1及一第二寫入控制器WTR2，以及一第一讀取控制器RTR1及一第二讀取控制器RTR2。因此，多埠PRAM單元500可包含兩個資料讀取路徑及資料寫入路徑。根據第四實施例之多埠PRAM單元500的組態及操作可另外對應於以上描述之根據第一實施例之多埠PRAM單元200的組態及操作。
圖6說明根據第五實施例之多埠PRAM單元600。
參看圖6，根據第五實施例之多埠PRAM單元600可包含PRAM元件GST(其包含相變材料)，第一寫入控制器WTR1及第二寫入控制器WTR2，第一讀取控制器RTR1及第二讀取控制器RTR2，以及一第一顯影器DEVTR1及一第二顯影器DEVTR2。因此，多埠PRAM單元600可包含複數個顯影器。根據第五實施例之多埠PRAM單元600的組態及操作可另外對應於以上描述之根據第一實施例之多埠PRAM單元 200的組態及操作。
圖7A及圖7B說明根據一實施例之多埠PRAM裝置700的示意圖。
參看圖7A及圖7B，多埠PRAM裝置700可包含k個PRAM單元710_1至710_k，其中k為自然數。k個PRAM單元710_1至710_k中的每一者可接收m個寫入位址WADDR、m個寫入資料信號WDATA及一各別寫入控制信號WCTRL，其中m為自然數。又，k個PRAM單元710_1至710_k中之每一者可接收n個讀取位址RADDR、n個讀取資料信號RDATA及一各別讀取控制信號RCTRL，其中n為自然數。
圖8說明根據一實施例之多埠PRAM裝置800的方塊圖。
參看圖8，多埠PRAM裝置800可包含一多埠PRAM單元陣列810，資料寫入單元820、840、850、860及870，及資料讀取單元825、845、855、865、867及876。
多埠PRAM單元陣列810可包含根據一或多個實施例之複數個上述多埠PRAM單元。資料寫入單元可包含一寫入列解碼器820、一寫入預解碼器840、一寫入預解碼器850、一DIN緩衝器860及一寫入驅動器870，其可向多埠PRAM單元陣列810寫入資料。資料讀取單元可包含一讀取列解碼器825、一讀取預解碼器845、一讀取位址緩衝器855、一Dout驅動器865、一資料多工器867及一感應放大器875，其可自多埠PRAM單元陣列810讀取資料。
如上所述，根據實施例之多埠記憶體單元及多埠記憶體裝置可使用PRAM元件而形成，此可允許所得多埠PRAM 單元的大小小於使用DRAM形成之多埠記憶體單元的大小。又，與使用SRAM形成的多埠記憶體單元的運算速度相比較，根據實施例之多埠PRAM單元的運算速度可經改良。
另外，由於根據上述實施例之多埠PRAM單元及多埠PRAM裝置可獨立地包含一寫入埠及一讀取埠，所以即使在PRAM元件具有慢於讀取速度之寫入速度的情況下，其亦可被最佳地驅動。
本文中已揭示例示性實施例，且雖然使用了特定術語，但僅在通用及描述性意義上對其進行使用並解釋且並非用於限制目的。因此，熟習此項技術者應理解，可進行形式及細節方面之各種改變而不脫離如在以下申請專利範圍中所闡述的本發明之精神及範疇。
100‧‧‧多埠PRAM單元
200‧‧‧多埠PRAM單元
300‧‧‧多埠PRAM單元
400_1‧‧‧多埠PRAM單元
400_2‧‧‧多埠PRAM單元
500‧‧‧多埠PRAM單元
600‧‧‧多埠PRAM單元
700‧‧‧多埠PRAM裝置
710_1~710_k‧‧‧PRAM單元
800‧‧‧多埠PRAM裝置
810‧‧‧多埠PRAM單元陣列
820‧‧‧資料寫入單元/寫入列解碼器
825‧‧‧資料讀取單元/讀取列解碼器
830‧‧‧行解碼器
835‧‧‧行解碼器
840‧‧‧資料寫入單元/寫入預解碼器
845‧‧‧資料讀取單元/讀取預解碼器
850‧‧‧資料寫入單元/寫入預解碼器
855‧‧‧資料讀取單元/讀取位址緩衝器
860‧‧‧資料寫入單元/DIN緩衝器
865‧‧‧資料讀取單元/Dout驅動器
867‧‧‧資料讀取單元/資料多工器
870‧‧‧資料寫入單元/寫入驅動器
875‧‧‧感應放大器
876‧‧‧資料讀取單元
DEVTR‧‧‧顯影器/顯影電晶體
DEVTR1‧‧‧第一顯影器
DEVTR2‧‧‧第二顯影器
GST PRAM‧‧‧元件
IDEV‧‧‧顯影電流
RADDR‧‧‧讀取位址
RBL‧‧‧讀取位元線
RCTRL‧‧‧讀取控制信號
RDATA‧‧‧讀取資料信號
RTR‧‧‧讀取控制器
RTR1‧‧‧第一讀取控制器/第一讀取存取電晶體
RTR2‧‧‧第二讀取控制器/第二讀取存取電晶體
RWL‧‧‧讀取字線
WADDR‧‧‧寫入位址
WBL‧‧‧寫入位元線
WCTRL‧‧‧寫入控制信號
WDATA‧‧‧寫入資料信號
WTR‧‧‧寫入控制器
WTR1‧‧‧第一寫入控制器
WTR2‧‧‧第二寫入控制器
WWL‧‧‧寫入字線
圖1說明根據一實施例之多埠PRAM單元的示意圖；圖2說明根據第一實施例之多埠PRAM單元；圖3說明根據第二實施例之多埠PRAM單元；圖4說明根據第三實施例之共用一顯影器的複數個多埠PRAM單元；圖5說明根據第四實施例之多埠PRAM單元；圖6說明根據第五實施例之多埠PRAM單元；圖7A及圖7B說明根據一實施例之多埠PRAM裝置的示意圖；及圖8說明根據一實施例之多埠PRAM裝置的方塊圖。
300‧‧‧多埠PRAM單元
DEVTR‧‧‧顯影器/顯影電晶體
GST PRAM‧‧‧元件
IDEV‧‧‧顯影電流
RBL‧‧‧讀取位元線
RTR1‧‧‧第一讀取控制器/第一讀取存取電晶體
RTR2‧‧‧第二讀取控制器/第二讀取存取電晶體
RWL‧‧‧讀取字線
WBL‧‧‧寫入位元線
WTR‧‧‧寫入控制器
WWL‧‧‧寫入字線

Claims (21)

  1. 一種多埠相變隨機存取記憶體(PRAM)單元，其包括：一PRAM元件，其包含一相變材料；一寫入控制器，其經組態以與一寫入字線一致地操作，該寫入控制器連接一寫入位元線至該PRAM元件；及一讀取控制器，其經組態以與一讀取字線一致地操作，該讀取控制器連接該PRAM元件至一讀取位元線。
  2. 如請求項1之多埠PRAM單元，其中：該多埠PRAM單元以一在其期間資料被寫入至該PRAM元件之寫入模式及一在其期間自該PRAM元件讀取資料的讀取模式操作；該寫入控制器在該寫入模式中向該PRAM元件提供一寫入電流；及該讀取控制器在一讀取模式中向該PRAM元件提供一讀取電流。
  3. 如請求項1之多埠PRAM單元，其中：該寫入控制器包含一寫入存取電晶體，該寫入存取電晶體具有一連接至該寫入字線之閘極、一連接至該寫入位元線之第一端子及一連接至該PRAM元件的第二端子；及該讀取控制器包含一讀取存取電晶體，該讀取存取電晶體具有一連接至該讀取字線之閘極、一連接至該讀取位元線之第一端子及一連接至該PRAM元件的第二端子。
  4. 如請求項1之多埠PRAM單元，其中：該多埠PRAM單元包含複數個寫入控制器及複數個讀取 控制器；該等寫入控制器連接各別寫入位元線至該PRAM元件，該等寫入控制器經組態以與各別寫入字線一致地操作；及該等讀取控制器連接該PRAM元件至各別讀取位元線，該等讀取控制器經組態以與各別讀取字線一致地操作。
  5. 如請求項4之多埠PRAM單元，其進一步包括複數個顯影器，該等顯影器經組態以向該PRAM元件提供一顯影電流作為一資料讀取操作的部分。
  6. 如請求項5之多埠PRAM單元，其中該等顯影器經組態以與各別讀取字線一致地操作。
  7. 如請求項6之多埠PRAM單元，其中每一顯影器包含一顯影電晶體，其具有一連接至一各別讀取字線的閘極。
  8. 如請求項7之多埠PRAM單元，其中：每一顯影電晶體具有一預定接通電阻；該預定接通電阻大於該PRAM元件之該最小電阻；及該預定接通電阻小於該PRAM元件的該最大電阻。
  9. 如請求項5之多埠PRAM單元，其中每一顯影器提供一顯影電流，該顯影電流大於自該PRAM元件讀取資料所需要的一最小電流且小於一影響該PRAM元件之一結晶狀態的電流。
  10. 如請求項5之多埠PRAM單元，其中至少一顯影器亦向一相鄰多埠PRAM單元提供該顯影電流。
  11. 如請求項4之多埠PRAM單元，其中：該多埠PRAM單元以一在其期間資料被寫入至該PRAM 元件的寫入模式及一在其期間自該PRAM元件讀取資料的讀取模式操作；至少一寫入控制器在該寫入模式中向該PRAM元件提供一寫入電流；及至少一讀取控制器在一讀取模式中向該PRAM元件提供一讀取電流。
  12. 如請求項4之多埠PRAM單元，其中：每一寫入控制器包含一寫入存取電晶體，該寫入存取電晶體具有一連接至一各別寫入字線之閘極、一連接至一各別寫入位元線之第一端子及一連接至該PRAM元件的第二端子；及每一讀取控制器包含一讀取存取電晶體，該讀取存取電晶體具有一連接至一各別讀取字線之閘極、一連接至一各別讀取位元線之第一端子及一連接至該PRAM元件的第二端子。
  13. 一種多埠相變隨機存取記憶體(PRAM)單元，其包括：一PRAM元件，其包含一相變材料；一寫入控制器，其經組態以與一寫入字線一致地操作，該寫入控制器連接一寫入位元線至該PRAM元件；一讀取控制器，其經組態以與一讀取字線一致地操作，該讀取控制器連接該PRAM元件至一讀取位元線；及一顯影器，其經組態以向該PRAM元件提供一顯影電流作為一資料讀取操作的部分。
  14. 如請求項13之多埠PRAM單元，其中該顯影器經組態以與 該讀取字線一致地操作。
  15. 如請求項14之多埠PRAM單元，其中該顯影器包含一顯影電晶體，其具有一連接至該讀取字線的閘極。
  16. 如請求項15之多埠PRAM單元，其中：該顯影電晶體具有一預定接通電阻；該預定接通電阻大於該PRAM元件之最小電阻；及該預定接通電阻小於該PRAM元件的最大電阻。
  17. 如請求項13之多埠PRAM單元，其中該顯影器提供該顯影電流，該顯影電流大於自該PRAM元件讀取資料所需要的一最小電流且小於一影響該PRAM元件之一結晶狀態的電流。
  18. 如請求項13之多埠PRAM單元，其中該顯影器亦向其他多埠PRAM單元中之至少一者提供該顯影電流。
  19. 一種相變隨機存取記憶體(PRAM)裝置，其包括：複數個多埠PRAM單元；一資料寫入單元，其連接至該複數個多埠PRAM單元且經組態以向該等多埠PRAM單元寫入資料；及一資料讀取單元，其連接至該複數個多埠PRAM單元且經組態以自該等多埠PRAM單元讀取資料，其中每一PRAM單元包含：一PRAM元件，其包含一相變材料；一寫入控制器，其經組態以與一寫入字線一致地操作，該寫入控制器連接一寫入位元線至該PRAM元件；及一讀取控制器，其經組態以與一讀取字線一致地操作， 該讀取控制器連接該PRAM元件至一讀取位元線。
  20. 如請求項19之PRAM裝置，其進一步包括至少一顯影器，其經組態以向該複數個PRAM單元中之一或多者提供一顯影電流作為一資料讀取操作的部分。
  21. 如請求項19之PRAM裝置，其中：該多埠PRAM單元包含複數個寫入控制器及複數個讀取控制器；該等寫入控制器連接各別寫入位元線至該PRAM元件，該等寫入控制器經組態以與各別寫入字線一致地操作；及該等讀取控制器連接該PRAM元件至各別讀取位元線，該等讀取控制器經組態以與各別讀取字線一致地操作。
TW096137326A 2006-10-04 2007-10-04 多埠相變隨機存取記憶體單元及包含多埠相變隨機存取記憶體單元之多埠相變隨機存取記憶體裝置 TWI449044B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097601A KR100825782B1 (ko) 2006-10-04 2006-10-04 멀티-포트 상변화 메모리 셀 및 상기 멀티-포트 상변화 메모리 셀을 구비하는 멀티-포트 상변화 메모리 장치

Publications (2)

Publication Number Publication Date
TW200832407A TW200832407A (en) 2008-08-01
TWI449044B true TWI449044B (zh) 2014-08-11

Family

ID=39274815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137326A TWI449044B (zh) 2006-10-04 2007-10-04 多埠相變隨機存取記憶體單元及包含多埠相變隨機存取記憶體單元之多埠相變隨機存取記憶體裝置

Country Status (3)

Country Link
US (1) US7668006B2 (zh)
KR (1) KR100825782B1 (zh)
TW (1) TWI449044B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400822B2 (en) 2010-03-22 2013-03-19 Qualcomm Incorporated Multi-port non-volatile memory that includes a resistive memory element
US8315081B2 (en) 2010-03-22 2012-11-20 Qualcomm Incorporated Memory cell that includes multiple non-volatile memories
US9208870B2 (en) * 2012-09-13 2015-12-08 Adesto Technologies Corporation Multi-port memory devices and methods having programmable impedance elements
US9779807B2 (en) * 2014-07-31 2017-10-03 Nxp Usa, Inc. Non-volatile memory using bi-directional resistive elements
KR102684076B1 (ko) 2019-07-29 2024-07-10 삼성전자주식회사 저항성 메모리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204841A (en) * 1990-07-27 1993-04-20 International Business Machines Corporation Virtual multi-port RAM
US6288969B1 (en) * 1996-06-20 2001-09-11 Nortel Networks Limited Multi-port random access memory
US6834024B2 (en) * 2001-10-23 2004-12-21 Ip-First, Llc Reduced size multi-port register cell
US20060013036A1 (en) * 2004-07-13 2006-01-19 Fujitsu Limited Semiconductor device
JP2006031795A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 不揮発性半導体記憶装置
US20060171236A1 (en) * 2005-01-07 2006-08-03 Renesas Technology Corp. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752586A (ja) 1993-08-20 1995-02-28 Osaka Sealing Insatsu Kk 折り畳み物の製造方法
JP4236901B2 (ja) * 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
KR20050118332A (ko) 2004-06-14 2005-12-19 삼성전자주식회사 반도체 메모리 장치
US7474555B2 (en) * 2006-03-17 2009-01-06 Thomas Nirschl Integrated circuit including resistivity changing material element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204841A (en) * 1990-07-27 1993-04-20 International Business Machines Corporation Virtual multi-port RAM
US6288969B1 (en) * 1996-06-20 2001-09-11 Nortel Networks Limited Multi-port random access memory
US6834024B2 (en) * 2001-10-23 2004-12-21 Ip-First, Llc Reduced size multi-port register cell
US20060013036A1 (en) * 2004-07-13 2006-01-19 Fujitsu Limited Semiconductor device
JP2006031795A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 不揮発性半導体記憶装置
US20060077737A1 (en) * 2004-07-14 2006-04-13 Renesas Technology Corp. Non-volatile semiconductor memory device
US20060171236A1 (en) * 2005-01-07 2006-08-03 Renesas Technology Corp. Semiconductor device

Also Published As

Publication number Publication date
TW200832407A (en) 2008-08-01
KR20080031571A (ko) 2008-04-10
KR100825782B1 (ko) 2008-04-28
US20080084736A1 (en) 2008-04-10
US7668006B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
JP5197448B2 (ja) 抵抗変化メモリ装置
KR101258983B1 (ko) 가변저항 소자를 이용한 반도체 메모리 장치 및 그 동작방법
US8248843B2 (en) Semiconductor device
US7532508B2 (en) Semiconductor memory device having phase change memory cells arranged in a checker manner
CN101635169B (zh) 具有改进的读/写稳定性的静态随机存取存储器
US8139404B2 (en) Semiconductor memory device
JP2006127747A (ja) 半導体メモリ装置とそのプログラミング方法
JP4328796B2 (ja) 半導体記憶装置及びその書き込み制御方法
TWI449044B (zh) 多埠相變隨機存取記憶體單元及包含多埠相變隨機存取記憶體單元之多埠相變隨機存取記憶體裝置
KR100843142B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
JP2016167333A (ja) 疑似ページモードのメモリアーキテクチャおよび方法
US7317655B2 (en) Memory cell array biasing method and a semiconductor memory device
US8036057B2 (en) Semiconductor memory device and control method thereof
US11417706B2 (en) Semiconductor storage device
JP5413938B2 (ja) 半導体記憶装置及びその書き込み制御方法
KR101016958B1 (ko) 멀티 포트 상변화 메모리 장치
US10607697B2 (en) Semiconductor system including a phase changeable memory device
JPWO2008041278A1 (ja) 半導体装置
JP5647722B2 (ja) 半導体装置
JP2010170607A (ja) 半導体メモリ
JP2008071384A (ja) 半導体記憶装置
JP3766710B2 (ja) 半導体記憶装置
KR100887135B1 (ko) 상 변화 메모리 장치
JP2014099240A (ja) 半導体記憶装置