TWI437882B - 固態攝像裝置 - Google Patents

固態攝像裝置 Download PDF

Info

Publication number
TWI437882B
TWI437882B TW100108108A TW100108108A TWI437882B TW I437882 B TWI437882 B TW I437882B TW 100108108 A TW100108108 A TW 100108108A TW 100108108 A TW100108108 A TW 100108108A TW I437882 B TWI437882 B TW I437882B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
bias voltage
bias
diffusion layer
Prior art date
Application number
TW100108108A
Other languages
English (en)
Other versions
TW201206187A (en
Inventor
Hisayuki Taruki
Nagataka Tanaka
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201206187A publication Critical patent/TW201206187A/zh
Application granted granted Critical
Publication of TWI437882B publication Critical patent/TWI437882B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/59Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/709Circuitry for control of the power supply
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

固態攝像裝置
本發明係主張JP2010-068766(申請日:2010/03/24)之優先權,內容亦引用其全部內容。
本實施形態關於固態攝像裝置。
用於構成固態攝像裝置之代表例的CMOS影像感側器之畫素陣列的單位畫素,係具備:進行光電轉換的光二極體;讀出電晶體,用於將光二極體所轉換儲存之信號電荷讀出至作為容量元件機能的浮置擴散層(以下標記為FD);重置電晶體,用於將FD之電壓設為電源電壓;及放大電晶體,其使用連接於垂直信號線之電流源構成源極隨耦器電路時,將FD之電壓轉換為畫素信號而輸出至垂直信號線。
但是,近年來基於多畫素化或光學尺寸縮小之要求,單位畫素尺寸之縮小化被進展。伴隨該畫素尺寸之縮小化,基於被攝像物之亮度(照度)關係,和光二極體之轉換信號電荷量對應的FD之電荷儲存容量(動態範圍(dynamic range))有可能不足,而導致無法將光二極體轉換儲存之信號電荷全部讀出至FD之問題。
本發明所欲解決之問題為提供固態攝像裝置,其可以兼顧浮置擴散層之動態範圍之確保以及電場引起之雜訊之抑制。
實施形態之固態攝像裝置,其特徵為:具備:複數個單位畫素配置於行列方向而構成之畫素陣列,該單位畫素包含:光二極體,用於進行光電轉換;讀出電晶體,用於將上述光二極體所轉換儲存之信號電荷讀出至浮置擴散層;重置電晶體,用於將上述浮置擴散層之電壓設為電源電壓;及放大電晶體,在上述浮置擴散層之電壓被施加於閘極端子,進行行選擇時,電源側端子被施加電源電壓;複數垂直信號線,依上述畫素陣列之每一列被配置,被連接於列方向之各單位畫素之上述放大電晶體之輸出側端子;偏壓產生電路,用於產生偏壓而介由第1開關施加於上述複數垂直信號線之各個;複數個電流源,其在上述複數垂直信號線之各個與電路接地之間,分別介由第2開關被連接;及畫素驅動電路,用於對上述放大電晶體進行控制而構成源極隨耦器電路;上述畫素驅動電路,係對上述偏壓產生電路產生對應於被攝像物之亮度而增減的偏壓。
依據實施形態,針對畫素陣列之一行之各單位畫素進行同一驅動控制的畫素驅動電路,不由偏壓產生電路對垂直信號線施加偏壓,而使放大電晶體構成源極隨耦器電路,設定重置電晶體為ON,將浮置擴散層連接於電源。由浮置擴散層對垂直信號線送出畫素信號(重置電壓)。之後,由垂直信號線切離電流源,解除上述源極隨耦器電路,針對浮置擴散層之電壓,在被攝像物之亮度較基準亮時進行升壓,暗時進行降壓,依此而由偏壓產生電路對垂直信號線施加偏壓。偏壓,在被攝像物之亮度較基準亮時,係為較垂直信號線之重置電壓高的電壓,暗時係為較垂直信號線之重置電壓低的電壓。於此狀態下設定讀出電晶體為ON(導通)而將光二極體之儲存信號電荷讀出至浮置擴散層。設定讀出電晶體為OFF之後,將垂直信號線連接於電流源而構成上述源極隨耦器電路。由浮置擴散層對垂直信號線送出畫素信號(重置電壓+信號電壓)。
以下參照圖面詳細說明實施形態之固態攝像裝置。又,該實施形態並非用來限定本發明。
圖1表示一實施形態之固態攝像裝置之重要部分構成之方塊圖。圖2表示單位畫素之構成之等效電路圖。
於圖1,固態攝像裝置(CMOS影像感側器)1,係具備:畫素陣列2,垂直信號線3,偏壓控制電路4,偏壓產生電路5,電流控制電路6,列ADC7,參照電壓產生電路8,水平掃描電路9,及時序控制電路10。
畫素陣列2,係將複數個單位畫素2a配置成為N列M行之陣列形狀,依每一列設置使一列之各單位畫素2a之輸出端子被並聯連接之M條垂直信號線VSL-1~VSL-M。於畫素陣列2與垂直信號線3之間,依每一行設置使一行之各單位畫素2a之輸入端子被並聯連接之N條位址信號線ADDRESS_1~ADDRESS_N、N條重置信號線RESET_1~RESET_N、及N條讀出信號線READ_1~READ_N。
垂直信號線3,係依據時序控制電路10指定之時序,依序選擇驅動位址信號線ADDRESS_1~ADDRESS_N而依序選擇畫素陣列2之各行,於選擇之一行,個別控制位址信號線ADDRESS、重置信號線RESET、及讀出信號線READ,使一行之各單位畫素2a動作。
偏壓控制電路4,係由源極端子連接於垂直信號線VSL-1~VSL-M之各個的M個開關電晶體12構成。M個開關電晶體12之各汲極端子,係並聯連接於偏壓產生電路5之輸出端子,各閘極端子被連接於時序控制電路10所控制之電壓控制線13。各開關電晶體12,於此係使用NMOS電晶體,依據電壓控制線13之電壓被進行ON/OFF控制,於ON期間將偏壓產生電路5輸出之偏壓施加於對應之垂直信號線VSL。因此,M個開關電晶體12係對應於複數第1開關。
電流控制電路6,係由以下構成:M個開關電晶體14,其汲極端子連接於垂直信號線VSL-1~VSL-M之各個;及M個電流源15,被連接於M個開關電晶體14之各個與電路接地之間。M個開關電晶體14之各閘極端子,係並聯連接於時序控制電路10所控制之電流控制線16。各開關電晶體14,於此係使用NMOS電晶體,依據電流控制線16之電壓被進行ON/OFF控制,於ON期間使對應之電流源15連接於對應之垂直信號線VSL。因此,M個開關電晶體14係對應於複數第2開關。
列ADC7,係和垂直信號線VSL-1~VSL-M以1對1之關係配置進行CDS(相關二重取樣:Correlated Double Sampling)處理及AD轉換處理的比較器及ADC部。各比較器之一方輸入為來自垂直信號線VSL之畫素信號(重置電壓,重置電壓+轉換信號電壓),另一方輸入為參照電壓產生電路8依序輸出之2個參照信號(三角波信號)。CDS處理之實現方式有類比方式及數位方式,對應於此,各ADC部之構成亦不同。各ADC部具備記憶體,用於保存被轉換之數位值。各記憶體,係依據水平掃描電路9對應於時序控制電路10指定之時序而輸出之列選擇信號,依序以其保持之數位值作為影像資料輸出至影像處理電路之同時,將前一圖框之輸出值17輸出至參照電壓產生電路8。前一圖框輸出值17所示之振幅值,在被攝像物亮度為較暗時係較小之值,較亮時係較大之值。
參照電壓產生電路8,西依序產生振幅以階梯狀或直線狀呈右肩上升而增加之2個三角波信號予以輸出。先產生之三角波信號,係對應於由單位畫素2a被輸出至垂直信號線VSL之「重置電壓」者,之後產生之三角波信號,係對應於由單位畫素2a被輸出至垂直信號線VSL之(重置電壓+轉換信號電壓)者。參照電壓產生電路8,係以來自列ADC7之前一圖框輸出值17作為初期值而產生第2之三角波信號。如此則,列ADC7之ADC部可獲得,和具有在被攝像物之亮度較基準為暗時增加輸入位準、較基準為亮時減少輸入位準的類比增益而動作者同等之效果。參照電壓產生電路8係由前一圖框輸出值17算出該類比增益,將算出之對應於被攝像物之亮度而增減的類比增益資訊18輸出至偏壓產生電路5。
偏壓產生電路5,係依據類比增益資訊18,在類比增益大於基準值時、亦即被攝像物之亮度較基準為暗時,產生較特定值為低之偏壓。另外,偏壓產生電路5,在類比增益小於基準值時、亦即被攝像物之亮度較基準為亮時,產生較特定值為高之偏壓。另外,所謂「特定值」係指單位畫素2a之重置時之垂直信號線VSL之電壓值。
以下參照圖2說明單位畫素2a之構成。單位畫素2a具備:光二極體(PD)20,讀出電晶體21,重置電晶體22,放大電晶體23,位址電晶體24,及浮置擴散層(FD)25。其中,彼等電晶體21~24係使用NMOS電晶體。
光二極體20,係對射入光進行光電轉換成為對應於光量之信號電荷量予以儲存。光二極體20之陽極被連接於電路接地。在光二極體20之陰極端子與FD25之間配置讀出電晶體21。讀出電晶體21,係藉由連接於閘極端子之讀出線READ之電壓進行ON/OFF控制。讀出電晶體21,在其ON期間,儲存於光二極體20之信號電荷係被讀出至FD25。
重置電晶體22,其汲極端子被連接於電源(電壓VDD)26,源極端子被連接於FD25,閘極端子被連接於重置線RESET。重置電晶體22,係藉由重置線RESET之電壓成為ON/OFF控制,在其ON期間將FD25之電壓設為電源26之電壓VDD。
位址電晶體24,其汲極端子被連接於電源(電壓VDD)26,源極端子被連接於放大電晶體23之汲極端子,閘極端子被連接於位址信號線ADDRESS。位址電晶體24,係藉由進行行之選擇的位址線ADDRESS電壓進行ON/OFF控制,在行選擇而成為ON期間將放大電晶體23之汲極端子連接於電源26。
放大電晶體23,其源極端子被連接於垂直信號線VSL,閘極端子被連接於FD25。放大電晶體23,在位址電晶體24設為行選擇成為ON,汲極端子被連接於電源26,而且開關電晶體14設定為ON,電流源15介由垂直信號線VSL被連接於源極端子時,係構成源極隨耦器電路。放大電晶體23,在構成源極隨耦器電路期間,係將經由重置電晶體22重置後之FD25之電壓(重置電壓)轉換為同一位準之畫素信號輸出至垂直信號線VSL,另外,藉由讀出電晶體21,將信號電荷由光二極體20讀出至FD25後之FD25之電壓(重置電壓+轉換信號電壓)轉換為同一位準之畫素信號輸出至垂直信號線VSL。
上述構成中,垂直信號線3、偏壓控制電路4、電流控制電路6、參照電壓產生電路8、電壓控制線13、電流控制線16、及時序控制電路10全體構成畫素驅動電路。以下參照圖3~10說明該實施形態之畫素驅動電路之動作,亦即,說明將經由光二極體20轉換儲存之信號電荷讀出至FD25之動作。
作為容量元件機能之FD25之容量值C為已知之設計值,因此施加一定電源電壓VDD時可儲存之信號電荷量Qfd,基於Qfd=CV而成為一定值。另外,光二極體20所轉換儲存之信號電荷量Qpd為和光量呈比例增減者。
於該實施形態中,以Qpd=Qfd時之光量作為基準光量予以定義,實際射入光之光量大於基準光量時,FD25之動態範圍不足而執行升壓FD25之動作例1(圖3),實際射入光之光量小於基準光量時,FD25之動態範圍並無不足而執行降壓FD25之動作例2(圖5)。
(動作例1)
圖3表示單位畫素之轉換信號電荷被讀出至浮置擴散層之動作(其一)說明之時序圖。圖4表示浮置擴散層之升壓效果說明之電位圖。
於圖3,於時刻t1,ADDRESS線及電流控制線16同時上升為高位準。於單位畫素2a,放大電晶體23之汲極端子介由位址電晶體24被連接於電源26,源極端子介由垂直信號線VSL及開關電晶體14被連接於電流源15,因此,放大電晶體23構成源極隨耦器電路。但是,此時之FD25之電壓為放大電晶體23之臨限值以下,因此放大電晶體23係將源極隨耦器電路動作之開始設為待機狀態。
於之後之時刻t2,維持READ線於低位準狀態下,RESET線上升為高位準。於時刻t2,電壓控制線13亦為低位準,垂直信號線VSL不被施加偏壓。於單位畫素2a,讀出電晶體21被設為ON狀態下,重置電晶體22被設為ON,電源26被連接於FD25。之後,在RESET線為高位準之時刻t2~時刻t3之期間內,FD25之電壓上升至電源26之電壓VDD而成為電壓VDD。如此則,放大電晶體23被設為ON而進行源極隨耦器電路動作,垂直信號線VSL之電壓成為接近電壓VDD之電壓。
在RESET線為低位準之時刻t3,重置電晶體22被設為OFF時,FD25之電壓由電壓VDD稍稍下降而穩定於暗時位準28。另外,垂直信號線VSL之電壓亦由接近電壓VDD之電壓稍稍下降而穩定於重置位準29該重置位準29之影像資料被輸入至列ADC7。偏壓產生電路5產生之偏壓係較「特定值」之重置位準29高的電壓。
如上述說明,在FD25之電壓穩定於暗時位準28,垂直信號線VSL之電壓穩定於重置位準29之時刻t4,使位址線ADDRESS及電流控制線16同時下降至低位準。於單位畫素2a,放大電晶體23雖被設為ON,但位址電晶體24被選擇解除而被設為OFF,汲極端子成為由電源被切離之狀態。另外,開關電晶體14被設為OFF,垂直信號線VSL亦由電流源15被切離而成為浮置狀態。亦即,放大電晶體23為僅源極端子連接於浮置狀態之垂直信號線VSL,因此不進行源極隨耦器電路之動作。
於之後之時刻t5,使電壓控制線13上升至高位準。如此則,開關電晶體12被設為ON,由偏壓產生電路5將高於重置位準29之BIAS電壓施加於浮置狀態之垂直信號線。垂直信號線之電壓由重置位準29上升至BIAS電壓,在垂直信號線VSL之電壓穩定於BIAS電壓後之時刻t6使READ線上升至高位準,維持至時刻t7。在時刻t6~時刻t7之期間,於單位畫素2a,光二極體20所轉換儲存之信號電荷係藉由讀出電晶體21被讀出至FD25。
此時,垂直信號線VSL與FD25係藉由放大電晶體23之通道間容量及配線容量而被容量耦合,因此在時刻t5~時刻t6之期間,FD25之電壓係對應於垂直信號線VSL之電壓增加而增加,由暗時位準28朝BIAS電壓上升而穩定於接近BIAS電壓之電壓。具體言之為,接近該BIAS電壓之FD25之電壓,係成為「垂直信號線VSL之電壓」×「FD25與垂直信號線VSL間之容量」÷「FD25之全部容量」。
在時刻t6~時刻t7之期間,如上述說明,使FD25之電壓上升至接近高於暗時位準28之BIAS電壓的狀態下,光二極體20之信號電荷被讀出至FD25。信號電荷為電子,因此,FD25之電壓,在讀出時雖減少,但是藉由READ線與FD25間之容量耦合而上升至高位準30。於時刻t7,讀出電晶體21被設為OFF時,FD25之電壓由上升之高位準30下降而穩定於BIAS電壓之位準。
於之後之時刻t8,使電壓控制線13下降至低位準將垂直信號線VSL與偏壓產生電路5予以切離,使垂直信號線VSL回復浮置狀態。於之後之時刻t9,使位址線ADDRESS與電流控制線16同時上升至高位準,將其維持至時刻t10。於單位畫素2a,放大電晶體23係構成源極隨耦器電路,而開始進行FD25之電壓轉換為畫素信號之動作,因此,FD25之電壓會由接近BIAS電壓之電壓位準下降而穩定於位準31。同樣,垂直信號線VSL之電壓,亦由BIAS電壓之位準下降而穩定於位準32。位準31為暗時位準28之電壓加上信號電荷之電壓而成的電壓。另外,位準32為重置位準29之電壓加上信號電荷之電壓而成的電壓。該位準32之畫素信號被輸入至列ADC7。
於圖4表示被攝像物之亮度較基準值亮,FD25之動態範圍不足時,(1)光二極體(FD)20儲存信號電荷時之電位,及(2)不進行FD25之電壓之升壓、亦即,以在暗時位準進行信號電荷之讀出時之電位,及(3)使FD25之電壓如動作例1所示予以升壓,而進行信號電荷之讀出時之電位。
於圖4(1),光二極體20之電位乃信號電荷被以某一光量儲存時之電位。FD25之電位,在光二極體20之儲存期間大略為電源電壓VDD之位準。兩電位之差分33,係用於決定FD25之電荷儲存容量對於光二極體20之轉換信號電荷量。
如圖4(2)所示,僅將FD25重置為電源電壓VDD而進行信號電荷之讀出時,FD25之電位成為僅較電源電壓VDD之暗時位準稍微高,兩電位之差分33無法隨「FD25之電荷儲存容量」>「光二極體20之轉換信號電荷量」之關係之成立程度而越變大,導致FD25之動態範圍不足。此情況下,無法將光二極體20之轉換信號電荷量全部讀出至FD25,未讀出之殘餘信號電荷將殘留於光二極體20。因此,信號電荷量會受限於FD25之動態範圍。
相對於此,如圖4(3)所示,使讀出時之FD25之電壓由暗時位準起升壓時,兩電位之差分33會隨「FD25之電荷儲存容量」>「光二極體20之轉換信號電荷量」之關係之成立程度而越變大,而可將光二極體20之轉換信號電荷量全部讀出至FD25。
如上述說明,在被攝像物之亮度較基準亮、FD25之動態範圍不足時,僅於讀出時升壓FD25之電壓而擴大、確保FD25之動態範圍。此時,在將(重置電壓)與(重置電壓+轉換信號電壓)輸出至垂直信號線VSL之間並未被升壓,因此在無須留意源極隨耦器電路之動作點情況下,可以變化FD25之升壓位準。
(動作例2)
圖5表示單位畫素之轉換信號電荷讀出至浮置擴散層之動作說明(其2)之時序圖。圖6表示浮置擴散層之降壓效果說明之電位圖。
FD25與讀出電晶體21之通道,係藉由閘極通道間容量及配線容量而被容量耦合,因此,在使讀出線READ上升至高位準而讀出光二極體20之轉換儲存信號電荷時,FD25之電壓通常成為最高。FD25產生之電場之方向成為,產生基板之漏電流之逆偏壓之方向,因此,FD25之電壓過高時,漏電流增加而成為電場引起之白色等之畫素雜訊之原因。因此,如動作例1所示,常時升壓FD25之電壓的方式並非妥當。
亦即,在亮度較基準值亮、FD25之動態範圍不足時,如動作例1所示,必須升壓FD25而擴大FD25之動態範圍,但是,在亮度較基準值暗時,光二極體20產生之信號電荷量少於基準光量之FD25之電荷儲存容量,因此,窄化FD25之動態範圍亦可以。動作例2乃基於此一觀點之讀出動作。
於圖5,時刻t1~時刻t4之重置時之動作係和圖3同樣。位址線ADDRESS與電壓控制線13同時為高位準期間(時刻t4~時刻t9)之動作係和圖3不同。被攝像物之亮度較基準為暗時,偏壓產生電路5,係產生較作為「特定值」之重置位準29為低之偏壓,因此電壓控制線13上升至高位準時,垂直信號線VSL之電壓會由重置位準29下降而穩定於BIAS電壓。同樣,FD25之電壓會由暗時位準28下降而穩定於接近BIAS電壓之電壓。具體言之為,該接近BIAS電壓之FD25之電壓,會成為「垂直信號線VSL之電壓」×「FD25與垂直信號線VSL間之容量」÷「FD25之全容量」。
於時刻t6~時刻t7,如上述說明,在FD25之電壓見壓至低於暗時位準28之BIAS電壓之狀態下,將光二極體20之信號電荷讀出至FD25。信號電荷為電子,因此,FD25之電壓,在讀出時雖減少,但是藉由READ線與FD25間之容量耦合而會上升至高位準34。位準34之電壓位準僅較暗時位準28稍高,因此電場不會導致畫素雜訊產生之問題。於時刻t7,讀出電晶體21被設為OFF,FD25之電壓由上升之高電壓位準34下降至接近BIAS電壓之電壓位準而至於穩定。
於之後之時刻t8,使電壓控制線13下降至低位準而將垂直信號線VSL與偏壓產生電路5予以切離,使垂直信號線VSL回復浮置狀態。於之後之時刻t9,使位址線ADDRESS與電流控制線16同時上升至高位準,將其維持至時刻t10。於單位畫素2a,放大電晶體23係構成源極隨耦器電路,開始進行FD25之電壓轉換為畫素信號之動作,因此,FD25之電壓會由BIAS電壓之位準上升而穩定於位準35。同樣,垂直信號線VSL之電壓,亦由BIAS電壓之位準上升而穩定於位準36。位準35為暗時位準28之電壓加上信號電荷之電壓而成的電壓。另外,位準36為重置位準29之電壓加上信號電荷之電壓而成的電壓。該位準36之畫素信號被輸入至列ADC7。
於圖6表示被攝像物之亮度較基準值暗,FD25之動態範圍無不足時,(1)光二極體(FD)20儲存信號電荷時之電位,及(2)如動作例2所示降壓FD25之電壓而進行信號電荷之讀出時之電位。
於圖6(1),FD25之電位,在光二極體20之儲存電荷期間大略為電源電壓VDD之位準。以某一光量將信號電荷儲存於光二極體20時之電位,係遠較FD25之電位為低,FD25之電荷儲存容量相對於光二極體20之轉換信號電荷量為足夠。
相對於此,如圖圖6(2)所示,使FD25之讀出時之電壓由暗時位準降壓,使FD25之電位成為低於電源電壓之狀態下進行信號電荷之讀出時,亦可設為「FD25之電荷儲存容量」>「光二極體20之轉換信號電荷量」之關係,因此可以將光二極體20之轉換信號電荷全部讀出至FD25。
如上述說明,在被攝像物之亮度較基準值暗、FD25之動態範圍無不足時,係降壓讀出時之FD25之電壓,因此可以迴避電場引起之畫素雜訊問題。
彙整上述說明之動作例1、2可知,於該實施形態中,如圖7所示控制FD5之動態範圍,可以將偏壓控制成為如圖8所示。
圖7表示浮置擴散層之動態範圍與偏壓之關係說明圖。於圖7,縱軸表示FD之動態範圍,橫軸表示偏壓(BIAS電壓)。升壓=0之重置(RESET)後之垂直信號線電壓(重置位準29)之FD之動態範圍為用於決定過/不足之基準值。
於圖7,將偏壓設定為高於重置後之垂直信號線電壓時,FD會由暗時位準開始升壓,FD動態範圍被擴大,因此適用於FD動態範圍不足之情況。另外,將偏壓設定為低於重置後之垂直信號線電壓時,FD會由暗時位準開始降壓,FD動態範圍變窄,因此適用於FD動態範圍無不足之情況。
圖8表示偏壓與亮度之關係說明圖。於圖8,縱軸表示縱軸表示偏壓(BIAS電壓),橫軸表示被攝像物之亮度。光二極體之轉換信號電荷量係和被攝像物之亮度成比例。於此,偏壓產生電路5,係如圖8所示,在亮度較基準值為亮時係增大偏壓,較基準為暗時係減少偏壓,以此關係對應於亮度而予以變更。
藉由上述可以兼顧FD之動態範圍確保以及電場引起之雜訊之抑制。其中,和亮度相關之資訊,係於列ADC7之動作過程作為類比增益而獲得,因此,於該實施形態中,於參照電壓產生電路8係將該類比增益資訊18輸出至偏壓產生電路5。類比增益大時,被攝像物為暗,類比增益小時,被攝像物為亮。
偏壓產生電路5係使用類比增益資訊18,依據例如圖9或圖10所示態樣,可以產生對應於亮度之偏壓。圖9、圖10為偏壓與列ADC之類比增益之關係說明圖。於圖9、圖10,縱軸表示BIAS電壓,橫軸表示類比增益。
如圖9所示,BIAS電壓可以和1個類比增益以1對1之關係呈線性增減而產生。另外,如圖10所示,BIAS電壓可以和複數個類比增益以1對1之關係呈階段狀增減而產生。
如上述說明,依據該實施形態,將光二極體之信號電荷讀出至浮置擴散層時,在被攝像物之亮度較基準為亮、浮置擴散層之動態範圍不足時,係對垂直信號線施加高於重置位準之偏壓,而使浮置擴散層之電壓成為高於暗時位準,據以擴大浮置擴散層之動態範圍,因此可以確保信號電荷讀出時之浮置擴散層之動態範圍。
將光二極體之信號電荷讀出至浮置擴散層時,相反地,在被攝像物之亮度較基準為暗、浮置擴散層之動態範圍無不足時,無須對浮置擴散層之電壓進行升壓,因此,對垂直信號線施加低於重置位準之偏壓,而使浮置擴散層之電壓成為低於暗時位準。如此則,可以減低信號電荷讀出時電場引起之畫素雜訊。
以上說明本發明幾個實施形態,但彼等實施形態僅為一例,並非用來限定本發明。彼等實施形態可以各種其他形態實施,在不脫離本發明要旨之情況下可做各種省略、替換、變更實施。彼等實施形態或其變形,亦包含於發明之範圍或要旨之同時,亦包含於和申請專利範圍記載之發明及其均等範圍內。
依據上述構成之固態攝像裝置,可以兼顧浮置擴散層之動態範圍之確保以及電場引起之雜訊之抑制。
1...固態攝像裝置
2...畫素陣列
2a...單位畫素
3...垂直掃描電路
4...偏壓控制電路
5...偏壓產生電路
6...電流控制電路
7...列ADC
8...參照電壓產生電路
9...水平掃描電路
10...時序控制電路
11...基準電壓線
12...開關電晶體
13...電壓控制線
14...開關電晶體
15...電流源
16...電流控制線
17...前一圖框輸出值
18...類比增益資訊
20...PD
21...讀出電晶體
22...重置電晶體
23...放大電晶體
24...位址電晶體
25...FD
26...電源
圖1表示一實施形態之固態攝像裝置之重要部分構成之方塊圖。
圖2表示單位畫素之構成之等效電路圖。
圖3表示單位畫素之轉換信號電荷讀出至浮置擴散層之動作說明(其一)之時序圖。
圖4表示浮置擴散層之升壓效果說明之電位圖。
圖5表示單位畫素之轉換信號電荷讀出至浮置擴散層之動作說明(其二)之時序圖。
圖6表示浮置擴散層之降壓效果說明之電位圖。
圖7表示浮置擴散層之動態範圍與偏壓之關係說明圖。
圖8表示偏壓與亮度之關係說明圖。
圖9表示偏壓與列ADC之類比增益間之關係(其一)之說明圖。
圖10為偏壓與列ADC之類比增益間之關係(其二)之說明圖。
2a...單位畫素
12...開關電晶體
13...電壓控制線
14...開關電晶體
15...電流源
16...電流控制線
20...PD
21...讀出電晶體
22...重置電晶體
23...放大電晶體
24...位址電晶體
25...FD
26...電源
BIAS...偏壓
VSL...垂直信號線

Claims (14)

  1. 一種固態攝像裝置,其特徵為:具備:複數個單位畫素配置於行列方向而構成之畫素陣列,該單位畫素包含:光二極體,用於進行光電轉換;讀出電晶體,用於將上述光二極體所轉換儲存之信號電荷讀出至浮置擴散層;重置電晶體,用於將上述浮置擴散層之電壓設為電源電壓;及放大電晶體,在上述浮置擴散層之電壓被施加於閘極端子,進行行選擇時,電源側端子被施加電源電壓;複數垂直信號線,依上述畫素陣列之每一列被配置,被連接於列方向之各單位畫素之上述放大電晶體之輸出側端子;偏壓產生電路,用於產生偏壓而介由複數個第1開關之各個施加於上述複數垂直信號線之各個;複數個電流源,其在上述複數垂直信號線之各個與電路接地之間,分別介由複數個第2開關被連接;及畫素驅動電路,用於對上述放大電晶體進行控制而構成源極隨耦器電路;上述畫素驅動電路,在被攝像物之亮度較基準為暗時,係對上述偏壓產生電路輸出指示,用於產生較上述重置電晶體設為ON期間之上述垂直信號線之重置電壓低的偏壓。
  2. 如申請專利範圍第1項之固態攝像裝置,其中 上述畫素驅動電路,在上述畫素陣列之一行之各單位畫素中,由上述光二極體將信號電荷讀出至上述浮置擴散層時,係在打開(open)上述複數個第1開關之狀態下關閉(close)上述複數個第2開關而使上述放大電晶體構成源極隨耦器電路,設定上述重置電晶體為ON(導通)使上述浮置擴散層連接於電源,設定上述重置電晶體為OFF(非導通)之後,打開上述複數個第2開關而解除上述構成之源極隨耦器電路,關閉上述複數個第1開關而使上述偏壓施加於上述複數垂直信號線,設定上述讀出電晶體為ON進行上述信號電荷之讀出至上述浮置擴散層之後,在打開上述複數個第1開關之狀態下關閉上述複數個第2開關而使上述放大電晶體構成源極隨耦器電路。
  3. 一種固態攝像裝置,其特徵為:具備:複數個單位畫素配置於行列方向而構成之畫素陣列,該單位畫素包含:光二極體,用於進行光電轉換;讀出電晶體,用於將上述光二極體所轉換儲存之信號電荷讀出至浮置擴散層;重置電晶體,用於將上述浮置擴散層之電壓設為電源電壓;及放大電晶體,在上述浮置擴散層之電壓被施加於閘極端子,進行行選擇時,電源側端子被施加電源電壓;複數垂直信號線,依上述畫素陣列之每一列被配置,被連接於列方向之各單位畫素之上述放大電晶體之輸出側 端子;偏壓產生電路,用於產生偏壓而介由複數個第1開關之各個施加於上述複數垂直信號線之各個;複數個電流源,其在上述複數垂直信號線之各個與電路接地之間,分別介由複數個第2開關被連接;及畫素驅動電路,用於對上述放大電晶體進行控制而構成源極隨耦器電路;上述畫素驅動電路,在被攝像物之亮度較基準為亮時,係對上述偏壓產生電路輸出指示,用於產生較上述重置電晶體設為ON期間之上述垂直信號線之重置電壓高的偏壓。
  4. 一種固態攝像裝置,其特徵為:具備:複數個單位畫素配置於行列方向而構成之畫素陣列,該單位畫素包含:光二極體,用於進行光電轉換;讀出電晶體,用於將上述光二極體所轉換儲存之信號電荷讀出至浮置擴散層;重置電晶體,用於將上述浮置擴散層之電壓設為電源電壓;及放大電晶體,在上述浮置擴散層之電壓被施加於閘極端子,進行行選擇時,電源側端子被施加電源電壓;複數垂直信號線,依上述畫素陣列之每一列被配置,被連接於列方向之各單位畫素之上述放大電晶體之輸出側端子;偏壓產生電路,用於產生偏壓而介由第1開關施加於 上述複數垂直信號線之各個;複數個電流源,其在上述複數垂直信號線之各個與電路接地之間,分別介由第2開關被連接;畫素驅動電路,用於進行控制而在上述畫素陣列之一行之各單位畫素中,由上述光二極體將信號電荷讀出至上述浮置擴散層時,係在打開上述複數個第1開關之狀態下關閉上述複數個第2開關而使上述放大電晶體構成源極隨耦器電路,設定上述重置電晶體為ON使上述浮置擴散層連接於電源,設定上述重置電晶體為OFF之後,打開上述複數個第2開關而解除上述構成之源極隨耦器電路,關閉上述複數個第1開關而使上述偏壓施加於上述複數垂直信號線,設定上述讀出電晶體為ON進行上述信號電荷之讀出至上述浮置擴散層之後,在打開上述複數個第1開關之狀態下關閉上述複數個第2開關而使上述放大電晶體構成源極隨耦器電路;及列ADC,其依據由上述畫素驅動電路依序被輸入之2個參照信號,在上述放大電晶體構成2次源極隨耦器電路期間,針對由上述浮置擴散層被輸出至上述複數垂直信號線的畫素信號進行相關二重取樣處理,對該處理結果進行數位轉換成為畫素資料而輸出至處理系;上述畫素驅動電路,係由上述列ADC的前一圖框輸出值算出對應於被攝像物之亮度而增減的類比增益資訊,並輸出至上述偏壓產生電路,上述偏壓產生電路,係依據上述類比增益資訊呈現之 類比增益與基準值間之比較結果,而產生特定值增減之偏壓。
  5. 如申請專利範圍第4項之固態攝像裝置,其中上述偏壓產生電路,在上述類比增益資訊呈現之類比增益大於基準值時,係產生低於特定值之偏壓。
  6. 如申請專利範圍第4項之固態攝像裝置,其中上述偏壓產生電路,在上述類比增益資訊呈現之類比增益小於基準值時,係產生高於特定值之偏壓。
  7. 如申請專利範圍第6項之固態攝像裝置,其中上述偏壓產生電路,在上述類比增益資訊呈現之類比增益大於基準值時,係產生低於特定值之偏壓。
  8. 如申請專利範圍第4項之固態攝像裝置,其中上述偏壓產生電路,係產生和1個類比增益呈1對1之關係呈線性增減之上述偏壓。
  9. 如申請專利範圍第5項之固態攝像裝置,其中上述偏壓產生電路,係產生和1個類比增益呈1對1之關係呈線性增減之上述偏壓。
  10. 如申請專利範圍第6項之固態攝像裝置,其中上述偏壓產生電路, 係產生和1個類比增益呈1對1之關係呈線性增減之上述偏壓。
  11. 如申請專利範圍第7項之固態攝像裝置,其中上述偏壓產生電路,係產生和1個類比增益呈1對1之關係呈線性增減之上述偏壓。
  12. 如申請專利範圍第8項之固態攝像裝置,其中上述偏壓產生電路,係產生和複數個類比增益呈1對1之關係呈階段性增減之上述偏壓。
  13. 如申請專利範圍第9項之固態攝像裝置,其中上述偏壓產生電路,係產生和複數個類比增益呈1對1之關係呈階段性增減之上述偏壓。
  14. 如申請專利範圍第10項之固態攝像裝置,其中上述偏壓產生電路,係產生和複數個類比增益呈1對1之關係呈階段性增減之上述偏壓。
TW100108108A 2010-03-24 2011-03-10 固態攝像裝置 TWI437882B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010068766A JP2011205249A (ja) 2010-03-24 2010-03-24 固体撮像装置

Publications (2)

Publication Number Publication Date
TW201206187A TW201206187A (en) 2012-02-01
TWI437882B true TWI437882B (zh) 2014-05-11

Family

ID=44656027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108108A TWI437882B (zh) 2010-03-24 2011-03-10 固態攝像裝置

Country Status (4)

Country Link
US (1) US8446504B2 (zh)
JP (1) JP2011205249A (zh)
CN (1) CN102202186B (zh)
TW (1) TWI437882B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011120099B4 (de) 2011-12-02 2024-05-29 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor und Verfahren zum Auslesen eines Bildsensors
JP2013123107A (ja) * 2011-12-09 2013-06-20 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5448208B2 (ja) 2011-12-13 2014-03-19 国立大学法人東北大学 固体撮像装置
JP2013240002A (ja) * 2012-05-17 2013-11-28 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2013179597A1 (ja) 2012-05-30 2013-12-05 パナソニック株式会社 固体撮像装置、その駆動方法及び撮影装置
TWI694726B (zh) * 2013-02-27 2020-05-21 日商新力股份有限公司 攝像元件
JP2015056876A (ja) * 2013-09-13 2015-03-23 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
KR102178825B1 (ko) 2013-11-15 2020-11-13 삼성전자 주식회사 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서
JP6548391B2 (ja) * 2014-03-31 2019-07-24 キヤノン株式会社 光電変換装置および撮像システム
KR102261595B1 (ko) * 2014-09-19 2021-06-04 삼성전자주식회사 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
WO2016136448A1 (ja) * 2015-02-23 2016-09-01 ソニー株式会社 比較器、ad変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路
CN104967795B (zh) * 2015-07-20 2018-05-04 北京立博信荣科技有限公司 一种图像传感器及其信号处理电路
US11095840B2 (en) 2017-06-14 2021-08-17 Sony Semiconductor Solutions Corporation Control apparatus and imaging apparatus capable of reducing power consumption
US10116892B1 (en) * 2017-12-22 2018-10-30 Omnivision Technologies, Inc. Bitline boost for fast settling with current source of adjustable bias
JP7329963B2 (ja) * 2019-05-17 2023-08-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
KR20210028308A (ko) * 2019-09-03 2021-03-12 삼성전자주식회사 증폭기 및 그것을 포함하는 이미지 센서 장치
JP2022006850A (ja) * 2020-06-25 2022-01-13 株式会社リコー 固体撮像素子、読取装置、画像処理装置および制御方法
US20240087517A1 (en) * 2022-09-12 2024-03-14 Innolux Corporation Electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969758A (en) * 1997-06-02 1999-10-19 Sarnoff Corporation DC offset and gain correction for CMOS image sensor
JP3796412B2 (ja) * 2000-02-28 2006-07-12 キヤノン株式会社 撮像装置
JP3610923B2 (ja) * 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP4403387B2 (ja) * 2004-04-26 2010-01-27 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
US7697050B1 (en) * 2004-09-07 2010-04-13 Melexis Tessenderlo Nv Active pixel image sensor with low noise reset
JP4713997B2 (ja) 2005-10-28 2011-06-29 株式会社東芝 固体撮像装置
JP2010068433A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 固体撮像装置およびその駆動方法

Also Published As

Publication number Publication date
CN102202186A (zh) 2011-09-28
US20110234871A1 (en) 2011-09-29
CN102202186B (zh) 2014-03-05
US8446504B2 (en) 2013-05-21
TW201206187A (en) 2012-02-01
JP2011205249A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
TWI437882B (zh) 固態攝像裝置
US10574925B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP7018293B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP4685120B2 (ja) 光電変換装置及び撮像システム
TWI507035B (zh) 具有補充電容性耦合節點之影像感測器
US7652704B2 (en) Pixel for boosting pixel reset voltage
JP5224914B2 (ja) 固体撮像装置
TW201340708A (zh) 固體攝像裝置及電子機器
JP2013102383A (ja) 固体撮像装置
US9826185B2 (en) High signal to noise ratio of image based on signals with different sensitivities
JP2007104240A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP6937736B2 (ja) 固体撮像装置および撮像装置
JP2011082852A (ja) 固体撮像装置
JP2010187317A (ja) 固体撮像装置及び撮像装置
JP5569298B2 (ja) 画像処理装置、画像処理方法及びプログラム
JP2007068099A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP6012197B2 (ja) 撮像装置及び撮像装置の駆動方法
US20080018762A1 (en) Method, apparatus and system for charge injection suppression in active pixel sensors
JP2006217421A (ja) 固体撮像装置
JP2008060269A (ja) 光電変換装置及び撮像装置
JP2011199781A (ja) 固体撮像装置
JP6370135B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
JP2012244379A (ja) 固体撮像装置
JP2010226679A (ja) 固体撮像装置
JP2016100819A (ja) 撮像装置、その制御方法及び撮像システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees