TWI432741B - 用於檢測電流並補償偏移電壓的方法以及電路 - Google Patents

用於檢測電流並補償偏移電壓的方法以及電路 Download PDF

Info

Publication number
TWI432741B
TWI432741B TW099124747A TW99124747A TWI432741B TW I432741 B TWI432741 B TW I432741B TW 099124747 A TW099124747 A TW 099124747A TW 99124747 A TW99124747 A TW 99124747A TW I432741 B TWI432741 B TW I432741B
Authority
TW
Taiwan
Prior art keywords
terminal
comparator
voltage
current
input terminal
Prior art date
Application number
TW099124747A
Other languages
English (en)
Other versions
TW201111805A (en
Inventor
Karel Ptacek
Roman Stuler
Frantisek Sukup
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW201111805A publication Critical patent/TW201111805A/zh
Application granted granted Critical
Publication of TWI432741B publication Critical patent/TWI432741B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1536—Zero-crossing detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Description

用於檢測電流並補償偏移電壓的方法以及電路
本發明通常涉及電源，並且更具體地，本發明涉及交換式電源供應器。
交換式電源供應器(SMPS)被用於各種可擕式電子裝置，其包括：筆記本電腦、手機、個人數位助理、電腦遊戲機、攝影機等。它們可將一個電壓位準的dc信號轉換為不同電壓位準的dc信號(即dc-dc轉換器)、將交流(ac)信號轉換為dc信號(即ac-dc轉換器)、將dc信號轉換為ac信號(即dc-ac轉換器)或將ac信號轉換為ac信號(即ac-ac轉換器)。 在很多應用中，功率變換器具有待機功率指接，其指定它們可消耗的功率值。隨著這些指接變得更加嚴格，功率變換器製造商將面臨改善在輕負荷情況和無負荷情況時的作用模式。例如，用於功率變換器的功耗指接正在快速達到這樣的規格，即，當無負荷情況下左連接於電源時消耗小於100毫瓦。
如今，高效的SMPS使用同步整流以實現它們的功率級(power stage)的期望效率。使用同步整流的控制器控制MOSFET開關，在大多數導電時間內該開關繞開標準整流器。MOSFET通常被稱作SR MOSFET開關。由於與標準二極體或蕭特基整流器相比，SR MOSFET開關具有更低的壓降，因此它被用作旁路元件。該更低的壓降減小了功耗並且增加了SMPS功率級的效率。在零電流檢測方法中，SR MOSFET的汲極和源極被用於確定何時開啟或關閉SR MOSFET。在該技術中，次級電流的開啟和關閉臨界通常等於或接近0。因為SR MOSFET的汲極和源極之間的關閉電壓(turn-off voltage)等於或接近0，因此電流感測比較器中的偏移可導致嚴重的關閉電流誤差。另一個缺點在於，電流感測比較器的傳輸延遲應該盡可能低以及時地關閉SR MOSFET，即：在檢測到零電流情況之後越快越好。
一種用於檢測零電流情況的技術包括兩個比較器的使用，其中一個比較器檢測開啟臨界電壓(turn-on threshold voltage)，而另一個比較器檢測關閉臨界電壓(turn-off threshold voltage)。該技術的缺點包括在差動輸入級(differential input stage)中需要隔離的PNP雙極電晶體以具有小輸入偏移電壓和低傳輸延遲、不精確，並且該技術的缺點還包括需要額外的輸入/輸出接腳(pin)以設置關閉臨界電壓。
因此，具有這樣的電路和方法是有利的，即該電路和方法用於檢測零電流情況、提供偏移消除並且能夠在無需增加輸入/輸出接腳個數的情況下設置關閉臨界電壓。該電路和方法的另一個優點是它的實施是有成本效益的。
通過閱讀下面的詳細描述並結合附圖，將更好地理解本發明，其中相同的參考號是指相同的元件。
圖1是根據本發明的實施方式的具有偏移消除的電流檢測器電路10的電路圖。電流檢測器電路10包括連接於邏輯電路32的比較器12和20。比較器12具有反相輸入端子14、被耦合以用於接收參考電壓VREF1 的非反相輸入端子16和連接於邏輯電路32的輸入端子34的輸出端子18。比較器20具有非反相輸入端子22、被耦合以用於接收參考電壓VREF2 的反相輸入端子24、輸入端子26和被連接於邏輯電路32的輸入端子36的輸出端子28。非反相輸入端子22被連接於反相輸入端子14和電流源33的端子以形成感測節點31。舉例來說，電流源33提供具有100微安(μA)的電流I33 。應該注意到，感測節點31可用作是感測接腳的輸入/輸出接腳，或者感測節點31可被耦合於用作感測接腳的輸入/輸出接腳。儘管電流檢測器電路10未示出對工作電源VSS 的參考，但是應該注意到，電流檢測器電路10和參考VREF1 以及VREF2 較佳地是指工作電源VSS ，其可為地信號(ground signal)。
邏輯電路32包括單觸發器40，其具有用作邏輯電路32的輸入端子34的輸入端子和連接於鎖存器44的置位輸入端子的輸出端子。邏輯電路32進一步包括單觸發器42，其具有用作邏輯電路32的輸入端子36的輸入端子和連接於鎖存器44的復位輸入端子的輸出端子。鎖存器44的輸出端子用作邏輯電路32的輸出端子38。輸出端子38被連接於比較器20的輸入端子26。此外，輸出端子38被連接於驅動器46的輸入端子。驅動器46的輸出端子48用作電流檢測器電路10的輸出端子。較佳地，比較器12和20、邏輯電路32、電流源33和驅動器46被形成在單個半導體晶片中。如本領域相關技術人員知道的，半導體晶片是由如矽襯底等半導體襯底形成的。因此，電流I33 通過感測節點31從製成比較器12和20以及電流源33的半導體晶片流出。
電流檢測電路10適合於用於確定交換式電源供應器(SMPS)的次級側上的同步整流(SR)電晶體何時將被開啟或關閉。舉例來說，SR電晶體50是具有內接二極體51的金屬氧化物半導體場效應電晶體(MOSFET)。因此，電流檢測器10的感測節點31被耦合於位於SMPS 52的次級側56上的SR MOSFET 50的汲極端子。為了完整起見，圖1示出了SMPS 52的初級側54和次級側56。初級側54包括線圈或感應器58，其具有被耦合以用於接收輸入電壓VIN 的端子59以及被連接於開關電晶體60的汲極端子的端子61。開關電晶體60的源極端子被耦合以接收如工作電位VSS 等工作電位源，並且開關電晶體60的閘極端子被連接於脈寬調變(PWM)控制器62。舉例來說，工作電位VSS 源是地電位。SMPS 52的次級側56包括線圈或感應器64，其具有連接於輸出電容器66的端子67的端子65和通常連接於蕭特基二極體68的陰極端子和SR MOSFET 50的汲極端子的端子63。蕭特基二極體68的陽極被連接於SR MOSFET 50的源極端子和輸出電容器66的端子69。驅動器46的輸出端子48被連接於SR MOSFET 50的閘極端子。可選擇地，蕭特基二極體68可由如接面二極體(junction diode)等整流器替換。應該注意到，蕭特基二極體68是可選元件，其與SR MOSFET 50的內接二極體(body diode)並聯放置，以在其內接二極體正在傳導但SR MOSFET 50還未開啟時或者當控制器62由於輕負載未被開啟時減小SR MOSFET 50上的應力。當存在輕負載時，由於開關損耗，利用內接二極體或蕭特基二極體傳導替***啟SR MOSFET 50更加有效。當節點65與工作電位源VSS 之間連接的負載電阻很大以至於輸出電流變低並且來自於內接二極體或蕭特基二極體的熱損耗可忽略時，輕負載發生。
圖2是根據本發明的實施方式的圖1的電流檢測器電路10的時序圖80。圖2示出了出現在感測節點31處的電壓波形VSENSE 、出現在輸出端子18處的電壓波形VSET 、出現在輸出端子28處的電壓波形VRESET 、出現在輸入端子26和輸出端子28處的偏移消除信號(offset nullification)VONUL 以及出現在輸出端子48處的電壓波形VDRV 。在操作中，在時間t0 處，SR MOSEFT 50的內接二極體51正在傳導並且SR MOSEFT 50的汲極電壓的值實質上等於內接二極體51的正向電壓。回應於該汲極電壓實質上等於內接二極體51的正向電壓，出現在感測節點31處的電壓VSENSE 實質上等於內接二極體51的正向電壓和感測電阻器30上的電壓之和。感測電阻器30上的電壓是由流經感測電阻器30的電流I33 產生，即，感測電阻器30上的電壓是電流I33 與電阻器30的電阻值的乘積。在出現在感測節點31處的感測電壓VSENSE 的週期的第一部分中，比較器12將電壓VSENSE 與參考電壓VREF1 進行比較並且產生比較信號或電壓VSET ，其從輸出端子18傳輸至輸入端子34。響應於電壓VSET 處於邏輯高電壓位準，出現在邏輯電路32的輸出端子38處的偏移消除信號VONUL 也處於邏輯高電壓位準。偏移消除信號VONUL 也被稱作啟動信號VACT 。響應於偏移消除信號VONUL 處於邏輯高電壓位準，出現在驅動器46的輸出端子48處的輸出信號VDRV 也處於邏輯高電壓位準，其開啟SR MOSFET 50。因此，比較器12被稱作啟動比較器。當SR MOSFET 50開啟時，比較器20將節點31處的電壓與參考電壓VREF2 進行比較。當節點31處的電壓大於參考電壓VREF2 時，比較器20重置鎖存器44並且SR MOSFET 50被關閉。在下一個迴圈中，SR MOSFET 50將通過啟動比較器12而被開啟。在電壓感測信號VSENSE 的該部分過程之中，偏移消除被執行。應該注意到，在開啟事件期間，與地(ground)相比，SR MOSFET 50的汲極處的電壓是負的。儘管內接二極體51或標準整流二極體上的電壓約為負700毫伏，但是該電壓約為負50毫伏。因此，損耗低了很多。
出現在邏輯電路32的輸出端子38處的偏移消除信號VONUL 被傳輸至比較器20的輸入端子26處，並且出現在輸出端子48處的電壓信號VDRV 被傳輸至SR MOSFET 50的閘極端子處。當電壓VDRV 處於邏輯高電壓位準時，出現在SR MOSFET 50的閘極端子處的電壓也處於邏輯高電壓位準，其將SR MOSFET 50維持在傳導模式。當偏移消除信號VONUL 處於邏輯高電壓位準時，出現在控制端子26處的電壓也處於邏輯高電壓位準，其啟動比較器20以使它在感測模式下運作。在感測模式中，比較器20將出現在感測節點31處的感測信號VSENSE 與參考電壓VREF2 進行比較並且在輸出端子28處產生比較信號VRESET 。因為感測節點31處的電壓小於參考電壓VREF2 ，因此比較器20在輸出端子28處產生的比較信號VRESET 處於邏輯低電壓位準。
在時間t1 處，流經SR MOSFET 50和內接二極體51的電流實質上為0，因此SR MOSFET 50的汲極端子處的電壓大於參考電壓VREF1 和VREF2 。因此，由比較器12在輸出端子18處產生的信號VSET 處於邏輯低電壓位準並且由比較器20在輸出端子28處產生的信號VRESET 處於邏輯高電壓位準。響應於比較信號VSET 處於邏輯低電壓位準和比較信號VRESET 處於邏輯高電壓位準，由邏輯電路32在輸出端子38處產生的偏移消除信號VONUL 和由驅動器46在輸出端子48處產生的電壓VDRV 處於邏輯低電壓位準。處於邏輯低電壓位準的偏移消除信號VONUL 將比較器20的工作模式從感測模式改變為輸入偏移電流消除模式，而處於邏輯低電壓位準的電壓信號VDRV 關閉SR MOSFET 50。因此，比較器20可被稱作關閉比較器(turn-off comparator)。在輸入偏移電流消除模式期間，即當偏移消除信號VONUL 處於邏輯低電壓位準時，作為比較器20的一部分的補償器126(如圖3所示)產生補償信號。因此，補償信號是在感測電壓VSENSE 的週期的第二部分時產生的。
圖3是根據本發明的實施方式的比較器20的電路圖。圖3示出了一對PNP雙極電晶體102和104，它們被耦合為差動對(differential pair)105。PNP雙極電晶體具有集電極端子(collector terminal)，它們通常被連接在一起並且用於接收工作電壓源VSS 。PNP雙極電晶體102的基極端子(base terminal)被耦合用於通過開關37接收感測信號或電壓VSENSE ，PNP雙極電晶體104的基極端子被耦合用於接收參考電壓VREF2 ，並且被用於通過開關35和37接收感測信號VSENSE ，PNP雙極電晶體102的發射極端子(emitter terminal)被連接於NPN雙極電晶體106的發射極端子，並且PNP雙極電晶體104的發射極端子被連接於NPN雙極電晶體108的發射極端子。開關35具有被耦合用於通過反相器39接收偏移消除信號VONUL 的控制端子，並且開關37的控制端子是通過接收偏移消除信號VONUL 被耦合的。較佳地，電壓VREF2 和工作電位VSS 等於地電位，其通常與矽片體或矽片襯底相連。這允許通過矽片體或矽片襯底形成PNP雙極電晶體102和104的集電極。NPN雙極電晶體106的基極端子通常被連接於其集電極端子、NPN雙極電晶體108的基極端子和電流鏡110的輸出端子112。NPN雙極電晶體108的集電極端子被連接於電流鏡110的輸出端子114。應該注意到，使用襯底PNP雙極電晶體是較佳的，這是因為它們的集電極被連接於襯底，這改善了製造能力。然而，單獨的PNP雙極電晶體也可被使用，其允許集電極與期望電位的連接。與襯底PNP雙極電晶體的製造相比，單獨的PNP雙極電晶體的製造使用額外加工步驟，這增加了製造成本。
舉例來說，電流鏡110將P通道場效應電晶體113、115和117進行比較，其中它們的源極端子通常被耦合在一起以用於接收工作電位源VDD 。P通道場效應電晶體113和115的閘極端子通常被連接在一起並且與P通道場效應電晶體115的汲極端子相連。P通道場效應電晶體113的汲極端子用作電流鏡110的輸出端子112，並且P通道場效應電晶體115的共同連接的閘極端子和汲極端子用作電流鏡110的輸出端子114。P通道場效應電晶體117的閘極端子和P通道場效應電晶體115的閘極端子通常被連接在一起。P通道場效應電晶體117的汲極端子用作電流鏡110的輸出端子116。偏置電流源121具有被耦合用於接收工作電位源VDD 的端子和被連接於電流鏡110的輸出端子112的端子。電流I2 和I5 分別通過電流鏡110的輸出端子114和116傳導。舉例來說，P通道場效應電晶體113、115和117的大小被設置成使它們的面積比分別為1:2:2。
比較器20進一步包括N通道場效應電晶體118和120，其具有通常被連接在一起並且用於接收如VSS 等工作電位源的源極端子，以及通常被連接在一起並且被連接於N通道場效應電晶體118的汲極端子的閘極端子。N通道場效應電晶體118的汲極端子被連接於恒流源(constant current source)122。電晶體118和120形成了電流鏡123。補償器126具有被耦合用於接收偏移消除信號VONUL 的輸入端子26(如圖1和圖3所示)、通常被耦合於電流鏡110的輸出端子116和N通道場效應電晶體120的汲極端子的輸入端子130和通常被連接於輸出端子112、NPN雙極電晶體106的集電極端子和NPN雙極電晶體106和108的基極端子的輸出端子132。電流I3 從恒流源122被傳導至N通道場效應電晶體118和120的公共連接的閘極端子和汲極端子，而電流I4 被傳導至補償器126的輸出端子132。
在操作中，感測電壓VSENSE 被應用於輸入端子22，即，通過開關37被應用於電晶體102的基極端子。如果電壓VSENSE 小於電壓VREF2 ，那麼電流I2 和I5 小於電流I3 ，使得比較器20的輸出電壓處於邏輯低電壓位準。由於電流I5 和電流I2 的源極面積的比例為2:2，因此電流I5 具有與電流I2 相同的值。隨著電壓VSENSE 的增加，電流I1 、I2 和I5 也增加。電流I3 為恒流並且由電流鏡123鏡像。在電流I1 、I2 、I3 彼此實質上相等時，比較器20的輸出端子28處的電壓處於平衡的狀態。電流I1 為偏置電流IBIAS 和從電流鏡110的輸出端子112處流出的電流之和。較佳地，恒流源121被設計成使當PNP雙極電晶體102和104的輸入端子22和24處的電壓實質上相同時電流I1 大於電流I2 ，即，電流I2 大於零偏移所需的電流。因此，比較器20最初具有負偏移，例如：約20毫伏的偏移。
當電流I2 大於電流I3 時，即，發生關閉事件時，比較器20檢測關閉事件，輸入端子26處的信號VONUL 處於邏輯低電壓位準，並且比較器20進入偏移消除工作模式。應該注意到，在關閉比較器20檢測到關閉事件後，信號VONUL 轉換為邏輯低電壓位準。根據本發明的實施方式，當開關37被關閉(並且開關35被開啟)時，感測節點31處的電壓VSENSE 被連接於PNP雙極電晶體102的基極，即，輸入端子22(如圖1和圖3所示)處，並且當開關35被關閉(並且開關37被開啟)時，PNP雙極電晶體102和104的基極，即端子22和24(如圖1和圖3所示)被短路。回應於電壓VSENSE 實質上等於電壓VREF2 ，比較器20理想地將處於平衡狀態，其中輸出端子28處的輸出電壓實質上約等於電源電壓VDD 值的一半。然而，因為電流I1 大於零偏移所需電流，因此比較器20的輸出處於高飽和狀態。補償器126檢測高飽和狀態並且開始吸收電流I4 以使比較器20平衡。電流I4 改變比較器20的關閉臨界並且平衡其輸入偏移電壓。舉例來說，電流I4 增加比較器20的關閉臨界。電流I4 的值被存儲在由圖4中的參考號156指示的跟蹤保持系統中，以使當信號VONUL 轉換為邏輯高電壓位準時，即，當比較器20正在感測SR MOSFET 50(如圖1所示)的汲極電壓時，補償器126仍然吸收電流I4 以使比較器20維持零偏移。電流I4 被稱作補償信號。
圖4是根據本發明的實施方式的補償器126的示意圖。圖4示出了被耦合於跟蹤保持系統156的誤差放大器152和分壓器電路154。更具體地說，誤差放大器152包括一對N通道場效應電晶體158和160，其被耦合於共同的源差動對配置(common source differential pair configuration)中。N通道場效應電晶體158和160的源極端子共同被連接在一起並且被連接於電流源162。N通道場效應電晶體158和160形成了補償器126的輸入級。N通道場效應電晶體158和160的汲極端子被分別連接於電流鏡164的輸出端子166和168。N通道場效應電晶體158的閘極端子被耦合於關閉比較器20的輸出端子28以接收輸入信號VRESET ，而N通道場效應電晶體160的閘極端子被連接於通過分壓器電路154的電阻器172和174的連接形成的節點170。電阻器172和174的端子被連接在一起以形成節點170，而電阻器172和174的其他端子被耦合以分別用於接收工作電位VDD 和VSS 源。
跟蹤保持系統156包括N通道場效應電晶體178和P通道場效應電晶體180，其中N通道場效應電晶體178的汲極端子通常被連接於P通道場效應電晶體180的源極端子和電流鏡164的端子168以及N通道場效應電晶體160的汲極端子，並且N通道場效應電晶體178的源極端子被連接於P通道場效應電晶體180的汲極端子。P通道場效應電晶體180的閘極端子被連接於反相器182的輸入端子，而N通道場效應電晶體178的閘極端子被連接於反相器182的輸出端子。反相器182的輸入端子被耦合以接收偏移消除信號VONUL ，其也被稱作保持信號。N通道場效應電晶體178的源極端子和P通道場效應電晶體180的汲極端子被連接於N通道場效應電晶體186的閘極端子和電容器184的端子。電容器184的另一個端子被耦合以接收如VSS 等工作電位源。N通道場效應電晶體186的源極端子被耦合以通過電阻器188接收工作電位VSS 源，而N通道場效應電晶體186的汲極端子用作電流I4 流經的補償器126的輸出端子。舉例來說，工作電位源是地。
在操作中，場效應電晶體160的閘極端子接收實質上等於電源電壓VDD 的一半的電壓，而場效應電晶體158的閘極端子被連接於補償器126的輸入端子130。誤差放大器152產生給電容器184充電的電流，其使關閉比較器20處於平衡狀態。電流I4 是通過N通道場效應電晶體186的閘極端子上的電壓產生的。N通道場效應電晶體186的閘極端子處的電壓被設置成使比較器20的輸出端子28處的電壓等於場效應電晶體160的閘極端子處的電壓，即：電源電壓VDD 的一半。當比較器20處於非作用模式時，端子168處的電壓出現在N通道場效應電晶體186的閘極端子處，其使它產生補償電流I4 。當比較器20進入作用模式時，電晶體178和180被偏置，為防止端子168處的電壓由N通道場效應電晶體186的閘極端子接收。在該條件下，電容器184給N通道場效應電晶體186提供閘極電壓，其允許它產生電流I4 。因此，N通道場效應電晶體186用作電壓控制電流源。因為電晶體186的閘極端子上電壓仍然處於表示零偏移電壓的相同電壓值，因此電流I4 具有相同的值。
至此，應該理解到，已經提出了用於檢測電流和無效化輸入偏移電壓的方法以及適合於檢測電流和無效化輸入偏移電壓的電路。根據本發明的實施方式的電路的優點在於，位於半導體晶片外部的感測電阻器30可在無需包含額外輸入/輸出接腳的情況下改變關閉臨界電壓，所述半導體晶片包含比較器12和20、邏輯電路32、電流源33和驅動器46。此外，這允許選擇切斷電流的能力。此外，本發明的實施方式允許動態地補償如比較器20等關閉比較器的輸入偏移電壓。另一 個優點在於，關閉比較器的輸入偏移電壓與溫度無關。
儘管具體的實施方式已經在本文中被公開，但是不期望將本發明限制到公開的實施方式。本領域相關技術人員將認知到，在不偏離本發明的精神的情況下，可進行修改和改變。例如，開啟比較器12的輸入偏移電壓可通過使用與比較器20相似的電路結構製造比較器12的方式來動態地補償。期望本發明包含落入附加申請專利範圍的所有修改和改變。
10‧‧‧電流檢測器電路
12‧‧‧比較器
14‧‧‧反相輸入端子
16‧‧‧非反相輸入端子
18‧‧‧輸出端子
20‧‧‧比較器
22‧‧‧端子
24‧‧‧反相輸入端子
26‧‧‧輸入端子
28‧‧‧輸出端子
30‧‧‧感測電阻器
31‧‧‧感測節點
32‧‧‧邏輯電路
33‧‧‧電流源
34‧‧‧輸入端子
35‧‧‧開關
36‧‧‧輸入端子
37‧‧‧開關
38‧‧‧輸出端子
39‧‧‧反相器
40‧‧‧單觸發器
42‧‧‧單觸發器
44‧‧‧鎖存器
46‧‧‧驅動器
48‧‧‧輸出端子
50‧‧‧電晶體
51‧‧‧二極體
52‧‧‧交換式電源供應器(SMPS)
54‧‧‧初級側
56‧‧‧次級側
58‧‧‧線圈或感應器
59‧‧‧端子
60‧‧‧開關電晶體
61‧‧‧端子
62‧‧‧脈寬調變(PWM)控制器
63‧‧‧端子
64‧‧‧線圈或感應器
65‧‧‧端子
66‧‧‧輸出電容器
67‧‧‧端子
68‧‧‧蕭特基二極體
69‧‧‧端子
80‧‧‧時序圖
102‧‧‧電晶體
104‧‧‧PNP雙極電晶體
105‧‧‧差動對
106‧‧‧NPN雙極電晶體
108‧‧‧NPN雙極電晶體
110‧‧‧電流鏡
112‧‧‧輸出端子
113‧‧‧P通道場效應電晶體
114‧‧‧輸出端子
115‧‧‧P通道場效應電晶體
116‧‧‧輸出端子
117‧‧‧P通道場效應電晶體
118‧‧‧N通道場效應電晶體
120‧‧‧N通道場效應電晶體
121‧‧‧偏置電流源
122‧‧‧恒流源
123‧‧‧電流鏡
126‧‧‧補償器
130‧‧‧輸入端子
132‧‧‧輸出端子
152‧‧‧誤差放大器
154‧‧‧分壓器電路
156‧‧‧跟蹤保持系統
158‧‧‧N通道場效應電晶體
160‧‧‧N通道場效應電晶體
162‧‧‧電流源
164‧‧‧電流鏡
166‧‧‧輸出端子
168‧‧‧端子
170‧‧‧節點
172‧‧‧電阻器
174‧‧‧電阻器
178‧‧‧N通道場效應電晶體
180‧‧‧P通道場效應電晶體
182‧‧‧反相器
184‧‧‧電容器
186‧‧‧N通道場效應電晶體
188‧‧‧電阻器
圖1是根據本發明的實施方式的具有偏移消除的零電流檢測電路的電路圖；圖2是圖1的零電流檢測電路的時序圖；圖3是圖1的零電流檢測電路的比較器級的電路圖；及圖4是圖1的零電流檢測電路的補償器級的電路圖。
10‧‧‧電流檢測器電路
12‧‧‧比較器
14‧‧‧反相輸入端子
16‧‧‧非反相輸入端子
18‧‧‧輸出端子
20‧‧‧比較器
22‧‧‧端子
24‧‧‧反相輸入端子
26‧‧‧輸入端子
28‧‧‧輸出端子
30‧‧‧感測電阻器
31‧‧‧感測節點
32‧‧‧邏輯電路
33‧‧‧電流源
34‧‧‧輸入端子
36‧‧‧輸入端子
38‧‧‧輸出端子
40‧‧‧單觸發器
42‧‧‧單觸發器
44‧‧‧鎖存器
46‧‧‧驅動器
48‧‧‧輸出端子
50‧‧‧電晶體
51‧‧‧二極體
52‧‧‧交換式電源供應器(SMPS)
54‧‧‧初級側
56‧‧‧次級側
58‧‧‧線圈或感應器
59‧‧‧端子
60‧‧‧開關電晶體
61‧‧‧端子
62‧‧‧脈寬調變(PWM)控制器
63‧‧‧端子
64‧‧‧線圈或感應器
65‧‧‧端子
66‧‧‧輸出電容器
67‧‧‧端子
68‧‧‧蕭特基二極體
69‧‧‧端子

Claims (10)

  1. 一種用於補償一偏移電壓的方法，包括：在一第一節點處產生一第一電壓；藉由將該第一電壓與一第一參考電壓進行比較而在一第二節點處產生一第一比較信號；回應於一第一狀態的一啟動信號出現在一第四節點處，藉由將該第一電壓與一第二參考電壓進行比較而在一第三節點處產生一第二比較信號；以及回應於出現在該第四節點處的該啟動信號處於一第二狀態，動態地產生用於一第一比較器及一第二比較器之至少一者的一輸入偏移電壓之一補償信號。
  2. 如請求項1的方法，其中產生該補償信號包括產生一第一電流，並且還包括：給一電容器充電並且使用存儲在該電容器上的一電壓以產生該補償信號；以及回應於該啟動信號處於該第一狀態，使用來自於該電容器的電荷以補償該偏移電壓。
  3. 如請求項1的方法，其中產生該補償信號包括產生一第一電流，並且還包括使用該第一電流以改變產生該第二比較信號的一比較器的一關閉臨界。
  4. 如請求項1的方法，其中產生該第一比較信號發生在一感測信號的一週期的一第一部分期間，並且其中產生該補償信號發生在該感測信號的該週期的一第二部分期間。
  5. 一種用於補償一偏移電壓的方法，包括：提供一第一比較器和一第二比較器，該第一比較器具有一第一輸入端子、一第二輸入端子和一輸出端子，並且該第二比較器具有一第一輸入端子、一第二輸入端子及一第三輸入端子和一輸出端子；在一感測信號的一週期的一第一部分期間，在該第一比較器的該第一端子處和該第二比較器的該第二端子處感測一第一電壓；以及在該感測信號的該週期的一第二部分期間，在該第二比較器之該第三輸入端子處產生一偏移補償信號。
  6. 如請求項5的方法，其中在該第一比較器的該第一端子處和該第二比較器的該第二端子處感測一第一電壓包括將該第一比較器的該第一端子處的該第一電壓與一第一參考電壓進行比較和將該第二比較器的該第二端子處的該第一電壓與一第二參考電壓進行比較。
  7. 如請求項5的方法，其中產生該偏移補償信號包括響應於一第二電流大於一第三電流而產生一第一電流，並且還包括使用存儲在一儲能裝置上的一電壓以產生該第一電流。
  8. 如請求項7的方法，還包括在該感測信號的該週期的該第一部分期間使用來自於該儲能裝置的一電荷以補償該第二比較器的一偏移電壓。
  9. 一種補償電路，包括：一第一比較器，其具有一第一輸入端子、一第二輸入 端子和一輸出端子；一第二比較器，其具有一第一輸入端子、一第二輸入端子、一第三輸入端子和一輸出端子，該第一比較器的該第一端子被耦合於該第二比較器的該第二端子，該第一比較器的該第二端子被耦合成接收一第一參考電壓，而該第二比較器的該第一端子被耦合成接收一第二參考電壓；一第一邏輯電路，其具有一第一輸入端子、一第二輸入端子和一輸出端子且包括具有一第一輸入及一第二輸入以及一輸出之一鎖存器，該第一輸入端子被耦合於該第一比較器的該輸出端子，該第二輸入端子被耦合於該第二比較器的該輸出端子，並且該邏輯電路的該輸出端子被耦合於該第二比較器的該第三輸入端子，該鎖存器之該輸出作為該第一邏輯電路之該輸出端子；以及一驅動電路，其具有一輸入端子和一輸出端子，該輸入端子被耦合於該邏輯電路的該輸出端子。
  10. 如請求項9的補償電路，還包括一電阻器，該電阻器被耦合於該第一比較器的該第一輸入端子並且被耦合於該第二比較器的該第二輸入端子。
TW099124747A 2009-09-10 2010-07-27 用於檢測電流並補償偏移電壓的方法以及電路 TWI432741B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/557,206 US7956651B2 (en) 2009-09-10 2009-09-10 Method for detecting a current and compensating for an offset voltage and circuit

Publications (2)

Publication Number Publication Date
TW201111805A TW201111805A (en) 2011-04-01
TWI432741B true TWI432741B (zh) 2014-04-01

Family

ID=43647248

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099124747A TWI432741B (zh) 2009-09-10 2010-07-27 用於檢測電流並補償偏移電壓的方法以及電路

Country Status (5)

Country Link
US (1) US7956651B2 (zh)
KR (3) KR101742471B1 (zh)
CN (1) CN102023664B (zh)
HK (1) HK1155527A1 (zh)
TW (1) TWI432741B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643355B2 (en) * 2011-02-07 2014-02-04 Semiconductor Components Industries, Llc Method for generating a signal and structure therefor
CN102361525B (zh) * 2011-07-19 2013-07-17 成都芯源***有限公司 发光二极管电路及其方法
US8736468B2 (en) 2011-12-16 2014-05-27 Lear Corporation Method and system for monitoring for variation of converter voltage reference
CN105842526B (zh) * 2012-05-19 2019-05-24 快捷半导体(苏州)有限公司 一种零电流检测电路和方法、及电压变换电路
CN103151926B (zh) * 2013-04-08 2015-12-09 成都芯源***有限公司 负载调整补偿电路及开关型电压转换电路
TWI493208B (zh) * 2013-07-22 2015-07-21 凱立自動化有限公司 交流電源感測裝置
TWI510877B (zh) * 2013-10-23 2015-12-01 Ind Tech Res Inst 電壓補償電路及其控制方法
US9791881B2 (en) * 2014-07-22 2017-10-17 Infineon Technologies Austria Ag Self-driven synchronous rectification for a power converter
CN105576967B (zh) * 2014-10-11 2018-07-24 中芯国际集成电路制造(上海)有限公司 升压转换电路
KR101649153B1 (ko) * 2014-11-28 2016-08-18 엘지전자 주식회사 조명 디바이스
JP6436821B2 (ja) * 2015-03-19 2018-12-12 エイブリック株式会社 電流検出回路
CN106160709B (zh) 2016-07-29 2019-08-13 昂宝电子（上海）有限公司 减少功率变换***中的开关损耗的***和方法
KR20180094344A (ko) 2017-02-15 2018-08-23 엘에스산전 주식회사 전류 검출 장치
KR102415198B1 (ko) * 2017-11-20 2022-07-04 에스케이하이닉스 주식회사 스큐 보상 회로 및 이를 포함하는 반도체 장치
US10826374B2 (en) * 2018-08-08 2020-11-03 Semiconductor Components Industries, Llc Control of pulse generator in driving control device
US10622983B2 (en) * 2018-08-10 2020-04-14 Qualcomm Incorporated Apparatus and method for comparing input current to set of current thresholds
TWI680303B (zh) * 2018-09-05 2019-12-21 威鋒電子股份有限公司 電流感測器
US11092497B2 (en) * 2018-10-31 2021-08-17 Taiwan Semiconductor Manufacturing Company Limited Temperature protection circuit
CN109347309A (zh) * 2018-11-28 2019-02-15 珠海智融科技有限公司 一种零电流检测和调节的方法以及***
CN111148286B (zh) * 2019-12-24 2021-12-17 追觅科技(上海)有限公司 设备控制方法、装置及存储介质
US20230010835A1 (en) * 2021-07-08 2023-01-12 Novatek Microelectronics Corp. Output circuit and related control method with pumping compensation
US11362649B1 (en) * 2021-09-14 2022-06-14 Analog Power Conversion LLC Circuit and method for adaptively eliminating ringing in signals driving capacitive loads

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859873A (en) * 1987-07-17 1989-08-22 Western Digital Corporation CMOS Schmitt trigger with independently biased high/low threshold circuits
US5210527A (en) * 1989-06-28 1993-05-11 Ceridian Corporation Programmable spike detector
US5627488A (en) 1994-06-23 1997-05-06 Kabushiki Kaisha Toshiba Delay circuit, oscillation circuit and semiconductor memory device
US5488322A (en) * 1994-08-29 1996-01-30 Kaplinsky; Cecil H. Digital interface circuit with dual switching points for increased speed
KR0139981B1 (ko) * 1995-06-12 1998-07-15 김광호 일정한 문턱전압을 갖는 히스테리시스 시스템
US6031389A (en) * 1997-10-16 2000-02-29 Exar Corporation Slew rate limited output driver
JP4120069B2 (ja) * 1998-11-18 2008-07-16 株式会社デンソー スイッチング電源回路
EP1148624B1 (en) 2000-04-10 2007-06-06 STMicroelectronics S.r.l. Method and apparatus to digitally control the turn-off time of synchronous rectifiers for switched mode power supplies with isolated topologies
JP3614156B2 (ja) * 2002-07-24 2005-01-26 セイコーエプソン株式会社 電源回路
US7183834B2 (en) 2002-10-11 2007-02-27 International Rectifier Corporation Method and apparatus for driving a power MOS device as a synchronous rectifier
US7321222B2 (en) * 2004-02-13 2008-01-22 Rohm Co., Ltd. Switching regulator with DC offset (bias) in controller
US8174243B2 (en) * 2007-03-19 2012-05-08 Semiconductor Components Industries, Llc Power supply controller and method therefor

Also Published As

Publication number Publication date
US20110057704A1 (en) 2011-03-10
CN102023664B (zh) 2015-07-08
TW201111805A (en) 2011-04-01
CN102023664A (zh) 2011-04-20
KR20170062428A (ko) 2017-06-07
KR20180037610A (ko) 2018-04-12
HK1155527A1 (zh) 2012-05-18
KR101876459B1 (ko) 2018-07-10
KR20110027600A (ko) 2011-03-16
US7956651B2 (en) 2011-06-07
KR101742471B1 (ko) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI432741B (zh) 用於檢測電流並補償偏移電壓的方法以及電路
US9252766B2 (en) Load detecting circuits and the method thereof
US10879810B2 (en) Synchronous rectifier off control module and synchronous rectifying control circuit
US7482796B2 (en) Switching regulator, power supply circuit and secondary cell charging circuit including the same
JP6169892B2 (ja) 半導体集積回路およびその動作方法
US9362830B2 (en) Switch mode power supply, control circuit and associated control method
US8164927B2 (en) Switch control device and switch control method
US20040120171A1 (en) Control for a switching power supply having automatic burst mode operation
TWI484738B (zh) 用於提供過電流保護的方法和電路
TW200840187A (en) Current sensing in a power converter
KR20050119401A (ko) 스위칭 모드 파워 서플라이
US10924023B2 (en) Control circuit having power limit for an AC-DC converter and integrated circuits thereof
US10566910B2 (en) Isolated synchronous rectifying DC/DC converter
US9729073B1 (en) Power conversion apparatus
US20070152646A1 (en) Circuit and method for providing programmed delays for power-up sequence using a single enable pin in a voltage regulator
US11398782B2 (en) Power converters including bias voltage supply circuit and method of supplying bias supply voltage
US20210006244A1 (en) Drive circuit
Park et al. Improvements in light-load efficiency and operation frequency for low-voltage current-mode integrated boost converters
JP2000201475A (ja) 電源装置
US20230336079A1 (en) Boost converter
US20230085390A1 (en) Electronic circuitry, electronic system, and driving method
US20240022171A1 (en) Boost converter with fast discharge function
CN117792104A (zh) 开关电源及其控制电路、控制方法
TW202337119A (zh) 抑制磁飽和之電源供應器
TW202349837A (zh) 快速放電之電源供應器