TWI431722B - 半導體結構及其製造方法 - Google Patents

Description

半導體結構及其製造方法

本發明係有關於半導體結構及其製造方法，特別係有關於特性良好且尺寸小之半導體結構及其製造方法。

記憶裝置係使用於許多產品之中，例如MP3播放器、數位相機、電腦檔案等等之儲存元件中。隨著應用的增加，對於記憶裝置的需求也趨向較小的尺寸、較大的記憶容量。因應這種需求，係需要製造高元件密度的記憶裝置。

設計者們開發一種提高記憶裝置密度的方法係使用三維堆疊記憶裝置，藉以達成更高的記憶容量，同時降低每一位元之成本。然而，目前此種記憶裝置的記憶單元尺寸的微縮極限仍大於50 nm，很難有重大的突破。記憶裝置的效能可也能係受到使用的元件材料而有所限制。

本發明係有關於一種半導體結構及其製造方法，能形成特性良好且尺寸小的半導體結構。

提供一種半導體結構的製造方法。方法包括以下步驟。於基底上形成第一含矽導電材料。於第一含矽導電材料上形成第二含矽導電材料。第一含矽導電材料與第二含矽導電材料具有不同的摻雜質條件。熱氧化第一含矽導電材料與第二含矽導電材料，以使第一含矽導電材料全部轉變成絕緣氧化結構，第二含矽導電材料轉變成含矽導電結構與絕緣氧化層。

提供一種半導體結構。半導體結構包括基底、絕緣氧化結構、含矽導電結構與絕緣氧化層。絕緣氧化結構形成於基底上。含矽導電結構與絕緣氧化層形成於絕緣氧化結構上。絕緣氧化結構與絕緣氧化層至少之一具有鳥嘴輪廓。

下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

第1圖至第4圖繪示一實施例中半導體結構的製造方法。請參照第1圖，於基底2上堆疊第一含矽導電材料4與第二含矽導電材料6。第二含矽導電材料6係藉由第一含矽導電材料4互相分開。舉例來說，第一含矽導電材料4的厚度T1約為20 nm。第二含矽導電材料6的厚度T2約為40 nm。

請參照第1圖，於一實施例中，基底2係單晶矽，且第一含矽導電材料4與第二含矽導電材料6係從基底2磊晶成長所形成的單晶矽。舉例來說，基底2係單晶矽；第一含矽導電材料4係從基底2磊晶成長所形成的單晶矽；第二含矽導電材料6係從第一含矽導電材料4磊晶成長所形成的單晶矽；第一含矽導電材料4又係從第二含矽導電材料6磊晶成長所形成的單晶矽。因此第一含矽導電材料4與第二含矽導電材料6能具有結構非常良好的單晶矽。又此單晶矽具有良好的導電特性，因此能提升半導體結構的效能。

圖案化第一含矽導電材料4與第二含矽導電材料6，以形成如第2圖所示的堆疊結構8。請參照第2圖，堆疊結構8的各個係包括交錯堆疊的第一含矽導電材料4與第二含矽導電材料6。圖案化的方法包括利用蝕刻製程移除部分的第一含矽導電材料4與第二含矽導電材料6。於一實施例中，第一含矽導電材料4與第二含矽導電材料6為相似的材料例如矽，因此蝕刻製程對第一含矽導電材料4與第二含矽導電材料6的蝕刻速率大致上是相同的。因此蝕刻製程能精確地控制第一含矽導電材料4與第二含矽導電材料6在圖案化後具有精細的輪廓或高的高寬比(aspect ratio)。舉例來說，堆疊結構8的寬度W約為20 nm。兩個相鄰近之堆疊結構8之間的距離D約為130 nm。

熱氧化每個第一含矽導電材料4(第2圖)與第二含矽導電材料6，以使第一含矽導電材料4全部轉變成絕緣氧化結構16，第二含矽導電材料6轉變成含矽導電結構18與絕緣氧化層20，其中絕緣氧化層20係位於含矽導電結構18的表面上並與含矽導電結構18接觸，如第3圖所示。請參照第3圖，絕緣氧化結構16與絕緣氧化層20係具有鳥嘴輪廓。舉例來說，熱氧化製程包括將第一含矽導電材料4(第2圖)與第二含矽導電材料6放置在含氧氣的環境中進行高溫加熱，使氧氣從第一含矽導電材料4與第二含矽導電材料6的表面擴散進入並反應產生氧化絕緣材料例如氧化矽。

在實施例中，第一含矽導電材料4(第2圖)與第二含矽導電材料6具有不同的摻雜質條件，因此在相同條件的熱氧化過程中，或者同時熱氧化第一含矽導電材料4與第二含矽導電材料6的過程中，第一含矽導電材料4與第二含矽導電材料6會具有不同的氧化擴散速率。於實施例中，第一含矽導電材料4與第二含矽導電材料6係具有不同濃度且相同導電型的摻雜質。舉例來說，第一含矽導電材料4與第二含矽導電材料6皆具有N型摻雜質，且第一含矽導電材料4之N型摻雜質的濃度係大於第二含矽導電材料6之N型摻雜質的濃度，例如相差2等級至3等級，因此第一含矽導電材料4的氧化擴散速率係大於第二含矽導電材料6的氧化擴散速率。N型摻雜質包括P、As等5A(VA)族元素。或者，第一含矽導電材料4與第二含矽導電材料6皆具有P型摻雜質，且第一含矽導電材料4之P型摻雜質的濃度係不同於第二含矽導電材料6之P型摻雜質的濃度。P型摻雜質包括B等3A(IIIA)族元素。第一含矽導電材料4與第二含矽導電材料6的氧化狀況亦可藉由調變氧化製程的參數例如加熱溫度、加熱時間等等來適當地控制。

移除絕緣氧化層20，以形成如第4圖所示的堆疊結構22。於實施例中，係使用對絕緣氧化物(例如氧化矽)與含矽導電物(例如單晶矽)具有蝕刻選擇性的蝕刻製程來移除絕緣氧化層20，因此在移除絕緣氧化層20的過程中也同時會移除部分的絕緣氧化結構16，使得絕緣氧化結構16的尺寸變小，而大致上不會損壞到含矽導電結構18。蝕刻製程包括例如乾式蝕刻與濕式蝕刻。

第5圖繪示一實施例的半導體裝置。請參照第5圖，於實施例中，係在與第4圖之堆疊結構22相似的堆疊結構122上形成介電元件124，並在介電元件124上形成導電線126，以形成三維垂直閘極記憶裝置(3D vertical gate memory device)，例如包括反及閘(NAND)型快閃記憶體或反熔絲記憶體等等。舉例來說，堆疊結構22中不同層次的含矽導電結構118係分別作為不同記憶平面的位元線(BL)。導電線126包括例如多晶矽。導電線126可用作為字元線(WL)、接地選擇線(GSL)或串列選擇線(SSL)。介電元件124可具有多層結構，例如是ONO複合層或ONONO複合層或BE-SONOS複合層(其結構可參考美國申請案號11/419,977，專利號7414889)，或是包括例如介電層128、130、132。於一實施例中，介電層128為氧化矽，介電層130為氮化矽，介電層132為氧化矽。於其他實施例中，介電元件124係單一層介電材料(未顯示)，包括氮化矽或氧化矽例如二氧化矽、氮氧化矽。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

2．．．基底

4．．．第一含矽導電材料

6．．．第二含矽導電材料

8、22、122．．．堆疊結構

16．．．絕緣氧化結構

18、118．．．含矽導電結構

20．．．絕緣氧化層

124．．．介電元件

126．．．導電線

128、130、132．．．介電層

D．．．堆疊結構的寬度

W．．．堆疊結構之間的距離

第1圖至第4圖繪示一實施例中半導體結構的製造方法。

第5圖繪示一實施例的半導體裝置。

16．．．絕緣氧化結構

18．．．含矽導電結構

22．．．堆疊結構

Claims (14)

1. 一種半導體結構的製造方法，包括：於一基底上形成一第一含矽導電材料；於該第一含矽導電材料上形成一第二含矽導電材料，其中該第一含矽導電材料與該第二含矽導電材料具有不同的摻雜質條件；以及熱氧化該第一含矽導電材料與該第二含矽導電材料，以使該第一含矽導電材料全部轉變成一絕緣氧化結構，該第二含矽導電材料轉變成一含矽導電結構與一絕緣氧化層。
2. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該第一含矽導電材料與該第二含矽導電材料係具有不同濃度且相同導電型的摻雜質。
3. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該絕緣氧化層具有鳥嘴輪廓。
4. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該絕緣氧化結構具有鳥嘴輪廓。
5. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該第一含矽導電材料與該第二含矽導電材料係同時熱氧化。
6. 如申請專利範圍第1項所述之半導體結構的製造方法，其中在熱氧化的過程中，該第一含矽導電材料的氧化擴散速率係大於該第二含矽導電材料的氧化擴散速率。
7. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該基底係單晶矽，該第一含矽導電材料係從該 基底磊晶成長所形成的單晶矽。
8. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該第一含矽導電材料係單晶矽，該第二含矽導電材料係從該第一含矽導電材料磊晶成長所形成的單晶矽。
9. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該基底係單晶矽，該第一含矽導電材料係從該基底磊晶成長所形成的單晶矽，該第二含矽導電材料係從該第一含矽導電材料磊晶成長所形成的單晶矽。
10. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該第一含矽導電材料與該第二含矽導電材料皆為矽，該半導體結構的製造方法更包括：在熱氧化該第一含矽導電材料與該第二含矽導電材料之前，蝕刻部分的該第一含矽導電材料與該第二含矽導電材料，以圖案化該第一含矽導電材料與該第二含矽導電材料。
11. 如申請專利範圍第1項所述之半導體結構的製造方法，其中係形成多數個該第一含矽導電材料與多數個該第二含矽導電材料，該些第二含矽導電材料係藉由該些第一含矽導電材料互相分開。
12. 一種半導體結構，包括：一基底；一絕緣氧化結構；數個含矽導電結構，皆用作位元線，並藉由該絕緣氧化結構互相分開； 一絕緣氧化層，形成於該絕緣氧化結構與該些含矽導電結構上，其中該絕緣氧化結構與該絕緣氧化層至少之一具有鳥嘴輪廓。
13. 如申請專利範圍第12項所述之半導體結構，其中該絕緣氧化結構與該絕緣氧化層皆具有鳥嘴輪廓。
14. 如申請專利範圍第12項所述之半導體結構，其中該絕緣氧化層係位於該些含矽導電結構的表面上並與該些含矽導電結構接觸。