TWI427984B - 電流式類比基頻裝置 - Google Patents

電流式類比基頻裝置 Download PDF

Info

Publication number
TWI427984B
TWI427984B TW099123835A TW99123835A TWI427984B TW I427984 B TWI427984 B TW I427984B TW 099123835 A TW099123835 A TW 099123835A TW 99123835 A TW99123835 A TW 99123835A TW I427984 B TWI427984 B TW I427984B
Authority
TW
Taiwan
Prior art keywords
transistor
current
output
input
stage
Prior art date
Application number
TW099123835A
Other languages
English (en)
Other versions
TW201206124A (en
Inventor
Horng Yuan Shih
Kai Cheung Juang
Wei Hsien Chen
Huan Ke Chiu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW099123835A priority Critical patent/TWI427984B/zh
Priority to US12/855,716 priority patent/US8427230B2/en
Publication of TW201206124A publication Critical patent/TW201206124A/zh
Priority to US13/530,126 priority patent/US8441313B2/en
Application granted granted Critical
Publication of TWI427984B publication Critical patent/TWI427984B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H03H11/1286—Sallen-Key biquad

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Description

電流式類比基頻裝置
本揭露是有關於一種通訊系統，且特別是有關於一種電流式類比基頻裝置。
在超寬頻(ultra-wide band，以下稱UWB)無線通訊系統中，信號資料是以正交分頻多工(orthogonal frequency division multiplexing,OFDM)傳輸。為了可以在收發端解開信號資訊，類比基頻裝置會將信號從射頻(radio frequency,RF)降到基頻(baseband，0~250MHz)，接著經過類比數位轉換器(analog to digital converter,ADC)將基頻信號轉換為數位信號。在前述操作過程中，基頻頻帶內的增益必須是一致。但是在現今的電路設計中，電壓式放大器(voltage-mode amplifier)與電壓式濾波器(voltage-mode filter)無法操作在100MHz以上。在UWB系統接收端中，由於在從射頻降到基頻(baseband)時，干擾訊號常常會把電路操作在非線性區，所以在線性度考量上極為重要。此外，伴隨著半導體製程的不斷進步，也使得電路的操作電壓越來越低。因此，設計一個可拒斥干擾訊號、具有高線性度、可操作於低電壓下的類比基頻裝置有其實用性與必須性。
在傳統低中頻(IF down-conversion)設計裡，可變增益放大器(variable-gain amplifier,VGA)與電壓式濾波器的設計困難度與功率消耗會隨著頻寬增加而增加。雖然低中頻可以解決直流偏移問題，但是會衍生其他問題，例如線性度與功率消耗。所以UWB系統還是以直接降頻方式(Direction-converter)最為廣泛使用。無論如何，目前超寬頻系統中是以電壓式放大器實現可變增益放大器。電壓式放大器的輸入阻抗越大越好(最好趨近於無限大)，而輸出阻抗則越小越好(最好趨近於0)。與電壓式放大器相反，電流式放大器的輸入阻抗越小越好(最好趨近於0)，而輸出阻抗則越大越好(最好趨近於無限大)。目前UWB系統中並沒有以電流式放大器實現可變增益放大器。
本揭露提供一種類比基頻裝置，以電流式架構實現類比基頻電路。
本揭露之實施例提出一種類比基頻裝置，包括電流式低階濾波器、第一電流式可程式增益放大單元以及高階濾波器。電流式低階濾波器的輸入阻抗小於輸出阻抗。第一電流式可程式增益放大單元的輸入端連接至電流式低階濾波器的輸出端。高階濾波器的輸入端連接至第一電流式可程式增益放大單元的輸出端。
基於上述，就寬頻系統而言，負載電阻越小就會有越寬的操作頻寬，而且負載電阻越小就越有利電流傳輸，因此本揭露利用電流式低階濾波器與電流式可程式增益放大單元實現類比基頻電路，其具有寬頻、高線性度之特點。
為讓本揭露之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
目前的互補金屬氧化物導體(Complementary Metal-Oxide Semiconductor,CMOS)放大器擁有很高的電壓增益。對一個固定電流消耗的放大器而言，增益頻寬乘積為一常數(即G×W=C)。如果要有較高的頻寬與高增益，就必須付出高功率消耗的代價。但是，再大的功率消耗也無法達到超寬頻(ultra-wide band,UWB)的基頻要求，因此大多數採取在放大器上加上零極點(Zero pole)以增加增益頻寬乘積。不過，當頻寬更大時(例如大於250MHz)，此方法是行不通。
現今的類比基頻裝置大多是建構在V=I×R的電路原理上而以電壓信號為傳遞方式，但是卻沒有使用電流信號為傳遞方式。目前的類比基頻裝置並沒有使用電流式放大器實現可變增益放大器與濾波器。
就寬頻系統而言，負載電阻越小就會有越寬的操作頻寬，而且負載電阻越小就越有利電流傳輸。因此，下述實施例中，將以電流式電路架構實現超寬頻類比基頻裝置。以電流式放大器組成之類比基頻裝置，其具有寬頻、高線性度之特點。由於電流式放大器可用頻寬可到上GHz的頻寬，在未來超寬頻使用上將是一個非常具備競爭力的類比基頻裝置。
圖1是依照本揭露實施例說明一種類比基頻裝置100功能方塊示意圖。類比基頻裝置100包括電流式低階濾波器110、第一電流式可程式增益放大(programmable gain amplifier，以下稱PGA)單元120以及高階濾波器130。電流式低階濾波器110的輸入端接收電流模式的射頻(radio frequency,RF)信號Iin 。電流式低階濾波器110的輸入阻抗小於輸出阻抗。電流式低階濾波器110的輸入阻抗越小越好(最好趨近於0)，而輸出阻抗則越大越好(最好趨近於無限大)。
第一電流式PGA單元120的輸入端連接至電流式低階濾波器110的輸出端，以接收電流式低階濾波器110的輸出信號I1 。第一電流式PGA單元120的輸入阻抗小於輸出阻抗。第一電流式PGA單元120的輸入阻抗越小越好(最好趨近於0)，而輸出阻抗則越大越好(最好趨近於無限大)。
高階濾波器130的輸入端連接至第一電流式PGA單元120的輸出端，以接收第一電流式PGA單元120的輸出信號I2 。依照高階濾波器130實現方式的不同，輸出信號I3 可以是電壓模式信號或是電流模式信號。高階濾波器130可以是任何形式的電流式濾波器(current-mode filter)或是電壓式濾波器(voltage-mode filter)。例如，高階濾波器130可以是廣為熟知的電導電容低通濾波器(gm-C low-pass filter)。
圖2是依照本揭露說明圖1中高階濾波器130的一種實現範例。高階濾波器130可以包括廣為熟知的電流電壓轉換器(current-voltage converter)210、電導電容低通濾波器220以及電壓電流轉換器(voltage-current converter)230。電流電壓轉換器210的電流輸入端連接至第一電流式PGA單元120的輸出端，以接收電流模式的輸出信號I2 。電導電容低通濾波器220的輸入端連接至電流電壓轉換器210的電壓輸出端，以接收電壓模式的輸出信號。電導電容低通濾波器220可以進行高階(例如6階)濾波。電壓電流轉換器230的電壓輸入端連接至電導電容低通濾波器220的輸出端，以接收電壓模式的濾波結果。電壓電流轉換器230的電流輸出端連接至高階濾波器130的輸出端，以提供電流模式的輸出信號I3 。
又例如，高階濾波器130可以是具有電流傳輸器(Current Conveyor)的電流式濾波器。例如，以電流傳輸器組成積分器(integrator)，再用此積分器組成高階電流式濾波器。此種電流式濾波器為公知技術，故不在此贅述。像是C. M. Chang所發表論文「Multifunction biquadratic filters using current conveyors」(IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing,44,956-958,1997)，或是Svoboda,J.A.所發表論文「Comparison of RC OP-Amp. And RC current conveyor filter」(Int. J. ELECTION.,76(4),pp.615-626,1994)，或是SOLIMAN A.M.所發表論文「Current conveyor filters: classification and review」(Microelectron. J.,1998,29,pp. 133-149)等等文獻，均可以用來實現圖1中的高階濾波器130。上述諸文獻均以引用方式併入本文。
圖1所示電流式低階濾波器110可以是任何形式的電流式低通濾波器，例如電流式SK(Sallen Key)低通濾波器等。圖3A是依照本揭露說明圖1中電流式低階濾波器110的一種實現範例。圖3A所示電路是以單端架構說明電流式低階濾波器110的電路示意圖。電流式低階濾波器110包括電流式放大器310、輸出電容C1 、回授電容C2 、第一電阻R1 以及第二電阻R2 。電流式放大器310可以是任何形式的電流式放大器。理想上，電流式放大器310的輸入端可以等效為輸入阻抗ri ，而輸出端可以等效為電流源311。若流經輸入阻抗ri 的電流為i1 ，則電流源311的電流為電流i1 的F倍(即F×i1 )。電流式放大器310的輸入阻抗ri 小於輸出阻抗(電流源311的阻抗)。電流式放大器310的輸入阻抗ri 越小越好(最好趨近於0)。輸入阻抗ri 越小就越有利射頻信號Iin 的電流傳輸，而且輸入阻抗ri 越小就會有越寬的操作頻寬。
電流式放大器310的輸入端作為電流式低階濾波器110的輸入端，以接收射頻信號Iin 。回授電容C2 的第一端連接至電流式放大器310的輸入端。輸出電容C1 的第一端與第一電阻R1 的第一端均連接至電流式放大器310的輸出端。第一電阻的R1 第二端與第二電阻R2 的第一端均連接至回授電容C2 的第二端。第二電阻R2 的第二端作為電流式低階濾波器110的輸出端。
圖3B是依照本揭露說明圖3A中電流式放大器310的一種實現範例。請參照圖3B，電流式放大器310包含電流源312、電流源313、電壓式放大器314、電壓式放大器315、電晶體T1~T10，其中電晶體T1、T4、T7、T8與T10為PMOS電晶體，其餘電晶體為NMOS電晶體。電流源312的第一端連接至電晶體T9的汲極，電流源312的第二端連接至電源電壓VDD。電晶體T9的閘極連接至電晶體T9的汲極。電晶體T9的源極連接至電晶體T10的源極。電晶體T10的閘極連接至電晶體T10的汲極。電流源313的第一端連接至電晶體T10的汲極，電流源313的第二端連接至接地電壓。
電晶體T1與T2的源極連接至電流式放大器310的輸入端，以接收射頻信號Iin 。電晶體T2的閘極連接至電晶體T9的閘極。電晶體T7的汲極連接至電晶體T2的汲極。電晶體T7的源極連接至電源電壓VDD。電壓式放大器314的輸出端連接至電晶體T7與T8的閘極。電壓式放大器314的非反相輸入端連接至電晶體T2的汲極。電壓式放大器314的反相輸入端連接至電晶體T4的源極。
電晶體T1的閘極連接至電晶體T10的閘極。電晶體T5的汲極連接至電晶體T1的汲極。電晶體T5的源極連接至接地電壓。電壓式放大器315的輸出端連接至電晶體T5與T6的閘極。電壓式放大器315的非反相輸入端連接至電晶體T1的汲極。電壓式放大器315的反相輸入端連接至電晶體T3的源極。
電晶體T6的閘極連接至電晶體T5的閘極。電晶體T6的源極連接至接地電壓。電晶體T6的汲極連接至電晶體T3的源極。電晶體T3的閘極接收偏壓電壓Vb2 。電晶體T8的閘極連接至電晶體T7的閘極。電晶體T8的源極連接至電源電壓VDD。電晶體T8的汲極連接至電晶體T4的源極。電晶體T4的閘極接收偏壓電壓Vb1 。電晶體T3與T4的汲極連接至電流式放大器310的輸出端，以提供電流io 。
圖4是依照本揭露說明圖1中電流式低階濾波器110的另一種實現範例。圖4所示電路是以雙端(差動對)架構說明電流式低階濾波器110的電路示意圖。於此實施例中，圖1所示射頻信號Iin 包含第一射頻信號Iin+ 與第二射頻信號Iin- ，而上述輸出信號I1 包含第一輸出信號I1+ 與第二輸出信號I1- 。
電流式低階濾波器110包括電流式放大器400、第一輸出電容C1 、第二輸出電容C3 、第一回授電容C2 、第二回授電容C4 、第一電阻R1 、第二電阻R2 、第三電阻R3 以及第四電阻R4 。電流式放大器400的第一輸入端與第二輸入端作為電流式低階濾波器110的輸入端，以分別接收電流模式的射頻信號Iin+ 與Iin- 。第一回授電容C2 的第一端與第二回授電容C4 的第一端分別連接至電流式放大器400的第一輸入端與第二輸入端。第一輸出電容C1 的第一端與第二輸出電容C3 的第一端分別連接至電流式放大器400的第一輸出端與第二輸出端。第一電阻R1 的第一端與第三電阻R3 的第一端分別連接至電流式放大器400的第一輸出端。第一電阻R1 的第二端與第三電阻R3 的第二端分別連接至第一回授電容C2 的第二端與第二回授電容C4 的第二端。第二電阻R2 的第一端與第四電阻R4 的第一端分別連接至第一電阻R1 的第二端與第三電阻R3 的第二端。第二電阻R2 的第二端與第四電阻R4 的第二端分別作為電流式低階濾波器110的輸出端，以分別提供輸出信號I1+ 與I1- 給第一電流式PGA單元120。
電流式放大器400包括回授電路410、輸入級420以及輸出級430。輸入級420的第一輸入端與第二輸入端分別做為電流式放大器400的第一輸入端與第二輸入端，以接收輸入電流Iin+ 與Iin- 。輸入級420依據輸入電流Iin+ 、Iin- 與回授電路410的回授電流Ifb+ 、Ifb- 而產生對應的內部電流Iinner+ 、Iinner- 。輸入級420可由共閘極或共源極CMOS放大器搭配回授電路410以達到降低輸入阻抗之目的。在其他實施例中，輸入級420可由共基極雙極性接面電晶體(bipolar junction transistor,BJT)放大器搭配回授電路410以達到降低輸入阻抗之目的。
回授電路410連接至輸入級420。回授電路410依據輸入級420的內部電流Iinner+ 與Iinner- 而產生對應的回授電流Ifb+ 與Ifb- 。在一些實施例中，回授電路410可以是轉阻放大器(trans-impedance amplifier,TIA)。上述內部電流Iinner+ 、Iinner- 、輸入電流Iin+ 、Iin- 與回授電流Ifb+ 、Ifb- 的關係需是依據設計需求而定。例如，內部電流Iinner+ 為輸入電流Iin+ 與回授電流Ifb+ 之加總，而內部電流Iinner- 為輸入電流Iin- 與回授電流Ifb- 之加總。回授電路410可降低輸入級420的輸入阻抗，以達到寬頻的目的。
輸出級430的第一輸入端與第二輸入端連接至輸入級420的第一輸出端與第二輸出端。輸出級430可以將輸入級420的內部電流Iinner+ 與Iinner- 分別鏡射至自己內部。輸出級430的第一輸出端與第二輸出端分別做為電流式放大器400的第一輸出端與第二輸出端。
於圖4所示實施例中，輸入級420包括電流源421、電流源422、電晶體M1、電晶體M1b、電晶體M2以及電晶體M2b。於本實施例中，電晶體M1與電晶體M1b為P通道金屬氧化半導體(P-channel metal oxide semiconductor，以下稱PMOS)電晶體，而電晶體M2與電晶體M2b為N通道金屬氧化半導體(N-channel metal oxide semiconductor，以下稱NMOS)電晶體。
電流源421的第一端連接至電晶體M1的第一端(例如源極)，電流源421的第二端連接至第一參考電壓(例如電源電壓VDD)。電晶體M1的第一端更連接至輸入級420的第一輸入端，因此電晶體M1的第一端可以接收電流源421的電流Iss1 與輸入級420的第一輸入電流Iin+ 。電流源422的第一端連接至電晶體M1b的第一端(例如源極)，電流源422的第二端連接至第一參考電壓。電晶體M1b的第一端更連接至輸入級420的第二輸入端，因此電晶體M1b的第一端可以接收電流源422的電流Iss1 與輸入級420的第二輸入電流Iin- 。
電晶體M1與電晶體M1b的控制端(例如閘極)受控於回授電路410。電晶體M1的第二端(例如汲極)連接至電晶體M2的第一端(例如汲極)。電晶體M2的控制端(例如閘極)連接至電晶體M2的第一端。電晶體M2與電晶體M1的共同連接端連接至輸入級420的第一輸出端，以提供第一內部信號401給輸出級430。電晶體M1b的第二端(例如汲極)連接至電晶體M2b的第一端(例如汲極)。電晶體M2b的控制端(例如閘極)連接至電晶體M2b的第一端。電晶體M2b與電晶體M1b的共同連接端連接至輸入級420的第二輸出端，以提供第二內部信號402給輸出級430。電晶體M2與電晶體M2b的第二端(例如源極)連接至第二參考電壓(例如接地電壓)。
回授電路410包括阻抗411、阻抗412、電晶體M3以及電晶體M3b。阻抗411與阻抗412可以是電阻、電晶體、二極體、...等阻抗性元件。於本實施例中，阻抗411包括電晶體M4，阻抗412包括電晶體M4b。於本實施例中，上述電晶體M3、電晶體M3b、電晶體M4與電晶體M4b為NMOS電晶體。
電晶體M4的第一端(例如汲極)連接至第一參考電壓，電晶體M4的第二端(例如源極)連接至電晶體M1的控制端。電晶體M3的第一端(例如汲極)連接至電晶體M4的第二端，電晶體M3的第二端(例如源極)連接至第二參考電壓，電晶體M3的控制端(例如閘極)連接至電晶體M2的第一端。電晶體M2與電晶體M3形成一個電流鏡，因此回授電路410可以依據輸入級420的內部電流Iinner+ 而產生對應的回授電流Ifb+ 。電晶體M4可以將回授電流Ifb+ 轉換為對應的控制電壓以控制電晶體M1，進而降低輸入級420的輸入阻抗，以達到寬頻的目的。藉由調整偏壓VBn1 ，可以改變回授電流Ifb+ 的增益。於本實施例中，內部電流Iinner+ 、輸入電流Iin+ 與回授電流Ifb+ 的關係可以表示為Iinner+ =Iin+ +Ifb+ 。
電晶體M4b的第一端(例如汲極)連接至第一參考電壓，電晶體M4b的第二端(例如源極)連接至電晶體M1b的控制端。電晶體M3b的第一端(例如汲極)連接至電晶體M4b的第二端，電晶體M3b的第二端(例如源極)連接至第二參考電壓，電晶體M3b的控制端(例如閘極)連接至電晶體M2b的第一端。電晶體M2b與電晶體M3b形成一個電流鏡，因此回授電路410可以依據輸入級420的內部電流Iinner- 而產生對應的回授電流Ifb- 。電晶體M4b可以將回授電流Ifb- 轉換為對應的控制電壓以控制電晶體M1b，進而降低輸入級420的輸入阻抗，以達到寬頻的目的。藉由調整偏壓VBn1 ，可以改變回授電流Ifb- 的增益。於本實施例中，內部電流Iinner- 、輸入電流Iin- 與回授電流Ifb- 的關係可以表示為Iinner- =Iin- +Ifb- 。
輸出級430包括電晶體M9、電晶體M10、電晶體M11、電晶體M12、電晶體M13以及電晶體M14。於本實施例中，電晶體M9與M10為PMOS電晶體，電晶體M11、M12、M13以及M14為NMOS電晶體。電晶體M9的第一端(例如汲極)連接至輸出級430的第一輸出端。電晶體M10的第一端(例如汲極)連接至輸出級430的第二輸出端。電晶體M9與M10的控制端(例如閘極)接收第一偏壓VBP2 。電晶體M9與M10的第二端(例如源極)連接至第一參考電壓(例如電源電壓VDD)。
電晶體M13的第一端(例如汲極)連接至電晶體M9的第一端，電晶體M13的第二端(例如源極)連接至電晶體M11的第一端(例如汲極)。電晶體M14的第一端(例如汲極)連接至電晶體M10的第一端，第十四電晶體M14的第二端(例如源極)連接至電晶體M12的第一端。電晶體M13與M14的控制端(例如閘極)接收偏壓VBn2 。電晶體M11的控制端(例如閘極)連接至輸出級430的第一輸入端，以接收第一內部信號401。電晶體M12的控制端(例如閘極)連接至輸出級430的第二輸入端，以接收第二內部信號402。電晶體M11與M12的第二端(例如源極)連接至第二參考電壓(例如接地電壓)。
電晶體M2、M2b、M3、M3b、M11、M12形成電流鏡架構405。電晶體M2與M11形成一個電流鏡，其中電晶體M2與M11的通道外觀比(或通道長寬比值W/L的比例)為1:F。依據第一內部信號401，輸出級430可以F倍的倍率將輸入級420的內部電流Iinner+ 鏡射至自己內部。相類似地，電晶體M2b與M12形成另一個電流鏡，其中電晶體M2b與M12的通道外觀比(或通道長寬比值W/L的比例)亦為1:F。依據第二內部信號402，輸出級430可以F倍的倍率將輸入級420的內部電流Iinner- 鏡射至自己內部。藉由決定前述1:F的比例關係，可以設定輸出級430的電流增益。此時，輸出級430以所述電流增益依據電流Iinner+ 與Iinner- 輸出對應的第一輸出電流信號Iout+ 與第二輸出電流信號Iout- 。電阻R1 、電阻R2 、電阻R3 、電阻R4 、電容C1 、電容C2 、電容C3 與電容C4 將此電流信號Iout+ 與Iout- 過濾後，輸出信號I1+ 與I1- (即圖1所示信號I1 )給第一電流式PGA單元120。
綜上所述，回授電路410以自我回授(local feedback)的方式使得電晶體M1、M2、M1b與M2b實現了低阻抗輸入級(low impedance input stage)。利用電流鏡架構405分別將輸入級420的內部電流Iinner+ 與Iinner- 以預設倍率傳輸(鏡射)至輸出級430。圖4所示電流式放大器400於s域(s domain)的輸入阻抗Z in 可以表示為：
其中，g m1 、g m2 、g m3 、g m4 分別表示電晶體M1、M2、M3、M4的電導值。C in 表示輸入級120的第一輸入端的寄生電容。寄生電容C A =C gs 4 +C ds 4 +C ds 3 ，其中C gs 4 表示電晶體M4閘極至源極的寄生電容，C ds 4 表示電晶體M4汲極至源極的寄生電容，而C ds 3 表示電晶體M3汲極至源極的寄生電容。寄生電容C B =C gs 2 +C ds 2 +C gs 3 ，其中C gs 2 表示電晶體M2閘極至源極的寄生電容，C ds 2 表示電晶體M2汲極至源極的寄生電容，而C gs 3 表示電晶體M3閘極至源極的寄生電容。在低頻時，方程式(1)可簡化並表示成：
因此透過回授電路410，可降低輸入阻抗以達到寬頻的目的。
在其他實施例中，電晶體M13與M14可能會被省略，使得電晶體M11的第一端與電晶體M12的第一端各自直接連接至電晶體M9的第一端與電晶體M10的第一端。另外，在其他實施例中，圖4所示電晶體M1、M1b、M9、M10可以是NMOS電晶體，而其他電晶體可以是PMOS電晶體。電晶體M4的汲極、M4b的汲極、電晶體M9的源極、M10的源極以及電流源421與422可以連接至接地電壓，而電晶體M3的源極、M3b的源極、電晶體M2的源極、M2b的源極、電晶體M11的源極、電晶體M12的源極可以連接至電源電壓VDD。
圖5是依照本揭露說明圖1中第一電流式PGA單元120的一種實現範例。圖5繪示以單一個電流式放大器實現第一電流式PGA單元120。在其他實施例中，第一電流式PGA單元120可以用多個相互串聯的電流式放大器實現之。
如圖5所示，第一電流式PGA單元120包括回授電路510、輸入級520以及輸出級530。輸入級520具有輸入端，以接收輸入電流(低階濾波器110的輸出信號I1 )。輸入級520依據信號I1 與回授電路510的回授電流而產生對應的內部電流。輸入級520可由共源CMOS放大器搭配回授電路510以達到降低輸入阻抗之目的。在其他實施例中，輸入級520可由共基極BJT放大器搭配回授電路510以達到降低輸入阻抗之目的。
回授電路510連接至輸入級520。回授電路510依據輸入級520的內部電流而產生對應的回授電流。在一些實施例中，回授電路510可以是轉阻放大器(TIA)。上述內部電流、輸入電流I1 與回授電流的關係需是依據設計需求而定。例如，內部電流為輸入電流I1 與回授電流之加總。回授電路510可降低輸入級520的輸入阻抗，以達到寬頻的目的。
輸出級530的輸入端連接至輸入級520的輸出端。輸出級530的輸出端做為電流式放大器的輸出端。輸出級530依據輸入級520的內部電流而產生對應的輸出電流(輸出信號I2 )。輸出級530具有一個或多個增益電路，例如圖5所繪示K個增益電路530-1、530-2、...、530-K。依據增益需求，可以藉由控制每個增益電路530-1~530-K的偏壓電壓來致能(enable)部份的增益電路，而使其他增益電路失能(disable)。藉由增益電路530-1~530-K的開啟或關閉來調整電流式放大器的增益，達到增益可變之目的。
圖6是依照本揭露的一個實施例說明圖5所示電流式放大器的電路示意圖。於此實施例中，上述輸入電流I1 包含第一輸入電流I1+ 與第二輸入電流I1- ，而上述輸出電流I2 包含第一輸出電流I2+ 與第二輸出電流I2- 。圖6所示實施例是以兩個相互並聯的增益電路530-1與530-2實現輸出級530，然而增益電路的數量可以依據設計需求而決定。例如，省去增益電路530-2。又例如，配置更多個增益電路530-2。
輸入級520的輸入端包括接收第一輸入電流I1+ 的第一輸入端與接收第二輸入電流I1- 的第二輸入端，而輸入級520的輸出端包括供應第一內部信號601的第一輸出端與供應第二內部信號602的第二輸出端。藉由電流鏡(current mirror)架構610，輸入級520可以將第一內部電流I’inner+ 與第二內部電流I’inner- 分別轉換為對應的第一內部信號601與第二內部信號602。依據第一內部信號601與第二內部信號602，輸出級530可以將輸入級520的內部電流I’inner+ 與I’inner- 分別鏡射至自己內部。
輸入級520包括第一電流源521、第二電流源522、電晶體Q1、電晶體Q1b、電晶體Q2以及電晶體Q2b。於本實施例中，電晶體Q1與電晶體Q1b為PMOS電晶體，而電晶體Q2與電晶體Q2b為NMOS電晶體。電流源521的第一端連接至電晶體Q1的第一端(例如源極)，電流源521的第二端連接至第一參考電壓(例如電源電壓VDD)。電晶體Q1的第一端更連接至輸入級520的第一輸入端，因此電晶體Q1的第一端可以接收電流源521的電流Iss與輸入級520的第一輸入電流I1+ 。電流源522的第一端連接至電晶體Q1b的第一端(例如源極)，電流源522的第二端連接至第一參考電壓。電晶體Q1b的第一端更連接至輸入級520的第二輸入端，因此電晶體Q1b的第一端可以接收電流源522的電流Iss與輸入級520的第二輸入電流I1- 。
電晶體Q1與電晶體Q1b的控制端(例如閘極)受控於回授電路510。電晶體Q1的第二端(例如汲極)連接至電晶體Q2的第一端(例如汲極)。電晶體Q2的控制端(例如閘極)連接至電晶體Q2的第一端。電晶體Q2與電晶體Q1的共同連接端連接至輸入級520的第一輸出端，以提供第一內部信號601。電晶體Q1b的第二端(例如汲極)連接至電晶體Q2b的第一端(例如汲極)。電晶體Q2b的控制端(例如閘極)連接至電晶體Q2b的第一端。電晶體Q2b與電晶體Q1b的共同連接端連接至輸入級520的第二輸出端，以提供第二內部信號602。電晶體Q2與電晶體Q2b的第二端(例如源極)連接至第二參考電壓(例如接地電壓)。
回授電路510包括第一阻抗511、第二阻抗512、電晶體Q3以及電晶體Q3b。第一阻抗511與第二阻抗512可以是電阻、電晶體、二極體、...等阻抗性元件。於本實施例中，第一阻抗511包括電晶體Q4，第二阻抗512包括電晶體Q4b。於本實施例中，上述電晶體Q3、電晶體Q3b、電晶體Q4與電晶體Q4b為NMOS電晶體。
電晶體Q4的第一端(例如汲極)連接至第一參考電壓，電晶體Q4的第二端(例如源極)連接至電晶體Q1的控制端。電晶體Q3的第一端(例如汲極)連接至電晶體Q4的第二端，電晶體Q3的第二端(例如源極)連接至第二參考電壓，電晶體Q3的控制端(例如閘極)連接至電晶體Q2的第一端。電晶體Q2與電晶體Q3形成一個電流鏡，因此回授電路510可以依據輸入級520的內部電流I’inner+ 而產生對應的回授電流I’fb+ 。電晶體Q4可以將回授電流I’fb+ 轉換為對應的控制電壓以控制電晶體Q1，進而降低輸入級520的輸入阻抗，以達到寬頻的目的。藉由調整偏壓VBn1 ，可以改變回授電流I’fb+ 的增益。於本實施例中，內部電流I’inner+ 、輸入電流I1+ 與回授電流I’fb+ 的關係可以表示為I’inner+ =I1+ +I’fb+ 。
電晶體Q4b的第一端(例如汲極)連接至第一參考電壓，電晶體Q4b的第二端(例如源極)連接至電晶體Q1b的控制端。電晶體Q3b的第一端(例如汲極)連接至電晶體Q4b的第二端，電晶體Q3b的第二端(例如源極)連接至第二參考電壓，電晶體Q3b的控制端(例如閘極)連接至電晶體Q2b的第一端。電晶體Q2b與電晶體Q3b形成一個電流鏡，因此回授電路510可以依據輸入級520的內部電流I’inner- 而產生對應的回授電流I’fb- 。電晶體Q4b可以將回授電流I’fb- 轉換為對應的控制電壓以控制電晶體Q1b，進而降低輸入級520的輸入阻抗，以達到寬頻的目的。藉由調整偏壓VBn1 ，可以改變回授電流I’fb- 的增益。於本實施例中，內部電流I’inner- 、輸入電流I1- 與回授電流I’fb- 的關係可以表示為I’inner- =I1- +I’fb- 。
輸出級530的輸入端包括接收第一內部信號601的第一輸入端與接收第二內部信號602的第二輸入端，而輸出級530的輸出端包括供應第一輸出電流I2+ 的第一輸出端與供應第二輸出電流I2- 的第二輸出端。輸出級530的增益電路530-1包括電晶體Q9、電晶體Q10、電晶體Q11、電晶體Q12、電晶體Q13以及電晶體Q14。於本實施例中，電晶體Q9與電晶體Q10為PMOS電晶體，電晶體Q11、Q12、Q13與Q14為NMOS電晶體。電晶體Q9的第一端(例如汲極)連接至輸出級530的第一輸出端與電晶體Q13的第一端(例如汲極)。電晶體Q9的控制端(例如閘極)接收第一偏壓VB。電晶體Q10的第一端(例如汲極)連接至輸出級530的第二輸出端與電晶體Q14的第一端(例如汲極)。電晶體Q9與Q10的第二端(例如源極)連接至第一參考電壓(例如電源電壓VDD)。電晶體Q10的控制端(例如閘極)接收第一偏壓VB。前述第一偏壓VB是依照設計需求來決定的。例如，第一偏壓VB可以是能隙參考電壓(band-gap reference voltage)或是共模回授(common-mode feedback,CMFB)電壓或是其他固定電壓。
電晶體Q13與Q14的控制端(例如閘極)接收第二偏壓VBn2 。此第二偏壓VBn2 可以是能隙參考電壓或是其他固定電壓。電晶體Q13的第二端(例如源極)連接至電晶體Q11的第一端(例如汲極)。電晶體Q14的第二端(例如源極)連接至電晶體Q12的第一端(例如汲極)。電晶體Q11的控制端(例如閘極)連接至輸出級530的第一輸入端以接收第一內部信號601。電晶體Q12的控制端(例如閘極)連接至輸出級530的第二輸入端以接收第二內部信號602。電晶體Q11與Q12的第二端(例如源極)連接至第二參考電壓(例如接地電壓)。
輸出級530的增益電路530-2包括第一開關SWp、第二開關SWn、電晶體Q15、電晶體Q16、電晶體Q17、電晶體Q18、電晶體Q19以及電晶體Q20。於本實施例中，電晶體Q15與Q16為PMOS電晶體，而電晶體Q17、Q18、Q19與Q20為NMOS電晶體。電晶體Q15的第一端(例如汲極)連接至該輸出級530的第一輸出端與電晶體Q19的第一端(例如汲極)。電晶體Q16的第一端(例如汲極)連接至輸出級530的第二輸出端與電晶體Q20的第一端(例如汲極)。電晶體Q15與Q16的第二端(例如源極)連接至第一參考電壓(例如電源電壓VDD)。第一開關SWp可以選擇將第一偏壓VB或第一參考電壓(例如電源電壓VDD)傳送至電晶體Q15與電晶體Q16的控制端(例如閘極)。
電晶體Q19的第二端(例如源極)連接至電晶體Q17的第一端(例如汲極)。電晶體Q20的第二端(例如源極)連接至電晶體Q18的第一端(例如汲極)。第二開關SWn選擇將第二偏壓VBn2 或第二參考電壓(例如接地電壓)傳送至電晶體Q19與Q20的控制端(例如閘極)。電晶體Q17的控制端(例如閘極)連接至輸出級530的第一輸入端，以接收第一內部信號601。電晶體Q18的控制端(例如閘極)連接至輸出級530的第二輸入端以接收第二內部信號602。電晶體Q17與Q18的第二端(例如源極)連接至第二參考電壓(例如接地電壓)。
當第一開關SWp選擇將第一偏壓VB傳送至電晶體Q15與Q16的控制端，而第二開關SWn選擇將第二偏壓VBn2 傳送至電晶體Q19與Q20的控制端時，增益電路530-2的電路架構相似於增益電路530-1。電晶體Q2、Q2b、Q11、Q12、Q17與Q18形成電流鏡架構610。電晶體Q2、Q11與Q17形成一個電流鏡，其中電晶體Q2、Q11與Q17的通道外觀比(或通道長寬比值W/L的比例)為1:M:N。依據第一內部信號601，增益電路530-1與530-2可以分別以M倍與N倍的倍率將輸入級520的內部電流I’inner+ 鏡射至自己內部。電晶體Q2b、Q12與Q18形成另一個電流鏡，其中電晶體Q2b、Q12與Q18的通道外觀比(或通道長寬比值W/L的比例)亦為1:M:N。依據第二內部信號602，增益電路530-1與530-2可以分別以M倍與N倍的倍率將輸入級520的內部電流I’inner- 鏡射至自己內部。藉由決定前述1:M:N的比例關係，可以設定增益電路530-1與530-2的電流增益。此時，增益電路530-1與530-2共同提供第一輸出電流I2+ 與第二輸出電流I2- ，也就是電流式放大器具有較大的輸出增益。
當第一開關SWp選擇將電源電壓VDD傳送至電晶體Q15與Q16的控制端，而第二開關SWn選擇將接地電壓傳送至電晶體Q19與Q20的控制端時，電晶體Q15、Q16、Q19與Q20為截止(turn off)，相當於增益電路530-2被禁能(disable)。藉由截止電晶體Q15、Q16、Q19與Q20而確保被禁能的增益電路530-2不會影響輸出級530的輸出I2+ 與I2- 。此時，第一輸出電流I2+ 與第二輸出電流I2- 是由增益電路530-1單獨提供，也就是電流式放大器具有較小的輸出增益。因此，藉由控制第一開關SWp與第二開關SWn，可以改變電流式放大器的增益，實現了可變增益放大器(VGA)的功能。
在其他實施例中，圖6所示第二開關SWn、電晶體Q13、Q14、Q19與Q20可能會被省略，使得電晶體Q11的汲極、電晶體Q12的汲極、電晶體Q17的汲極與電晶體Q18的汲極各自直接連接至電晶體Q9的汲極、電晶體Q10的汲極、電晶體Q15的汲極與電晶體Q16的汲極。另外，在其他實施例中，圖6所示電晶體Q1、Q1b、Q9、Q10、Q15、Q16可以是NMOS電晶體，而其他電晶體可以是PMOS電晶體。電晶體Q4的汲極、Q4b的汲極、電晶體Q9的源極、Q10的源極、電晶體Q15的源極、Q16的源極以及電流源521與522可以連接至接地電壓，而電晶體Q3的源極、Q3b的源極、電晶體Q2的源極、Q2b的源極、電晶體Q11的源極、電晶體Q12的源極、電晶體Q17的源極、電晶體Q18的源極可以連接至電源電壓VDD。
圖1所示類比基頻裝置100可以應用於超寬頻無線收發機系統(UWB)中的類比基頻架構，例如圖7所示。圖7是依照本揭露另一實施例說明一種類比基頻裝置700的功能方塊示意圖。此類比基頻裝置700可廣泛地適用於各種無線/有線之寬頻系統，可用來實現寬頻系統中之類比基頻電路，用以調整接收訊號之強度與濾除通道外的干擾訊號。
類比基頻裝置700具有同相分量(In-phase component)信號路徑與正交相分量(Quadrature-phase component)信號路徑。同相分量信號路徑包括電流式低階濾波器110、第一PGA單元120、高階濾波器130、第二PGA單元740、電流電壓轉換器760以及緩衝器780。同相分量信號路徑將電流模式的射頻信號對與直接降頻為電壓模式的基頻信號對與。
電流式低階濾波器110接收電流模式的射頻信號對與。圖7所示電流式低階濾波器110、第一PGA單元120、高階濾波器130的實現方式可以參照圖1與相關說明，故不再此贅述。第二電流式PGA單元740的輸入端連接至高階濾波器130的輸出端。電流電壓轉換器760的電流輸入端連接至第二電流式PGA單元740的輸出端。電壓式緩衝器780的輸入端連接至電流電壓轉換器760的電壓輸出端。電流電壓轉換器760的電壓輸出端提供電壓模式的基頻信號對與。
第一PGA單元120與第二電流式PGA單元740各自可以用一個或是多個電流式可程式增益放大器(電流式PGA)來實現之。這些電流式PGA可以是任何形式的電流式放大器，例如圖3B、圖5所示電流式放大器或其他電流式放大器等。第一PGA單元120的實現方式可以相同於第二電流式PGA單元740。在其他實施例中，第一PGA單元120的實現方式可以不同於第二電流式PGA單元740。另外，本實施例不限定電流電壓轉換器760的實現方式。任何可以將電流模式信號轉換電壓模式信號的電路/裝置，均可以用來實現電流電壓轉換器760。例如，可以讓電流模式信號流經電阻，而利用電阻將電流模式信號轉換電壓模式信號。
正交相分量信號路徑則包括第二電流式低階濾波器710、第三PGA單元720、第二高階濾波器730、第四PGA單元750、第二電流電壓轉換器770以及第二緩衝器790。正交相分量信號路徑將電流模式的射頻信號對與直接降頻為電壓模式的基頻信號對與。第二電流式低階濾波器710、第三PGA單元720、第二高階濾波器730、第四PGA單元750、第二電流電壓轉換器770以及第二緩衝器790的實現方式可以參照電流式低階濾波器110、第一PGA單元120、高階濾波器130、第二PGA單元740、電流電壓轉換器760以及緩衝器780。
電流式低階濾波器110與710先提供通道外干擾訊號的初步濾除，用以放寬後級PGA單元120與720的線性度要求。通道外干擾訊號的高階消除則利用此寬頻類比基頻裝置700中之高階濾波器130與730。這樣的配置方式可同時兼顧整個類比基頻裝置700的雜訊(noise)與線性度特性表現，亦即達到低雜訊與高線性度之特性，以期達到最佳的訊號雜訊比特性。
在此假設類比基頻裝置700之電流式低階濾波器110與710為電流式SK低通濾波器(current-model sallen-Key low-pass filter)，而高階濾波器130與730為電導電容低通濾波器(gm-C low-pass filter)。圖8是說明圖7所示寬頻類比基頻裝置700的輸入阻抗模擬結果。圖8中縱軸為輸入阻抗，橫軸為頻率。由圖8中可看出類比基頻裝置700的頻寬可達1GHz。
圖9是說明圖7所示寬頻類比基頻裝置700中PGA單元的電流式PGA(例如圖5、圖6所示電流式放大器)之增益頻率響應圖。圖9中縱軸為增益，橫軸為頻率。由圖9中可看出在不同的增益調變下，此電流式放大器仍可維持1GHz的頻寬。
圖10是說明圖7所示寬頻類比基頻裝置700中電流式低階濾波器110的頻率響應模擬結果。在此，電流式低階濾波器110為電流式SK低通濾波器。圖10中縱軸為增益，橫軸為頻率。由圖10中可看出電流式低階濾波器110可以初步濾除通道外之干擾訊號。
圖11是說明圖7所示寬頻類比基頻裝置700整體的頻率響應模擬與量測結果。圖11中縱軸為信號強度(magnitude)，橫軸為頻率。其中，曲線1103表示省略了電流式低階濾波器110與710，並且以電導電容低通濾波器(gm-C low-pass filter)實現高階濾波器130與730後，類比基頻裝置700整體的模擬頻率響應曲線。曲線1102表示在以電流式SK低通濾波器實現電流式低階濾波器110與710，且以電導電容低通濾波器實現高階濾波器130與730的條件下，類比基頻裝置700整體的模擬頻率響應曲線。曲線1101表示與曲線1102的相同條件下，類比基頻裝置700整體的實際量測頻率響應曲線。由圖11中可看出整個寬頻類比基頻架構電路700將通道外的干擾訊號進行高階濾除。
圖12是說明圖7所示寬頻類比基頻裝置700整體的雜訊特性量測結果。圖12中縱軸為雜訊指數(Noise Figure)，橫軸為頻率。由圖12中所示此寬頻類比基頻架構電路700具有低雜訊特性之表現。
綜上所述，上述諸實施例根據電流式放大器的寬頻特性放大250MHz以內的訊號，克服電壓式放大器無法操作在100MHz以上的技術困難。另外，上述諸實施例所示電流式放大器是以控制電流鏡(current mirror)的方式控制增益，因此可解決對於製程變異而影響增益誤差。此寬頻類比基頻裝置用來將接收機所收到訊號放大至類比數位轉換器的全刻度(full-scale)，以降低對類比數位轉換器動態範圍的需求，並濾除通道外的干擾訊號。此寬頻類比基頻裝置並適用於以低操作電壓電路來實現。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100、700．．．類比基頻裝置
110、710．．．電流式低階濾波器
120、720、740、750．．．電流式可程式增益放大單元
130、730．．．高階濾波器
210、760、770．．．電流電壓轉換器
220．．．電導電容低通濾波器
230．．．電壓電流轉換器
310、400．．．電流式放大器
311、312、313、421、422、521、522．．．電流源
314、315．．．電壓式放大器
401、402、601、602．．．內部信號
405、610．．．電流鏡架構
410、510．．．回授電路
411、412、511、512．．．阻抗
420、520．．．輸入級
430、530．．．輸出級
530-1、530-2、530-K．．．增益電路
780、790．．．緩衝器
1101、1102、1103．．．特性曲線
C1 ~C4 ．．．電容
C A 、C B 、C in ．．．寄生電容
M1~M14、M1b、M2b、M3b、M4b、Q1~Q20、Q1b、Q2b、Q3b、Q4b、T1~T10．．．電晶體
R1 ~R4 ．．．電阻
ri ．．．輸入阻抗
SWn、SWp．．．開關
圖1是依照本揭露實施例說明一種類比基頻裝置功能方塊示意圖。
圖2是依照本揭露說明圖1中高階濾波器的一種實現範例。
圖3A是依照本揭露說明圖1中電流式低階濾波器的一種實現範例。
圖3B是依照本揭露說明圖3A中電流式放大器310的一種實現範例。
圖4是依照本揭露說明圖1中電流式低階濾波器的另一種實現範例。
圖5是依照本揭露說明圖1中第一電流式PGA單元的一種實現範例。
圖6是依照本揭露的一個實施例說明圖5所示電流式放大器的電路示意圖。
圖7是依照本揭露另一實施例說明一種類比基頻裝置的功能方塊示意圖。
圖8是說明圖7所示寬頻類比基頻裝置的輸入阻抗模擬結果。
圖9是說明圖7所示寬頻類比基頻裝置中電流式PGA之增益頻率響應圖。
圖10是說明圖7所示寬頻類比基頻裝置中電流式低階濾波器的頻率響應模擬結果。
圖11是說明圖7所示寬頻類比基頻裝置整體的頻率響應模擬與量測結果。
圖12是說明圖7所示寬頻類比基頻裝置整體的雜訊特性量測結果。
700．．．類比基頻裝置
110、710．．．電流式低階濾波器
120、720、740、750．．．電流式可程式增益放大單元
130、730．．．高階濾波器
760、770．．．電流電壓轉換器
780、790．．．緩衝器

Claims (24)

  1. 一種類比基頻裝置，包括：一電流式低階濾波器，接收與處理一電流模式射頻信號，以輸出一第一電流模式輸出信號，其中該電流式低階濾波器的輸入阻抗小於輸出阻抗；一第一電流式可程式增益放大單元，其輸入端連接至該電流式低階濾波器的輸出端，其中該第一電流式可程式增益放大單元接收與處理該第一電流模式輸出信號，以輸出一第二電流模式輸出信號；以及一高階濾波器，其輸入端連接至該第一電流式可程式增益放大單元的輸出端，其中該高階濾波器接收與處理該第二電流模式輸出信號，以輸出一第三電流模式輸出信號。
  2. 如申請專利範圍第1項所述之類比基頻裝置，其中該電流式低階濾波器為電流式低通濾波器。
  3. 如申請專利範圍第2項所述之類比基頻裝置，其中該電流式低階濾波器為電流式Sallen-Key濾波器。
  4. 如申請專利範圍第1項所述之類比基頻裝置，其中該電流式低階濾波器包括：一電流式放大器，該電流式放大器的輸入端作為該電流式低階濾波器的輸入端；一回授電容，該回授電容的第一端連接至該電流式放大器的輸入端；一輸出電容，該輸出電容的第一端連接至該電流式放大器的輸出端； 一第一電阻，該第一電阻的第一端連接至該電流式放大器的輸出端，該第一電阻的第二端連接至該回授電容的第二端；以及一第二電阻，該第二電阻的第一端連接至該第一電阻的第二端，該第二電阻的第二端作為該電流式低階濾波器的輸出端。
  5. 如申請專利範圍第1項所述之類比基頻裝置，其中該電流式低階濾波器包括：一電流式放大器，該電流式放大器的第一輸入端與第二輸入端作為該電流式低階濾波器的輸入端；一第一回授電容，該第一回授電容的第一端連接至該電流式放大器的第一輸入端；一第二回授電容，該第二回授電容的第一端連接至該電流式放大器的第二輸入端；一第一輸出電容，該第一輸出電容的第一端連接至該電流式放大器的第一輸出端；一第二輸出電容，該第二輸出電容的第一端連接至該電流式放大器的第二輸出端；一第一電阻，該第一電阻的第一端連接至該電流式放大器的第一輸出端，該第一電阻的第二端連接至該第一回授電容的第二端；一第二電阻，該第二電阻的第一端連接至該第一電阻的第二端； 一第三電阻，該第三電阻的第一端連接至該電流式放大器的第二輸出端，該第三電阻的第二端連接至該第二回授電容的第二端；以及一第四電阻，該第四電阻的第一端連接至該第三電阻的第二端，該第二電阻與該第四電阻的第二端作為該電流式低階濾波器的輸出端。
  6. 如申請專利範圍第5項所述之類比基頻裝置，其中該電流式放大器包括：一輸入級，該輸入級的第一輸入端與第二輸入端分別做為該電流式放大器的第一輸入端與第二輸入端以接收一輸入電流，其中該輸入電流相應於該電流模式射頻信號，以及該輸入級依據該輸入電流與一回授電流而產生對應的一內部電流；一輸出級，該輸出級的第一輸入端與第二輸入端連接至該輸入級的第一輸出端與第二輸出端，該輸出級的第一輸出端與第二輸出端分別做為該電流式放大器的第一輸出端與第二輸出端；以及一回授電路，連接至該輸入級，依據該輸入級的該內部電流而產生對應的該回授電流。
  7. 如申請專利範圍第6項所述之類比基頻裝置，其中該內部電流為該輸入電流與該回授電流之加總。
  8. 如申請專利範圍第6項所述之類比基頻裝置，其中該輸入級包括：一第一電流源； 一第二電流源；一第一電晶體，該第一電晶體的第一端連接至該第一電流源的第一端，該第一電晶體的控制端受控於該回授電路，其中該第一電晶體與該第一電流源的共同連接端連接至該輸入級的第一輸入端；一第二電晶體，該第二電晶體的第一端連接至該第二電流源的第一端，該第二電晶體的控制端受控於該回授電路，其中該第二電晶體與該第二電流源的共同連接端連接至該輸入級的第二輸入端；一第三電晶體，該第三電晶體的第一端連接至該第一電晶體的第二端，該第三電晶體的控制端連接至該第三電晶體的第一端，其中該第三電晶體與該第一電晶體的共同連接端連接至該輸入級的第一輸出端；以及一第四電晶體，該第四電晶體的第一端連接至該第二電晶體的第二端，該第四電晶體的控制端連接至該第四電晶體的第一端，其中該第四電晶體與該第二電晶體的共同連接端連接至該輸入級的第二輸出端。
  9. 如申請專利範圍第8項所述之類比基頻裝置，其中該回授電路包括：一第一阻抗，該第一阻抗的第一端連接至一第一參考電壓，該第一阻抗的第二端連接至該第一電晶體的控制端；一第二阻抗，該第二阻抗的第一端連接至該第一參考電壓，該第二阻抗的第二端連接至該第二電晶體的控制端； 一第五電晶體，該第五電晶體的第一端連接至該第一阻抗的第二端，該第五電晶體的第二端連接至一第二參考電壓，該第五電晶體的控制端連接至該第三電晶體的第一端；以及一第六電晶體，該第六電晶體的第一端連接至該第二阻抗的第二端，該第六電晶體的第二端連接至該第二參考電壓，該第六電晶體的控制端連接至該第四電晶體的第一端。
  10. 如申請專利範圍第9項所述之類比基頻裝置，其中該第一阻抗包括第七電晶體，該第二阻抗包括第八電晶體。
  11. 如申請專利範圍第6項所述之類比基頻裝置，其中該輸出級包括：一第九電晶體，該第九電晶體的第一端連接至該輸出級的第一輸出端，該第九電晶體的控制端接收一第一偏壓；一第十電晶體，該第十電晶體的第一端連接至該輸出級的第二輸出端，該第十電晶體的控制端接收該第一偏壓；一第十一電晶體，該第十一電晶體的第一端連接至該第九電晶體的第一端，該第十一電晶體的控制端連接至該輸出級的第一輸入端；以及一第十二電晶體，該第十二電晶體的第一端連接至該第十電晶體的第一端，該第十二電晶體的控制端連接至該輸出級的第二輸入端。
  12. 如申請專利範圍第6項所述之類比基頻裝置，其中該輸出級包括：一第九電晶體，該第九電晶體的第一端連接至該輸出級的第一輸出端，該第九電晶體的控制端接收一第一偏壓；一第十電晶體，該第十電晶體的第一端連接至該輸出級的第二輸出端，該第十電晶體的控制端接收該第一偏壓；一第十一電晶體，該第十一電晶體的控制端連接至該輸出級的第一輸入端；一第十二電晶體，該第十二電晶體的控制端連接至該輸出級的第二輸入端；一第十三電晶體，該第十三電晶體的第一端連接至該第九電晶體的第一端，該第十三電晶體的第二端連接至該第十一電晶體的第一端，該第十三電晶體的控制端接收一第二偏壓；以及一第十四電晶體，該第十四電晶體的第一端連接至該第十電晶體的第一端，該第十四電晶體的第二端連接至該第十二電晶體的第一端，該第十四電晶體的控制端接收該第二偏壓。
  13. 如申請專利範圍第1項所述之類比基頻裝置，其中該第一電流式可程式增益放大單元包括一電流式放大器，該電流式放大器包括：一輸入級，該輸入級的第一輸入端與第二輸入端分別做為該電流式放大器的第一輸入端與第二輸入端以接收一輸入電流，其中該輸入電流相應於該第一電流模式輸出信 號，以及該輸入級依據該輸入電流與一回授電流而產生對應的一內部電流；一輸出級，該輸出級的第一輸入端與第二輸入端連接至該輸入級的第一輸出端與第二輸出端，該輸出級的第一輸出端與第二輸出端做為該電流式放大器的輸出端；以及一回授電路，連接至該輸入級，依據該輸入級的該內部電流而產生對應的該回授電流。
  14. 如申請專利範圍第13項所述之類比基頻裝置，其中該內部電流為該輸入電流與該回授電流之加總。
  15. 如申請專利範圍第13項所述之類比基頻裝置，其中該輸入級包括：一第一電流源；一第二電流源；一第一電晶體，該第一電晶體的第一端連接至該第一電流源的第一端，該第一電晶體的控制端受控於該回授電路，其中該第一電晶體與該第一電流源的共同連接端連接至該輸入級的第一輸入端；一第二電晶體，該第二電晶體的第一端連接至該第二電流源的第一端，該第二電晶體的控制端受控於該回授電路，其中該第二電晶體與該第二電流源的共同連接端連接至該輸入級的第二輸入端；一第三電晶體，該第三電晶體的第一端連接至該第一電晶體的第二端，該第三電晶體的控制端連接至該第三電 晶體的第一端，其中該第三電晶體與該第一電晶體的共同連接端連接至該輸入級的第一輸出端；以及一第四電晶體，該第四電晶體的第一端連接至該第二電晶體的第二端，該第四電晶體的控制端連接至該第四電晶體的第一端，其中該第四電晶體與該第二電晶體的共同連接端連接至該輸入級的第二輸出端。
  16. 如申請專利範圍第15項所述之類比基頻裝置，其中該回授電路包括：一第一阻抗，該第一阻抗的第一端連接至一第一參考電壓，該第一阻抗的第二端連接至該第一電晶體的控制端；一第二阻抗，該第二阻抗的第一端連接至該第一參考電壓，該第二阻抗的第二端連接至該第二電晶體的控制端；一第五電晶體，該第五電晶體的第一端連接至該第一阻抗的第二端，該第五電晶體的第二端連接至一第二參考電壓，該第五電晶體的控制端連接至該第三電晶體的第一端；以及一第六電晶體，該第六電晶體的第一端連接至該第二阻抗的第二端，該第六電晶體的第二端連接至該第二參考電壓，該第六電晶體的控制端連接至該第四電晶體的第一端。
  17. 如申請專利範圍第16項所述之類比基頻裝置，其中該第一阻抗包括第七電晶體，該第二阻抗包括第八電晶體。
  18. 如申請專利範圍第13項所述之類比基頻裝置，其中該輸出級包括：一第九電晶體，該第九電晶體的第一端連接至該輸出級的第一輸出端，該第九電晶體的控制端接收一第一偏壓；一第十電晶體，該第十電晶體的第一端連接至該輸出級的第二輸出端，該第十電晶體的控制端接收該第一偏壓；一第十一電晶體，該第十一電晶體的第一端連接至該第九電晶體的第一端，該第十一電晶體的控制端連接至該輸出級的第一輸入端；一第十二電晶體，該第十二電晶體的第一端連接至該第十電晶體的第一端，該第十二電晶體的控制端連接至該輸出級的第二輸入端；一第十五電晶體，該第十五電晶體的第一端連接至該輸出級的第一輸出端；一第十六電晶體，該第十六電晶體的第一端連接至該輸出級的第二輸出端；一第一開關，該第一開關選擇將該第一偏壓或一第一參考電壓傳送至該第十五電晶體與該第十六電晶體的控制端；一第十七電晶體，該第十七電晶體的第一端連接至該第十五電晶體的第一端，該第十七電晶體的控制端連接至該輸出級的第一輸入端；以及 一第十八電晶體，該第十八電晶體的第一端連接至該第十六電晶體的第一端，該第十八電晶體的控制端連接至該輸出級的第二輸入端。
  19. 如申請專利範圍第13項所述之類比基頻裝置，其中該輸出級包括：一第九電晶體，該第九電晶體的第一端連接至該輸出級的第一輸出端，該第九電晶體的控制端接收一第一偏壓；一第十電晶體，該第十電晶體的第一端連接至該輸出級的第二輸出端，該第十電晶體的控制端接收該第一偏壓；一第十一電晶體，該第十一電晶體的控制端連接至該輸出級的第一輸入端；一第十二電晶體，該第十二電晶體的控制端連接至該輸出級的第二輸入端；一第十三電晶體，該第十三電晶體的第一端連接至該第九電晶體的第一端，該第十三電晶體的第二端連接至該第十一電晶體的第一端，該第十三電晶體的控制端接收一第二偏壓；一第十四電晶體，該第十四電晶體的第一端連接至該第十電晶體的第一端，該第十四電晶體的第二端連接至該第十二電晶體的第一端，該第十四電晶體的控制端接收該第二偏壓；一第十五電晶體，該第十五電晶體的第一端連接至該輸出級的第一輸出端； 一第十六電晶體，該第十六電晶體的第一端連接至該輸出級的第二輸出端；一第一開關，該第一開關選擇將該第一偏壓或一第一參考電壓傳送至該第十五電晶體與該第十六電晶體的控制端；一第十七電晶體，該第十七電晶體的控制端連接至該輸出級的第一輸入端；一第十八電晶體，該第十八電晶體的控制端連接至該輸出級的第二輸入端；一第十九電晶體，該第十九電晶體的第一端連接至該第十五電晶體的第一端，該第十九電晶體的第二端連接至該第十七電晶體的第一端；一第二十電晶體，該第二十電晶體的第一端連接至該第十六電晶體的第一端，該第二十電晶體的第二端連接至該第十八電晶體的第一端；以及一第二開關，該第二開關選擇將該第二偏壓或一第二參考電壓傳送至該第十九電晶體與該第二十電晶體的控制端。
  20. 如申請專利範圍第1項所述之類比基頻裝置，其中該高階濾波器包括一電導電容低通濾波器。
  21. 如申請專利範圍第1項所述之類比基頻裝置，其中該高階濾波器包括：一電流電壓轉換器，該電流電壓轉換器的電流輸入端連接至該第一電流式可程式增益放大單元的輸出端； 一電導電容低通濾波器，該電導電容低通濾波器的輸入端連接至該電流電壓轉換器的電壓輸出端；以及一電壓電流轉換器，該電壓電流轉換器的電壓輸入端連接至該電導電容低通濾波器的輸出端，該電壓電流轉換器的電流輸出端連接至該高階濾波器的輸出端。
  22. 如申請專利範圍第1項所述之類比基頻裝置，其中該高階濾波器是具有電流傳輸器的一電流式濾波器。
  23. 如申請專利範圍第1項所述之類比基頻裝置，更包括：一第二電流式可程式增益放大單元，其輸入端連接至該高階濾波器的輸出端；以及一電流電壓轉換器，該電流電壓轉換器的電流輸入端連接至該第二電流式可程式增益放大單元的輸出端。
  24. 如申請專利範圍第23項所述之類比基頻裝置，更包括：一第二電流式低階濾波器，其中該第二電流式低階濾波器的輸入阻抗小於輸出阻抗；一第三電流式可程式增益放大單元，其輸入端連接至該第二電流式低階濾波器的輸出端；一第二高階濾波器，其輸入端連接至該第三電流式可程式增益放大單元的輸出端；一第四電流式可程式增益放大單元，其輸入端連接至該第二高階濾波器的輸出端；以及一第二電流電壓轉換器，其電流輸入端連接至該第四電流式可程式增益放大單元的輸出端。
TW099123835A 2010-07-20 2010-07-20 電流式類比基頻裝置 TWI427984B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099123835A TWI427984B (zh) 2010-07-20 2010-07-20 電流式類比基頻裝置
US12/855,716 US8427230B2 (en) 2010-07-20 2010-08-13 Current-mode analog baseband apparatus
US13/530,126 US8441313B2 (en) 2010-07-20 2012-06-22 Current-mode analog baseband apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099123835A TWI427984B (zh) 2010-07-20 2010-07-20 電流式類比基頻裝置

Publications (2)

Publication Number Publication Date
TW201206124A TW201206124A (en) 2012-02-01
TWI427984B true TWI427984B (zh) 2014-02-21

Family

ID=45493126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123835A TWI427984B (zh) 2010-07-20 2010-07-20 電流式類比基頻裝置

Country Status (2)

Country Link
US (2) US8427230B2 (zh)
TW (1) TWI427984B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734957B2 (en) 2015-11-17 2020-08-04 Tensorcom, Inc. High linearly WiGig baseband amplifier with channel select filter
TWI711271B (zh) * 2016-11-17 2020-11-21 美商天梭康股份有限公司 具通道選擇濾波器之高線性無線千兆基頻放大器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928359B2 (en) 2013-05-08 2015-01-06 Synaptics Incorporated Charge distribution
CA2960699C (en) * 2014-09-19 2020-08-18 Anderson, Charles Abernethy Apparatus and method for creating tunable pressure pulse
FR3026250A1 (fr) * 2014-09-19 2016-03-25 St Microelectronics Sa Dispositif electronique pour une chaine de reception de signaux radiofrequence, comprenant un etage amplificateur transconducteur a faible bruit
JP2019528649A (ja) * 2016-09-14 2019-10-10 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． プログラマブル利得及び周波数応答を持つフィルタ回路
US20220158626A1 (en) * 2020-11-19 2022-05-19 International Business Machines Corporation Current mode transconductance capacitance filter within a radio frequency digital to analog converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284505A1 (en) * 2005-04-28 2008-11-20 Hiroyuki Okada Filter Circuit for Wireless Applications and Noise Reduction Method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631170B1 (en) 1999-12-03 2003-10-07 Nokia Corporation Radio frequency receiver
US6975845B2 (en) 2002-01-22 2005-12-13 Nokia Corporation Direct conversion receiver architecture
FR2835667B1 (fr) * 2002-02-07 2006-08-04 St Microelectronics Sa Procede de reglage de la frequence de coupure d'un systeme electronique de filtrage, et systeme correspondant
US7280812B2 (en) * 2003-06-06 2007-10-09 Interdigital Technology Corporation Digital baseband receiver with DC discharge and gain control circuits
US7415260B2 (en) 2004-03-08 2008-08-19 Standard Microsystems Corporation Current-mode direct conversion receiver
CN101438503B (zh) 2004-11-03 2012-06-20 伟俄内克斯研究公司 超宽带cmos收发器
JP2006211021A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp フィルタ回路
US7539476B2 (en) 2006-03-13 2009-05-26 Kleer Semiconductor Corporation RF-to-baseband receiver architecture
US20090088110A1 (en) 2007-09-27 2009-04-02 Nanoamp Solutions, Inc. (Cayman) Radio frequency receiver architecture
US8045943B2 (en) 2008-01-29 2011-10-25 Freescale Semiconductor, Inc. High performance CMOS radio frequency receiver
TWI413361B (zh) * 2010-07-20 2013-10-21 Ind Tech Res Inst 電流式放大器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284505A1 (en) * 2005-04-28 2008-11-20 Hiroyuki Okada Filter Circuit for Wireless Applications and Noise Reduction Method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734957B2 (en) 2015-11-17 2020-08-04 Tensorcom, Inc. High linearly WiGig baseband amplifier with channel select filter
TWI711271B (zh) * 2016-11-17 2020-11-21 美商天梭康股份有限公司 具通道選擇濾波器之高線性無線千兆基頻放大器

Also Published As

Publication number Publication date
US8441313B2 (en) 2013-05-14
TW201206124A (en) 2012-02-01
US20120262228A1 (en) 2012-10-18
US8427230B2 (en) 2013-04-23
US20120019314A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
TWI427984B (zh) 電流式類比基頻裝置
US7417463B1 (en) Wireline transmission circuit
US8594583B2 (en) Apparatus and method for radio frequency reception with temperature and frequency independent gain
US7737783B2 (en) Differential amplifier
US20070200740A1 (en) Operational-based compensation of a power amplifier
US7697601B2 (en) Equalizers and offset control
US6750715B2 (en) Logarithmic IF amplifier with dynamic large signal bias circuit
US20180131356A1 (en) Fast Settling Peak Detector
CN111865339B (zh) 传送器、接收器及混合式收发器
US20110133837A1 (en) Variable gain amplifier
CN106059515B (zh) 两输入式放大器
TWI413361B (zh) 電流式放大器
US8264281B1 (en) Low-noise amplifier with tuned input and output impedances
TW202023190A (zh) 電容器電路及電容式倍增濾波器
Zhang et al. A 250MHz 60dB gain control range 1dB gain step programmable gain amplifier with DC-offset calibration
JP5433614B2 (ja) 半導体集積回路および受信装置
US10396734B1 (en) Differential transimpedance amplifier
Ramachandran et al. A 3.3-v cmos adaptive analog video line driver with low distortion performance
Zhu et al. A Compact High-Performance Programmable-Gain Analog Front End for HomePlug AV2 Communication in 0.18-$\mu\text {m} $ CMOS
JP5205403B2 (ja) 半導体集積回路装置
CN111293984B (zh) 混频模组
JP4839572B2 (ja) 入力回路
US8866552B2 (en) Current-mode line driver
JP2023065337A (ja) Ｒｆピーク検出器回路
Zhang A programmable-gain amplifier and an active inductor for in-vehicle power line communications