TWI423445B - 薄膜導體及製造方法 - Google Patents

薄膜導體及製造方法 Download PDF

Info

Publication number
TWI423445B
TWI423445B TW095129564A TW95129564A TWI423445B TW I423445 B TWI423445 B TW I423445B TW 095129564 A TW095129564 A TW 095129564A TW 95129564 A TW95129564 A TW 95129564A TW I423445 B TWI423445 B TW I423445B
Authority
TW
Taiwan
Prior art keywords
layer
reactive metal
oxidation
silver
film conductor
Prior art date
Application number
TW095129564A
Other languages
English (en)
Other versions
TW200713597A (en
Inventor
Beom-Seok Cho
Je-Hun Lee
Chang-Oh Jeong
Yang-Ho Bae
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200713597A publication Critical patent/TW200713597A/zh
Application granted granted Critical
Publication of TWI423445B publication Critical patent/TWI423445B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Laminated Bodies (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜導體及製造方法 發明領域
本發明係有關一種薄膜導體，及其製造方法，和一種薄膜電晶體(TFT)板，及其製造方法；尤係有關一種具有改良黏性和優異導電性的薄膜導體，及製造該薄膜導體的方法，和一種含有該薄膜導體的TFT板，及製造該TFT板的方法。
 發明背景
液晶顯示器(LCD)是一種目前最廣泛使用的平板顯示器，其包含二基板具有眾多的電極，及一液晶層介設其間，而可藉施一電壓於該等電極以重排液晶層內的液晶分子來調整透射的光量。
目前，一包含二設有場發生電極之板的普通LCD已被廣泛使用。具言之，該普通LCD會包含一板設有多數像元電極排成一矩陣陣列，而另一板設有一共同電極。該等LCD可藉調整像元電極與共同電極之間的電壓差來顯示所要的影像。其中，一薄膜電晶體(TFT)係為一種三端子元件而能對各像元電極切換不同的電壓，將會被連接於各像元電極。此外，一閘極薄膜導體包含一閘極線可傳輸一控制該TFT的訊號，及一資料薄膜導體包含一資料線可傳輸一要被施加於該閘極薄膜導體的電壓，皆會被製設在該基板上。
當該LCD或有機EL顯示裝置的顯示面積增加時，則連接於該等TFT的閘極線和資料線亦會增長，此將會使一薄膜導體的阻抗增加。為解決阻抗增加所造成的訊號延遲問題，故該等閘極線和資料線應儘可能由電阻率較低的材料來製成。
在LCD裝置之薄膜導體的材料中，銀(Ag)係已知具有大約1.59μ Ω cm的電阻率。故，訊號延遲問題可藉在實際製程中使用銀製成的閘極薄膜導和資料薄膜導體而來解決。但是，銀對下層結構例如一玻璃製成的基板一由原生非晶矽或摻雜非晶矽製成的半導體基材會具有較差的黏著性。因此，銀並不容易沈積而較易於釋脫或剝離一薄膜導體。並且，由於其不佳的耐熱性和化學阻抗性，故銀會因被高溫加熱而結塊，且容易被化學物所侵蝕。
 發明概要
本發明係提供一種具有優異黏性和導電性的薄膜導體及其製造方法。
本發明亦提供一種薄膜電晶體(TFT)板，其包含一薄膜導體具有優異的黏性和導電性，及一種用以製造該TFT板的方法。
依據本發明之一態樣，係在提供一種薄膜導體。該薄膜導體包含一黏性層含有一氧化反應性金屬或一矽化反應性金屬和銀；一銀導電層設在該黏性層上，及一保護層設在該銀導電層上並含有該氧化反應性金屬和銀。
依據本發明的另一態樣，係在提供一種用以製造一薄膜導體的方法，該方法包括依序地沈積一含有一矽化反應性金屬或氧化反應性金屬的第一銀合金層，一銀導電層，及一含有一氧化反應性金屬的第二銀合金層；及在所形成的結構上進行一熱處理，而藉由第一銀合金層中所含之矽化反應性金屬的矽化，或第一銀合金層中所含之氧化反應性金屬的氧化，來形成一黏性層，並藉由包含於第二銀合金層中之氧化反應性金屬的氧化，來形成一保護層。
依據本發明的又另一態樣，係在提供一種薄膜電晶體(TFT)板。其包含一閘極薄膜導體含有一閘極線會沿一第一方向延伸，及一資料薄膜導體含有一資料線會與該閘極薄膜導體絕緣並交叉，而沿一第二方向延伸；其中該閘極薄膜導體和資料薄膜導體之至少一者係包含一薄膜導體，其上會依序地沈積一含有一矽化反應性金屬或氧化反應性金屬和銀的黏性層，一銀導電層，及一保護層含有一氧化反應性金屬和銀。
依據本發明的再另一態樣，係在提供一種用以製造薄膜電晶體(TFT)板的方法，該方法包含：製成一閘極薄膜導體其含有一閘極線會沿第一方向延伸；及製成一資料薄膜導體其含有一資料線會與閘極薄膜導體絕緣並互相交叉，而沿第二方向延伸，其中製成該閘極薄膜導體或資料薄膜導體之至少一者乃包括：依序地沈積一第一銀合金層其含有一矽化反應性金屬或氧化反應性金屬；一銀導電層；及一第二銀合金層含有一氧化反應性金屬；並在所形成結構上進行一熱處理，而藉由包含於第一銀合金層中之矽化反應性金屬的矽化或氧化反應性金屬的氧化來形成一黏性層，及藉由第二銀合金層中所含之氧化反應性金屬的氧化來形成一保護層。
圖
本發明之上述及其它的特徵和優點等，將可參照所附圖式詳閱其實施例之描述說明而更清楚地瞭解，其中：第1至3圖為本發明實施例之薄膜導體的截面圖；第4至6圖為依本發明一實施例之用以製造薄膜導體的方法之各製程步驟的截面示意圖；第7至9圖為依本發明另一實施例之用以製造薄膜導體的方法之各製程步驟的截面示意圖；第10A圖為依本發明另一實施例之用來製造TFT板的方法所製成之TFT板的佈局圖；第10B及10C圖為沿第10A圖之B－B’線的截面圖；第11A、13A和19A圖皆為佈局圖乃順序地示出本發明另一實施例之製造TFT板的方法；第11B和12圖皆為沿第11A圖之B－B’線所採的製程步驟截面示意圖；第13B至18圖皆為沿第13A圖之B－B’線所採的製程步驟截面示意圖；及第19B圖為沿第19A圖之B－B’線所採的製程步驟截面圖。
 較佳實施例之詳細說明
本發明的優點和特徵及可達成它們的方法，將可參閱以下較佳實施例之詳細說明和所附圖式而更容易地瞭解。惟本發明亦能以許多不同方式來實施，故應不受限於所述之實施例。該等實施例係被提供來使本揭露能夠清楚完整，並對專業人士充分地傳達本發明的概念，而本發明僅由所附申請專利範圍來界定。在本說明書中相同的標號係指相同的元件。
本發明現將更完整地參照所附圖式來描述說明，各圖式中係示出本發明的較佳實施例。
首先，一依據本發明實施例的薄膜導體將會被描述。第1至3圖係為示出本發明實施例之薄膜導體的截面圖。
如第1圖所示，一依據本發明之一實施例的薄膜導體具有一黏性層3，一銀導電層5，及一保護層7等設在一基材上。該黏性層3包含一會與氧具有高反應性的氧化反應性金屬和銀。該保護層7亦含有如同該黏性層3中所包含的氧化反應性金屬。
該黏性層3是為一種合金層，包含一種氧化的金屬係藉一氧化反應性金屬與氧之間的反應所形成者，以及銀；而對該黏性層3底下的基材1具有優異的黏性。該氧化反應性金屬可包括但不限於至少一種選自Mg、Al、Li、Zn、In、Sn的金屬，只要其能與氧反應即可。含於該黏性層內之氧化反應性金屬的濃度可在大約0.1至50at%的範圍內。此時，包含於該黏性層3內之氧化反應性金屬的濃度並非固定。換言之，其會造成一濃度梯度，而使該氧化反應性金屬的濃度由該黏性層3與銀導電層5間的介面朝向該基材1與黏性層3之間的介面逐增。
沈積在該黏性層3上的銀導電層5會形成一電訊號通路，此係為一薄膜導體的本生功能，並具有低電阻率。
製設於該銀導電層5上的保護層7係為一種合金層，包含一氧化金屬乃藉相同於該黏性層3中的氧化反應性金屬與氧之間的反應所形成者，以及銀；而能在一後續的熱處理或蝕刻製程中來保護具有較差耐熱性和化學阻抗性的銀導電層5。該氧化反應性金層得以大約0.1至50at%之量來被包含於該保護層7中。此時，被含於該保護層7內之氧化反應性金屬的濃度並非固定的。換言之，其會形成濃度梯度，而使該氧化反應性金屬的濃度由該銀導電層5與保護層7之間的介面朝向該保護層7的表面逐增。
請參閱第2圖，依據本發明另一實施例的薄膜導體亦如同上述實施例，惟除一黏性層3’，一銀導電層5，及一含有氧化反應性金屬的保護層7係被設在一基材1上，而包含於該黏性層3’與保護層7中的氧化反應金屬互不相同。如同在前述實施例中的薄膜導體，該黏性層3’對基材1具有優異的黏附性，而該銀導電層5會形成一電訊號通路，且該保護層7可保護銀導電層5。
請參閱第3圖，本發明又另一實施例的薄膜導體係包含一黏性層3”內含一矽化反應性金屬會與矽具有高反應性，一銀導電層5，及一保護層7含有氧化反應性金屬等亦設在一基材上。其中，在該薄膜導體底下的基材1應包含矽。
該保護層7係為一合金層，包含一矽化金屬，乃藉該矽化反應性金屬與該基材1內所含的矽互相反應所形成者，以及銀；並對該基材1具有優異黏附性。在此情況下，該矽化反應性金屬可包括但不限於至少一種選自Ca、Th、Zr、Co、Ni、Ti、V、Nb、Mo、Ta、W、Cr的金屬，只要其能與矽反應即可。包含於該黏性層3”中之矽化反應性金屬的濃度可約為0.1至50at%。在此時，該黏性層3”所含之矽化反應性金屬濃度並非固定的。換言之，其會造成一濃度梯度，而使該矽化反應性金屬的濃度由該黏性層3”與銀導電層5之間的介面朝向該基材1與黏劑層3”之間的介面逐增。
如同本發明第一實施例的薄膜導體，設在該黏性層3”上的銀導電層5會形成電訊號通路，而設在銀導電層5上的保護層7為一種合金，包含一種氧化金屬和銀，該氧化金屬係藉一氧化反應性金屬與氧之間的反應所形成者，此保護層能保護矽導電層5。
再來，依本發明一實施例之用以製造一薄膜導體的方法將參照第1及第4至6圖來說明。第4至6圖係為用以製造本發明一實施例之薄膜導體的方法之製程步驟的截面示意圖。
如第4圖所示，在一由SiO2 製成之玻璃所形成的基材1上，會以一銀合金的靶來進行濺射，該合金含有銀作為主要元素及0.1~50at%的氧化反應性金屬，而來形成一第一銀合金層2。該氧化反應性金屬可包含但不限於至少一種選自一列組群的金屬：Mg、Al、Li、Zn、In、Sn，只要其能與氧反應即可。在此時，該第一銀合金層2的厚度並無特別限定。但，當該第一銀合金層2的厚度太厚時，該薄膜導體的電阻率可能會增加，故最好其厚度係在100~2000的範圍內。
嗣，濺射會在第一銀合金層2上以一銀靶來進行，而形成一銀導電層5。該銀導電層5可形成電訊號的通路，其為一薄膜導體的本生功能。較好是，該銀導電層5具有一約1000~3000的厚度。
嗣，濺射會在該銀導電層5上來進行，而以一含有銀作為主元素及0.1~50at%之氧化反應性金屬的銀合金靶來製成一第二銀合金層6。該氧化反應性材料可包含一金屬係相同或不同於該第一銀合金層2內所包含者。雖在目前本發明之該實施例中，包含於第一銀合金層2和第二銀合金層6內的氧化反應性金屬係為相同，但用以製造該實施例之薄膜導體的方法，亦可應用於該第一銀合金層2與第二銀合金層6中所含之氧化反應性金屬互不相同的情況。
如同第一銀合金層2內所含的氧化反應性金屬，被包含於第二銀合金層6內的氧化反應性金屬亦可由至少一選自Mg、Al、Li、Zn、In、Sn的金屬所製成。在此時，該第一銀合金層2的厚度並無特別限制。只是，若該鋁合金屬的厚度太大則一薄膜導體的電阻率可能會增加，故其厚度最好係在500~2000的範圍內。
嗣，如第5圖所示，一種熱處理會進行於所形成的基材1上，其已含該第一銀合金層(第4圖的2)，該銀導電層，及第二銀合金層(第4圖的6)。
該退火會在真空中，或在氮氛圍中或在少量的氧中來進行，而其退火溫度和時間分別係為大約200至300℃及30分至2小時。
由於該熱處理的結果，包含於第一銀合金層2和第二銀合金層6內的氧化反應性金屬會比銀更快速地擴散，而移至該基材1與第一銀合金層2之間的介面，及該第二銀合金層6的表面處。移向該基材1介面的氧化反應性金屬會與包含於該基材1內的SiO2 反應，而形成一種氧化金屬。移向第二銀合金層6表面的氧化反應性金屬則會與空氣中的氧反應，而形成一種氧化金屬。例如，當該氧化反應性金屬為Mg或Al時，其會經由該熱處理來與氧反應，而形成一種氧化金屬，譬如MgO或Al2 O3 。
如此包含該氧化金屬之料層將會變成該黏性層3可增加對該基材1的黏附力，及/或該保護層7可保護具有不佳耐熱性和化學阻抗性的銀導電層5。包含於該黏性層3及/或保護層7內的氧化反應性金屬之濃度並非固定。換言之，其會造成一濃度梯度，而使該黏性層3中所含之氧化反應性金屬的濃度由該黏性層3與銀導電層5的介面朝向基材1與黏性層3間的介面處逐增。此外，一濃度梯度亦會形成而使包含於保護層7中之氧化反應性金屬的濃度由該銀導電層5與保護層7間的介面朝向保護層7的表面處逐增。該黏性層3和保護層7的厚度可依據第一合金層2和第二合金層6的厚度而來改變。例如，若未處理的第一銀合金層2和第二銀合金層6之厚度分別為約500和1000時，則該黏性層3與保護層7的厚度會分別約為200和150。
嗣，如第6圖所示，一感光層會被設在該包含黏性層3、銀導電層5、和保護層7之經熱處理的結構上，然後會被圖案化或所需形狀，而形成一感光層圖案8。
最後，請回參第1圖，該包含黏性層3、銀導電層5和保護層7之經熱處理所造成的結構，會被使用該感光層圖案8作為一蝕刻罩來圖案化，而完成該薄膜導體。
以下，一用以製造本發明另一實施例之薄膜導體的方法將會參照第3及7至9圖來說明。第7至9圖係用以製造本發明另一實施例之薄膜導體的方法之製程步驟的截面示意圖。
請參閱第7圖，濺射會在一含有原生非晶矽或摻雜非晶矽之基材1上來進行，而以一包含銀作為主元素和0.1~50at%矽化反應性金屬的銀合金靶，來形成一含有矽化反應性金屬的第一銀合金層2”。一當與矽反應時會造成矽化的金屬可被作為該矽化反應性金屬，其例包括但不限於Ca、Th、Co、Ni、Ti、V、Nb、Mo、Ta、W、Cr等之至少一者。其中，該第一銀合金層2”的厚度並無特別限制，但，若該第一銀合金層2”被製得太厚，則一薄膜導體的相對電阻可能會不良地增加。故，該第一銀合金層2”的厚度最好約在100至2000的範圍內。
嗣，會以一銀靶來在第一銀合金層2”上進行濺射，而製成一銀導電層5。該銀導電層5可形成一電訊號通路，其係為一薄膜導體的本生功能，且厚度約為1000~3000。
嗣，濺射令以一含有銀作為主元素及0.1~50at%之氧化反應性金屬的銀合金靶在該銀導電體5上進行，以製成一第二銀合金層6。任何能與氧具有高反應性的金屬皆可被用作為該矽化反應性金屬，其例包括但不限於Mg、Al、Li、Zn、In、Sn等之至少一者。其中，該第二銀合金層6的厚度並無特別限制，但若該層6被製成太厚，則所形成之薄膜導體的相對電阻可能會不良地增升。故，該第二銀合金層6的厚度最好約為500~2000。
嗣，如第8圖所示，退火(其係為一種熱處理)會在含有一第一銀合金層2”，銀導電層5，及第二銀合金層6之該基材1上來進行。該退火係在真空中，或在氮氛圍中，或在少量的氧中來進行，而其退火溫度和時間係分別約為200至300℃及30分至2小時。
由於該熱處理的結果，包含於第一銀合金層2”內的矽化反應性金屬會比銀更迅速地擴散，而移至與該基材1的介面處，並與包含於該基材1內的矽反應來形成一矽化金屬。例如，當該矽化反應性金屬為Ti或Co時，其會經由熱處理來與矽反應，而形成一矽化金屬例如TiSi2 或CoSi2 。一含有矽化反應性金屬的膜層會改善對該基材1的黏附性，而減低與該基材1的接觸電阻，並形成一黏性層3”可阻止銀被擴散至該基材1內。包含於該黏性層3”中之氧化反應性金屬的濃度並不固定。換言之，其會造成一濃度梯度，而使包含於該黏性層3”中之氧化反應性金屬的濃度由該黏性層3”與銀導電層5間的介面朝向該基材1與黏性層3”間的介面處逐增。該黏性層3”的厚度可依據第一銀合金層2”和第二銀合金層6的厚度來改變。例如，當未處理的第一銀合金層2”之厚度係約為1000時，則該黏性層3”的厚度乃約為100。
此外，由於該熱處理，故包含於第二銀合金層6中的氧化反應性金屬會比銀更迅速擴散，而移向第二銀合金層6的表面，並與空氣中的氧反應來形成一種氧化金屬。例如，當該氧化反應性金屬為Mg或Al，其會經由該熱處理來與氧反應，而形成一種氧化金屬例如MgO或Al2 O3 。如此包含該氧化金屬的膜層會變成一保護層7，而能保護具有較差抗熱性和化學阻抗性的銀導電層5。該保護層7內所含之氧化反應性金屬的濃度並不固定。換言之，其會造成一濃度梯度，而使該保護層7內所含的氧化反應性金屬之濃度會由該銀導電層5保護層7間的介面朝向保護層7的表面處逐增。該保護層7的厚度可依據未處理的第二銀合金層6之厚度來改變。例如，當該未處理的第二銀合金層6之厚度約為1000時，則該保護層7的厚度會約為150。
嗣，如第9圖所示，在進行退火之後，一感光層會被設在所形成之包含該黏性層3”，銀導電層5，和保護層7的結構上，並會被圖案化成所須形狀，而完成一感光層圖案。然後，如第3圖所示，該經熱處理之含有黏性層3”，銀導電層5和保護層7的結構會被用該感光層圖案8作為蝕刻罩來圖案化而形成一薄膜導體。
該薄膜導體及其製造方法亦可應用於一TFT板和其製造方法。
以下，一依本發明一實施例的TFT板及其製造方法將會參照所附圖式來說明。
首先，一依本發明一實施例之TFT板製造方法所製成的TFT板將會參照第10A至10C圖來說明。第10A圖為一依本發明另一實施例之用以製造TFT板的方法所製成之一TFT板的佈局圖，而第10B圖為沿第10A圖之B－B’線的截面圖。
如第10A至10C圖所示，有多數的閘極薄膜導體(22，24，26，27，28)可傳輸閘極訊號而被製設在一基材10上。一閘極薄膜導體(22，24，26，27，28)包含一閘極線22會沿橫排方向延伸；一閘極線接墊24會連接於該閘極線22的末端以接收外部送來的閘極訊號，並將之傳送至閘極線22；一突出TFT的閘極電極26會連接於閘極線22，及一儲存電極27和一儲存電極線28會與該閘極線22平行列設。該儲存電極線28會以一穿過像元區域的橫向延伸，並連接於儲存電極27，其係比儲存電極線28更寬。
該儲存電極27會與一連接像元電極82(容後說明)的汲極電極延伸部67重疊，而形成一儲存電容器能加強一像元的蓄電能力。該儲存電極27和儲存電極線28的形狀和排列能以許多方式來改變。當該像元電極82與閘極線22重疊所形成的儲存電容器夠用時，則該儲存電極27的形成即可省略。
該閘極薄膜導體(22，24，26，27)可具有一三層結構，包含一黏性層(221，241，261，271)其內含有一氧化反應性金屬對該基材10具有優異黏性，一銀導電層(222，242，262，272)會形成電訊號通路，及一保護層(223，243，263，273)含有一氧化反應性金屬可保護具有較差耐熱性和化學阻抗性的銀導電層(222，242，262，272)。此時，該氧化反應性金屬係以一種氧化金屬的形式被含納於該黏性層(221，241，261，271)和保護層(223，243，263，273)中。
該黏性層(221，241，261，271)和保護層(223，243，263，273)可含有相同的氧化反應性金屬，如第10B圖中的標圈G1所示者；或包含不同的氧化反應性金屬，如第10C圖中的標圈G2所示。雖未直接示於圖中，但該儲存電極線 28亦可具有與閘極薄膜導體(22，24，26，27)相同的結構。在具有如下所述之多層結構的閘極薄膜導體中亦包括該儲存電極線28，且該閘極薄膜導體(22，24，26，27)的多層特性於該儲存電極線28仍會同樣保有。
一由氮化矽(SiNx)製成的閘極絕緣層30會被設在該基材10和閘極薄膜導體(22，24，26，27，28)上。
一由半導體例如氫化非晶矽製成的半導體層42，44，48會被設在該閘極絕緣層30上。一由矽化物或摻有高濃度n型雜質之n＋氫化非晶矽所製成的電阻接觸層52，55，56，58會被設在該半導體層42，44，48上。
該電阻接觸層52，55，56，58會減少底下的半導體圖案42，44，48與上覆的資料薄膜導體(62，65，66，67，68)之間的接觸電阻，並具有與資料薄膜導體(62，65，66，67，68)完全相同的形狀。同時，該半導體層42，44，48會與後述的資料薄膜導體(62，65，66，67，68)和電阻接觸層52，55，56，58(除了一TFT通道部份以外)大致相同的結構。
一資料薄膜導體(62，65，66，67，68)會被製設在電阻接觸層55和56及閘極絕緣層30上。該資料薄膜導體(62，65，66，67，68)包含一資料線62會沿縱向延伸並交叉該閘極線22來形成像元，一源極電極65會連接於資料線62並延伸於電阻接觸層55上；一資料線接墊68連接於資料線62末端可由外部電路接收圖像訊號；一汲極電極66會與源極電極65間隔分開而設在電阻接觸層56上，且由閘極電極26視之會相對於源極電極65；及一汲極電極延伸部67係由汲極電極66伸出而具有一大面積會與儲存電極27重疊。
該源極電極65會與至少一部份的半導體層40重疊。該汲極電極66會配屬閘極電極26而呈相對於源極電極65，並與至少一部份的半導體層40重疊。
該汲極電極延伸部67會與儲存電極27重疊而在該儲存電極27和閘極絕緣層30之間形成儲存能力。當該儲存電極27未製設時，則該汲極電極延伸部67亦不必製成。
如第10B圖中之標號D1所示，該資料薄膜導體(62，65，66，67，68)可具有一三層結構，包含一黏性層(621，651，661，671，681)含有一矽化反應性金屬會對下層具有優異黏附性並能減少接觸電阻；一銀導電層(622，652，662，672，682)會形成電訊號通路；及一保護層(623，653，663，673，683)含有一氧化反應性金屬可保護具有不佳耐熱性和化學阻抗性的銀導電層(622，652，662，672，682)。其中，該矽化反應性金屬係包含在該黏性層(621，651，661，671，681)中，而呈矽化金屬形成該三層結構的上層，且該氧化反應性金屬係被包含在保護層(623，653，663，673，683)中，而形成一種氧化金屬。
該保護層70係設在資料薄膜導體(62，65，66，67，68)上，並有一曝露部份可穿入半導體層40。該保護層70較好係由一無機絕緣體例如氮化矽(SiNX )所製成，或由一種低介電的絕緣材料來製成，例如以電漿強化化學氣相沈積(PECVD)法所形成的a－Si：C：O及a－Si：O：F等。
此外，該保護層70亦可由一種有機絕緣體(未示出)來製成，例如氮化矽或氧化矽，或一具有良好平坦特性的感光有機材料，或一低介電絕緣材料例如以PECVD法所形成的a－Si：C：O及a－Si：O：F等。
接觸孔77和78會設在保護層70上來曝露汲極電極延伸部67和資料線接墊68，且一接觸孔74亦會設在保護層70上來曝露閘極絕緣層30至曝露該閘極線接墊24。一像元電極82會設在該保護層70上，並經由該接觸孔77電連接於汲極電極66，而位於一像元區域中。電場會產生於該被供以資料電壓的像元電極82與一上顯示基板的共同電極之間，其能決定該像元電極82和共同電極間之液晶層內的液晶分子的排列方向。
又，一輔助閘極線接墊84與一輔助資料線接墊88會被設在該保護層70上，而分別經由接觸孔74和78連接於閘極線接墊24與資料線接墊68。該像元電極82與輔助閘極和資料線接墊86和88較好是由ITO或IZO所製成。
以下，使用本發明該實施例之製造薄膜導體的方法來製造一TFT板的方法將參照第10A至10C圖及第11A至19B圖來詳細說明。
首先，如第11A和11B圖所示，濺射會以一含有銀作為主元素及0.1~50at%氧化反應性金屬的銀合金靶來在一由SiO2 製成的玻璃基材1上進行，而形成一第一銀合金層。嗣在以一銀靶進行濺射而形成一銀導電層之後，濺射會以一含有0.1~50at%氧化反應性金屬的銀合金靶來進行而製成一第二銀合金層。
其中，被包含於該第一和第二銀合金層內的氧化反應性金屬係可為相同或不同。任何當與氧反應時會造成氧化反應的金屬即能作為該氧化反應性金屬，乃可為選自Mg、Al、Li、Zn、In、Sn中之至少一者。該第一銀合金層、銀導電層、及第二銀合金層的厚度並無特別限制，但若其厚度過厚時，則所形成之薄膜導體的電阻率會不良地增加，故其厚度較好係分別約為100至2000，1000至3000，及500至2000。
該三層金屬結構會在真空氛圍中，或一含有氮或少量氧的環境中，以大約200~300℃來退火大約30分至2小時，結果，在第一銀合金層中的氧化反應性金屬會擴散至該基材10的介面處，並與該基材10的SiO2 反應，而形成一種氧化金屬。在第二銀合金層中的氧化反應性金屬則會擴散至該第二銀合金層的表面處，並與空氣中的氧反應，而形成一種氧化金屬。因此，該第一銀合金層，銀導電層，和第二銀合金層將會由於熱處理而轉變成對該基材10具有絕佳附著性的黏性層(221，241，261，271)；該銀導電層(222，242，262，272)會形成電訊號通路；而該保護層(223，243，263，273)能保護具有較差耐熱性和化學阻抗性的銀導電層(222，242，262，272)。在此情況下，將會造成一濃度梯度，而使該黏性層(221，241，261，271)和保護層(223，243，263，273)中所含的氧化反應性金屬之濃度會由該銀導電層(222，242，262，272)與黏性層(221，241，261，271)和保護層(223，243，263，273)等之各介面處朝向所形成結構的表面處逐增。
所形成結構會被圖案化而完成該閘極薄膜導體(22，24，26，27，28)，包括閘極線22，閘極電極26，閘極線接墊24，儲存電極27，和儲存電極線28等。
嗣，如第12圖所示，由氮化矽形成的閘極絕緣層30，原生非晶矽層40，和摻雜的非晶矽層50等會例如以化學氣相沈積法(CVD)來依序地沈積分別至1500~5000，500~2000，及300~600的厚度。
嗣，濺射會在該非晶矽層50上以一含有銀作為主元素及0.1~50at%矽化反應性金屬的銀合金靶來進行，而形成一第三銀合金層。嗣，濺射會在該銀合金靶上以一銀靶來進行而形成一銀導電層，且濺射會在一含有0.1~50at%氧化反應性金屬的銀合金靶上進行，而形成一第四銀合金層。
其中，任何當與矽反應時會造成矽化的金屬皆可被用作該矽化反應性金屬，其例可包括下列至少一者但不限於Ca，Th，Co，Ni，Ti，V，Nb，Mo，Ta，W，Cr。此外，任何當與氧化反應時可造成氧化反應的金屬，皆可被用作第四銀合金層中所含的氧化反應性金屬，而其例可包括下列至少一者但不限於Mg、Al、Li、Zn、In、Sn。該第三銀合金層，銀導電層，及第四銀合金層的厚度並無特別限制，但較好係分別為大約100至2000，1000至3000，500至2000，俾令所形成的薄膜導體之相對電阻不會不良地增升。
該三層結構會在一真空氛圍或一含有氮或少量氧的環境中以大約200~300℃來退火大約30分至2小時。結果，該第三銀合金層中的矽化反應性金屬會擴散至該原生非晶矽層40與摻雜非晶矽層50之間的介面，並與其中的矽反應而形成一矽化金屬。此外，在第四銀合金層內的氧化反應性金屬會擴散至該第四銀合金層之表面，而與空氣中的氧反應來形成一種氧化金屬。因此，該第三銀合金層，銀導電層和第四銀合金層將會由於熱處理而分別轉變成對底下層具有優良黏性的黏性層601，可形成電訊號通路的銀導電層602，及該保護層603能保護具有不良耐熱性和化學阻抗性的銀導電層602。其中，一濃度梯度會被造成，而使該矽化反應性金屬的濃度由銀導電層622與黏性層601的介面，朝向該黏性層601與非晶矽層40和摻雜非晶矽層50的介面處增加。一濃度梯度亦會造成，而使該氧化反應性金屬的濃度曲保護層603與銀導電層602間的介面朝向該保護層603之一表面處增加。
一感光層110嗣會覆設在該被退火的結構上。
嗣，如第13A和13B圖所示，光會透過一阻罩(未示出)照射於該感光層110上，並經顯影而形成感光層圖案112和114。在該二感光層圖案112和114中，一TFT通道部份，即位於一源極電極(第10B及10C圖中的65)與一汲極電極(第10B及10C圖中的66)之間的第一部份114，會比一位在一資料薄膜導體部份中的第二部份112，即一資料薄膜導體將會形成的可能部份，具有更小的厚度。而在該通道部份與該資料薄膜導體部份以外區域的感光層圖案則會全被除去。於此情況下，保留在通道區中之感光層圖案114對保留在資料薄膜導體部份中之感光層圖案112的厚度比，將會隨著製程條件而改變，此將說明於後。例如，該第一部份114的厚度可小於第二部份112譬如4000的厚度，或等於其半。
嗣，包含該保護層603、銀導電層602，及黏性層601等之所形成結構會被使用該等感光層圖案112和114作為蝕刻罩來圖案化。結果，如第14圖所示，該三層圖案只有該通道區和資料薄膜導體的部份會保留，而其餘的部份則會全部被除去，因此摻雜的非晶矽層50將會曝露。如此存留的三層圖案會具有與最後製成的資料薄膜導體大致相同的形狀，惟除該源極電極65和汲極電極66尚未互相斷接。
嗣如第15圖所示，在該通道區和資料薄膜導體部份以外區域中之曝露的摻雜非晶矽層50。該原生非晶矽層40，及該感光層110的第一部份114等，皆會被以乾蝕刻來同時地除去，然後會進行灰化來除去留存於該通道區之源/汲極三層圖案64表面上的感光層殘餘物。
嗣如第16圖所示，該通道部份包含該保護層643，銀導電層642，和黏性層641的三層圖案將會被蝕刻除去，且由摻雜非晶矽製成的電阻接觸層52，55，56，58會被使用例如乾蝕刻來形成。一部份的半導體層44亦會被除去，故該半導體層44的厚度將會減少。而且，該感光層圖案的第二部份112亦會被蝕刻至一預定厚度。因此，該源極電極65和汲極電極66會互相分開，而使資料薄膜導體65和66及設在底下的電阻接觸層55和56被完成。
嗣如第17圖所示，保留在該資料薄膜導體部份中的感光層之第二部份112會被除去。
嗣如第18圖所示，該保護層70係由一單層或多層的料層所製成，該料層係為具有優異平坦特性和光敏性的有機材料，或以PECVD法所製成的低介電常數絕緣材料，例如a－Si：C：O或a－Si：O：F，或一無機材料例如氮化矽(SiNx)。
嗣如第19A和19B圖所示，該閘極絕緣層30和保護層70會被以光微影法來圖案化，而形成各接觸孔74，77，78分別會曝露該閘極線接墊24，汲極電極延伸部67，及資料線接墊68。當該保護層70係由一具有感光性的有機材料製成時，該等接觸孔74，77，78將可只用光微影法來製成。在此時，該光微影法可在一蝕刻條件下來進行，即令該閘極絕緣層30和保護層70的蝕刻率大致相同。
最後，如第10A至10C圖所示，一透明導電材料例如ITO或IZO會被沈積並在該材料上進行光微影製程，而來形成該像元電極82其會經由接觸孔77連接於汲極電極66，及該輔助閘極線接墊84和輔助資料線接墊88分別會經由接觸孔74和78連接於閘極線接墊24和資料線接墊68。
雖一TFT基板具有一半導體層與一資料薄膜導體係使用相同的光阻圖案以光微影法及用以製造該TFT基板的方法來製成，已被揭述於本發明的上述實施例中；但本發明亦可應用於具有以不同阻罩之光微影法來製成的半導體層和資料薄膜導體之TFT基板。
此外，雖一TFT板包含一資料薄膜導體具有一黏性層內含一矽化反應性金屬者已被舉例說明如上，但所述之例僅供說明，而本發明亦可應用於一TFT板包含一資料薄膜導體具有一黏性層內含一氧化反應性金屬者。
如上所述，在一使用本發明之薄膜導體製造方法來製成之TFT板的閘極薄膜導體或資料薄膜導體中，一黏性層會被製設於一銀導電層底下以增進其對一底下層的黏附性，且一保護層會被設在該銀導電層上來保護該銀導電層。故，將可避免該閘極薄膜導體或資料薄膜導體的釋脫或剝離，而得改善一LED裝置的訊號特性和影像品質。
綜上所述，專業人士將可瞭解該等較佳實施例仍有許多變化修正能被製成而不實質超出本發明的原理。因此，所述之本發明的較佳實施例僅係作為概括說明之用，而無限制之意。
1．．．基材
2．．．第一銀合金層
3，221，241，261，271，601，621，641，651，661，671，681．．．黏性層
5，222，242，262，272，602，622，642，652，662，672，682．．．銀導電層
6．．．第二銀合金層
7，70，223，243，263，273，603，623，643，653，663，673，683．．．保護層
8，112，114．．．感光層圖案
10．．．基材
22．．．閘極線
24．．．閘極線接墊
26．．．閘極電極
27．．．儲存電極
28．．．儲存電極線
30．．．閘極絕緣層
40．．．半導體層
42，44，48．．．半導體層
50．．．非晶矽層
52，55，56，58．．．電阻接觸層
62．．．資料線
64．．．源/汲極三層圖案
65．．．源極電極
66．．．汲極電極
67．．．汲極電極延伸部
68．．．資料線接墊
74，77，78．．．接觸孔
82．．．像元電極
84．．．輔助閘極線接墊
88．．．輔助資料線接墊
110．．．感光層
第1至3圖為本發明實施例之薄膜導體的截面圖；第4至6圖為依本發明一實施例之用以製造薄膜導體的方法之各製程步驟的截面示意圖；第7至9圖為依本發明另一實施例之用以製造薄膜導體的方法之各製程步驟的截面示意圖；第10A圖為依本發明另一實施例之用來製造TFT板的方法所製成之TFT板的佈局圖；第10B及10C圖為沿第10A圖之B－B’線的截面圖；第11A、13A和19A圖皆為佈局圖乃順序地示出本發明另一實施例之製造TFT板的方法；第11B和12圖皆為沿第11A圖之B－B’線所採的製程步驟截面示意圖；第13B至18圖皆為沿第13A圖之B－B’線所採的製程步驟截面示意圖；及第19B圖為沿第19A圖之B－B’線所採的製程步驟截面圖。
1．．．基材
3．．．黏性層
5．．．銀導電層
7．．．保護層

Claims (35)

  1. 一種薄膜導體，包含：一黏性層，可將該薄膜導體黏接於一基材，該黏性層含有一氧化反應性金屬或一矽化反應性金屬和銀；一銀導電層，設在該黏性層上；及一保護層，設在該銀導電層上，並含有一氧化反應性金屬和銀，其中，該黏性層具有一濃度梯度，而使該氧化反應性金屬或該矽化反應性金屬的濃度由該黏性層與銀導電層間的介面朝向該基材與黏性層之間的介面逐增。
  2. 如申請專利範圍第1項之薄膜導體，其中在該黏性層和保護層內係含有相同的氧化反應性金屬。
  3. 如申請專利範圍第1項之薄膜導體，其中在該黏性層和該保護層內所含的該氧化反應性金屬包含至少一種選自下列組群者：Mg、Al、Li、Zn、In、Sn。
  4. 如申請專利範圍第1項之薄膜導體，其中該黏性層或保護層內含有0.1~50at%的氧化反應性金屬。
  5. 如申請專利範圍第1項之薄膜導體，其中含有矽化反應性金屬的黏性層底下更包含一矽層。
  6. 如申請專利範圍第1項之薄膜導體，其中該矽化反應性金屬包含至少一種選自下列組群者：Ca，Th，Zr，Co，Ni，Ti，V，Nb，Mo，Ta，W，Cr。
  7. 如申請專利範圍第1項之薄膜導體，其中該黏性層含有0.1~50at%之量的矽化反應性金屬。
  8. 如申請專利範圍第5項之薄膜導體，其中被含於該黏性層內的矽化反應性金屬會與矽反應而形成一種矽化金屬。
  9. 如申請專利範圍第1項之薄膜導體，其中被含於該黏性層內的氧化反應性金屬會與氧反應而形成一種氧化金屬。
  10. 如申請專利範圍第1項之薄膜導體，其中被含於該保護層內的氧化反應性金屬會與環境中的氧反應而形成一氧化表面。
  11. 一種用以製造薄膜導體的方法，包含：在一基材上沈積一第一銀合金層，其含有一矽化反應性金屬或氧化反應性金屬；在該第一銀合金層上沈積一銀導電層；在該銀導電層上沈積一第二銀合金層，其含有一氧化反應性金屬；及在所形成結構上進行熱處理，而藉由該第一銀合金層內之矽化反應性金屬的矽化或氧化反應性金屬的氧化來使該第一銀合金層黏接於基材，並使第二銀合金層藉其內所含之氧化反應性金屬的氧化而轉變成一保護層，其中，該第一銀合金層具有一濃度梯度，而使該氧化反應性金屬或該矽化反應性金屬的濃度由該第一銀合金層與銀導電層間的介面朝向該基材與該第一銀合金層之間的介面逐增。
  12. 如申請專利範圍第11項之方法，其中在該第一和第二銀 合金層內含有相同的氧化反應性金屬。
  13. 如申請專利範圍第11項之方法，其中在該第一和第二銀合金層內所含的該氧化反應性金屬包含至少一種選自下列組群者：Mg、Al、Li、Zn、In、Sn。
  14. 如申請專利範圍第11項之方法，其中該第一銀合金層或第二銀合金層含有0.1~50at%之量的氧化反應性金屬。
  15. 如申請專利範圍第11項之方法，其中含有矽化反應性金屬的第一銀合金層更包含一矽層設在底下。
  16. 如申請專利範圍第11項之方法，其中該矽化反應性金屬包含至少一種選自下列組群者：Ca，Th，Zr，Co，Ni，Ti，V，Nb，Mo，Ta，W，Cr。
  17. 如申請專利範圍第11項之方法，其中該熱處理係以一大約200至300℃的溫度來進行。
  18. 一種薄膜電晶體(TFT)板，包含：一閘極薄膜導體，包含一閘極線會沿一第一方向延伸；及一資料薄膜導體，包含一資料線會與閘極薄膜導體絕緣，並與該閘極薄膜導體交叉，而沿一第二方向延伸；且該閘極薄膜導體和資料薄膜導體之至少一者係包含一薄膜導體，其中有一包含一矽化反應性金屬或氧化反應性金屬和銀的黏性層，一銀導電層，及一含有一氧化反應性金屬和銀的保護層等會依序地沈積，其中，該黏性層具有一濃度梯度，而使該氧化反應性金屬或該矽化反應性金屬的濃度由該黏性層與銀導電層間的介面朝向該基材與黏性層之間的介面逐增。
  19. 如申請專利範圍第18項之TFT板，其中在該黏性層和該保護層內所含的該氧化反應性金屬包含至少一種選自下列組群者：Mg、Al、Li、Zn、In、Sn。
  20. 如申請專利範圍第18項之TFT板，其中該黏性層或保護層含有0.1~50at%之量的氧化反應性金屬。
  21. 如申請專利範圍第18項之TFT板，其中含有矽化反應性金屬的黏性層底下更包含一矽層。
  22. 如申請專利範圍第21項之TFT板，其中該矽層係為一半導體層或電阻接觸層。
  23. 如申請專利範圍第18項之TFT板，其中該矽化反應性金屬包含至少一種選自下列組群者：Ca，Th，Zr，Co，Ni，Ti，V，Nb，Mo，Ta，W，Cr。
  24. 如申請專利範圍第18項之TFT板，其中該黏性層含有0.1~50at%之量的矽化反應性金屬。
  25. 如申請專利範圍第18項之TFT板，其中被含於該黏性層內的矽化反應性金屬會與矽反應而成一種矽化金屬，或被含於該黏性層內的氧化反應性金屬會與氧反應而成一種氧化金屬。
  26. 如申請專利範圍第18項之TFT板，其中被含於該保護層內的氧化反應性金屬會與氧反應。
  27. 一種用以製造薄膜電晶體(TFT)板的方法，包含：製成一閘極薄膜導體其含有一閘極線會沿一第一方向延伸；及製成一資料薄膜導體其含有一資料線會與該閘極 薄膜導體絕緣，並與該閘極薄膜導體交叉，而沿一第二方向延伸；其中該閘極薄膜導體或資料薄膜導體之至少一者的形成係包括在一基材上依序地沈積一第一銀合金層其含有一矽化反應性金屬或氧化反應性金屬，一銀導電層，及一第二銀合金層其含有一氧化反應性金屬；並在所形成結構上進行一熱處理，俾藉由包含於第一銀合金層內之矽化反應性金屬的矽化或氧化反應性金屬的氧化，而在該基材上形成一黏性層，並藉第二銀合金層內所含之氧化反應性金屬的氧化來形成一保護層，其中，該第一銀合金層具有一濃度梯度，而使該氧化反應性金屬或該矽化反應性金屬的濃度由該第一銀合金層與銀導電層間的介面朝向該基材與該第一銀合金層之間的介面逐增。
  28. 如申請專利範圍第27項之方法，其中在該第一和第二銀合金層內含有相同的氧化反應性金屬。
  29. 如申請專利範圍第27項之方法，其中在該第一和第二銀合金層內所含的該氧化反應性金屬包含至少一種選自下列組群者：Mg、Al、Li、Zn、In、Sn。
  30. 如申請專利範圍第29項之方法，其中該第一銀合金層含有0.1~50at%之量的矽化反應性金屬。
  31. 如申請專利範圍第27項之方法，其中含有矽化反應性金屬的第一銀合金層更包含一矽層設在底下。
  32. 如申請專利範圍第31項之方法，其中該矽層係為一半導 體層或電阻接觸層。
  33. 如申請專利範圍第27項之方法，其中該矽化反應性金屬包含至少一種選自下列組群者：Ca，Th，Zr，Co，Ni，Ti，V，Nb，Mo，Ta，W，Cr。
  34. 如申請專利範圍第27項之方法，其中該第一銀合金層含有0.1~50at%之量的矽化反應性金屬。
  35. 如申請專利範圍第27項之方法，其中該熱處理係以一大約200至300℃的溫度來進行。
TW095129564A 2005-08-12 2006-08-11 薄膜導體及製造方法 TWI423445B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074455A KR20070019458A (ko) 2005-08-12 2005-08-12 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW200713597A TW200713597A (en) 2007-04-01
TWI423445B true TWI423445B (zh) 2014-01-11

Family

ID=37722015

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095129564A TWI423445B (zh) 2005-08-12 2006-08-11 薄膜導體及製造方法

Country Status (5)

Country Link
US (1) US7808108B2 (zh)
JP (1) JP5215543B2 (zh)
KR (1) KR20070019458A (zh)
CN (1) CN1913146B (zh)
TW (1) TWI423445B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8373948B2 (en) * 2008-04-28 2013-02-12 Hitachi Global Storage Technologies Netherlands B.V. Tunnel magnetoresistance (TMR) structures with MGO barrier and methods of making same
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI419328B (zh) * 2009-06-12 2013-12-11 Ind Tech Res Inst 主動層堆疊結構及其製造方法及其應用
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2312633A1 (en) * 2009-10-15 2011-04-20 Applied Materials, Inc. Method and installation for producing a semiconductor device, and semiconductor device
KR102047354B1 (ko) 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101976057B1 (ko) * 2011-08-19 2019-05-07 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조방법
CN102955308B (zh) * 2011-08-19 2015-06-10 乐金显示有限公司 用于显示装置的阵列基板及其制造方法
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102066592B1 (ko) * 2013-09-27 2020-02-11 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102240456B1 (ko) * 2014-07-30 2021-04-15 에스케이하이닉스 주식회사 광학적 관통 비아를 가지는 반도체 소자
US9941376B2 (en) * 2015-04-30 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate scheme for device and methods of forming
CN107275342B (zh) 2017-06-12 2019-11-08 京东方科技集团股份有限公司 一种显示装置及其制备方法
KR102424952B1 (ko) * 2017-09-21 2022-07-26 삼성디스플레이 주식회사 표시 장치
US10901543B1 (en) * 2017-09-29 2021-01-26 Apple Inc. Touch screen with transparent electrode structure
GB2590427A (en) * 2019-12-17 2021-06-30 Flexanable Ltd Semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288414B1 (en) * 1997-03-05 2001-09-11 Lg Electronics, Inc. Liquid crystal display and a double layered metal contact
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US20040178411A1 (en) * 2003-03-10 2004-09-16 Fujitsu Display Technologies Corporation Substrate for display, method of manufacturing the same and display having the same
US20050019203A1 (en) * 2003-07-23 2005-01-27 Yuhichi Saitoh Silver alloy material, circuit substrate, electronic device, and method for manufacturing circuit substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917616B2 (ja) 1991-10-25 1999-07-12 三菱マテリアル株式会社 保護膜付銀合金導体箔及びその製造方法
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4620298B2 (ja) * 2001-07-23 2011-01-26 パイオニア株式会社 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板
KR100980008B1 (ko) 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4496518B2 (ja) 2002-08-19 2010-07-07 日立金属株式会社 薄膜配線
JP2004131747A (ja) 2002-10-08 2004-04-30 Sumitomo Metal Mining Co Ltd 表示デバイス用銀合金及びこの銀合金を用いて形成した電極膜または反射膜を使用する表示デバイス
JP2004277780A (ja) * 2003-03-13 2004-10-07 Furuya Kinzoku:Kk 銀系合金の積層構造並びにそれを用いた電極、配線、反射膜及び反射電極

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288414B1 (en) * 1997-03-05 2001-09-11 Lg Electronics, Inc. Liquid crystal display and a double layered metal contact
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6897479B2 (en) * 1998-08-28 2005-05-24 Fujitsu Display Technologies Corporation ITO film contact structure, TFT substrate and manufacture thereof
US20040178411A1 (en) * 2003-03-10 2004-09-16 Fujitsu Display Technologies Corporation Substrate for display, method of manufacturing the same and display having the same
US20050019203A1 (en) * 2003-07-23 2005-01-27 Yuhichi Saitoh Silver alloy material, circuit substrate, electronic device, and method for manufacturing circuit substrate

Also Published As

Publication number Publication date
TW200713597A (en) 2007-04-01
KR20070019458A (ko) 2007-02-15
JP2007053363A (ja) 2007-03-01
CN1913146B (zh) 2012-06-20
CN1913146A (zh) 2007-02-14
US7808108B2 (en) 2010-10-05
US20070034954A1 (en) 2007-02-15
JP5215543B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
TWI423445B (zh) 薄膜導體及製造方法
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US7705355B2 (en) Thin-film transistor display devices having composite electrodes
US8928828B2 (en) Array substrate, manufacturing method thereof, liquid crystal panel, and display device
US7276732B2 (en) Thin film transistor array panel
JP2007053363A5 (zh)
CN1917202B (zh) 布线结构、布线制造方法、薄膜晶体管基板及其制造方法
KR101340514B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2000036641A1 (en) Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
JP2002055362A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
CN104620389B (zh) 半导体装置及其制造方法
KR20020079155A (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
US20070015319A1 (en) Method for forming contact hole and method for fabricating thin film transistor plate using the same
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
KR100878265B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR20010057663A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101002937B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20190016529A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR20070008923A (ko) 배선 구조, 그 형성 방법, 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR20060029413A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법