TWI423336B - 半導體元件及其製造方法，以及製造半導體元件之裝置 - Google Patents

半導體元件及其製造方法，以及製造半導體元件之裝置 Download PDF

Info

Publication number
TWI423336B
TWI423336B TW099133451A TW99133451A TWI423336B TW I423336 B TWI423336 B TW I423336B TW 099133451 A TW099133451 A TW 099133451A TW 99133451 A TW99133451 A TW 99133451A TW I423336 B TWI423336 B TW I423336B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
plasma
manufacturing
oxygen plasma
Prior art date
Application number
TW099133451A
Other languages
English (en)
Other versions
TW201131654A (en
Inventor
Masaru Sasaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201131654A publication Critical patent/TW201131654A/zh
Application granted granted Critical
Publication of TWI423336B publication Critical patent/TWI423336B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)

Description

半導體元件及其製造方法，以及製造半導體元件之裝置
本發明關於一種半導體元件及其製造方法，以及製造半導體元件的裝置。
日本專利申請公開案第10-22382號揭示一種製造半導體元件的方法。於此方法中，係在一半導體基板上形成一金屬導線。接著，在該半導體基板上形成一電漿TEOS膜以覆蓋該金屬導線。在該電漿TEOS膜上形成一有機SOG膜之後，該有機SOG膜會被回蝕。於蝕刻期間，材料X會被沉積在該有機SOG膜及該電漿TEOS膜上。為移除該所沉積的材料X，係施加2.2torr的氧電漿。本文以引用的方式將此公開案的內容完整併入。
根據本發明其中一觀點，一種用於製造半導體元件的方法包含：透過一閘極絕緣膜而在一基板的表面形成一閘極電極；在該閘極電極的一側表面形成一絕緣膜；以及將一氧電漿曝露在該基板表面上。該基板表面附近之該氧電漿的電子溫度為小於或等於約1.5eV。該絕緣膜可能係一偏移間隔體、一側壁間隔體、或是形成在該偏移間隔體上的側壁間隔體。
根據本發明另一觀點，一半導體元件包含一半導體基板，其具有一源極區與一汲極區。一閘極電極係透過一閘極絕緣膜而形成在該半導體基板的表面。一絕緣膜係形成在該閘極電極的一側表面。該源極區與該汲極區上之該表面的一區域實質上不含任何氧化部分。
根據本發明進一步觀點，一製造半導體元件的裝置包含：一被配置成係透過一閘極絕緣膜而在一基板的表面形成有一閘極電極的單元；一被配置成係在該閘極電極的一側表面形成有一絕緣膜的單元；以及一被配置成係將氧電漿曝露在該基板表面上的單元。該絕緣膜可能係一偏移間隔體、一側壁間隔體、或是形成在該偏移間隔體上的側壁間隔體。該基板表面附近之該氧電漿的電子溫度為小於或等於約1.5eV。
現在參考附圖來說明實施例，其中，所有圖式中，相同的元件符號代表對應或相同的元件。
參考圖1-A至1-G，圖中說明一種根據本發明一實施例來製造半導體元件(舉例來說，MOSFET)的方法。參考圖1-A，一由多晶矽構成的閘極電極203係透過一閘極絕緣膜202(舉例來說，矽氧化物(SiO2 )膜)而形成在一基板W的表面212。接著，參考圖1-B，一矽氧化物(SiO2 )220係在RLSA CVD裝置中藉由供應氣體(舉例來說，含有矽的氣體，例如，SiH4 及氧氣)並利用化學氣相沉積而被沉積在閘極電極203與表面212上。該RLSA CVD裝置包含一輻射線槽孔天線(Radial Line Slot Antenna)。
接著，該矽基板W會被傳送至一RLSA蝕刻裝置。於該RLSA蝕刻裝置中，該所沉積的矽氧化物(SiO2 )會被蝕刻，以在該閘極電極203的側表面上形成一偏移間隔體204(參見圖1-C)。此蝕刻製程有兩道步驟。表1顯示該等第一與第二步驟中的條件。停止每一道步驟的時間點取決於該等第一與第二步驟所實施的時間長度。在第一蝕刻製程之後，會留下厚度約1nm至2nm的沉積材料。而在第二蝕刻製程之後，幾乎所有要被蝕刻的沉積材料都會被移除。
在該等第一與第二步驟期間，微波的功率可為約1,500W至約4,000W，壓力可為約5mtorr至約200mtorr，晶座的偏壓可為約30W至約200W，其上固持著矽基板W之晶座的溫度可為約攝氏0度至約攝氏80度。舉例來說，所使用之氣體可為CHF3 、CH2 F2 、O2 、N2 、及/或H2 。用於蝕刻的氣體係根據所欲蝕刻的材料來決定。蝕刻製程的時間長度可依於所欲蝕刻之膜的厚度。舉例來說，蝕刻5nm需花費1分鐘。不過，最大時間長度應該在約3分鐘內。
矽基板表面中之矽與矽之間的鍵結能量係小於所欲蝕刻之矽氧化物膜中之矽與氧之間的鍵結能量。據此，該矽基板的表面會較容易被蝕刻。另外，矽與矽之間的鍵結能量係小於所欲蝕刻之矽氮化物膜中之矽與氮之間的鍵結能量。因此，矽基板會比SiN更容易被蝕刻。當對同時露出有SiO2 與矽的基板進行蝕刻時，SiO2 會被蝕刻而Si則會受到保護，所以，在該製程中，該所欲蝕刻之膜需要有很高的選擇性。在SiN與矽需要有很高蝕刻選擇性的地方可以運用SiN作為側壁間隔體。
於本實施例中，係實施表1中所示之具有不同蝕刻條件的第一蝕刻步驟與第二蝕刻步驟。於本製程中，係使用主要用於沉積的氣體和主要用於蝕刻的其它氣體來平衡沉積與蝕刻，以便保護矽表面。據此，當實施蝕刻時，沉積物(主要為CFx)會累積在該表面上。因此，該矽基板的表面實質上便會受到保護，而不會被蝕刻。結果，該矽基板的表面會在蝕刻製程期間受到保護。
該沉積物係一包含至少碳與氟的反應產物(主要為CFx)。一般來說，係使用一含有氧的氣體來將CFx沉積物移除，並利用灰化來移除此沉積物。在灰化製程中會形成比較厚的氧化區。所以，在灰化製程期間必須防止該矽基板的表面氧化。
在蝕刻製程期間，沉積物210被沉積在表面212上，其下面的基板W係由矽所構成(參見圖1-C)。為移除該沉積物210，在該蝕刻製程之後，氧電漿會在該RLSA蝕刻裝置中被閃掃(flash)到基板W的表面212上。在O2 閃掃期間，氧電漿會在表2中所示的條件下被閃掃。
其上放置著矽基板W的晶座的溫度為約攝氏20度至約攝氏30度。在O2 閃掃期間，功率可為約2,000W至約3,000W，壓力可為約100mtorr或更大。矽基板W的表面212附近之氧電漿的電子溫度(例如，和矽基板W的表面212相隔20mm處之氧電漿的電子溫度)較佳為約1eV至約1.5eV(電漿電位為約5eV至7eV)。更佳地，和矽基板W的表面212相隔20mm處之氧電漿的電子溫度為約1eV至約1.2eV。一般來說，電漿電位約為電漿之電子溫度的3至5倍。因此，當電漿的電子溫度為1.0eV至1.5eV時，電漿電位便為約3eV至7.5eV。當電漿的電子溫度為1.0eV至1.2eV時，電漿電位便為約3eV至6eV。舉例來說，電漿電位係在該矽基板的表面212上方相隔約10mm的測量位置處被測得。舉例來說，該測量位置係在腔室壁側邊。要注意的是，電漿電位會隨著施加至晶座的偏壓電位而改變。不過，根據使用O2 閃掃的本發明，並未對晶座施加偏壓。據此，便不用考慮因偏壓所造成的變化。倘若該矽基板W的表面212附近之氧電漿的電子溫度很高的話，該矽基板W的表面212在O2 閃掃期間被氧化的程度會較大並且會被破壞。因此，源極區和汲極區上之該表面212中的某一區域會含有氧化部分(非預期凹口)。由於此氧化部分的關係，便會無法製造出所設計的半導體元件。
圖2-A與2-B顯示不同壓力下的沉積物移除速率。為測量沉積物移除速率，係對KrF光阻(沉積物)施加功率3,000W的微波並實施蝕刻(O2 閃掃)10秒鐘。於此實驗中，假設KrF光阻為沉積物。圖2-C與2-D顯示不同壓力下的氧化量。為測量氧化量，係對裸(bare)矽基板施加功率3,000W的微波並實施蝕刻(O2 閃掃)10秒鐘。在圖2-A至2-D中，橫座標的單位為「mm」，而縱座標的單位為埃(angstrom)。
根據圖2-A的左側及圖2-C的左側，在20mT下，氧化量會保持很高且沉積物移除速率保持很高。為降低氧化量，可在高於20mT的壓力下實施O2 閃掃。
根據圖2-C的左側，在20mT下，氧化量為2.1nm/10sec+-3.9%(10秒鐘為2.1nm厚)。在根據本發明的實施例中，係實施O2 閃掃5秒鐘。據此，於該實施例中，氧化量應該為1.05nm。
根據圖2-A的右側及圖2-C的右側，在60mT下，氧化量仍保持很高且沉積物移除速率保持很高。為降低氧化量，可在仍高於60mT的壓力下實施O2 閃掃。
根據圖2-C的右側，在60mT下，氧化量為1.6nm/10sec+-5.8%(10秒鐘為1.6nm厚)。在根據本發明的實施例中，係實施O2 閃掃5秒鐘。據此，於該實施例中，氧化量應該為0.8nm。
根據圖2-B的左側及圖2-D的左側，在100mT下，氧化量保持很低但沉積物移除速率保持很高。為降低氧化量，可在更高的壓力下實施O2 閃掃。
根據圖2-D的左側，在100mT下，氧化量為1.2nm/10sec+-8.0%(10秒鐘為1.2nm厚)。在根據本發明的實施例中，係實施O2 閃掃5秒鐘。據此，於該實施例中，氧化量應該為0.6nm。
根據圖2-B的右側及圖2-D的右側，在200mT下，氧化量保持很低而沉積物移除速率保持很高。因此，如同100mT的情況，因為氧化量很低，所以可在200mT下實施O2 閃掃。
根據圖2-D的右側，在200mT下，氧化量為0.9nm/10sec+-3.7%(10秒鐘為0.9nm厚)。在根據本發明的實施例中，係實施O2 閃掃5秒鐘。據此，於該實施例中，氧化量應該為0.45nm。
事實上，由於當傳送該矽基板時該矽基板會曝露在氧中的緣故，該矽基板上便會非刻意地形成有原生氧化膜。該原生氧化膜的厚度為約1nm。
請注意，當實施兩次該O2 閃掃，該氧化膜的厚度並不會單純地倍增。其並不會使厚度增加，取而代之地而是可能會使SiO2 的濃度提高。
於本實施例中，舉例來說，若與矽基板W的表面212相隔20mm處之氧電漿的電子溫度夠低的話，便不會將矽基板W之源極區和汲極區上之該表面212之該區域中的一深氧化部分予以氧化。根據本實施例，在O2 閃掃期間，實質上並不會於源極區和汲極區上之該表面212之該區域中形成有任何氧化部分(參見圖1-D)。根據本實施例，在O2 閃掃期間，即使是於源極區和汲極區上之該表面212之該區域中形成有氧化部分，較佳地，該氧化部分的厚度可能會小於約1nm。
在本實施例中，係在RLSA蝕刻裝置中實施O2 閃掃，並在同裝置中實施蝕刻製程。據此，由於當矽基板W從其中一個進行蝕刻的處理腔室被傳送到進行O2 閃掃的另一處理腔室時，該矽基板W並未曝露在大氣中，故實質上能夠防止已形成在該矽基板W上的膜被破壞，並且可以在另一處理腔室之前便移除蝕刻沉積物。
將磷離子植入至矽基板W中，以形成一延伸區208(參見圖1-E)。接著，為了形成側壁間隔體216、氧化物膜、或是氮化物膜，舉例來說，係在矽基板W上形成一SiN膜214，以覆蓋表面212及具有偏移間隔體204的閘極電極203(參見圖1-F)。於RLSA CVD裝置中，利用化學氣相沉積來使SiN沉積在矽基板W的表面上。SiN膜214的厚度取決於該延伸區的長度。接著，於RLSA蝕刻裝置中，對所沉積之SiN進行蝕刻，以在閘極電極203的側邊形成有側壁間隔體216(參見圖1-G)。
在蝕刻製程期間，沉積物210會被沉積在表面212上，其下方為由矽所構成的基板W。為移除沉積物210，係在該蝕刻製程後，於該RLSA蝕刻裝置中對基板W的表面212閃掃氧電漿。在O2 閃掃期間，係在表2中所示的條件下閃掃氧電漿。
其上放置著矽基板W的晶座的溫度為約攝氏20度至約攝氏30度。在O2 閃掃期間，功率可為約2,000W至約3,000W，壓力可為約100mtorr或更大。在矽基板W的表面212附近之氧電漿的電子溫度，舉例來說，和矽基板W的表面212相隔20mm處之氧電漿的電子溫度較佳為約1eV至約1.5eV。更佳地，和矽基板W的表面212相隔20mm處之氧電漿的電子溫度為約1eV至約1.2eV。倘若該矽基板W的表面212附近之氧電漿的電子溫度很高的話，該矽基板W的表面212在O2 閃掃期間便會很容易地被氧化。因此，源極區和汲極區上之該表面212中的某一區域會含有氧化部分(非預期凹口)。由於此氧化部分的關係，便會無法製造出所設計的半導體元件。
於本實施例中，舉例來說，倘若和矽基板W的表面212相隔20mm處之氧電漿的電子溫度夠低的話，便不會將源極區和汲極區上之該表面212之該區域中的一深氧化部分予以氧化。根據本實施例，在O2 閃掃期間，實質上並不會於源極區和汲極區上之該表面212之該區域中形成有任何氧化部分(參見圖1-G)。根據本實施例，即使在O2 閃掃期間於源極區和汲極區上之該表面212之該區域中形成有氧化部分，較佳地，該氧化部分的厚度可能會小於約1nm。
接著，將砷離子植入至矽基板W中，以形成源極/汲極區(參見圖1-G)。由於側壁間隔體216之厚度的關係，在延伸區208外面會形成有一高濃度的源極/汲極區218。
舉例來說，根據上面解釋的方法會製造出如圖1-G中所示的MOSFET。此半導體元件具有一源極區與一汲極區218。源極區與汲極區218上之該表面212之該區域中的氧化部分的厚度實質上可能會小於約1nm。
於本實施例中，係形成有偏移間隔體204與側壁間隔體216並實施兩次O2 閃掃製程。然而，有可能會僅形成該側壁間隔體216而不形成該偏移間隔體204。於此情況下，則僅實施一次O2 閃掃製程。
舉例來說，O2 閃掃係利用一電漿處理裝置來實施。只要是能夠在該矽基板W附近產生具有約1.5eV或更小電子溫度之氧電漿的電漿處理裝置，則皆能夠用來實施O2 閃掃。舉例來說，下文會解釋RLSA蝕刻裝置。
圖3顯示製造半導體元件的系統300。該系統300包含：處理裝置301、302、303、304；一傳送腔室305；裝載鎖定模組306與307；一裝載腔室308；遮板309、310、311；一第一傳送機制312；一配向單元313；以及一第二傳送機制314。此種系統通常稱為集結式機台(Cluster Tool)，其在傳送腔室305周圍具有該等數個處理裝置301、302、303、304。可依所需製程來選擇每一個處理裝置，例如，蝕刻、薄膜的形成、以及其它處置。一基板W係在裝載腔室308中藉由第二傳送機制314而從晶匣C被傳送至處理裝置301、302、303、304中，接著於傳送腔室305中藉由第一傳送機制312而被傳送至一處理裝置，於該處理裝置中，係在真空狀態中執行預設製程。當處理基板W時，處理裝置301、302、303、304及傳送腔室305的內部空間會被個別的排空唧筒(未顯示)排空並且保持在預設的真空狀態中。在完成該製程之後，該基板會被送回晶匣C。稍候將說明該處理裝置的進一步細節。
圖4為RLSA蝕刻裝置180的剖視圖。參考圖4，該微波電漿蝕刻裝置180(其係配置成平面式表面波電漿型(Surface Wave Plasma type)電漿處理裝置)具有一柱狀腔室(製程腔室)10，其係由鋁或不銹鋼之類的金屬所構成。基於安全理由，腔室10為接地狀態。
首先說明的組件或部件並不會被直接用來於該微波電漿蝕刻裝置180之腔室10中產生微波電漿。
在腔室10的下方中心部分中有一晶座12，其上放置著一半導體基板W(下文稱為基板W)。晶座12在水平方向係受到從腔室10之底部向上延伸的柱狀支撐部分14的固持。柱狀支撐部分14係由絕緣材料所構成。除此之外，晶座12還被塑形成一圓板並且，舉例來說，係由鋁所構成，其亦充當要被施加射頻波的下方電極。
一環狀排空途徑18係設置在腔室10的內壁及從腔室10之底部向上延伸的另一柱狀支撐部分16之間，並且沿著柱狀支撐部分14的外圍表面。該柱狀支撐部分16會導電。一環狀擋板20係配置在排空途徑18頂端部分(或入口部分)處，而一排空埠22則設置在排空途徑18下方。為了在腔室10中達到其分佈係對稱於晶座12上之基板W的均勻氣流圖樣，較佳地係沿著周圍方向而在等角間距處設置有複數個該等排空埠22。每一個該等排空埠22皆係經由一排空管24而連接至一排空裝置26。排空裝置26可具有一真空唧筒，例如，渦輪分子唧筒(Turbo Molecular Pump，TMP)，其係將腔室10排空至所需低壓。一閘極閥門28係附接至腔室10的外壁。閘極閥門28會張開與閉合一傳送開口，而經由該開口來將基板W傳送至該腔室10中或從該腔室10處向外傳送。
晶座12係電連接至一射頻電源供應器30，其係經由一匹配單元32與一功率饋送桿34來對晶座12供應RF偏壓。電源供應器30係在預設的電功率位準處輸出較低頻率(舉例來說，13.56MHz)的射頻波。此低頻適合控制要被吸引至晶座12上之基板W的離子能量。匹配單元32包含一匹配元件，用以匹配電源供應器30的輸出阻抗及一負載的阻抗，該負載包含該電極(晶座)、腔室10中產生的電漿、以及腔室10。該匹配元件具有一用以產生自我偏壓之阻隔電容器。
一靜電夾盤36係設置在晶座12的上表面。該靜電夾盤36係藉由晶座12上的靜電力來固持基板W。靜電夾盤36具有一由導電膜構成的電極36a以及將電極36a夾置其中之一對絕緣膜36b、36c。一DC電源供應器40係透過切換器42而電連接至電極36a。從DC電源供應器40處被施加至靜電夾盤36的DC電壓會產生一庫倫力，其接著會將基板W固持在靜電夾盤36上。在靜電夾盤36外面設置有一集中環38，以便包圍基板W。
一冷卻媒介腔室44係設置在晶座12內。冷卻媒介腔室44的形狀環狀而延伸於周圍方向中。預設溫度的冷卻媒介或冷卻水係經由導管46、48而從一冷卻機單元(未顯示)被供應至冷卻媒介腔室44，以便循環通過冷卻媒介腔室44及導管46、48。由於溫度受控的冷卻媒介或類似物的關係，靜電夾盤36上之基板W的溫度便可受到控制。此外，一導熱氣體(例如，氦氣)係經由一氣體供應管50而從一導熱氣體供應部分(未顯示)被供應至基板W與靜電夾盤36之間。再者，腔室10配備有可升高的抬升插針(未顯示)，當基板W被裝載至腔室10中或是從腔室10中卸載基板W時，該等插針會垂直穿入晶座12並且升高/下降基板W。該等抬升插針可能會受到一升高機制(未顯示)的驅動。
接著說明用以在微波電漿蝕刻裝置180的腔室10中產生微波電漿的組件或部件。一平面天線55係設置在晶座12上方，以便將微波引入腔室10中。
平面天線55包含一作為介電窗的圓形石英板52以及一圓形輻射線槽孔天線(Radial Line Slot Antenna，RLSA)54。明確地說，石英板52係被密封附接至腔室10並且充當腔室10中和晶座12反向的頂表面。RLSA 54位於石英板52的上方表面並且具有分佈在多個同心圓中的複數個槽孔。RLSA 54係透過一波長縮短板56(其係由一介電材料構成，例如，石英)而被電磁耦合至一微波傳送線58。
微波傳送線58具有一波導管62、一波導管/同軸管轉換器64、以及一同軸管66，並將從一微波產生器60處輸出的微波傳送至RLSA 54。舉例來說，波導管62係由一方形管所構成，並在TE模式下將來自微波產生器60的微波傳送通過波導管-同軸管轉換器64。
波導管/同軸管轉換器64會將波導管62與同軸管66予以耦合，並將波導管62中的TE模式微波轉換成同軸管66中的TEM模式微波。轉換器64較佳地係在連接至波導管62的上方部分具有較大的直徑，而在連接至同軸管66之內導體68的下方部分具有較小的直徑，以防止在高功率傳送位準處可能會出現集中式電磁場。換言之，轉換器64較佳地係塑形成如圖4與5中所示的倒錐體(或門把)形狀。下文中，為了簡化解釋，而將轉換器64稱為倒錐體部分68a。
同軸管66係從轉換器64處垂直向下延伸到腔室10的上方中央部分並且會耦合RLSA 54。明確地說，同軸管66具有一外導體70及內導體68。外導體70係在上端處連接至波導管62並且向下延伸抵達慢波板56。內導體68係在上端處連接至轉換器64並且向下延伸抵達RLSA 54。微波係在TEM模式下而於內導體68與外導體70之間傳播。
微波產生器60所輸出的微波係經由微波傳送線58(其包含有波導管62、轉換器64、以及同軸管66)被傳送，並且會通過慢波板56而被供應給RLSA 54。接著，微波會在徑向方向中分散於慢波板56中並且經由RLSA 54的槽孔朝腔室10射出。經由該等槽孔射出的微波會沿著石英板52的下方表面傳播成為表面波，並且將石英板52的下方表面附近的氣體加以離子化，從而在腔室10中產生電漿。
一天線背表面板72係設置在慢波板56的上方表面。舉例來說，天線背表面板72係由鋁所構成。天線背表面板72含有流體導管74，一冷卻機單元(未顯示)係連接至該等導管俾使得預設溫度的冷卻媒介或冷卻水會循環通過導管74及管路76、78。換言之，天線背表面板72係充當一冷卻罩，其會吸收石英板52中所產生的熱並且將熱傳送到外面。
如圖4中所示，本實施例提供一氣體導管80，以便經過同軸管66的內導體68。此外，一第一氣體供應管84(圖4)的其中一端係連接至氣體導管80的一上方開口，而另一端則連接至一製程氣體供應器82。再者，一氣體噴出開口86係形成在石英板52的中央部分並且對腔室10張開。在具有上述組態的第一製程氣體引入部分88中，來自製程氣體供應器82的製程氣體會流過第一氣體供應管84以及同軸管66中的氣體導管80，並從氣體噴出開口86處朝向位於氣體噴出開口86下方的晶座12噴出。所噴出之製程氣體會在腔室10中以徑向方向朝外分散，其有一部分原因係因為製程氣體會因排空裝置26的作用而朝包圍晶座12的排空途徑18被抽出的緣故。順帶一提，第一氣體供應管84係於中途配置有一質流控制器(Mass Flow Controller，MFC)90及一開關閥門92。
於本實施例中，除了第一製程氣體引入部分88之外，另設置有第二製程氣體引入部分94，以便將製程氣體引入腔室10中。第二製程氣體引入部分94包含一緩衝腔室96、複數個側噴出孔98、以及一氣體供應管100。緩衝腔室96被塑形成一中空環，其係延伸在腔室10的側壁部分內並沿著該側壁部分的周圍方向，而且位置係略低於石英板52。該等複數個側噴出孔98會朝腔室10中的電漿區張開，且係排列在腔室10內壁的等角間距處，以便與緩衝腔室96進行氣體交換。氣體供應管100係將緩衝腔室96與製程氣體供應器82相連通。氣體供應管100於中途配置有一MFC 102及一開關閥門104。
在第二製程氣體引入部分94中，來自製程氣體供應器82的製程氣體係經由第二製程氣體供應管100而被引入腔室10之側壁部分中的緩衝腔室96中。充滿製程氣體之緩衝腔室96中的壓力在緩衝腔室96的周圍方向中會變得很均勻，這會讓製程氣體從該等複數個噴出孔98處均勻且水平地朝腔室10中的電漿區噴出。於此情況下，可能會難以讓從該等噴出孔98處噴出的製程氣體均勻地分佈在基板W上方，此係因為當製程氣體在排空途徑18上方流動時，製程氣體會被抽向排空埠22的緣故。不過，因為從位於石英板52中央的氣體噴出開口86處所噴出之製程氣體會分散在朝外的徑向方向中，並且如上面所述般地流向排空途徑18，所以，本實施例中，從該等側噴出孔98處噴出的製程氣體受到排空裝置26影響的程度並不大。因此，電漿便會均勻地分佈在晶座12上之基板W上方。
分別從第一製程氣體引入部分88及第二製程氣體引入部分94被引入腔室10中的製程氣體可為相同或不相同。該等氣體的流動速率係分別受控於MFC 90與102，抑或該等氣體會以預設的流動速率比被引入該腔室中，俾使得該等氣體且因而使得該電漿會均勻地分佈在徑向方向中。
參考圖5，圖中詳細顯示波導管-同軸管轉換器64與同軸管66。舉例來說，內導體68係由鋁所構成。氣體導管80係沿著內導體68的中央軸線而穿透內導體68。此外，一冷卻媒介導管106係平行於氣體導管80所形成。
冷卻媒介導管106包含被一垂直分隔體(未顯示)隔開的一外來路徑106a與一外出路徑106b。在倒錐體部分68a的上方部分中，一管路108係連接至冷卻媒介導管106的外來路徑106a。而管路108的反向端則連接至一冷卻機單元(未顯示)。此外，一管路110係連接至冷卻媒介導管106的外出路徑106b。而管路110的反向端則連接至相同的冷卻機單元。利用此組態，該冷卻機單元所供應之冷卻媒介或冷卻水會向下流過外來路徑106a而抵達外來路徑106a的底部，並向上回流經過外出路徑106b而流入管路110中。依此方式，便可以冷卻內導體68。
在RLSA 54的中間有一開口54a，如圖5中所示，其中係配接有氣體導管80。此外，該開口54a的位置係與石英板52的氣體噴出開口86同軸對齊。利用此組態，則輻射自RLSA 54的電磁波(微波)便不會抵達氣體噴出開口86，並且因而在氣體噴出開口86中便不會發生任何放電。順帶一提，氣體噴出開口86可能會分叉進入石英板52中的複數個孔洞中。該等複數個孔洞可位於石英板52之徑向方向中的特定範圍內。
圖6顯示本實施例中RLSA 54中的槽孔圖樣。如圖所示，RLSA 54在同心圓中分佈著複數個槽孔。明確地說，在交替的同心圓中分佈著兩種槽孔54b、54c，它們的縱向方向實質上呈直角。該些同心圓係依在RLSA 54之徑向方向傳播的微波波長而排列在多個徑向間距中。根據上述槽孔圖樣，該等微波便會被轉換成圓形偏振平面波，它們具有彼此相交的兩個偏振分量，並且該等平面波係輻射自RLSA 54。依上述方式配置之RLSA 54的優點為微波可以從天線的實質整個區域處均勻地輻射至腔室10中(圖4)，並且適合產生均勻且穩定的電漿。
依此方式，根據本發明第一實施例，舉例來說，藉由微波電漿蝕刻裝置180之微電腦所組成的一控制部分(未顯示)便可一起控制排空裝置26、RF功率供應器30、DC功率供應器40的切換器42、微波產生器60、製程氣體引入部分88、94、冷卻機單元(未顯示)、以及導熱氣體供應部分(未顯示)的各項操作以及全部操作。
裝置180中，微波2.45GHz所產生之在該介電窗正下方具有數個eV電子溫度的電漿會向下擴散。接著，電漿的電子溫度在要被處理的基板附近會低至約幾個eV。當電子溫度很低時，便幾乎不會在基板上的膜中造成電漿破壞。另外，使用RLSA亦可實現高強度電漿，且處理速率高。
顯見地，依照上面教示可以對本發明進行許多修正與變更。所以，應當瞭解可在隨附申請專利範圍的範疇內，而以本文明確敘述以外的方式來實行本發明。
C．．．晶匣
W．．．基板
10．．．腔室
12．．．晶座
14．．．支撐部分
16．．．支撐部分
18．．．排空途徑
20．．．擋板
22．．．排空埠
24．．．排空管
26．．．排空裝置
28．．．閘極閥門
30．．．射頻電源供應器
32．．．匹配單元
34．．．功率饋送桿
36．．．靜電夾盤
36a．．．電極
36b．．．絕緣膜
36c．．．絕緣膜
38．．．集中環
40．．．DC電源供應器
42．．．切換器
44．．．冷卻媒介腔室
46．．．導管
48．．．導管
50．．．氣體供應管
52．．．石英板
54．．．輻射線槽孔天線
54a．．．開口
54b．．．槽孔
54c．．．槽孔
55．．．平面天線
56．．．慢波板
58．．．微波傳送線
60．．．微波產生器
62．．．波導管
64．．．波導管/同軸管轉換器
66．．．同軸管
68．．．內導體
68a．．．倒錐體部分
70．．．外導體
72．．．天線背表面板
74．．．流體導管
76．．．管路
78．．．管路
80．．．氣體導管
82．．．製程氣體供應器
84．．．第一氣體供應管
86．．．氣體噴出開口
88．．．第一製程氣體引入部分
90．．．質流控制器
92．．．開關閥門
94．．．第二製程氣體引入部分
96．．．緩衝腔室
98．．．側噴出孔
100．．．氣體供應管
102．．．質流控制器
104．．．開關閥門
106．．．冷卻媒介導管
106a．．．外來路徑
106b．．．外出路徑
108．．．管路
110．．．管路
180．．．RLSA蝕刻裝置
202．．．閘極絕緣膜
203．．．閘極電極
204．．．偏移間隔體
208．．．延伸區
210．．．沉積物
212．．．表面
214．．．SiN膜
216．．．側壁間隔體
218．．．源極/汲極區
220．．．矽氧化物
300．．．系統
301．．．處理裝置
302．．．處理裝置
303．．．處理裝置
304．．．處理裝置
305．．．傳送腔室
306．．．裝載鎖定模組
307．．．裝載鎖定模組
308．．．裝載腔室
309．．．遮板
310．．．遮板
311．．．遮板
312．．．第一傳送機制
313．．．配向單元
314．．．第二傳送機制
配合附圖來討論上面詳細說明會更完整明白本發明且更瞭解其伴隨的許多優點。
圖1-A為解釋根據本發明一實施例之製造半導體元件的方法的圖式。
圖1-B為解釋根據本發明一實施例之製造半導體元件的方法的圖式。
圖1-C為解釋根據本發明一實施例之製造半導體元件的方法的圖式。
圖1-D為解釋根據本發明一實施例之製造半導體元件的方法的圖式。
圖1-E為解釋根據本發明一實施例之製造半導體元件的方法的圖式。
圖1-F為解釋根據本發明一實施例之製造半導體元件的方法的圖式。
圖1-G為解釋根據本發明一實施例之製造半導體元件的方法的圖式。
圖2-A顯示不同壓力下的沉積物移除速率。
圖2-B顯示不同壓力下的沉積物移除速率。
圖2-C顯示不同壓力下的氧化量。
圖2-D顯示不同壓力下的氧化量。
圖3為解釋根據本發明一實施例之製造半導體元件的裝置的平面圖。
圖4為RLSA蝕刻裝置的剖視圖。
圖5為圖4中所示之RLSA蝕刻裝置的部分放大圖。
圖6為圖4中所示之RLSA蝕刻裝置中所使用的槽孔天線的平面圖。
W．．．基板
202．．．閘極絕緣膜
203．．．閘極電極
212．．．表面

Claims (14)

  1. 一種製造半導體元件的方法，該方法包括：透過一閘極絕緣膜而在一基板的一表面形成一閘極電極；在該閘極電極的一側表面形成一絕緣膜，而在形成該絕緣膜時產生包含有氟碳化合物之沉積物；以及將一氧電漿曝露在該基板的該表面上以移除該沉積物，該基板的該表面附近之該氧電漿的電子溫度為小於或等於約1.5eV。
  2. 如申請專利範圍第1項之製造半導體元件的方法，其中，該絕緣膜係一偏移間隔體。
  3. 如申請專利範圍第2項之製造半導體元件的方法，其中，一側壁間隔體係形成在該偏移間隔體上。
  4. 如申請專利範圍第1項之製造半導體元件的方法，其中，該絕緣膜係一側壁間隔體。
  5. 如申請專利範圍第1項之製造半導體元件的方法，其中，該氧電漿的曝露係利用一輻射線槽孔天線所產生的表面波微波電漿來實施。
  6. 如申請專利範圍第1項之製造半導體元件的方法，其中，具有約100mtorr或更大的壓力之該氧電漿係被閃掃(flashed)。
  7. 如申請專利範圍第1項之製造半導體元件的方法，其中，一偏移間隔體與一側壁間隔體中之至少一者係在一製程腔室中被形成，且其中該氧電漿係在該製程腔 室中被閃掃。
  8. 如申請專利範圍第1項之製造半導體元件的方法，其中，該氧電漿係在該基板包含有矽的情況下被閃掃在該表面上。
  9. 如申請專利範圍第1項之製造半導體元件的方法，其中，和該基板之該表面相隔20mm處之該氧電漿的電子溫度為約1.0eV至約1.5eV。
  10. 如申請專利範圍第9項之製造半導體元件的方法，其中，和該基板之該表面相隔20mm處之該氧電漿的電子溫度為約1.0eV至約1.2eV。
  11. 如申請專利範圍第1項之製造半導體元件的方法，其中，該基板係被放置在一晶座上，當該氧電漿被閃掃時，該晶座的溫度為約攝氏20度至約攝氏30度。
  12. 如申請專利範圍第1項之製造半導體元件的方法，其中，用以產生電漿的微波功率為約2,000W至約3,000W。
  13. 如申請專利範圍第1項之製造半導體元件的方法，其中該閘極電極係使用包含有碳原子與氟原子之氣體來進行電漿蝕刻而在閘極電極的側表面上形成絕緣膜。
  14. 如申請專利範圍第1項之製造半導體元件的方法，其係藉由將氧電漿曝露在基板表面，而在基板表面形成厚度小於1nm的氧化部分。
TW099133451A 2009-10-04 2010-10-01 半導體元件及其製造方法，以及製造半導體元件之裝置 TWI423336B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/573,138 US8497196B2 (en) 2009-10-04 2009-10-04 Semiconductor device, method for fabricating the same and apparatus for fabricating the same

Publications (2)

Publication Number Publication Date
TW201131654A TW201131654A (en) 2011-09-16
TWI423336B true TWI423336B (zh) 2014-01-11

Family

ID=43822528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099133451A TWI423336B (zh) 2009-10-04 2010-10-01 半導體元件及其製造方法，以及製造半導體元件之裝置

Country Status (6)

Country Link
US (1) US8497196B2 (zh)
JP (1) JP5442871B2 (zh)
KR (2) KR20120049399A (zh)
CN (1) CN102549756B (zh)
TW (1) TWI423336B (zh)
WO (1) WO2011040047A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180012763A1 (en) * 2014-12-24 2018-01-11 Tokyo Electron Limited Doping method, doping apparatus, and semiconductor element manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135189A (ja) * 1996-10-30 1998-05-22 Matsushita Electron Corp ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法
EP1361606A1 (en) * 2001-01-25 2003-11-12 Tokyo Electron Limited Method of producing electronic device material
US20060246738A1 (en) * 2005-04-28 2006-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009099252A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜のプラズマ改質処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142447A (ja) * 1993-11-16 1995-06-02 Kawasaki Steel Corp 半導体装置の製造方法
JP3402937B2 (ja) 1996-06-28 2003-05-06 三洋電機株式会社 半導体装置の製造方法
US5902134A (en) 1996-08-07 1999-05-11 Matsushita Electronics Corporation Dry etching post-treatment method and method for manufacturing a semiconductor device
JP4048618B2 (ja) * 1998-10-07 2008-02-20 ソニー株式会社 半導体装置の製造方法
US7223676B2 (en) * 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
US6534420B2 (en) * 2001-07-18 2003-03-18 Micron Technology, Inc. Methods for forming dielectric materials and methods for forming semiconductor devices
WO2003088341A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Procede pour constituer un film isolant sous-jacent
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP2005051140A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
US6982196B2 (en) * 2003-11-04 2006-01-03 International Business Machines Corporation Oxidation method for altering a film structure and CMOS transistor structure formed therewith
JP2006165335A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 半導体装置
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5422854B2 (ja) 2007-08-31 2014-02-19 国立大学法人東北大学 半導体装置の製造方法
JP2008098640A (ja) * 2007-10-09 2008-04-24 Toshiba Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135189A (ja) * 1996-10-30 1998-05-22 Matsushita Electron Corp ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法
EP1361606A1 (en) * 2001-01-25 2003-11-12 Tokyo Electron Limited Method of producing electronic device material
US20060246738A1 (en) * 2005-04-28 2006-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009099252A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜のプラズマ改質処理方法

Also Published As

Publication number Publication date
WO2011040047A1 (en) 2011-04-07
JP5442871B2 (ja) 2014-03-12
KR20120049399A (ko) 2012-05-16
TW201131654A (en) 2011-09-16
CN102549756A (zh) 2012-07-04
US20110079826A1 (en) 2011-04-07
JP2013506986A (ja) 2013-02-28
CN102549756B (zh) 2015-03-04
KR101384590B1 (ko) 2014-04-11
US8497196B2 (en) 2013-07-30
KR20140016433A (ko) 2014-02-07

Similar Documents

Publication Publication Date Title
JP5086083B2 (ja) 基板を処理するための方法
TWI605503B (zh) 利用主要蝕刻及循環蝕刻製程之組合在材料層中形成特徵之方法
TWI654683B (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
JP5122966B2 (ja) 表面波プラズマソース
JP4861329B2 (ja) 基板を処理するためのプラズマ処理システム
JP3946130B2 (ja) プラズマ処理装置およびプラズマ処理方法
US5897713A (en) Plasma generating apparatus
US6870123B2 (en) Microwave applicator, plasma processing apparatus having same, and plasma processing method
JP5242162B2 (ja) 表面波プラズマソース
KR20160102356A (ko) 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리
US20170356084A1 (en) Processing method of silicon nitride film and forming method of silicon nitride film
US10410873B2 (en) Power modulation for etching high aspect ratio features
US9263283B2 (en) Etching method and apparatus
US20100093185A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
WO2020106386A1 (en) A cluster processing system for forming a transition metal material
TWI791106B (zh) 處理系統及處理方法
TWI423336B (zh) 半導體元件及其製造方法，以及製造半導體元件之裝置
TWI787239B (zh) 有機材料的蝕刻方法及設備
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
US10504741B2 (en) Semiconductor manufacturing method and plasma processing apparatus
JP2023048519A (ja) プラズマ処理方法及びプラズマ処理装置