TWI421957B - 系統封裝模組的製造方法及其封裝結構 - Google Patents

系統封裝模組的製造方法及其封裝結構 Download PDF

Info

Publication number
TWI421957B
TWI421957B TW99125949A TW99125949A TWI421957B TW I421957 B TWI421957 B TW I421957B TW 99125949 A TW99125949 A TW 99125949A TW 99125949 A TW99125949 A TW 99125949A TW I421957 B TWI421957 B TW I421957B
Authority
TW
Taiwan
Prior art keywords
substrate
system package
conductive pads
package module
manufacturing
Prior art date
Application number
TW99125949A
Other languages
English (en)
Other versions
TW201207963A (en
Inventor
Chien Cheng Lin
Yu Hsin Chen
Original Assignee
Universal Scient Ind Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scient Ind Shanghai filed Critical Universal Scient Ind Shanghai
Priority to TW99125949A priority Critical patent/TWI421957B/zh
Publication of TW201207963A publication Critical patent/TW201207963A/zh
Application granted granted Critical
Publication of TWI421957B publication Critical patent/TWI421957B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

系統封裝模組的製造方法及其封裝結構
本發明乃是關於一種系統封裝模組的製造方法及其封裝結構，特別是指一種在系統封裝模組的基板上以接地的導電墊(ground pads)配合錫膏代替接地過孔(ground via)的製造方法及其結構。
隨著可攜式消費性電子產品市場快速成長，如何加速改善可攜式產品在輕薄短小、低耗電方面的性能，成為系統廠商面臨的重要課題。具備微型體積、低耗電特點的系統封裝模組(SiP Module，System in Package；或稱Module IC)被視為是最適合應用在可攜式產品上的解決方案。
系統封裝模組將一些元件，包括IC或被動元件等利用特殊材料的基板及構裝技術封裝在一個模組內。
系統封裝模組已應用於無線通訊模組，包括WLAN、Bluetooth、GPS、WiMAX和DVB-H/T-DMB等，都可以透過系統封裝模組導入可攜式裝置中。
先前的系統封裝模組除了在基板鑽設電路孔以供零件設置之用，另外還沿著系統封裝模組的邊緣鑽設接地類型的過孔(VIA)，接地過孔的作用是給信號提供一個最短的回流路徑。然而上述接地過孔使得基板的良率降低，另一面通常是以雷射鑽孔的方式而造成額外的成本。再者，接地過孔是以中心填孔的金屬導電，其導電面積小，因而導電性不是很理想。
緣是，本發明人有感上述問題之可改善，乃潛心研究並配合學理之運用，而提出一種設計合理且有效改善上述問題之本發明。
本發明所要解決的技術問題，在於提供一種系統封裝模組的製造方法及其封裝結構，其中以接地的導電墊(ground pads)配合錫膏代替接地過孔，以改善其導電性，提昇基板的良率。
為了解決上述技術問題，根據本發明之其中一種方案，提供一種系統封裝模組的製造方法，包括下列步驟：提供一基板，並設定多數切割線於該基板上，該多數切割線將該基板分成多個單元模組區，其中每一個單元模組區設置有至少一零件；沿著該切割線形成多個條狀的導電墊於該基板的上表面，該導電墊電性連接至接地電位，該多個導電墊延伸一預定的寬度至每一該單元模組區內部；塗佈錫膏於該多個導電墊上；固化該錫膏以形成接地錫塊；形成一包覆層以覆蓋該基板、該零件及該接地錫塊；沿著該切割線以區分出該多個單元模組區；及形成一金屬遮蔽層於每一分開的該單元模組區之該包覆層的外表面。
此外，根據本發明上述的製造方法，本發明提供一種系統封裝模組的封裝結構，包括有一基板、至少一零件、多個接地錫塊、一包覆層、及一金屬遮蔽層。該基板形成有多個條狀的導電墊係鄰近上表面的邊緣。該至少一零件設置於該基板上。該多個接地錫塊形成於該些導電墊上，其中該包覆層覆蓋該基板、該零件及該接地錫塊，其中該接地錫塊外露於該包覆層的側面。該金屬遮蔽層覆蓋該包覆層的外表面。
本發明至少具有以下有益效果：
一、藉由接地的導電墊及接地錫塊可將靜電導出。
二、金屬遮蔽層可以避免電磁干擾，並且提供隔離電磁波的功能。
三、節省鑽孔(接地過孔)成本，也提高基板的良率。
四、比較傳統的接地過孔，導電墊的導電性提昇，因此進一步改善系統封裝模組的塗佈時間，達到省時、省材料的經濟性。
為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式與附件僅提供參考與說明用，並非用來對本發明加以限制者。
請參考第一圖至第五圖，為本發明之系統封裝模組的製造方法的步驟示意圖。本發明之系統封裝模組的製造方法，包括下列步驟：首先，提供一基板10。該基板10為一多層疊合(multi-stack)的電路板。該基板10可以是BT(Bismaleimide Triazine Resin)樹脂基板(內嵌玻纖布)、環氧玻璃纖維板(FR4、FR5)、或LTCC基板(Low Temperature Co-fired Ceramic,低溫共燒陶瓷基板)等材質所構成。例如，利用低溫共燒的陶瓷基板(LTCC)整合IC與被動元件，以多層堆疊的方式成為一個模組。
該基板10設有多條切割線C1、C2、C3。該切割線的數目視基板的大小而定。第一圖中，由側視觀之，該切割線C1、C2、C3將該基板10分成二個單元模組區D1、D2。
該基板10的上表面沿著該切割線C1、C2、C3形成多個條狀的導電墊101、103、105。該些導電墊的形狀可以是連續或者是片段狀的條狀，後續將舉例說明。該導電墊101、103、105電性連接至接地電位，亦即導接於該基板10的接地電路。該多個導電墊101、103、105延伸一預定的寬度至每一該單元模組區D1、D2內部。舉例來說，該導電墊101、103、105延伸至每一該單元模組區D1、D2內部的寬度可以為4密耳(mil)，亦即每一導電墊的寬度為8密耳(mil)。在該基板10的外框部份，該導電墊101、105也由該切割線C1、C3向外延伸。上述導電墊101、103、105較佳的形成方式，可以是在該基板10的上表面鍍一金屬層而形成，例如鍍金。
如第二圖所示，每一個單元模組區D1、D2各形成多個線路102、104以供設置至少一電子零件，如積體電路晶片或被動元件…等。上述提到導電墊由鍍金屬層的順序，可以在製作該基板10的線路102、104時，一同完成。如圖所示，該單元模組區D1、D2各設置有一零件21、22，例如IC及被動元件。該零件21、22可以是以表面黏著技術設置於該基板10上。然而各零件設於基板10的方式並不限於上述表面黏著技術。
接著，塗佈錫膏於該多個導電墊101、103、105上，並固化該錫膏使之硬化後以形成接地錫塊(以標號S1、S3、S5表示)。因為該導電墊101、103、105電性連接至接地電位，該些接地錫塊S1、S3、S5也電性連接至接地電位。關於上述塗佈錫膏於導電墊101、103、105的方式，較佳地可以是以鋼板印刷的方式以塗佈錫膏於該些導電墊101、103、105上。再者，固化該錫膏以形成接地錫塊S1、S3、S5的步驟與設置該零件21、22於該基板10上的步驟可以同時進行。亦即在表面黏著以設置零件21、22的過程中，該基板10通過錫爐(未圖示)時，也同時硬化該錫膏。如此可節省時間。
然後，形成一包覆層30以覆蓋該基板10、該零件21、22及該接地錫塊S1、S3、S5。形成上述包覆層30的步驟，可以用鑄模方式(molding)將絕緣材質覆蓋於該基本10的表面，以提供各零件之間絕緣作用。該包覆層30可以用包覆化合物(molding compound)等材質所構成。
請參考第四圖，為本發明之系統封裝模組的製造方法中切割步驟後的示意圖。此圖顯示，沿著第三圖中該切割線C1、C2、C3以區分出該多個單元模組區。以單元模組區D1描述的話，切割後，該接地錫塊S1、S3連同該導電墊101、103外露於該單元模組區D1的側面。
請參考第五圖及第六圖，為本發明之系統封裝模組的製造方法完成一系統封裝模組的剖視圖及立體圖。此圖顯示一金屬遮蔽層40形成於該包覆層30的外表面，而完成一系統封裝模組的封裝結構100。上述金屬遮蔽層40可一併覆蓋該基板10，或不覆蓋該基板10。金屬遮蔽層40可以是導電塑膠、導電油墨、導電碳粉…等，其形成的方式可以是噴鍍(spraying)、濺鍍(sputtering)、蒸鍍(evaporation)、沈積(deposition)、塗佈(coating)、或印刷(printing)等方式。
如第六圖所示，依據本發明製造方法所完成之系統封裝模組的封裝結構100，在基板10上表面的邊緣形成有多個條狀的導電墊101、103。此外，還有多個接地錫塊S1、S3形成於該些導電墊101、103上。覆蓋該包覆層30後露出接地錫塊S1、S3而與金屬遮蔽層40電性接觸。由於上述導電墊101、103連接於接地電位，藉此本發明可將靜電導出。再者，金屬遮蔽層40全面地覆蓋該包覆層30，作為避免電磁干擾的屏蔽層，提供隔離電磁波的功能。
本發明的結構，是利用接地的導電墊(Ground pads)的接觸面作為導電之用，不需要如先前技術在基板的外圍鑽設過孔(via)。再者，鑽設過孔很容易增加基板的損壞率。因此本發明，不僅一面節省鑽孔的成本，另一面也提高基板的良率。
本發明除了上述的優點以外，由於以接地的導電墊(ground pads)代替接地過孔(VIA)，導電墊的接觸面較大，因而提昇了導電性。導電性的提昇進一步改善系統封裝模組的塗佈時間，達到省時、省材料的經濟性。
請參考第七圖至第九圖，分別為本發明中佈設導電墊不同實施例之立體圖。本發明上述的導電墊及接地錫塊的佈置可以有不同的實施方式，在第七圖中，導電墊完全覆蓋切割線，然後再沿著導電墊塗佈錫膏。至終形成如同田字狀的接地錫塊S1、S2、S3、S4、S5、S6。第六圖中的實施例即依據第七圖的佈置方式所得到的。
第八圖及第九圖所示的導電墊乃是局部覆蓋該切割線，然後再沿著導電墊塗佈錫膏。第八圖形成如同川字狀的接地錫塊S1、S3、S5，第九圖則是形成局部段落的接地錫塊S11、S21、S22、S23、S30、S51、S61、S62、S63。依上述各實施例依切割線切開後，每一單元模組區均有多個接地錫塊外露且透過導電墊電連接於接地電位，藉此同樣可達到本發明的目的。其中第八圖及第九圖的實施例的優點在於，在不同的系統封裝模組中，可因應零件的擺設方式而靈活地變化其導電墊的佈置方式，使各零件以最佳化的導電線路達成接地連接。
惟以上所述僅為本發明之較佳可行實施例，非因此即侷限本發明之專利範圍，故舉凡運用本發明說明書及圖式內容所為之等效技術變化，均同理皆包含於本發明之範圍內，合予陳明。
10．．．基板
C1、C2、C3．．．切割線
S1、S2、S3、S4、S5、S6、S11、S21、S22、S23、S30、S51、S61、S62、S63．．．接地錫塊
D1、D2．．．單元模組區
101、103、105．．．導電墊
102、104．．．線路
21、22．．．零件
30．．．包覆層
40．．．金屬遮蔽層
100．．．封裝結構
第一圖，為本發明之系統封裝模組的製造方法中形成導電墊及線路的示意圖；
第二圖，為本發明之系統封裝模組的製造方法中塗佈錫膏及擺置零件的示意圖；
第三圖，為本發明之系統封裝模組的製造方法中鑄模的示意圖；
第四圖，為本發明之系統封裝模組的製造方法中切割步驟後的示意圖；
第五圖，為本發明之系統封裝模組的製造方法完成一系統封裝模組的剖視圖；
第六圖，為本發明之系統封裝模組的製造方法完成一系統封裝模組的剖視圖；
第七圖，本發明佈設導電墊第一實施例之立體圖；
第八圖，本發明佈設導電墊第一實施例之立體圖；及
第九圖，本發明佈設導電墊第一實施例之立體圖。
100．．．封裝結構
101、103．．．導電墊
102．．．線路
S1、S3．．．接地錫塊
D1．．．單元模組區
21．．．零件
30．．．包覆層
40．．．金屬遮蔽層

Claims (9)

  1. 一種系統封裝模組的製造方法，包括下列步驟：提供一基板，並設定多數切割線於該基板上，該多數切割線將該基板分成多個單元模組區，其中每一個單元模組區設置有至少一零件；沿著該切割線形成多個條狀的導電墊於該基板的上表面，該導電墊電性連接至接地電位，該多個導電墊延伸一預定的寬度至每一該單元模組區內部；塗佈錫膏於該多個導電墊上；固化該錫膏以形成接地錫塊；形成一包覆層以覆蓋該基板、該零件及該接地錫塊；沿著該切割線分開該多個單元模組區；及形成一金屬遮蔽層於每一分開的該單元模組區之該包覆層的外表面。
  2. 如申請專利範圍第1項所述之系統封裝模組的製造方法，其中該基板為一多層疊合(multi-stack)的電路板，該基板的上表面鍍一金屬層而形成該導電墊，並且該零件是以表面黏著技術設置於該基板上。
  3. 如申請專利範圍第2項所述之系統封裝模組的製造方法，其中以鋼板印刷的方式以塗佈錫膏於該多個導電墊上，並且加熱該錫膏以形成接地錫塊的步驟與設置該零件於該基板上的步驟同時進行。
  4. 如申請專利範圍第1項所述之系統封裝模組的製造方法，其中該導電墊延伸至每一該單元模組區內部的寬度為4密耳(mil)。
  5. 如申請專利範圍第1項所述之系統封裝模組的製造方法，其中該多個導電墊局部覆蓋該切割線。
  6. 一種系統封裝模組的封裝結構，包括：一基板，其形成有多個的導電墊係鄰近上表面的邊緣；至少一零件，設置於該基板上；多個接地錫塊形成於該些導電墊上；一包覆層，覆蓋該基板、該零件及該接地錫塊，其中每一該接地錫塊局部外露於該包覆層的側面；及一金屬遮蔽層，覆蓋該包覆層的外表面。
  7. 如申請專利範圍第6項所述之系統封裝模組的封裝結構，其中上述基板保留一預定的寬度供該導電墊設置於其上，該預定的寬度為4密耳(mil)。
  8. 如申請專利範圍第6項所述之系統封裝模組的封裝結構，其中該導電墊的形狀為連續或片段狀的條狀。
  9. 如申請專利範圍第6項所述之系統封裝模組的封裝結構，其中該基板為一多層疊合(multi-stack)的電路板。
TW99125949A 2010-08-04 2010-08-04 系統封裝模組的製造方法及其封裝結構 TWI421957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99125949A TWI421957B (zh) 2010-08-04 2010-08-04 系統封裝模組的製造方法及其封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99125949A TWI421957B (zh) 2010-08-04 2010-08-04 系統封裝模組的製造方法及其封裝結構

Publications (2)

Publication Number Publication Date
TW201207963A TW201207963A (en) 2012-02-16
TWI421957B true TWI421957B (zh) 2014-01-01

Family

ID=46762367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99125949A TWI421957B (zh) 2010-08-04 2010-08-04 系統封裝模組的製造方法及其封裝結構

Country Status (1)

Country Link
TW (1) TWI421957B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256685A (ja) * 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 回路基板
JPH11145333A (ja) * 1997-09-02 1999-05-28 Oki Electric Ind Co Ltd 半導体装置
JP2002084159A (ja) * 2000-09-06 2002-03-22 Daishinku Corp 表面実装型圧電振動子
JP2002198773A (ja) * 2000-11-29 2002-07-12 Samsung Electro Mech Co Ltd 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置
US6784020B2 (en) * 2001-10-30 2004-08-31 Asia Pacific Microsystems, Inc. Package structure and method for making the same
TW200702494A (en) * 2005-03-11 2007-01-16 Hitachi Chemical Co Ltd Surface treatment method for copper and copper
TW200802646A (en) * 2006-02-20 2008-01-01 Nepes Corp Semiconductor chip having solder bump and method of frabricating the same
US20080067650A1 (en) * 2006-09-15 2008-03-20 Hong Kong Applied Science and Technology Research Institute Company Limited Electronic component package with EMI shielding
EP2107599A2 (en) * 2008-03-31 2009-10-07 General Electric Company System And Method Of Forming A Wafer Scale Package

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256685A (ja) * 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 回路基板
JPH11145333A (ja) * 1997-09-02 1999-05-28 Oki Electric Ind Co Ltd 半導体装置
JP2002084159A (ja) * 2000-09-06 2002-03-22 Daishinku Corp 表面実装型圧電振動子
JP2002198773A (ja) * 2000-11-29 2002-07-12 Samsung Electro Mech Co Ltd 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置
US6784020B2 (en) * 2001-10-30 2004-08-31 Asia Pacific Microsystems, Inc. Package structure and method for making the same
TW200702494A (en) * 2005-03-11 2007-01-16 Hitachi Chemical Co Ltd Surface treatment method for copper and copper
TW200802646A (en) * 2006-02-20 2008-01-01 Nepes Corp Semiconductor chip having solder bump and method of frabricating the same
US20080067650A1 (en) * 2006-09-15 2008-03-20 Hong Kong Applied Science and Technology Research Institute Company Limited Electronic component package with EMI shielding
EP2107599A2 (en) * 2008-03-31 2009-10-07 General Electric Company System And Method Of Forming A Wafer Scale Package

Also Published As

Publication number Publication date
TW201207963A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
CN208014673U (zh) 芯片封装结构
TWI685075B (zh) 功率轉換電路的封裝模組及其製造方法
US7648858B2 (en) Methods and apparatus for EMI shielding in multi-chip modules
US8492181B2 (en) Embedded wafer level optical package structure and manufacturing method
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
KR102270465B1 (ko) 인-패키지 구획 차폐를 갖는 반도체 패키지 및 그 제조 방법
TW200614469A (en) Heat dissipating package structure and method for fabricating the same
JP2007318076A (ja) Ｓｉｐモジュール
US20190348395A1 (en) Thin bonded interposer package
TW200629497A (en) Substrate structure embedded method with semiconductor chip and the method for making the same
KR101563910B1 (ko) 반도체 패키지 및 이의 제조 방법
US10896882B2 (en) Electronic package having heat dissipating element and method for fabricating the same
EP1651020A4 (en) ELECTRODE FOR PACKAGING, PACKAGING, DEVICE, AND METHOD FOR PRODUCING THE DEVICE
US20200168557A1 (en) Semiconductor package and fabrication method thereof
TWI421957B (zh) 系統封裝模組的製造方法及其封裝結構
KR102237783B1 (ko) 반도체 패키지 및 그것의 제조 방법
KR101250665B1 (ko) 반도체 패키지 및 그 제조방법
TWI523186B (zh) 具有電性屏蔽功能的模組積體電路封裝結構及其製作方法
US20150187676A1 (en) Electronic component module
US20100327423A1 (en) Semiconductor packaging structure and method for manufacturing the same
CN102420202A (zh) 半导体装置及其制造方法
TWI591788B (zh) 電子封裝件之製法
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法
KR101494371B1 (ko) 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
TW201426958A (zh) 堆疊式封裝件與其製造方法