TWI416612B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI416612B
TWI416612B TW099115573A TW99115573A TWI416612B TW I416612 B TWI416612 B TW I416612B TW 099115573 A TW099115573 A TW 099115573A TW 99115573 A TW99115573 A TW 99115573A TW I416612 B TWI416612 B TW I416612B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
semiconductor
manufacturing
layer
barrier layer
Prior art date
Application number
TW099115573A
Other languages
English (en)
Other versions
TW201133597A (en
Inventor
Yuh Jen Cheng
Ming Hua Lo
Hao Chung Kuo
Original Assignee
Academia Sinica
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Academia Sinica filed Critical Academia Sinica
Publication of TW201133597A publication Critical patent/TW201133597A/zh
Application granted granted Critical
Publication of TWI416612B publication Critical patent/TWI416612B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Description

半導體元件及其製造方法
本發明係關於一種半導體元件、結構及其製造方法。
一般而言，半導體結構會由於一些因素而造成缺陷，這些因素例如是相互連接的半導體層，其材料特性的不相容。另外，由於結晶構造的差異，亦會使得半導體疊層結構產生應力，在此種情況下，就會產生常見的缺陷，即貫穿式差排(threading dislocations,TDs)。貫穿式差排常出現在受應變的半導體疊層結構(strained semiconductor film stacks)之疊層相接處，並延伸至疊層內，例如延伸至氮化鎵或其他的半導體層。
由於貫穿式差排及其他的缺陷會嚴重影響半導體元件的性能及可靠度，目前業界已花了相當的努力來降低半導體結構中貫穿式差排的密度。
有鑒於上述課題，本發明之一目的係提供一種半導體元件及其製造方法，能夠降低半導體結構中貫穿式差排的密度，進而提升半導體元件的性能及可靠度。
為達上述目的，本發明之一種半導體製造方法包含：形成一第一半導體層於一基板上，第一半導體層之材料與基板之材料不相同；蝕刻第一半導體層之一上表面以形成至少一蝕刻坑，蝕刻坑係由上表面延伸至第一半導體層內，其中第一半導體層內之至少一缺陷係位於蝕刻坑之下方；沉積一阻隔層於第一半導體層之上表面以覆蓋上表面及蝕刻坑；減薄阻隔層以露出上表面之至少一部分，並使蝕刻坑仍由阻隔層覆蓋；以及在減薄阻隔層之後，形成一第二半導體層以覆蓋上表面之露出部分及蝕刻坑，第二半導體層係具有與第一半導體層之材料相同或相容之材料，其中阻隔層係覆蓋蝕刻坑並阻隔位於第一半導體層內之缺陷延伸至第二半導體層內。
為達上述目的，本發明之另一種半導體製造方法包含：在一基板上形成一第一半導體層，第一半導體層之材料係包含氮化鎵，且第一半導體層之材料與基板之材料係不相同；藉由一化學濕蝕刻製程並使用一融溶性或水性蝕刻溶液(molten or aqueous etching solution)對第一半導體層之一上表面進行蝕刻以形成至少一蝕刻坑於上表面上，且蝕刻坑係延伸至第一半導體層內，其中第一半導體層內之至少一缺陷係位於蝕刻坑之下方；在上表面上沉積一阻隔層以覆蓋上表面及蝕刻坑；減薄阻隔層以露出上表面之至少一部分，並使蝕刻坑仍由阻隔層覆蓋；在減薄阻隔層之後，形成一第二半導體層以覆蓋上表面之露出部分及蝕刻坑，第二半導體層具有與第一半導體層之材料相同或相容之材料，其中阻隔層係覆蓋蝕刻坑並阻隔位於第一半導體層內之缺陷延伸至第二半導體層內；以及在第二半導體層上形成至少另一半導體層。
為達上述目的，本發明之一種半導體元件包含一第一半導體層、一第二半導體層以及至少另一半導體層。第一半導體層係包含一第一表面、複數蝕刻坑及一阻隔材料，該等蝕刻坑設置於第一表面上並延伸至第一半導體層內，阻隔材料係覆蓋該等蝕刻坑，第一半導體層具有複數半導體缺陷，且至少一半導體缺陷位於各蝕刻坑之下方。第二半導體層之材料與第一半導體層之材料相同或相容，第二半導體層係磊晶成長於第一半導體層之第一表面上，並覆蓋蝕刻坑。另一半導體層係形成於第二半導體層上，並藉由圖案化而形成半導體元件結構。
以下將參照相關圖式，說明依據本發明較佳實施例之一種半導體元件及其製造方法，其中相同的元件將以相同的參照符號加以說明。
在半導體結構及元件中，相互鄰接的半導體層常是由不同材料所構成的，而這些相異的材料亦具有不同的結晶構造，這會使得兩兩相鄰之半導體層的交接處會產生貫穿式差排及其他的缺陷等問題。在本發明中所舉例的半導體結構係以包含三五族半導體化合物為例，其中三A族元素例如硼(boron,B)、鋁(aluminium,Al)、鎵(gallium,Ga)、銦(indium,In)及鉈(thallium,Tl)，五族元素例如氮(nitrogen,N)、磷(phosphorus,P)、鉮(arsenic,As)、銻(antimony,Sb)及鉍(bismuth,Bi)。三五族半導體化合物，特別是三族氮化物，已廣泛應用於許多裝置，這些裝置可用來發光、或是產生紫外光(UV)以及從藍到綠之光譜的光線，這些裝置包含光電元件或微電子元件，例如發光二極體、雷射二極體、高電子遷移率電晶體及其他元件。這些電子元件具有一基本平台，即三族氮化物基板，例如是氮化鎵基板。因此，能夠提供一種大面積及低缺陷密度的三五族半導體結構，是目前極重要的課題。本發明較佳實施例係以氮化鎵基板及氮化鎵元件為例，但不限於此，當然，本發明亦可應用於其他半導體結構，例如其他三五族半導體化合物。
氣相合成法(vapor-phase synthesis)係一種常用於氮化鎵之成長方法，其可例如包含有機金屬化學氣相沈積(metalorganic chemical vapor deposition,MOCVD)、氫化物氣相磊晶法(hydride vapor-phase epitaxy,HVPE)、分子束磊晶法(molecular-beam epitaxy,MBE)以及有機金屬氯化物氣相磊晶法(metal-organic chloride vapor-phase epitaxy)。由於大面積的三族氮化物基板尚無法製成，因此，三族氮化物半導體元件常藉由異質磊晶(heteroepitaxially)而成長於其他材質的基板上，例如具有穩定材料特性之藍寶石基板。然而，由於氮化鎵與藍寶石的晶格常數(lattice constant)差異較大，因而在氮化鎵－藍寶石結構中會造成差排缺陷。此外，上述兩者的熱膨脹係數亦不相同，這也導致在成長製程中，氮化鎵薄膜會產生應力，並且當基板的溫度隨著成長製程而循環變化時，該熱引應力(thermal-induced stress)會不斷的造成其他的差排缺陷。上述因素皆讓形成一低缺陷之結晶材料成為一巨大挑戰。舉例而言，氮化鎵一藍寶石結構之差排密度可以達到108-10 cm-2 ，並且嚴重影響將來設置於氮化鎵一藍寶石結構上之元件的效能。因此，如何降低缺陷密度以得到更佳的元件效能實在是極需解決的課題之一。
在本發明之半導體元件及製造方法中，可藉由自對準(self-aligned)的缺陷選擇性阻隔來降低差排缺陷。此外，在本發明中，不需使用微影製程(photolithography)以及其光阻遮罩(mask)及曝光步驟。
圖1係本發明較佳實施例之一種半導體元件之製造方法的流程圖，其中至少包含步驟110～150。在步驟110中，一第一半導體層係成長於一基板上，且基板與第一半導體層係由不同的材料所構成。由於基板與第一半導體層係由不同的材料所構成，故基板成為一異質磊晶(heteroepitaxial)基板。在步驟120中，第一半導體層的上表面係藉由蝕刻而形成至少一蝕刻坑，且蝕刻坑係由上表面延伸至第一半導體層內，且第一半導體層內之至少一缺陷係位於蝕刻坑之下方。上述蝕刻製程係選擇性地蝕刻上表面的一些位置，而這些位置的下方係存在缺陷。在步驟130中，沉積一阻隔層(passivation layer)於第一半導體層之上表面以覆蓋上表面之露出部分及蝕刻坑。阻隔層係由阻隔材料(passivation material)所構成，所謂阻隔材料即至少一半導體材料無法在其上長晶。因此，阻隔材料係避免第一半導體層之材料以及與第一半導體層材料相容之半導體材料長晶。在步驟140中，減薄阻隔層或部分移除阻隔層以露出上表面之至少一部分，但使蝕刻坑仍由阻隔層覆蓋。減薄製程可藉由多種材料移除技術而達成，其中包含研磨(如化學機械研磨(chemical-mechanical polishing,CMP))、或蝕刻(如感應耦合電漿(inductively coupled plasma,ICP)蝕刻)。在減薄阻隔層之後，步驟150係形成一第二半導體層以覆蓋第一半導體層之上表面及蝕刻坑，第二半導體層係具有與第一半導體層之材料相同或相容之材料。
其中，位於蝕刻坑內之阻隔層可阻隔位於第一半導體層內之缺陷延伸至第二半導體層內。因此，在減薄步驟之後所露出之表面係成為大部分為無缺陷的新表面，且藉由阻隔層覆蓋其下方之缺陷而在阻隔層之位置形成獨立的區域。這新表面可用來成長第二半導體層，並且當第二半導體層之材料與第一半導體層之材料相同時，可達到完美的材料匹配，或是當第二半導體層之材料與第一半導體層之材料相容時，可達到相容的材料匹配。在這二種情況中，缺陷的總數都比將第一半導體層成長於不同材料之基板上所造成的缺陷，減少許多。
在本實施例中，第二半導體層之材料可為與第一半導體層之材料不同，但特性可相容之材料。舉例而言，若第一半導體層之材料包含氮化鎵時，則第二半導體層之材料可包含氮化銦鎵(Inx Ga1-x N)或其他三族氮化物材料。
上述之半導體製造方法亦可包含其他製程，例如，在形成第二半導體層之後(步驟150)，可形成至少另一半導體層於第二半導體層上，且此半導體層可藉由圖案化而形成半導體元件結構，例如多重量子井結構(quantum well structures)，其係可在電子激發狀況下發出光線。基板的材料可視元件應用而有不同的實施，基板可例如包含藍寶石(sapphire)、碳化矽(silicon carbide)、矽(silicon)、砷化鎵(gallium arsenide)、鎵酸鋰(lithium gallate)、或氧化鋅(zinc oxide)。第一半導體層及第二半導體層可使用三五族半導體材料，例如三族氮化物材料，如氮化鋁(AlN)及氮化銦(InN)等二元化合物(binary compound)，氮化鋁鎵(AlGaN)、氮化銦鎵(GaInN)及氮化鋁銦(AlInN)等三元化合物(ternary compound)，或氮化鋁鎵銦(AlGaInN)等四元化合物(quaternary compound)。此外，第一半導體層及第二半導體層可藉由多種的成長技術來形成，其中包含氣相成長技術(vapor-phase growth techniques)、有機金屬化學氣相沈積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)以及有機金屬氯化物氣相磊晶法(MOC vapor-phase epitaxy)。第一半導體層之上表面可藉由一濕蝕刻製程來進行蝕刻，在濕蝕刻製程中，第一半導體層係浸入一融溶性或水性蝕刻溶液，例如為包含氫氧化鉀、硫酸、磷酸、鹽酸或其任意組合的溶液。阻隔層係用以阻隔第一半導體層之材料或與第一半導體層相似之材料進行長晶，阻隔層可例如為一非晶材料，例如氧化物或氮化物。舉例而言，阻隔層之材料可包含二氧化矽(SiO2 )、氮化矽(Si3 N4 )、二氧化鈦(TiO2 )、氧化鉭(Ta2 O5 )、二氧化鉿(HfO2 )、過氧化鎂(MgO2 )或氟化鎂(MgF2 )。在其他態樣中，上述之步驟120～150可以重覆實施，以在第二半導體層上成長其他的半導體層。
圖2A至圖2G係為上述製造方法之製造過程的示意圖，其中一氮化鎵層係形成於一藍寶石基板上。如圖2A所示，其係顯示一藍寶石基板11，例如晶面(0001)之藍寶石基板，其係用以讓氮化鎵成長於其上。圖2B係顯示第一半導體層(氮化鎵)12係形成於藍寶石基板11上。在形成第一半導體層12時，可例如使用低溫有機金屬化學氣相沈積先形成一30nm厚之低溫氮化鎵晶種層(nucleation layer)，然後再形成一2μm厚之氮化鎵緩衝層(buffer layer)。第一半導體層12之厚度於此係以30nm為例，當然，其可依據需求而調整。如前所述，貫穿式差排TD係出現於第一半導體層12與藍寶石基板11的交界處，並延伸至第一半導體層12內。而隨著第一半導體層12的長晶，這些貫穿式差排可能衍生在整個第一半導體層12。為避免貫穿式差排一直延伸，當到達第一半導體層12之厚度時，氮化鎵係停止成長。然後，第一半導體層12係浸入一高溫之融溶性或水性蝕刻溶液，例如浸入一介於280℃與400℃之融溶性氫氧化鉀蝕刻溶液中，並經過一段適當的時間，例如5至15分鐘，藉以進行一選擇性蝕刻製程。如圖2C所示，融溶性氫氧化鉀蝕刻溶液係選擇性蝕刻具有缺陷的位置，並在第一半導體層之上表面形成六邊形的蝕刻坑(etch pits)13。在本實施例中，至少一貫穿式差排係位於各蝕刻坑13的下方。各蝕刻坑13係位於上表面121並延伸至第一半導體層12內，使得貫穿式差排之上端露出。然而，有些貫穿式差排並未延伸至上表面，因而未被選擇性蝕刻，如圖2B所示，位於最右方的貫穿式差排TD1係結束於上表面121下方的某一位置，且形成獨立的差排而未鄰近於其他差排。而這獨立的差排在選擇性蝕刻之後，依然隱藏在第一半導體層12內。
之後，如圖2D所示，一阻隔層14係形成於上表面121上，並覆蓋上表面之露出部分及蝕刻坑13。於本實施例中，阻隔層14係由0.5μm厚的二氧化矽所構成，二氧化矽係藉由電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition,PECVD)沉積於上表面121及蝕刻坑13內。另外，阻隔層14亦可使用其他無法讓氮化鎵在其上長晶的材料。然後如圖2E所示，進行減薄步驟，其係將位於上表面之平面部分的二氧化矽薄膜藉由化學機械研磨(CMP)移除，並使上表面121露出，但二氧化矽仍留在蝕刻坑13內。此外，減薄步驟亦可使用其他蝕刻製程來達成，例如感應耦合電漿(ICP)蝕刻、感應耦合電漿反應式離子蝕刻(inductively charged plasma reactive ion etching,ICP-RIE)或其他類似的蝕刻製程。設置於蝕刻坑內的二氧化矽係作為缺陷阻隔層，以阻擋缺陷繼續延伸至後續再次磊晶的氮化鎵層(第二半導體層15)中。露出之第一半導體層(氮化鎵)12的平面部分可作為氮化鎵磊晶的晶種層(seed layer)，且氮化鎵在再次磊晶過程中，可沿縱軸方向及橫軸方向成長，以覆蓋上表面及蝕刻坑內的阻隔層(二氧化矽)14。如圖2F所示，第二半導體層(氮化鎵)15係成長於圖2E所示之結構的上表面。藉由阻隔層14阻擋氮化鎵的長晶，以及第二半導體層15之氮化鎵可沿縱軸及橫軸方向長晶的因素，導致第二半導體層15覆蓋蝕刻坑而使蝕刻坑形成封閉的凹洞，因此，位於蝕刻坑內的阻隔層14可阻擋缺陷由第一半導體層12內延伸至第二半導體層15內。然而，圖2F所示之最右邊的缺陷TD1由於沒有在選擇性蝕刻製程中被曝露出來，也沒有被二氧化矽的阻隔層所覆蓋，所以在第二半導體層15的長晶過程中，該獨立之缺陷會延伸至第二半導體層15內。因此可見，上述之選擇性蝕刻及阻隔層14的形成對降低第二半導體層15之缺陷密度造成很大的影響。在其他態樣中，上述之選擇性蝕刻可再次應用於第二半導體層15，並形成另一阻隔層於經過蝕刻之第二半導體層15，以使一第三半導體層(例如氮化鎵)能夠磊晶於第二半導體層15上，而進一步降低第三半導體層之缺陷密度。
在經過上述之選擇性蝕刻及阻隔層之減薄步驟之後，二氧化矽之阻隔層係形成於蝕刻坑內，且形成為一遮罩(mask)圖案，其係對準藉由選擇性蝕刻所露出之缺陷。特別的是，圖案化之二氧化矽遮罩係在不使用微影製程的情況下形成，且自動對準(self-aligned)缺陷及蝕刻坑。另外，藉由化學機械研磨製程而露出蝕刻坑以外的區域，亦確保氮化鎵層能夠提供一平面部分讓第二半導體層15之氮化鎵來進行長晶。
如圖2F所示，第二半導體層15所具有之缺陷較設置於藍寶石基板11上之第一半導體層12所具有之缺陷更少，這也提供一高品質之平台來製造半導體元件。如圖2G所示，至少另一半導體層16係形成於第二半導體層15上，並藉由圖案化而形成至少一半導體元件結構。半導體元件結構例如是多重量子井(multiple quantum well,MQW)，其可發出光線並作為雷射二極體或發光二極體。因此，如圖2G所示之半導體元件係具有封閉之蝕刻坑13位於第一半導體層12中。本實施例之半導體元件係包含一第一半導體層12、一第二半導體層15以及至少另一半導體層16。第一半導體層12具有一第一表面121，並由三五族材料(例如三族氮化物材料，如氮化鎵)所構成，第二半導體層15係磊晶於第一半導體層12上，並可包含與第一半導體層之材料同類的材料，另一半導體層16係形成於第二半導體層15上，並藉由圖案化形成至少一半導體元件結構。第一半導體層具有半導體缺陷TD、TD1、蝕刻坑13以及一阻隔材料14。蝕刻坑13係位於第一半導體層12之第一表面121並延伸至第一半導體層12內，阻隔材料14係覆蓋蝕刻坑13及缺陷TD，缺陷TD係位於蝕刻坑13內。第一半導體層12係成長於藍寶石基板11，對半導體元件而言，藍寶石基板11可移除，使得半導體元件之最後態樣可如圖2G所示之虛線框所圍成的範圍。當然在其他態樣中，藍寶石基板11可保留作為半導體元件的一部分。
本實施例已對藍寶石基板及氮化鎵層的態樣作過驗證，以證明本實施例確實可減少貫穿式差排。
圖3係顯示掃描式電子顯微鏡(scanning electron microscope,SEM)對氮化鎵層所攝的影像，其中圖3A係顯示掃描式電子顯微鏡針對如圖2C所示在選擇性蝕刻製程之後所產生的氮化鎵表面所攝之影像，其中可看見在融溶性氫氧化鉀蝕刻溶液所造成之非特定分佈的六邊形蝕刻坑，所蝕刻的晶面係例如為晶向[11-21]、[11-22]及[10-11]。除了獨立存在的六邊形蝕刻坑之外，較常出現的係多個蝕刻坑聚集在一處。全部蝕刻坑的密度係約5x108 cm-2 。圖3B顯示二氧化矽薄膜藉由如圖2D所示之製程而覆蓋在蝕刻坑及第一表面(上表面)上。圖3C顯示二氧化矽薄膜藉由圖2E所示之化學機械研磨製程而僅覆蓋在蝕刻坑上。其中，尺寸較小的蝕刻坑係填滿二氧化矽，而尺寸較大的蝕刻坑則只有側壁覆蓋二氧化矽。接下來的有機金屬化學氣相沈積製程係讓第二半導體層(氮化鎵)長晶於第一半導體層之上表面的平面部分。之後，一發光二極體結構係形成於第二半導體層上，發光二極體結構可例如包含2μm厚之矽摻雜n型氮化鎵(Si-doped n-GaN)、十對氮化銦鎵/氮化鎵(InGaN/GaN)多重量子井(MQWs)及一30nm厚之鎂摻雜p型氮化鎵(Mg-doped p-GaN)，其中，量子井的發光波長於此係以425nm為例。
為計算貫穿式差排減少的量，圖4A係顯示藉由穿隧式電子顯微鏡(tunneling electron microscope,TEM)所攝之影像，其中圖4A顯示以發光二極體元件經過本發明之缺陷選擇性阻隔製程為例，穿隧式電子顯微鏡對其所攝的影像。於此，貫穿式差排密度係可直接由在圖4A中所出現的貫穿式差排線來計算。經過計算，在阻隔層14以下(如虛線D1所示之範圍)之貫穿式差排密度係約為1x109 cm-2 ，這個數字較由氫氧化鉀所形成之蝕刻坑密度5x108 cm-2 略大，這是由於在一蝕刻坑之下可具有複數缺陷。而貫穿式差排密度在量子井範圍附近(如虛線D2所示)附近，顯著地下降至約4x107 cm-2 ，由此可見二氧化矽阻隔層的確有效阻擋貫穿式差排的擴展。然而，由掃描式電子顯微鏡影像來看，不是所有貫穿式差排的上方皆有二氧化矽的沉積。換言之，不是所有的貫穿式差排皆被融溶性氫氧化鉀蝕刻溶液所蝕刻並曝露出來。結果，一些貫穿式差排無法被阻擋，且繼續擴展至上表面。這些不被融溶性氫氧化鉀蝕刻溶液所蝕刻之貫穿式差排，據推測應是屬於對融溶性氫氧化鉀蝕刻溶液的蝕刻具有抵抗性。由研究報告可知，氫氧化鉀對螺旋差排(screw type TD)具有較強的蝕刻性，而對混合差排(mixed type TD)較無有效蝕刻性。為驗證那些延伸至上表面之貫穿式差排是否的確對氫氧化鉀蝕刻溶液具有抵抗性，將再長晶(第二半導體層)之樣本置放於融溶性氫氧化鉀蝕刻溶液內，並使其在相同的蝕刻條件下進行蝕刻。圖4B顯示掃描式電子顯微鏡對其所攝的影像，其蝕刻坑密度僅1x105 cm-2 。由蝕刻坑密度從5x108 cm-2 下降至1x105 cm-2 可證明，能被氫氧化鉀蝕刻溶液蝕刻的差排缺陷，大部分皆被由選擇性阻製程所形成之二氧化矽所阻擋。然而，1x105 cm-2 之蝕刻坑密度相較於由穿隧式電子顯微鏡剖面影像所得到靠近第二半導體層上表面之貫穿式差排密度4x107 cm-2 ，仍是小了一些。而這些未被阻隔製程所阻擋之貫穿式差排係對氫氧化鉀蝕刻溶液蝕刻具有抵抗性。接著，再將樣本置放於195℃之磷酸(H3 PO4 )溶液20分鐘，磷酸與氫氧化鉀在相同的結晶蝕刻面(crystallographic etch plane)上具有不同的效力。在經過磷酸蝕刻之後，掃描式電子顯微鏡影像係如圖4c所示，磷酸所形成之蝕刻坑的分佈與氫氧化鉀所形成之蝕刻坑分佈相當不同。而總蝕刻坑密度係約1.2x107 cm-2 ，這個數值與由穿隧式電子顯微鏡在表面附近所攝影像得到之貫穿式差排密度4x107 cm-2 相近。這代表氫氧化鉀與磷酸可蝕刻不同形式的貫穿式差排，因此，氫氧化鉀與磷酸可一同使用於選擇性蝕刻製程以增加缺陷的阻隔率。
經由上述對氮化鎵樣本之驗證，可證明設置於蝕刻坑內的阻隔層可有效阻擋貫穿式差排的擴展，並顯著降低缺陷差排的密度。並且缺陷阻隔製程可多次應用於同一基板，以提供多次的阻隔效果而進一步降低缺陷密度。而經過阻隔製程之氮化鎵基板可用來製造光電元件，例如發光二極體以及從紫外光至藍光的雷射二極體，並由於其低缺陷密度而能得到較佳元件效能。
本實施例之半導體元件的光學特性係由電子束激發發光(cathodoluminescent)並藉由如圖5(其中包含圖5A及圖5B)所示之掃描式電子顯微鏡所攝之剖面影像來分析。圖5A及圖5B分別顯示檢測模式為電子束激發發光以及散射電子檢測(scattering electron detection)的影像，圖5A及圖5B係為相同放大倍率，且影像各點皆相互對應。由圖可知，電子束激發發光的強度在二氧化矽阻隔層的兩側(虛線D4兩側)有很大的改變，電子束激發發光所產生的亮點大部分係位於再成長的氮化鎵層(即第二半導體層15)，並位於阻隔層遮罩的上方。由於亮點的強度極高，以致在未使用顏色較深的檢測器時，第一半導體層12(較低的氮化鎵層)與藍寶石層11兩者的電子束激發發光強度差異無法被辨識出來。但藉由分析影像畫素的灰階值，氮化鎵與藍寶石的交界處(虛線D3)可被辨識出來，而這也藉由比較圖5A及圖5B而得到確認。第二半導體層15的電子束激發發光強度平均來說，係位於阻隔層下方之第一半導體層的23倍。另外，貫穿式差排係高能量非輻射複合之中心(strong nonradiative recombination centers)。上述之電子束激發發光強度的顯著增加係證明，在第二半導體層(缺陷已被阻隔)15中由於非輻射複合所失去之激發載子，因為貫穿式差排大量減少的原因，也大幅減少。
使用本發明之製造方法所形成的磊晶片可稱為缺陷阻隔磊晶片(defect passivated epiwafer)，而這缺陷阻隔磊晶片可製成例如一發光二極體晶片，且例如具有300×300μm2 的面積。於此係比較上述之發光二極體晶片與一對照組發光二極體晶片，此對照組發光二極體晶片與上述之發光二極體晶片相似，但未經過缺陷阻隔製程。圖6係顯示缺陷阻隔發光二極體(defect passivated LED,DP-LED)與未阻隔之對照組發光二極體(R-LED)的發光-電流(light-current,L-I)曲線及電壓-電流(voltage current,V-I)曲線。缺陷阻隔發光二極體的驅動電壓(由實線表示)係較對照組發光二極體的驅動電壓(由虛線表示)為低，這也許是因為缺陷阻隔發光二極體具有較低的缺陷密度。當缺陷密度較低時，電子較容易由材料的一邊移動至另一邊，而非散射，這會造成較小的阻抗以及驅動電壓。另外，在20mA的情況下，缺陷阻隔發光二極體的光輸出功率(optical output power)較對照組發光二極體顯著的增加45%。因此，二氧化矽遮罩不僅阻擋貫穿式差排的擴展，也可作為讓光散射的憑藉，進而提升發光二極體的出光效率(light extraction efficiency)。於此，亦可使用蒙特卡羅光線追蹤方法(Monte Carlo ray tracing simulation)來檢驗所增加的出光量是否佔了光輸出功率增加量中的大部分。承上所述，一簡易二維陣列之倒六邊形錐體的二氧化矽遮罩係用來模擬缺陷阻隔的情況，其中，錐體可具有多種的幾何尺寸，例如橫向尺寸介於0.7～1微米，高度介於0.5～1微米，兩兩錐體之間距介於3～4微米，而顯示出的出光增加量從10%到25%。這顯示出光增加量無法完全從45%的光輸出功率增加量忽略。另外，由於缺陷差排的減少而導致的輸出功率增加量並不如上述量測的電子束激發發光強度的增加量來得大。根據研究指出，氮化銦鎵量子井的發光較不受貫穿式差排的影響，而使用氮化鎵或氮化鋁鎵作為活性層(active layer)的發光二極體係相當受貫穿式差排的影響，並極需減少貫穿式差排。
綜上所述，上述對氮化鎵樣本的驗證已證實本發明之缺陷選擇性阻隔方法能夠降低貫穿式差排密度，而且二氧化矽遮罩之缺陷阻隔層係自動對準位於貫穿式差排所對應之蝕刻坑，其中蝕刻坑係藉由氫氧化鉀之選擇性蝕刻所造成，而不需使用微影製程。由此可知，本發明可顯著降低貫穿式差排密度，且二氧化矽遮罩也可提升發光二極體的出光效率。
雖然本文件已詳述許多細節，但這些細節不應理解為可用以限制本發明之概念、或是申請專利範圍，而是應理解為本發明特定實施例之特徵的敘述。另外，上述不同實施例之技術特徵可結合於同一實施例中使用。相反地，上述同一實施例中所具有之技術特徵，可個別或是部分結合而應用於不同的實施例。此外，上述一些技術特徵在描述上似乎是結合應用的，然而在一些實施例中，這些結合應用的技術特徵可以部分存在即可，例如是這些技術特徵的次組合、或是次組合的變化態樣。
上述僅揭露一些實施例，但任何對該等實施例所作的變化及改良、或其他態樣的實施例皆可基於本發明所揭露之內容而得到。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
11．．．藍寶石基板
12．．．第一半導體層
121．．．上表面、第一表面
13．．．蝕刻坑
14．．．阻隔層
15．．．第二半導體層
16．．．半導體層
TD、TD1．．．缺陷
110～150．．．半導體元件之製造方法的步驟
圖1係本發明較佳實施例之一種半導體元件之製造方法的流程圖；
圖2A至圖2G係本發明較佳實施例之一種半導體元件之製造方法的示意圖；以及
圖3A至圖6顯示利用如圖1所示之製造方法、並以一氮化鎵為例之影像及量測結果的示意圖。
110～150．．．半導體元件之製造方法的步驟

Claims (27)

  1. 一種半導體元件之製造方法，包含：形成一第一半導體層於一基板上，該第一半導體層之材料與該基板之材料不相同；蝕刻該第一半導體層之一上表面以形成至少一蝕刻坑，該蝕刻坑係由該上表面延伸至該第一半導體層內，其中該第一半導體層內之至少一缺陷係位於該蝕刻坑之下方；沉積一阻隔層於該第一半導體層之該上表面以覆蓋該上表面及該蝕刻坑；減薄該阻隔層以露出該上表面之至少一部分，並使該蝕刻坑仍由該阻隔層覆蓋；以及在減薄該阻隔層之後，形成一第二半導體層以覆蓋該上表面之露出之該部分及該蝕刻坑，該第二半導體層係具有與該第一半導體層之材料相同或相容之材料，其中該阻隔層係覆蓋該蝕刻坑並阻隔位於該第一半導體層內之該缺陷延伸至該第二半導體層內。
  2. 如申請專利範圍第1項所述之製造方法，包含：形成至少另一半導體層於該第二半導體層上。
  3. 如申請專利範圍第2項所述之製造方法，包含：圖案化該另一半導體層以形成一或數個半導體元件結構。
  4. 如申請專利範圍第3項所述之製造方法，其中該另一半導體層具有一多重量子井結構。
  5. 如申請專利範圍第3項所述之製造方法，其中該等半導體元件結構包含發光二極體。
  6. 如申請專利範圍第1項所述之製造方法，其中該基板之材料包含藍寶石、碳化矽、矽、砷化鎵、鎵酸鋰、或氧化鋅，該第一半導體層之材料包含三族氮化物，該阻隔層之材料包含二氧化矽、氮化矽、二氧化鈦、氧化鉭、二氧化鉿、過氧化鎂或氟化鎂。
  7. 如申請專利範圍第1項所述之製造方法，其中該基板之材料係藍寶石，該第一半導體層之材料係三族氮化物，該阻隔層之材料係二氧化矽，該第一半導體層及該第二半導體層係藉由有機金屬化學氣相沉積而形成，該第一半導體層之該上表面係藉由一化學濕蝕刻製程而蝕刻。
  8. 如申請專利範圍第7項所述之製造方法，包含：使用包含氫氧化鉀、硫酸、磷酸、鹽酸或其任意組合之一融溶或水溶液來進行該化學濕蝕刻製程。
  9. 如申請專利範圍第1項所述之製造方法，其中蝕刻該第一半導體層之該上表面之步驟係藉由一濕蝕刻製程而進行，並使用包含氫氧化鉀、硫酸、磷酸、鹽酸或其任意組合之一融溶或水溶液進行該濕蝕刻製程。
  10. 如申請專利範圍第1項所述之製造方法，其中該基板之材料包含藍寶石、碳化矽、砷化鎵、鎵酸鋰、或氧化鋅。
  11. 如申請專利範圍第1項所述之製造方法，其中該阻隔層之材料包含二氧化矽、氮化矽、二氧化鈦、氧化鉭、二氧化鉿、過氧化鎂或氟化鎂。
  12. 如申請專利範圍第1項所述之製造方法，其中該阻隔層之材料係一非晶材料。
  13. 如申請專利範圍第1項所述之製造方法，其中該第一半導體層之材料係包含氮及鎵之一半導體材料。
  14. 如申請專利範圍第1項所述之製造方法，其中該第一半導體層之材料係包含氮之一半導體材料。
  15. 如申請專利範圍第1項所述之製造方法，其中減薄該阻隔層之步驟係藉由化學機械研磨、感應耦合式電漿蝕刻或感應耦合式電漿反應離子蝕刻進行。
  16. 一種半導體元件之製造方法，包含：在一基板上形成一第一半導體，該第一半導體層之材料係包含氮化鎵，且該第一半導體層之材料與該基板之材料係不相同；藉由一化學濕蝕刻製程並使用一融溶性或水性蝕刻溶液對該第一半導體層之一上表面進行蝕刻以形成至少一蝕刻坑於該上表面上，且該蝕刻坑係延伸至該第一半導體層內，其中該第一半導體層內之至少一缺陷係位於該蝕刻坑之下方；在該上表面上沉積一阻隔層以覆蓋該上表面及該蝕刻坑；減薄該阻隔層以露出該上表面之至少一部分，並使該蝕刻坑仍由該阻隔層覆蓋；在減薄該阻隔層之後，形成一第二半導體層以覆蓋該上表面之露出之該部分及該蝕刻坑，該第二半導體層係具有與該第一半導體層之材料相同或相容之材料，其中該阻隔層係覆蓋該蝕刻坑並阻隔位於該第一半導體層內之該缺陷延伸至該第二半導體層內；以及在該第二半導體層上形成至少另一半導體層。
  17. 如申請專利範圍第16項所述之製造方法，包含：圖案化該另一半導體層以形成一或數個半導體元件結構。
  18. 如申請專利範圍第16項所述之製造方法，其中該基板之材料包含藍寶石、碳化矽、矽、砷化鎵、鎵酸鋰、或氧化鋅。
  19. 如申請專利範圍第16項所述之製造方法，其中該阻隔層之材料包含二氧化矽、氮化矽、二氧化鈦、氧化鉭、二氧化鉿、過氧化鎂或氟化鎂。
  20. 如申請專利範圍第16項所述之製造方法，其中該阻隔層之材料係一非晶材料。
  21. 如申請專利範圍第16項所述之製造方法，其中該融溶性或水性蝕刻溶液係包含氫氧化鉀、硫酸、磷酸、鹽酸或其任意組合。
  22. 如申請專利範圍第16項所述之製造方法，其中減薄該阻隔層之步驟係藉由化學機械研磨、感應耦合式電漿蝕刻或感應耦合式電漿反應離子蝕刻進行。
  23. 一種半導體元件，包含：一第一半導體層，係包含一第一表面、複數蝕刻坑及一阻隔材料，該等蝕刻坑設置於該第一表面上並延伸至該第一半導體層內，該阻隔材料係覆蓋該等蝕刻坑，該第一半導體層具有複數半導體缺陷，且至少一半導體缺陷位於該蝕刻坑之下方；一第二半導體層，其材料係與該第一半導體層之材料相同或相容，該第二半導體層係磊晶成長於該第一半導體層之該第一表面上，並覆蓋該蝕刻坑；以及至少另一半導體層，係形成於該第二半導體層上，且藉由圖案化而形成至少一半導體元件結構。
  24. 如申請專利範圍第23項所述之半導體元件，其中該阻隔材料包含二氧化矽、氮化矽、二氧化鈦、氧化鉭、二氧化鉿、過氧化鎂或氟化鎂。
  25. 如申請專利範圍第23項所述之半導體元件，其中該阻隔材料係一非晶材料。
  26. 如申請專利範圍第23項所述之半導體元件，其中該半導體元件結構包含一多重量子井結構。
  27. 如申請專利範圍第23項所述之半導體元件，其中該第一半導體層之材料包含氮化鎵，且該半導體元件結構係包含一多重量子井結構。
TW099115573A 2010-03-23 2010-05-14 半導體元件及其製造方法 TWI416612B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/729,698 US8450190B2 (en) 2010-03-23 2010-03-23 Fabrication of GaN substrate by defect selective passivation

Publications (2)

Publication Number Publication Date
TW201133597A TW201133597A (en) 2011-10-01
TWI416612B true TWI416612B (zh) 2013-11-21

Family

ID=44655309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099115573A TWI416612B (zh) 2010-03-23 2010-05-14 半導體元件及其製造方法

Country Status (2)

Country Link
US (1) US8450190B2 (zh)
TW (1) TWI416612B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
KR101051561B1 (ko) * 2010-04-14 2011-07-22 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
FR2969815B1 (fr) * 2010-12-27 2013-11-22 Soitec Silicon On Insulator Tech Procédé de fabrication d'un dispositif semi-conducteur
US9269569B1 (en) * 2011-04-11 2016-02-23 Stc.Unm Low defect density lattice-mismatched semiconductor devices and methods of fabricating same
US10707082B2 (en) * 2011-07-06 2020-07-07 Asm International N.V. Methods for depositing thin films comprising indium nitride by atomic layer deposition
TWI528580B (zh) 2012-03-30 2016-04-01 聖戈班晶體探測器公司 形成獨立式半導體晶圓之方法
KR102076237B1 (ko) * 2013-06-11 2020-02-12 엘지이노텍 주식회사 발광 소자
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
JP6642805B2 (ja) 2016-12-28 2020-02-12 豊田合成株式会社 半導体構造体の製造方法および半導体素子の製造方法
JP6712405B2 (ja) * 2017-03-29 2020-06-24 豊田合成株式会社 半導体素子の製造方法
US10453947B1 (en) * 2018-06-12 2019-10-22 Vanguard International Semiconductor Corporation Semiconductor structure and high electron mobility transistor with a substrate having a pit, and methods for fabricating semiconductor structure
CN113284987B (zh) * 2021-03-30 2023-03-14 华灿光电（浙江）有限公司 发光二极管外延片的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168844A1 (en) * 2001-03-07 2002-11-14 Nec Corporation Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US7459380B2 (en) 2006-05-05 2008-12-02 Applied Materials, Inc. Dislocation-specific dielectric mask deposition and lateral epitaxial overgrowth to reduce dislocation density of nitride films
US7560364B2 (en) 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168844A1 (en) * 2001-03-07 2002-11-14 Nec Corporation Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same

Also Published As

Publication number Publication date
TW201133597A (en) 2011-10-01
US8450190B2 (en) 2013-05-28
US20110233519A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
TWI416612B (zh) 半導體元件及其製造方法
US9985177B2 (en) Ultraviolet light emitting devices and methods of fabrication
US8237175B2 (en) Optical devices featuring textured semiconductor layers
JP3852000B2 (ja) 発光素子
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
US20130200391A1 (en) Gallium nitride based structures with embedded voids and methods for their fabrication
JP7306992B2 (ja) 発光ダイオードを備えた光電子デバイス
US20130126907A1 (en) Group iii nitride semiconductor device and method for manufacturing the same
JP2009515340A (ja) テクスチャ出しされた半導体層を特徴とする光学装置
US20220384682A1 (en) Formation of microled mesa structures with atomic layer deposition passivated sidewalls, a self-aligned dielectric via to the top electrical contact, and a plasma-damage-free top contact
JP2023536361A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
Zhou et al. III-Nitride LEDs: From UV to Green
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
US11688825B2 (en) Composite substrate and light-emitting diode
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP5094493B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
TW202107734A (zh) 發光二極體及其製造方法
KR101052637B1 (ko) 결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법
US20240030380A1 (en) Light emitting devices with reduced strain
US8653500B1 (en) Volume-scalable high-brightness three-dimensional visible light source
JP7338045B2 (ja) 発光ダイオードおよび発光ダイオードの形成方法
US20230155060A1 (en) Indium gallium nitride light emitting diodes with reduced strain
US10497832B2 (en) Semiconductor light-emitting element having an aluminum nitride substrate

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees