TWI416485B

TWI416485B - 顯示裝置之畫素結構、驅動電路及其驅動方法

Info

Publication number: TWI416485B
Application number: TW98115932A
Authority: TW
Inventors: Po Yang Chen; Po Sheng Shih
Original assignee: Hannstar Display Corp
Priority date: 2009-05-13
Filing date: 2009-05-13
Publication date: 2013-11-21
Also published as: TW201040926A

Description

顯示裝置之畫素結構、驅動電路及其驅動方法

本案提出一種用於顯示裝置的驅動電路及其驅動方法，特別是用於場序色彩(field sequential color)技術的液晶顯示裝置的驅動電路及其驅動方法。

傳統上，薄膜電晶體液晶顯示裝置(Thin-Film-Transistor Liquid Crystal Display，簡稱TFT-LCD)皆需要彩色濾光片(color filter)，來產生紅(R)、綠(G)、藍(B)三原色。當白光背光源的光穿過彩色濾光片後，整個光強度被濾掉或吸收掉約70%的光，所以光通過彩色濾光片的光利用率僅約30%，造成大量的電能損耗。同時，由於彩色濾光片較低的色彩純度，造成較窄的色域(color gamma domain)。

目前新興的場序色彩(field sequential color，簡稱FSC)技術由於不需要彩色濾光片，所以可以消耗非常低的電能。另一方面，傳統的液晶顯示裝置中的每一畫素必須包含3個次畫素，其分別需RGB三種顏色的彩色濾光片，但若採用FSC技術，則每一畫素不必再包含3個次畫素，因此在製作TFT時，畫素便可以輕易地達到3倍的精細度，可應用於可攜式的顯示產品或其它高密度畫素(high Pixel Per Inch，簡稱高PPI)的顯示產品。

FSC技術通常使用RGB三種顏色的發光二極體(Light Emitting Diode，簡稱LED)做為背光源，此RGB三種顏色的LED 輪流閃亮，利用視覺暫留來混光，以顯示出各種顏色。舉例來說，若以往為60Hz的顯示方式，即每1/60秒顯示一畫面，採用FSC技術則必須使用180Hz的顯示方式，即每1/180秒就必須顯示一畫面。因此，此時便往往會發生液晶反應速度不夠快的情況，而嚴重影響到畫面品質。

因此，目前亟需新的技術或方法來解決液晶反應速度不夠快的問題。本發明團隊經深入研究分析，及無數次實驗及改良，終於開發出嶄新的電路結構及其驅動方法，並經多次驗證，能有效解決上述問題，滿足FSC快速顯示畫面的要求。

本發明提供一種用於顯示裝置的驅動電路，具有縮短掃描時間，以加快液晶反應速度，並減少電力損耗的優點。

本案提供一種顯示裝置之畫素結構，其包括：一第一、第二和第三閘極線；一第一資料線；一畫素電晶體，分別電性連接該第一資料線與一驅動電路，其中該驅動電路包含：一第一電晶體，包括一閘極、一第一電極端及一第二電極端，其中該第一電晶體的該閘極及其該第一電極端共同電連接於該第一閘極線；一第二電晶體，包括一閘極、一第一電極端及一第二電極端，其中該第二電晶體的該閘極電連接該第三閘極線，且其該第一和該第二電極端分別與該第一電晶體的該第二電極端及該第二閘極線電連接；以及一第一電容，具有一第一端及一第二端，其中該第一電容的該第一端和該第二端分別與該第一電晶體的該第二電極端及該第二閘極線電連接。

根據上述構想，其中該畫素電晶體包括一閘極、一第一電極端及一第二電極端，其中該畫素電晶體的該閘極與該第一電晶體的該第二電極端電連接，該畫素電晶體的該第一和該第二電極端分別電連接該第一資料線和一液晶電容。

根據上述構想，其中所述的畫素結構更包括一儲存電容，其具有一第一端及一第二端，其中該儲存電容的該第一端與該畫素電晶體的該第二電極端電連接。

根據上述構想，其中該儲存電容的該第二端與該第二電晶體的該閘極電連接。

根據上述構想，其中該液晶電容具有一第一端及一第二端，該液晶電容的該第一端與該畫素電晶體的該第二電極端和該儲存電容的該第一端電連接。

根據上述構想，其中所述的畫素結構更包括一共用電極，其與該液晶電容的該第二端電連接。

本案另提供一種用於顯示裝置的驅動電路，該顯示裝置包括一第一閘極線、一第二閘極線、一第三閘極線及一畫素電晶體，該畫素電晶體具有一閘極、一第一電極端電連接一資料線和一第二電極端電連接一畫素電極，該驅動電路與該第一閘極線、該第二閘極線、該第三閘極線及該畫素電晶體的該閘極電連接，該驅動電路包括：一第一控制單元，在一第一時間內，當該第一閘極線被致能時，該第一控制單元對一儲存單元，預充一泵電壓，在一第二時間內，當該第一閘極線被去能，而該第二閘極線被致能時，該驅動電路透過該儲存單元將第二閘極線上之致能電壓再提升該泵電壓大小，並利用該提昇後之電壓開啟該畫素電晶體；以及一第二控制單元，在一第三時間內，當該第二閘極線被去能，而該第三閘極線被致能時，該第二控制單元將該第二閘極線之電壓拉回至去能電壓。

根據上述構想，其中於該第三時間內，該第二控制單元對該儲存單元之泵電壓進行放電。

根據上述構想，其中於該第一時間內，該第一控制單元同時開啟該畫素電晶體。

根據上述構想，其中於該第一時間內，該第一控制單元用以開啟該畫素電晶體之電壓大致等於該第一閘極線上之致能電壓。

根據上述構想，其中於該第一時間內，該資料線上之一第一畫素資料訊號經由該畫素電晶體寫入該畫素電極。

根據上述構想，其中於該第二時間內，該資料線上之一第二畫素資料訊號經由該畫素電晶體寫入該畫素電極。

根據上述構想，其中該第一控制單元包含一第一電晶體，其具有一閘極、一第一電極端及一第二電極端，且該第一電晶體之該閘極和其該第一電極端電連接於該第一閘極線，而該第一電晶體之該第二電極端電連接該畫素電晶體之該閘極。

根據上述構想，其中該儲存單元為一電容，其具有一第一端與一第二端，且其該第一端與第二端分別電連接該第一電晶體的該第二電極端和該第二閘極線。

根據上述構想，其中該第二控制單元包含一第二電晶體，其具有一閘極、一第一電極端及一第二電極端，且該第二電晶體之該閘極電連接該第三閘極線，而該第二電晶體的該第一和該第二電極端分別電連接該電容之該第一端和該第二端。

根據上述構想，其中於該第三時間內，該第二電晶體將打開，並對該電容進行放電。

本案又提供一種用於顯示裝置的驅動方法，該顯示裝置包括一第一閘極線、一第二閘極線、一第三閘極線、一資料線、一畫素電晶體及一儲存單元，該畫素電晶體具有一閘極，其具有一閘極電壓，以及具有一第一和第二電極端分別電連接該資料線和一畫素電極，該方法包括：於一第一時間內，致能該第一閘極線，將該畫素電晶體打開，並對該儲存單元預充一泵電壓；於一第二時間內，去能該第一閘極線，致能該第二閘極線，將該第二閘極線上之致能電壓再提昇該泵電壓之大小，並利用該提昇後之電壓開啟該畫素電晶體；以及於一第三時間內，去能該第二閘極線，致能該第三閘極線，將該第二閘極線之電壓拉回至去能電壓。

根據上述構想，其中所述的方法更包含於該第一時間內，藉由該資料線，對該畫素電極寫入一第一畫素資料。

根據上述構想，其中所述的方法更包含於該第二時間內，藉由該資料線，對該畫素電極寫入一第二畫素資料。

根據上述構想，其中所述的方法更包含於該第三時間內對該儲存單元進行放電，以將該第二閘極線之電壓拉回至去能電壓。

根據上述構想，其中該儲存單元電連接該第二閘極線，並藉由該儲存單元以提昇該第二閘極線上之致能電壓。

根據上述構想，其中於該第一時間內，用以開啟該畫素電晶體之電壓大致等於該第一閘極線上之致能電壓。

根據上述構想，其中該第一閘極線相鄰於該第二閘極線，該第二閘極線相鄰於該第三閘極線。

本案得藉由下列詳細說明，俾得更深入之了解。

[第一實施例]

本實施例提供一種可用於液晶顯示裝置的一種驅動電路，又稱泵電路或閘極電壓調整電路，其能縮短顯示裝置所需之掃描時間或增加液晶反應速率，以大幅提升顯示裝置的畫面顯示品質。請參照圖1，其為本發明第一實施例之畫素結構示意圖。畫素結構13中包含有一驅動電路，即一泵電路(pumping circuit)10。泵電路10適用於顯示裝置(例如液晶顯示器等，圖未示)之畫素結構，較佳者，其適用於一場序色彩顯示器之畫素結構。泵電路10包括第一控制單元11及第二控制單元12，泵電路10與顯示裝置中的第一閘極線G₁ 、第二閘極線G₂ 、第三閘極線G₃ 及畫素電晶體TFT_p 的閘極電連接。在本實施例中，第二閘極線G₂ 與第三閘極線G₃ 可為相鄰的閘極線，也可為不相鄰的閘極線，例如：間隔一條以上閘極線等。

請參照圖2，其為本發明一實施例之驅動電壓的時序示意圖。本發明第一實施例中，泵電路10於畫素結構13中之驅動方式和操作原理將說明如下。請參照圖1與圖2，首先，在第一時間T1內，當第一閘極線G₁ 由去能(disable or turn-off)狀態被驅動至致能 (enable or turn-on)狀態時，例如第一閘極線G₁ 之電壓準位由V_gl 提昇至V_gh 電壓準位時，亦即在第一時間T1第一閘極線G₁ 接收來自一閘極驅動器(圖未示)之致能訊號。此時，泵電路10的第一控制單元11將畫素電晶體TFT_p 的閘極電壓V_g 由原先的第一電壓V₁ (即低電壓)驅動至第二電壓V₂ (即高電壓)，第二電壓V₂ 與第一電壓V₁ 之壓差大致上約略相等於V_gh 與V_gl 之壓差，亦即於第一時間T1內，畫素電晶體TFT_p 之閘極所接收到閘極電壓V_g 將大致等於第一閘極線G₁ 上之致能電壓；此時畫素電晶體TFT_p 將被打開(turn on)，而資料線D1上的資料訊號將被寫入至畫素電極E，這時寫入至畫素電極E的資料訊號，實則為畫素結構13的上一個畫素的資料訊號。另一方面，在第一時間T1內，泵電路10亦透過其內部之一儲存單元預充一泵電壓V_pump ，其中該儲存單元可以例如是一電容(圖未示)。

接著，在第二時間T2內，當第一閘極線G₁ 被去能(disable)，而第二閘極線G₂ 接著被致能(enable)，亦即第二閘極線G₂ 接收來自該閘極驅動器之一致能電壓，此時泵電路10將透過其內之該儲存單元之耦合效應將第二閘極線G₂ 上之電壓由第二電壓V₂ 拉升至第三電壓V₃ ，並且泵電路10透過該儲存單元而與畫素電晶體TFT_p 的閘極電連接，而畫素電晶體TFT_p 之閘極所接收到之閘極電壓V_g 亦對應地由第二電壓V₂ 拉升至第三電壓V₃ ，其中，從第二電壓V₂ 拉升至第三電壓V₃ 之增幅則約略等於泵電壓V_pump 之大小。此時畫素電晶體TFT_p 亦將維持在打開狀態，而資料線D₁ 上的資料訊號將持續被寫入至畫素電極E，這時(第二時間T2內)寫入至畫素電極E的資料訊號，則為畫素結構13實際真正的資料訊號。雖然，第一時間T1內，所寫入的是畫素結構13的上一個畫素的資料訊號(稱第一畫素資料訊號)，但由於T1的時間很短，在第二時間T2時，該畫素便得獲得真正的資料訊號(第二畫素資料訊號)。換言之，本發明泵電路10之另一特色即其將使畫素電晶體TFT_p 於兩相鄰之致能時間(T1和T2)內皆被開啟，並先後使畫素電極E寫入一第一畫素資料訊號與一第二畫素資料訊號。

然後，在第三時間T3內，當第二閘極線G₂ 被去能，而第三閘極線G₃ 接著被致能，即第三閘極線G₃ 接收來自閘極驅動器之一致能電壓，此時泵電路10接收閘極線G₃ 上之致能電壓，並藉由其內之第二控制單元12將對泵電路10裡的儲存單元的泵電壓進行放電，並將素電晶體TFT_p 的閘極電壓V_g 以及第二閘極線G₂ 上之電壓由第三電壓V₃ 拉回到第一電壓V₁ 。

請參照圖1~3，其中圖3為本實施例之顯示裝置的驅動方法流程圖。首先在步驟21中，於一第一時間內，致能該第一閘極線，將該畫素電晶體打開，並對該泵電路內之一儲存單元預充一泵電壓。接著在步驟22中，於一第二時間內，去能該第一閘極線，致能該第二閘極線，將該第二閘極線上之致能電壓再提昇該泵電壓之大小，並利用該提昇後之電壓開啟該畫素電晶體。然後在步驟23中，於一第三時間內，去能該第二閘極線，致能該第三閘極線，將該第二閘極線之電壓拉回至去能電壓。

本實施例所提出的泵電路及其驅動方法中，其用以驅動畫素電晶體TFT_p 並使畫素電晶體TFT_p 寫入真正資料訊號的閘極電壓V_g 將由原來設定的第二電壓V₂ 再增加泵電壓至第三電壓V₃ ，所以能快速地開啟(或導通)畫素電晶體TFT_p ，並對應地使得畫素液晶更快速地被驅動到所要的位置，故能縮短液晶反應時間。對於採用FSC技術或顯示高速動畫等必須以高頻(例如：180Hz)顯示畫面，而產生液晶反應速度不足，造成畫面出現殘影，而嚴重影響畫面品質的問題，本實施例所提出的泵電路能有效解決此一問題。

本實施例中的泵電路可由本領域技術人員做適當的設計，以執行本實施例中的驅動方法。在接下來的實施例中，將提供一種驅動電路，也可用來執行本實施例中的驅動方法。

[第二實施例]

請參照圖4，其為本發明第二實施例之畫素結構示意圖。此畫素結構100包含有一驅動電路(或泵電路)，該驅動電路較佳地可適用於場序色彩顯示器之畫素結構，但不以此為限。本實施例中的畫素結構100包括第一閘極線G₁ 、第一資料線D₁ 、第一電晶體TFT₁ 、第二電晶體TFT₂ 及第一電容C₁ 。其中，第一電晶體TFT₁ 及第二電晶體TFT₂ 皆各自包括一閘極、一第一電極端(例如源極)及一第二電極端(例如汲極)，而第一電容C₁ 則包括第一端及第二端。

上述的第一電晶體TFT₁ 的閘極和其第一電極端皆與第一閘極線G₁ 電連接。第二電晶體TFT₂ 的第一電極端則與第一電晶體TFT₁ 的第二電極端電連接。

本實施例的驅動電路還可包括第二閘極線G₂ ，其與第一電容C₁ 的第二端及第二電晶體的第二電極端皆電連接。本實施例的驅動電路還可包括畫素電晶體TFT_p ，其具有一閘極、一第一電極端(例如源極)及一第二電極端(例如汲極)。畫素電晶體TFT_p 的第一電極端與第一資料線D₁ 電連接。畫素電晶體TFT_p 的閘極與第一電晶體TFT₁ 的第二電極端及第二電晶體TFT₂ 的第一電極端電連接。所以第一電晶體TFT₁ 的第二電極端經由畫素電晶體TFT_p 而與第一資料線D₁ 電連接。本實施例的畫素結構100還可包括儲存電容C_s 及液晶電容C_LC ，其皆具有第一端及第二端。儲存電容C_s 及液晶電容C_LC 的第一端皆與畫素電晶體TFT_p 的第二電極端或畫素電極E電連接。而第二閘極線G₂ 則透過第一電容C₁ 而與畫素電晶體TFT_p 之閘極電連接。另外，本實施例的畫素結構還可包括第三閘極線G₃ ，其與儲存電容C_s 的第二端及第二電晶體TFT₂ 的閘極皆電連接。在本實施例中，第三閘極線G₃ 係與第二閘極線G₂ 相鄰，而第二閘極線G₂ 與第一閘極線G₁ 相鄰，但在其它實施例中將可不以此為限。

請同時參考圖4及圖5，其中圖5為本實施例之驅動電壓的時序示意圖。當在T1時間內，第一閘極線G₁ 接收來自一閘極驅動器(圖未示)之一高電壓V_gh (或致能電壓)，其它閘極線則接收來自該閘即驅動器之一低電壓V_gl (或去能電壓)，使得第一電晶體TFT₁ 導通，所以電流會流過第一電晶體TFT₁ 的第二電極端，再流到第一電容C₁ 的第一端，進行充電，產生泵電量Q_pump 。故當第一閘極線G₁ 的電壓V_g (1)拉高為高電壓V_gh 時，第二閘極線G₂ 因電性連接於第一電容C₁ 的第二端，故其將受第一電容C₁ 的耦合效應影響，其電壓V_g (2)於T1時間內最後將變為低電壓V_gl 加上泵電壓V_pump ，即V_g (2)=V_gl +V_pump (其中Vp_ump =Q_pump ×C₁ )。同時，在T1時間內，當第一電晶體TFT₁ 開啟後，畫素電晶體TFT_p 的閘極端將透過第一電晶體TFT₁ 而接收到第一閘極線G₁ 之電壓，故此時電晶體TFT_p 的閘極電壓V_g 將被拉升，且畫素電晶體TFT_P 亦將被打開(導通)，而資料線D1上的資料訊號將被寫入至畫素電極E，這時寫入至畫素電極E的資料訊號，實則為畫素結構100的上一個畫素的資料訊號。

在T1時間結束後的T2時間內，第二閘極線G₂ 接收來自閘極驅動器的一高電壓V_gh (致能電壓)，其它閘極線則接收低電壓V_gl ，而這時第二閘極線G₂ 上之電壓將因第一電容C₁ 之耦合效應而被拉升泵電壓V_pump 之大小，畫素電晶體TFT_p 透過第一電容C₁ 而電連接第二閘極線G₂ 之電壓，故畫素電晶體TFT_p 將繼續維持在導通(On)狀態，而資料線D₁ 上的資料訊號將持續被寫入至畫素電極E，這時寫入至畫素電極E的資料訊號，則為畫素結構100實際真正的資料訊號。另一方面，在T2時間內，第一電晶體TFT₁ 及第二電晶體TFT₂ 則將呈關閉(Off)狀態。在此特別說明的是，由於第二閘極線G₂ 的電壓V_g (2)，於T1時間透過第一電容C₁ 已被拉升至V_gl +V_pump ，故在T2時間當對第二閘極線G₂ 提供一高電壓V_gh (致能電壓)時，第二閘極線G₂ 的電壓V_g (2)將為V_gh 加上原先已拉升的V_gl +V_pump ，即V_g (2)=V_gl +V_gh +V_pump 。換言之，此時第二閘極線G₂ 係以V_g (2)=V_gl +V_gh +V_pump 之電壓來驅動畫素電晶體TFT_p 之閘極，而非像傳統習知技術係以V_g (2)=V_gl +V_gh 之電壓驅動之。由於，本實施例中，驅動畫素電晶體的閘極之電壓較習知技術的閘極電壓來得高(即比習知技術多了泵電壓V_pump )，所以可以使畫素電晶體TFT_p 更快被開啟，如此一來液晶電容C_LC 內之液晶將更快速地被驅動到所要的位置，故可以加快液晶反應速度，縮短閘極線所需掃描時間。另外，在T2時間內，其它閘極線的電壓則接收低電壓V_gl 。雖然，第一時間T1內，所畫素結構100之畫素電極E所寫入的是上一個畫素的資料訊號，但T1的時間很短，在第二時間T2時，便迅速寫入該畫素真正的資料訊號。

在T2時間結束後的T3時間內，第三閘極線G₃ 接收高電壓V_gh ，其它閘極線則接收低電壓V_gl 。此時，第一電晶體TFT₁ 及畫素電晶體TFT_p 是呈關閉(Off)狀態，而第二電晶體TFT₂ 則導通(On狀態)，所以第一電容C₁ 內儲存的泵電量Q_pump 會經由第二電晶體TFT₂ 的第一電極端及第二電極端放電，而使得第二閘極線G₂ 上之電壓可以回復降到原先的低電壓V_gl ，如圖5所示。

綜合上述，本發明所提出的驅動電路，能使用以驅動畫素電晶體的閘極電壓比先前技術增加一泵電壓V_pump ，所以能使畫素電晶體TFT_p 更快被開啟，進而液晶更快速地被驅動到所要的位置，故能加快畫面顯示速度，縮短每一閘極線的掃描訊號所需的致能時間。因此，當顯示器採用FSC技術，而畫面播放頻率增加3倍時，使用本發明的驅動電路，仍能使液晶快速驅動到所要的位置，尤其對須要播放動態畫面的液晶電視而言，更可有效地突破習知技術瓶頸，解決習知技術液晶反應速度不夠快的問題。

10‧‧‧泵電路

11‧‧‧第一控制單元

12‧‧‧第二控制單元

13、100‧‧‧畫素結構

21、22、23‧‧‧方法步驟

C₁ 、C_s 、C_LC ‧‧‧電容

D₁ ‧‧‧資料線

G₁ 、G₂ 、G₃ ‧‧‧閘極線

TFT₁ 、TFT₂ 、TFT_p ‧‧‧薄膜電晶體

V_g (1)、V_g (2)、V_g (3)‧‧‧閘極線電壓

V_com ‧‧‧共用電極

V_g ‧‧‧閘極電壓

V_gh ‧‧‧高電壓

V_gl ‧‧‧低電壓

V_pump ‧‧‧泵電壓

圖1為本發明第一實施例之驅動電路的示意圖。

圖2為本發明第一實施例之驅動電壓的時序示意圖。

圖3為本發明第一實施例之顯示裝置的驅動方法的流程圖。

圖4為本發明第二實施例之驅動電路的示意圖。

圖5為本發明第二實施例之驅動電壓的時序示意圖。

C₁ 、C_s 、C_LC ‧‧‧電容

D₁ ‧‧‧資料線

G₁ 、G₂ 、G₃ ‧‧‧閘極線

TFT₁ 、TFT₂ 、TFT_p ‧‧‧薄膜電晶體

Claims

一種顯示裝置之畫素結構，包括：一第一、第二和第三閘極線；一第一資料線；一畫素電晶體，分別電性連接該第一資料線與一驅動電路，其中該驅動電路包含：一第一電晶體，包括一閘極、一第一電極端及一第二電極端，其中該第一電晶體的該閘極及其該第一電極端共同電連接於該第一閘極線；一第二電晶體，包括一閘極、一第一電極端及一第二電極端，其中該第二電晶體的該閘極電連接該第三閘極線，且其該第一和該第二電極端分別與該第一電晶體的該第二電極端及該第二閘極線電連接；以及一第一電容，具有一第一端及一第二端，其中該第一電容的該第一端和該第二端分別與該第一電晶體的該第二電極端及該第二閘極線電連接。
如申請專利範圍第1項所述的畫素結構，其中該第二閘極線相鄰於該第一閘極線。
如申請專利範圍第1項所述的畫素結構，其中該第三閘極線相鄰於該第二閘極線。
如申請專利範圍第1項所述的畫素結構，其中該畫素電晶體，其包括一閘極、一第一電極端及一第二電極端，其中該畫素電晶體的該閘極與該第一電晶體的該第二電極端電連接，該畫素電晶體的該第一和該第二電極端分別電連接該第一資料線和一液晶電容。
如申請專利範圍第4項所述的畫素結構，更包括一儲存電容，其具有一第一端及一第二端，其中該儲存電容的該第一端與該畫素電晶體的該第二電極端電連接。
如申請專利範圍第5項所述的畫素結構，其中該儲存電容的該第二端與該第二電晶體的該閘極電連接。
如申請專利範圍第5項所述的畫素結構，其中該液晶電容具有一第一端及一第二端，該液晶電容的該第一端與該畫素電晶體的該第二電極端和該儲存電容的該第一端電連接。
如申請專利範圍第7項所述的畫素結構，更包括一共用電極，其與該液晶電容的該第二端電連接。
一種用於顯示裝置的驅動電路，該顯示裝置包括一第一閘極線、一第二閘極線、一第三閘極線及一畫素電晶體，該畫素電晶體具有一閘極、一第一電極端電連接一資料線和一第二電極端電連接一畫素電極，該驅動電路與該第一閘極線、該第二閘極線、該第三閘極線及該畫素電晶體的該閘極電連接，該驅動電路包括：一第一控制單元，在一第一時間內，當該第一閘極線被致能時，該第一控制單元對一儲存單元，預充一泵電壓，在一第二時間內，當該第一閘極線被去能，而該第二閘極線被致能時，該驅動電路透過該儲存單元將第二閘極線上之致能電壓再提升該泵電壓大小，並利用該提昇後之電壓開啟該畫素電晶體；以及一第二控制單元，在一第三時間內，當該第二閘極線被去能，而該第三閘極線被致能時，該第二控制單元將該第二閘極線之電壓拉回至去能電壓。
如申請專利範圍第9項所述的電路，其中於該第三時間內，該第二控制單元對該儲存單元之泵電壓進行放電。
如申請專利範圍第9項所述的電路，其中於該第一時間內，該第一控制單元同時開啟該畫素電晶體。
如申請專利範圍第11項所述的電路，其中於該第一時間內，該第一控制單元用以開啟該畫素電晶體之電壓大致等於該第一閘極線上之致能電壓。
如申請專利範圍第11項所述的電路，其中於該第一時間內，該資料線上之一第一畫素資料訊號經由該畫素電晶體寫入該畫素電極。
如申請專利範圍第13項所述的電路，其中於該第二時間內，該資料線上之一第二畫素資料訊號經由該畫素電晶體寫入該畫素電極。
如申請專利範圍第9項所述的電路，其中該第一閘極線相鄰於該第二閘極線，且該第二閘極線相鄰於該第三閘極線。
如申請專利範圍第9項所述的電路，其中該第一控制單元包含一第一電晶體，其具有一閘極、一第一電極端及一第二電極端，且該第一電晶體之該閘極和其該第一電極端電連接於該第一閘極線，而該第一電晶體之該第二電極端電連接該畫素電晶體之該閘極。
如申請專利範圍第16項所述的電路，其中該儲存單元為一電容，其具有一第一端與一第二端，且其該第一端與第二端分別電連接該第一電晶體的該第二電極端和該第二閘極線。
如申請專利範圍第17項所述的電路，其中該第二控制單元包含一第二電晶體，其具有一閘極、一第一電極端及一第二電極端，且該第二電晶體之該閘極電連接該第三閘極線，而該第二電晶體的該第一和該第二電極端分別電連接該電容之該第一端和該第二端。
如申請專利範圍第18項所述的電路，其中於該第三時間內，該第二電晶體將打開，並對該電容進行放電。
一種用於顯示裝置的驅動方法，該顯示裝置包括一第一閘極線、一第二閘極線、一第三閘極線、一資料線、一畫素電晶體及一儲存單元，該畫素電晶體具有一閘極，其具有一閘極電壓，以及具有一第一和第二電極端分別電連接該資料線和一畫素電極，該方法包括：於一第一時間內，致能該第一閘極線，將該畫素電晶體打開，並對該儲存單元預充一泵電壓；於一第二時間內，去能該第一閘極線，致能該第二閘極線，將該第二閘極線上之致能電壓再提昇該泵電壓之大小，並利用該提昇後之電壓開啟該畫素電晶體；以及於一第三時間內，去能該第二閘極線，致能該第三閘極線，將該第二閘極線之電壓拉回至去能電壓。
如申請專利範圍第20項所述的方法，更包含於該第一時間內，藉由該資料線，對該畫素電極寫入一第一畫素資料。
如申請專利範圍第20項所述的方法，更包含於該第二時間內，藉由該資料線，對該畫素電極寫入一第二畫素資料。
如申請專利範圍第20項所述的方法，更包含於該第三時間內對該儲存單元進行放電，以將該第二閘極線之電壓拉回至去能電壓。
如申請專利範圍第20項所述的方法，其中該儲存單元電連接該第二閘極線，並藉由該儲存單元以提昇該第二閘極線上之致能電壓。
如申請專利範圍第20項所述的方法，其中於該第一時間內，用以開啟該畫素電晶體之電壓大致等於該第一閘極線上之致能電壓。
如申請專利範圍第20項所述的方法，其中該第一閘極線相鄰於該第二閘極線，該第二閘極線相鄰於該第三閘極線。