TWI415474B - 視訊編／解碼器與其方法 - Google Patents

視訊編／解碼器與其方法 Download PDF

Info

Publication number
TWI415474B
TWI415474B TW099123693A TW99123693A TWI415474B TW I415474 B TWI415474 B TW I415474B TW 099123693 A TW099123693 A TW 099123693A TW 99123693 A TW99123693 A TW 99123693A TW I415474 B TWI415474 B TW I415474B
Authority
TW
Taiwan
Prior art keywords
idct
correction
dimensional
operation result
row
Prior art date
Application number
TW099123693A
Other languages
English (en)
Other versions
TW201206197A (en
Inventor
Ying Chieh Tu
Jin Mu Wu
Yao Hsin Wang
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW099123693A priority Critical patent/TWI415474B/zh
Priority to US13/026,396 priority patent/US8700687B2/en
Publication of TW201206197A publication Critical patent/TW201206197A/zh
Application granted granted Critical
Publication of TWI415474B publication Critical patent/TWI415474B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Discrete Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

視訊編/解碼器與其方法
本發明有關一種視訊編/解碼器與其方法。
某些多媒體應用，比如支援H264規格的視訊編/解碼器，其傳統架構如第1圖所示，包含離散餘弦轉換(Discrete Cosine Transformation,DCT)運算電路110、量化(Quantization,Q)單元120、反量化(inverse quantization,IQ)單元130以及反離散餘弦轉換(inverse DCT,IDCT)運算電路140。DCT運算電路110為列入行出(Row in Column out,R→C)；IDCT運算電路140也是列入行出，且接收反量化單元130之輸出。
在實作上，以目前來說，必須讓DCT運算電路110與IDCT運算電路140依照規格內容操作，否則在編碼路徑與解碼路徑之間會彼此不配合，導致視訊播放過程中出現「漂移(drifting)」。然而，在某些情況下，IDCT運算電路140的列入行出式運算於資料流中並非直覺式處理，故而，需要進行置換(transpose)。此外，習知技術更需要緩衝器135來暫存資料，以將DCT運算電路110所輸出的行資料轉換成列資料，以輸入至IDCT運算電路140。這會導致視訊編/解碼器的處理時間或處理成本提高。
因此，需要有一種IDCT架構，其以行入列出(Column in Row out,C→R)式處理且進行即時修正，故其不需額外的緩衝器來暫存資料，以降低視訊編/解碼器的處理時間或處理成本。
本發明之實施例係有關於一種視訊編/解碼器與其方法，其能以行入列出式進行IDCT但仍能即時進行修正。
本發明之一實施例提出一種視訊編/解碼方法，用以處理一視訊資料，該視訊資料係經過一DCT運算。該方法包括：(a)若一轉換矩陣包含至少一非整數元素，則將該轉換矩陣乘上一倍數α，使該轉換矩陣的所有元素成為整數；(b)預估一修正係數；(c)根據該轉換矩陣與該修正係數對該視訊資料進行一行入列出式的IDCT二維運算，以得到一修正後二維運算結果；(d)若步驟(a)成立，則將該修正後二維運算結果除以α2 ，以得到一IDCT運算結果；以及(e)若步驟(a)不成立，則以該修正後二維運算結果作為該IDCT運算結果。
本發明之另一實施例提出一種視訊編/解碼器，用以處理一視訊資料，該視訊資料係經過一DCT運算，該視訊編/解碼器包括：一DCT運算電路，用以對該視訊資料進行一列入行出之DCT運算，以產生一DCT運算結果；一量化運算電路與一反量化運算電路，耦接至該DCT運算電路，用以對該DCT運算結果進行量化運算與反量化運算；一IDCT運算電路，耦接至該反量化單元，用以對該反量化運算電路的輸出進行一行入列出之IDCT運算；以及一修正電路，耦接至該IDCT運算電路，用以將一修正係數導入至該IDCT運算電路而得到一IDCT運算結果。
為讓本發明之上述內容能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
於本發明實施例中，將DCT運算電路所輸出的行資料輸入至行入列出式的IDCT運算電路(亦即IDCT運算電路為行入列出)，所以，於IDCT運算電路之前不再需要額外的緩衝記憶體。然而，由於位元數限制的關係，行入列出式的IDCT運算電路所運算出的結果會因為次序對換及捨位/進位運算而有些微誤差。因此，於本發明實施例中，須預先計算此誤差量，並修正之。
於數學理論上(位元數無限的情況下)，IDCT運算電路不論是列入行出或是行入列出，其所得到的結果應該是相同。但在實際操作上，由於視訊編/解碼器的位元數有限，如果進行進位/捨位運算的話，則行入列出式的IDCT運算電路所運算出的結果與列入行出式的IDCT運算電路的運算結果會有些微誤差。
第2圖顯示根據本發明實施例之視訊編/解碼器之功能方塊圖。如第2圖所示，根據本發明實施例之視訊編/解碼器包括：DCT運算電路210、量化單元220、反量化單元230、IDCT運算電路240與修正單元250。修正單元250將修正項△導入至IDCT運算電路240的輸出，以得到所需的正確結果。利用修正單元250，可對因次序對換所導致的進位/捨位不匹配進行即時修正，且此修正單元250之電路面積遠小於緩衝器135之電路面積。
在H264規格中，二維(2D)的IDCT轉換定義為：Y=T‧ X‧ Tt 。
第3A圖與第3B圖分別顯示列入行出式(R→C)IDCT運算與行入列出式(C→R)IDCT運算。Yt =(T‧ X‧ Tt )t 且T‧ Xt ‧ Tt =Y’。於位元數無限制的浮點運算中，Y’應該等於Y的置換結果才對。但是在位元數有限的設計中，如果轉換矩陣T含有非整數係數(比如1/2)的話，在次序轉換時，就必須考慮到小數捨去/進位(rounding)的效果。底下列出轉換矩陣T含有非整數係數的情況：
在這種情況下，Y’不等於Y的置換結果((Y’!=Yt ))，也就是說，第3A圖中的Y的置換結果不等於第3B圖中的Y’。
因此，於本實施例中，當將矩陣輸入次序由X換成Xt 時，要進行下列步驟來修正誤差。
(1)首先，將轉換矩陣的非整數係數變成整數係數，比如，於上例中，將轉換矩陣T乘上2，則所得到矩陣(2T)的係數皆為整數。由於矩陣不含有非整數係數，所以即便進行小數進位/捨位運算時，也不會有誤差出現。以第3A圖與第3B圖而言，
Z=(2T)‧ X‧ (2T)t
Z’=(2T)‧ Xt ‧ (2T)t
且Z=(Z’)t
(2)由於位元數有限，因此，於本實施例中，根據置換對稱性(transpose symmetry)與進位/捨位操作原則來預先計算出修正項△。所以，修正後的結果Y”=(Z’+△)/4。
(3)　修正後結果Y”可視為矩陣Y的置換結果，如同對X進行2維轉換後的結果(也就是說，如同IDCT運算電路以列入行出方式所得到的結果)。所以，Y與Y”可表示為：Y=(Y”)t 。
底下將說明如何求得修正項△。
在固定點數(fixed-point)設計中，將數字X往右位移1位元的結果(也就是將此數字除以2，假設X表示成2進位的話)其實等同於將此數字減去其最小位元(Least Significant Bit,LSB)之後再除以2所得的結果。如果寫成等式的話，則可表示為底下的等式(a)：
X>>1=1/2 X=1/2 (X-X[0])............................................(a)
其中，符號“X>>1”代表將X往右位移1位元，X[0]代表X的LSB。
在H264中，列入行出式IDCT的2維轉換定義為：
Y=T‧ X‧ Tt
行入列出式IDCT的2維轉換則定義為：
Y’=T‧ ×t ‧ Tt
以上面的例子來看，在H264中，以矩陣Y的係數Y01 為例，
於上式中，分別標示出代表1D(1維)的修正項與代表2D(2維)的修正項。如果表示成數學式的話，則Y01 可表示為：
將等式(a)代入至Y01 的1D修正項(亦即，1/2X30 ,1/2X31 ,1/2X32 ,1/2X33 )後，Y01 可表示為式子(b)~(e)的組合：
Y01 =x00 +x10 +x20 +1/2[x30 -x30 [0]]　(b)
+(x01 +x11 +x21 +1/2[x31 -x31 [0]])(1/2)　(c)
+(x02 +x12 +x22 +1/2[x32 -x32 [0]])(-1)　(d)
+(x03 +x13 +x23 +1/2[x33 -x33 [0]])(-1)　(e)
如將等式(a)代入式子(c)，且將等式(c)的2D修正項(X01 +X11 +X21 +(1/2)X31 )的LSB簡化成X01[0]^X11[0]^X21[0]^X31[1]，則Y01 可表示如下：
Y01 =x00 +x10 +x20 +1/2[x30 -x30 [0]]
+(x01 +x11 +x21 +1/2[x31 -x31 [0]]-x01 [0]^x11 [0]^x21 [0]^x31 [1])(1/2)　(f)
+(x02 +x12 +x22 +1/2[x32 -x32 [0]])(-1)
+(x03 +x13 +x23 +1/2[x33 -x33 [0]])(-1)
由於定義Z為Z=(2T)‧ X‧ (2T)t ，Z將不會有進位/捨位效應，因轉換矩陣(2T)已沒有非整數係數。
矩陣Z的係數Z01 可表示為：
Z01 =4x00 +4x10 +4x20 +2x30
+2x01 +2x11 +2x21 +x31
-4x02 -4x12 -4x22 -2x32
-4x03 -4x13 -4x23 -2x33
由於Z’定義為Z’=(2T)‧ Xt ‧ (2T)t ，Z’也沒有進位/捨位效應，因為轉換矩陣2T不具有非整數係數。
經由比較可得知，Z’10 等於Z01 ，亦即，Z’=Zt 。
Z’10 =4x00 +4x10 +4x20 +2x30
+2x01 +2x11 +2x21 +x31
-4x02 -4x12 -4x22 -2x32
-4x03 -4x13 -4x23 -2x33
=Z01
將矩陣Y放大4倍後，Y10 與Z’10 之間的關係可表示為：
在上式中，(-2X30 [0]-X31 [0]+2X32 [0]+2X33 [0])代表1維修正項，而(-2X01 [0]^X11 [0]^X21 [0]^X31 [0])代表2維修正項。
如上述般，對於矩陣Xt ，為了修正次序轉換(亦即，將IDCT由列入行出改為行入列出)所造成的不匹配，可利用下列方式來修正之。
(1)將轉換矩陣的非整數係數變成整數係數，比如，於上例中，將轉換矩陣乘上2。所得到轉換矩陣的係數皆為整數，所以即便進行小數進位/捨位運算時，也不會有誤差出現。
Z=(2T)‧ X‧ (2T)t
Z’=(2T)‧ Xt ‧ (2T)t
且Z=(Z’)t
(2)由於位元數有限，根據置換對稱性與進位/捨位操作原則來預先計算出修正係數△。所以，修正後的結果Y”=(Z’+Δ)/4。
(3)　修正後結果Y”可視為矩陣Y的置換結果，如同對X進行2維轉換後的結果(也就是說，如同IDCT運算電路以列入行出方式所得到的結果)。所以，Y與Y”可表示為：Y=(Y’’)t 。亦即，Y=(Z’+△_1D+△_2D)t /4=(Z’+△)t /4，其中，△_1D代表1維修正項而△_2D代表2維修正項。
如果以圖示表示的話，則如第4圖所示。第4圖顯示出，以矩陣Xt 為輸入矩陣，IDCT運算電路進行Z’=(2T)‧ Xt ‧ (2T)t 的運算，以得到Z’。之後，經過修正(加入△及除以4)及進行置換，則可得到矩陣Y。也就是說，Y=((Z’+△)/4)t ，此操作由修正單元進行之。
經由上述推導過程，可得知1維修正項(可稱為△_1D或1D-term)與2維修正項(可稱為△_2D或2D-term)分別表示如下：
第5A圖與第5B圖分別顯示根據本發明實施例的IDCT運算電路240的2種可能實施方式。於第5A圖中，修正單元242對行IDCT運算電路241的輸出結果進行1維修正項的修正，且修正單元246對列IDCT運算電路245的輸出結果進行2維修正項的修正，置換記憶體243位於行IDCT運算電路241與列IDCT運算電路245之間。由上述說明，習知此技者當可知行IDCT運算電路241與列IDCT運算電路245之詳細操作為何，故其細節於此不重述。
如第5B圖所示，修正單元250對列IDCT運算電路245的輸出結果直接進行1維修正項與2維修正項的修正。上述等式所列出的1D-term與2D-term可代表第5B圖中的1維修正項與2維修正項。至於第5A圖中的1維修正項△_1D與2維修正項△_2D，習知此技者當可由上述說明而推導出。
雖然本發明實施例係以上述方式來求得修正，但其他種規格可能應用不同的轉換矩陣。根據本發明實施例的上述說明，對於其他不同規格與其他不同的轉換矩陣，本發明實施例仍可應用之。比如，將轉換矩陣的所有非整數係數處理成整數係數(比如放大)，以避免在固定點數計算中所出現的不匹配。接著，根據進位/捨位操作原理與置換原理，將修正項導入至矩陣的係數中。之後，將所得結果進行縮小後所得到的矩陣再進行置換即可相當於所需的正確結果。
另外，雖然上述實施例以對轉換矩陣乘上2為例做說明，但本發明並不受限於此。於本發明其他可能實施例中，先將轉換矩陣的各係數乘上α，使各係數皆為整數。之後，再對運算結果除法α2 。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110．．．DCT運算電路
120．．．量化單元
130．．．反量化單元
140．．．IDCT運算電路
135．．．緩衝器
210．．．DCT運算電路
220．．．量化單元
230．．．反量化單元
240．．．IDCT運算電路
250．．．修正單元
241．．．行IDCT運算電路
242、246．．．修正單元
243．．．置換記憶體
245．．．列IDCT運算電路
第1圖顯示支援H264規格的習知視訊編解碼器。
第2圖顯示根據本發明實施例之視訊編/解碼器。
第3A圖與第3B圖分別顯示列入行出式IDCT運算與行入列出式IDCT運算。
第4圖顯示出，以矩陣Xt 為輸入矩陣，IDCT運算電路與修正單元之運算所得之結果。
第5A圖與第5B圖分別顯示根據本發明實施例的IDCT運算電路的2種可能實施方式。
210．．．DCT運算電路
220．．．量化單元
230．．．反量化單元
240．．．IDCT運算電路
250．．．修正單元

Claims (6)

  1. 一種視訊編/解碼方法，用以處理一視訊資料，該視訊資料係經過一DCT運算，該方法包括：(a)若一轉換矩陣包含至少一非整數元素，則將該轉換矩陣乘上一倍數α，使該轉換矩陣的所有元素成為整數；(b)預估一修正項；(c)根據該轉換矩陣與該修正項對該視訊資料進行一行入列出式的IDCT二維運算，以得到一修正後二維運算結果；(d)若步驟(a)成立，則將該修正後二維運算結果除以α2 ，以得到一IDCT運算結果；以及(e)若步驟(a)不成立，則以該修正後二維運算結果作為該IDCT運算結果。
  2. 如申請專利範圍第1項所述之方法，其中，該修正項包括一一維修正項與一二維修正項，該步驟(c)包括：僅根據該轉換矩陣而不根據該修正項，以進行該行入列出式的IDCT二維運算，以產生一未修正的二維運算結果；以及對該未修正的二維運算結果直接進行該一維修正項與該二維修正項的修正，以得到該修正後二維運算結果。
  3. 如申請專利範圍第1項所述之方法，其中，該修正項包括一一維修正項與一二維修正項，該步驟(c)包括：對該視訊資料進行一行IDCT運算以產生一行IDCT運算結果；對該行IDCT運算結果進行該一維修正項的修正，以產生一修正後行IDCT運算結果；對該修正後行IDCT運算結果進行一列IDCT運算以產生一列IDCT運算結果；以及對該列IDCT運算結果進行該二維修正項的修正，以產生該修正後二維運算結果。
  4. 一種視訊編/解碼器，用以處理一視訊資料，該視訊資料係經過一DCT運算，該視訊編/解碼器包括：一DCT運算電路，用以對該視訊資料進行一列入行出之DCT運算，以產生一DCT運算結果；一量化運算電路與一反量化運算電路，耦接至該DCT運算電路，用以對該DCT運算結果進行量化運算與反量化運算；一IDCT運算電路，耦接至該反量化單元，用以對該反量化運算電路的輸出進行一行入列出之IDCT運算；以及一修正電路，耦接至該IDCT運算電路，用以將一修正項導入至該IDCT運算電路而得到一IDCT運算結果。
  5. 如申請專利範圍第4項所述之視訊編/解碼器，其中，該修正項包括一一維修正項與一二維修正項，該修正電路對該IDCT運算電路的輸出直接進行該一維修正項與該二維修正項的修正，以得到該IDCT運算結果。
  6. 如申請專利範圍第4項所述之視訊編/解碼器，其中，該IDCT運算電路係包含一行IDCT運算單元與一列IDCT運算單元，該修正電路包含一第一修正單元與一第二修正單元，該修正項包括一一維修正項與一二維修正項，其中，該行IDCT運算單元對該視訊資料進行一行IDCT運算以產生一行IDCT運算結果；該第一修正單元耦接於該行IDCT運算單元，對該行IDCT運算結果進行該一維修正項的修正，以產生一修正後行IDCT運算結果；該列IDCT運算單元對該修正後行IDCT運算結果進行一列IDCT運算以產生一列IDCT運算結果；該第二修正單元耦接於該列IDCT運算單元，對該列IDCT運算結果進行該二維修正項的修正，以產生該修正後二維運算結果。
TW099123693A 2010-07-19 2010-07-19 視訊編／解碼器與其方法 TWI415474B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099123693A TWI415474B (zh) 2010-07-19 2010-07-19 視訊編／解碼器與其方法
US13/026,396 US8700687B2 (en) 2010-07-19 2011-02-14 Video codec and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099123693A TWI415474B (zh) 2010-07-19 2010-07-19 視訊編／解碼器與其方法

Publications (2)

Publication Number Publication Date
TW201206197A TW201206197A (en) 2012-02-01
TWI415474B true TWI415474B (zh) 2013-11-11

Family

ID=45467756

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123693A TWI415474B (zh) 2010-07-19 2010-07-19 視訊編／解碼器與其方法

Country Status (2)

Country Link
US (1) US8700687B2 (zh)
TW (1) TWI415474B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI415474B (zh) * 2010-07-19 2013-11-11 Mstar Semiconductor Inc 視訊編／解碼器與其方法
CN109274968B (zh) * 2018-10-26 2021-11-09 西安科锐盛创新科技有限公司 视频压缩自适应量化与反量化方法
CN109561305B (zh) * 2018-10-26 2021-11-12 西安科锐盛创新科技有限公司 视频压缩量化与反量化补偿方法
CN112422979B (zh) * 2019-08-23 2022-12-13 瑞昱半导体股份有限公司 应用于离散及逆离散正弦余弦变换的运算电路
CN113542770B (zh) * 2021-06-15 2023-11-03 杭州未名信科科技有限公司 一种dct变换方法及dct变换电路***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030206582A1 (en) * 2002-05-02 2003-11-06 Microsoft Corporation 2-D transforms for image and video coding
TW200511044A (en) * 2003-09-03 2005-03-16 Mediatek Inc Rapid and low cost of inverse discrete cosine transform system and method thereof
TW200801980A (en) * 2005-10-05 2008-01-01 Qualcomm Inc Fast DCT algorithm for DSP with VLIW architecture
US20080273814A1 (en) * 2000-06-28 2008-11-06 International Business Machines Corporation Scaling of multi-dimensional data in a hybrid domain

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292730B1 (en) * 1999-12-09 2007-11-06 Intel Corporation Two-dimensional inverse discrete cosine transforming
US6990506B2 (en) * 2000-12-13 2006-01-24 Sharp Laboratories Of America, Inc. Integer cosine transform matrix for picture coding
US6973469B1 (en) * 2001-02-01 2005-12-06 Advanced Micro Devices, Inc. Two-dimensional discrete cosine transform using SIMD instructions
US7007055B2 (en) * 2002-03-12 2006-02-28 Intel Corporation Method of performing NxM Discrete Cosine Transform
US7634525B2 (en) * 2005-06-27 2009-12-15 The Aerospace Corporation Haar wavelet transform embedded lossless type IV discrete cosine transform
TWI415474B (zh) * 2010-07-19 2013-11-11 Mstar Semiconductor Inc 視訊編／解碼器與其方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080273814A1 (en) * 2000-06-28 2008-11-06 International Business Machines Corporation Scaling of multi-dimensional data in a hybrid domain
US20030206582A1 (en) * 2002-05-02 2003-11-06 Microsoft Corporation 2-D transforms for image and video coding
TW200511044A (en) * 2003-09-03 2005-03-16 Mediatek Inc Rapid and low cost of inverse discrete cosine transform system and method thereof
TW200801980A (en) * 2005-10-05 2008-01-01 Qualcomm Inc Fast DCT algorithm for DSP with VLIW architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. Chidanandan, J. Moder, and M. Bayoumi,"Implementation of NEDA-based DCT architecture using even-odd decomposition of the 8 × 8 DCT matrix,"in 49th Midwest Symposium on Circuits and Systems (MWSCAS '06), pp. 600-603, August 2007 *
Doru-Florin Chiper, M. N. S. Swamy, and M. Omair Ahmad,"An Efficient Unified Framework for Implementation of a Prime- Length DCT/IDCT With High Throughput,"IEEE TRANSACTIONS ON SIGNAL PROCESSING, VOL. 55, NO. 6, 2926-2936, 2007 *

Also Published As

Publication number Publication date
TW201206197A (en) 2012-02-01
US20120016922A1 (en) 2012-01-19
US8700687B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
JP4560033B2 (ja) ビデオまたはイメージのデータを復号化するための方法
TWI415474B (zh) 視訊編／解碼器與其方法
JP4311759B2 (ja) データ変換装置及びその制御方法
US7439883B1 (en) Bitstream generation for VLC encoded data
KR0134483B1 (ko) 디코더에 있어서 어드레스 보정 회로(address correction circuit of the decoder)
US9800874B2 (en) Image decoding apparatus executing successive tile decoding and filtering around tile boundary
JP2004038451A (ja) アダマール変換処理方法及びその装置
US6512523B1 (en) Accurate averaging of elements using integer averaging
CN1299511C (zh) 具有选择性运动补偿的可缩放mpeg－2视频译码器
US8682088B2 (en) Image processing apparatus and image processing method
US10230982B2 (en) Image encoding apparatus and method, and image decoding apparatus and method
JP4933405B2 (ja) データ変換装置及びその制御方法
KR101219411B1 (ko) 데이터 변환장치 및 그 제어 방법
CN102348113B (zh) 视频编/解码器与其方法
US8675730B2 (en) Macroblock grouping in a destination video frame to improve video reconstruction performance
US8270478B2 (en) Method and apparatus for computing a sliding sum of absolute differences
KR100465156B1 (ko) 분산산술처리방식의 ｄｃｔ/ｉｄｃｔ 연산기에 있어서연산오차 및 연산시간 감소방법
JP4339848B2 (ja) 直交変換方法，直交変換装置，直交変換プログラムおよびその記録媒体
JP4906784B2 (ja) 誤差拡散処理装置及び誤差拡散処理方法
JP5845485B2 (ja) 誤差耐性化処理方法並びにその方法を採用した予測符号化／復号化装置及び色座標変換装置
JP2007020201A (ja) 高速演算方法及び高速演算処理プログラムを記録した記録媒体
JP2006060553A (ja) 量子化器及び逆量子化器
JPH06332933A (ja) 離散コサイン変換方法および離散コサイン変換回路
KR20030049852A (ko) 역 이산 코사인 변환(ｉｄｃｔ) 장치
JP2017092821A (ja) 動画像符号化装置、動画像符号化方法、及び、動画像符号化プログラム